JPH0682136B2 - 消費電流見積り方法 - Google Patents
消費電流見積り方法Info
- Publication number
- JPH0682136B2 JPH0682136B2 JP63290709A JP29070988A JPH0682136B2 JP H0682136 B2 JPH0682136 B2 JP H0682136B2 JP 63290709 A JP63290709 A JP 63290709A JP 29070988 A JP29070988 A JP 29070988A JP H0682136 B2 JPH0682136 B2 JP H0682136B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current consumption
- information
- current
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主としてMOSデイジタル回路等における消費電
流の見積り方法に関する。
流の見積り方法に関する。
一般にこの種のMOSデイジタル回路における消費電流の
見積りには、アナログ的回路シミュレータを用いる見
積り方法、人手計算に基づく概略的見積り方法等が用
いられている。
見積りには、アナログ的回路シミュレータを用いる見
積り方法、人手計算に基づく概略的見積り方法等が用
いられている。
アナログ的回路シミュレータを用いた見積り方法、 第３図は回路シミュレータを用いた見積り方法の主要過
程を示すフローチャートであり、消費電流の見積り対象
回路におけるトランジスタ等の素子レベルの要素及びこ
れらの接続情報21と、これら要素を動作させるアナログ
信号等の入力情報22とを、例えばキルヒホッフの方程式
を用いた直流解析、過渡応答解析等の連続的、即ちアナ
ログ的電気特性（電圧，電流）のシミュレーションが可
能な回路シミュレータに入力して回路シミュレーション
を行い（S21）、消費電流波形として結果データ23を
得、これに積分等の処理を施して消費電流見積り値IDIS
を得る。
程を示すフローチャートであり、消費電流の見積り対象
回路におけるトランジスタ等の素子レベルの要素及びこ
れらの接続情報21と、これら要素を動作させるアナログ
信号等の入力情報22とを、例えばキルヒホッフの方程式
を用いた直流解析、過渡応答解析等の連続的、即ちアナ
ログ的電気特性（電圧，電流）のシミュレーションが可
能な回路シミュレータに入力して回路シミュレーション
を行い（S21）、消費電流波形として結果データ23を
得、これに積分等の処理を施して消費電流見積り値IDIS
を得る。
人手による概略的見積り方法、 第４図は人手計算による概略的見積り方法の主要過程を
示すフローチャートであり、消費電流の見積り対象回路
の回路図31に基づき消費電流が特に大きいと予測される
部分を人手によって抽出し（S31）、消費電流の大きい
部分と、その他の部分に分けて見積りを行う。この抽出
には、例えばCMOS回路（相補型MOS回路）の消費電流I
DISは各デイジタル基本回路ユニット（例えば論理ゲー
ト回路）毎に下記（１）式で与えられるから、これを用
いて消費電流の大きいと予測される部分を推定し、この
部分について実験による方法、或いは人手計算による方
法等にて詳細に見積る（S32）。
示すフローチャートであり、消費電流の見積り対象回路
の回路図31に基づき消費電流が特に大きいと予測される
部分を人手によって抽出し（S31）、消費電流の大きい
部分と、その他の部分に分けて見積りを行う。この抽出
には、例えばCMOS回路（相補型MOS回路）の消費電流I
DISは各デイジタル基本回路ユニット（例えば論理ゲー
ト回路）毎に下記（１）式で与えられるから、これを用
いて消費電流の大きいと予測される部分を推定し、この
部分について実験による方法、或いは人手計算による方
法等にて詳細に見積る（S32）。
IDIS＝ｆ・Ｃ・Ｖ＋ｆ・ITR …（１） 但し ｆ…動作周波数 Ｃ…負荷容量 Ｖ…電源電圧 ITR…貫通電流 他の部分については例えば（２）式等を用いて見積る
（S33）。
（S33）。
なお、（２）式中論理ゲート数はデイジタル基本回路ユ
ニットを示す。
ニットを示す。
消費電流の大きい部分について（１）式を用いて得た消
費電流と、（２）式に基づいて得たそれ以外の部分につ
いての消費電流とを加算し（S34）、消費電流見積り値I
DISを得る。
費電流と、（２）式に基づいて得たそれ以外の部分につ
いての消費電流とを加算し（S34）、消費電流見積り値I
DISを得る。
ところで前述したアナログシミュレータを用いる消費
電流の見積り方法は小規模回路については精度よく見積
ることが出来るが、中，大規模回路については回路規模
の増大に従って大型で高速の計算機を必要とし、しかも
これによっても十分に対処できるとは限らず、経済的制
約が大きいという問題があった。
電流の見積り方法は小規模回路については精度よく見積
ることが出来るが、中，大規模回路については回路規模
の増大に従って大型で高速の計算機を必要とし、しかも
これによっても十分に対処できるとは限らず、経済的制
約が大きいという問題があった。
また人手計算による概略的計算方法は精度が悪く、見
積りに多大の時間を要し、しかも見積る設計者の技術レ
ベルによって見積り精度が大幅にばらつく等の問題があ
った。
積りに多大の時間を要し、しかも見積る設計者の技術レ
ベルによって見積り精度が大幅にばらつく等の問題があ
った。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところは経済的に安価な計算機での処理が可
能で、しかも適正な精度で見積りが出来る消費電流見積
り方法を提供するにある。
目的とするところは経済的に安価な計算機での処理が可
能で、しかも適正な精度で見積りが出来る消費電流見積
り方法を提供するにある。
本発明に係る消費電流見積り方法は、論理シミュレータ
にデイジタル回路ユニットの動作定義情報と共にデイジ
タル回路情報，入力情報を入力し、得られた論理シミュ
レーション結果情報である各デイジタル回路ユニット毎
の動作履歴情報と、予め求めてある各デイジタル回路の
消費電流見積り一般式とに基づいて消費電流の見積りを
行う。
にデイジタル回路ユニットの動作定義情報と共にデイジ
タル回路情報，入力情報を入力し、得られた論理シミュ
レーション結果情報である各デイジタル回路ユニット毎
の動作履歴情報と、予め求めてある各デイジタル回路の
消費電流見積り一般式とに基づいて消費電流の見積りを
行う。
〔作用〕 本発明にあってはこれによって、回路シミュレーション
に代わる論理シミュレーションの結果とデイジタル回路
毎の消費電流見積り一般式とを用いて消費電流を適切な
精度で、しかも効率的に消費電流を見積ることが可能と
なる。
に代わる論理シミュレーションの結果とデイジタル回路
毎の消費電流見積り一般式とを用いて消費電流を適切な
精度で、しかも効率的に消費電流を見積ることが可能と
なる。
以下本発明を図面に基づき具体的に説明する。第１図は
本発明に係る消費電流の見積り方法の主要過程を示すフ
ローチャート、第２図はタイムチャートである。
本発明に係る消費電流の見積り方法の主要過程を示すフ
ローチャート、第２図はタイムチャートである。
先ず、論理シミュレーション対象回路の回路情報１、デ
イジタル入力信号波形からなる入力情報２、各種デイジ
タル基本回路ユニットの動作を定義した動作定義情報
３、論理シミュレーション期間ttotal内における回路内
の各個別デイジタル基本回路ユニットの動作履歴を記憶
させておくべき期間、即ち記憶スタート時間（ts），記
憶エンド時間（te）の設定時間４を論理シミュレータに
入力してttotal間にわたって論理シミュレーションを行
い（S1）、第２図（イ），（ロ），（ハ）に示す如き各
デイジタル基板回路ユニット毎の動作履歴情報５を得
る。
イジタル入力信号波形からなる入力情報２、各種デイジ
タル基本回路ユニットの動作を定義した動作定義情報
３、論理シミュレーション期間ttotal内における回路内
の各個別デイジタル基本回路ユニットの動作履歴を記憶
させておくべき期間、即ち記憶スタート時間（ts），記
憶エンド時間（te）の設定時間４を論理シミュレータに
入力してttotal間にわたって論理シミュレーションを行
い（S1）、第２図（イ），（ロ），（ハ）に示す如き各
デイジタル基板回路ユニット毎の動作履歴情報５を得
る。
次に得られた動作履歴情報５に基づいて第２図（ニ）に
示す如きts−te間で対象回路内における各個別のデイジ
タル基本回路ユニット毎の発生イベント数６の抽出を行
う（S2）。
示す如きts−te間で対象回路内における各個別のデイジ
タル基本回路ユニット毎の発生イベント数６の抽出を行
う（S2）。
なお、ここに１イベントとはデイジタル基本回路のユニ
ット出力状態が、例えばローレベル→ハイレベル→ロー
レベル、或いはハイレベル→ローレベル→ハイレベルの
如く２度変化した状態をいう。
ット出力状態が、例えばローレベル→ハイレベル→ロー
レベル、或いはハイレベル→ローレベル→ハイレベルの
如く２度変化した状態をいう。
またデータベースとして保持されている対象回路におけ
るLSIの平面的な構成であるパターン情報７及び前記パ
ターン情報から寄生素子情報を抽出するうえでの抽出ル
ール情報８に基づいて、対象回路内の寄生素子情報（主
に負荷容量）の抽出を行い（S3）、各個別デイジタル基
本回路ユニット毎の寄生素子情報９を求める。
るLSIの平面的な構成であるパターン情報７及び前記パ
ターン情報から寄生素子情報を抽出するうえでの抽出ル
ール情報８に基づいて、対象回路内の寄生素子情報（主
に負荷容量）の抽出を行い（S3）、各個別デイジタル基
本回路ユニット毎の寄生素子情報９を求める。
一方予め、各種デイジタル基本回路ユニットの１イベン
ト当りの消費電流を与える一般式（負荷容量の関数）1
0、例えばインバータについての一般式IINV＝ｆ
INV（Ｃ）２入力NOR回路の一般式I2NOR＝ｆ2NOR（Ｃ）
等を求めておく。
ト当りの消費電流を与える一般式（負荷容量の関数）1
0、例えばインバータについての一般式IINV＝ｆ
INV（Ｃ）２入力NOR回路の一般式I2NOR＝ｆ2NOR（Ｃ）
等を求めておく。
そして次に先に求めた各個別デイジタル基本回路ユニッ
ト毎のイベント数6,負荷容量９及び負荷容量の関数で表
わした消費電流を与える一般式10に基づき対象回路内に
おける各同種のデイジタル基本回路ユニット群毎に下記
（３），（４）式に従ってts−te間における消費電流を
計算する（S4）。
ト毎のイベント数6,負荷容量９及び負荷容量の関数で表
わした消費電流を与える一般式10に基づき対象回路内に
おける各同種のデイジタル基本回路ユニット群毎に下記
（３），（４）式に従ってts−te間における消費電流を
計算する（S4）。
対象回路内における全てのインバータ（例えばｎ個）で
消費される電流の和IINV群は一般化して下記（３）式で
与えられる。
消費される電流の和IINV群は一般化して下記（３）式で
与えられる。
但しｆINV（CK）…インバータＫ（Ｋ＝１〜ｎ） のイベント当りの消費電流 また対象回路内における全ての２入力NOR回路（例えば
ｍ個）で消費される電流の和I2NOR群は一般化して下記
（４）式で与えられる。
ｍ個）で消費される電流の和I2NOR群は一般化して下記
（４）式で与えられる。
但しｆ2NOR（CK）…2NOR回路Ｋ（Ｋ＝１〜ｍ） の１イベント当りの消費電流 同様にして見積り対象回路内に存在する他の各種デイジ
タル基本回路ユニットについても、その各種回路毎に期
間ts−teにおける消費電流を計算する。
タル基本回路ユニットについても、その各種回路毎に期
間ts−teにおける消費電流を計算する。
そして見積り対象回路におけるts−te間の総消費電流I
DISを下記（５）式に従って算出する（S5）。
DISを下記（５）式に従って算出する（S5）。
見積り対象回路内に、例えば発振回路等の特殊回路が存
在する場合には第３図に示す従来方法と同様に当該回路
についての回路シミュレーションを行って上記した各消
費電流とは別個にその消費電流11の見積り（見積り値I
spi）を行い、これらを（５）式において別項として加
算する。
在する場合には第３図に示す従来方法と同様に当該回路
についての回路シミュレーションを行って上記した各消
費電流とは別個にその消費電流11の見積り（見積り値I
spi）を行い、これらを（５）式において別項として加
算する。
以上の如く本発明方法にあっては、従来の回路シミュレ
ーションに代えて論理シミュレーションを用いるから、
大規模なデイジタル回路についても見積り値にばらつき
がなく適正な精度で、しかも効率的に消費電流の見積も
りが可能となるなど、本発明は優れた効果を奏するもの
である。
ーションに代えて論理シミュレーションを用いるから、
大規模なデイジタル回路についても見積り値にばらつき
がなく適正な精度で、しかも効率的に消費電流の見積も
りが可能となるなど、本発明は優れた効果を奏するもの
である。
第１図は本発明方法の主要過程を示すフローチャート、
第２図はタイムチャート、第３、４図は夫々従来におけ
る消費電流見積り方法の主要過程を示すフローチャート
である。 １…回路情報、２…入力情報、３…各種デイジタル基本
回路ユニットの動作定義情報、４…動作履歴情報を求め
る設定時間、５…動作履歴情報、６…各個別デイジタル
基本回路ユニット毎のイベント数、10…各個別デイジタ
ル基本回路ユニット毎の消費電流一般式 なお、図中、同一符号は同一、又は相当部分を示す。
第２図はタイムチャート、第３、４図は夫々従来におけ
る消費電流見積り方法の主要過程を示すフローチャート
である。 １…回路情報、２…入力情報、３…各種デイジタル基本
回路ユニットの動作定義情報、４…動作履歴情報を求め
る設定時間、５…動作履歴情報、６…各個別デイジタル
基本回路ユニット毎のイベント数、10…各個別デイジタ
ル基本回路ユニット毎の消費電流一般式 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】デイジタル回路ユニット等の要素を含む消
費電流の見積り対象回路における前記要素及びこれらの
接続情報を含む回路情報、前記各要素のデイジタル動作
定義情報及び前記各要素を動作させるに必要なデイジタ
ル入力情報に基づき論理シミュレーションを行い、前記
各要素夫々のデイジタル動作履歴情報を求める過程と、 これらのデイジタル動作履歴情報と、予め求めた各要素
毎の消費電流見積り一般式とに基づき見積り対象回路の
総消費電流の見積り値を算出する過程と、 を含むことを特徴とする消費電流見積り方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290709A JPH0682136B2 (ja) | 1988-11-16 | 1988-11-16 | 消費電流見積り方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290709A JPH0682136B2 (ja) | 1988-11-16 | 1988-11-16 | 消費電流見積り方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02136755A JPH02136755A (ja) | 1990-05-25 |
| JPH0682136B2 true JPH0682136B2 (ja) | 1994-10-19 |
Family
ID=17759504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63290709A Expired - Lifetime JPH0682136B2 (ja) | 1988-11-16 | 1988-11-16 | 消費電流見積り方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682136B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10187786A (ja) * | 1996-12-26 | 1998-07-21 | Ricoh Co Ltd | Ｌｓｉ設計支援装置 |
| JP3171167B2 (ja) | 1998-05-29 | 2001-05-28 | 日本電気株式会社 | 消費電力計算装置及び方法 |
| WO2007037017A1 (ja) | 2005-09-29 | 2007-04-05 | Fujitsu Limited | 消費電力解析方法及び消費電力解析装置 |
| JP4704299B2 (ja) | 2006-09-06 | 2011-06-15 | 富士通株式会社 | Ｌｓｉの消費電力ピーク見積プログラム及びその装置 |
| JP5077010B2 (ja) * | 2008-03-26 | 2012-11-21 | 富士通株式会社 | システムｌｓｉの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 |
-
1988
- 1988-11-16 JP JP63290709A patent/JPH0682136B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02136755A (ja) | 1990-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Najm et al. | CREST-a current estimator for CMOS circuits. | |
| Debyser et al. | Efficient analog circuit synthesis with simultaneous yield and robustness optimization | |
| Berkelaar et al. | Computing the entire active area/power consumption versus delay tradeoff curve for gate sizing with a piecewise linear simulator | |
| US20070044063A1 (en) | Method for estimating voltage droop on an ASIC | |
| JPH0682136B2 (ja) | 消費電流見積り方法 | |
| Hou et al. | Concurrent transient fault simulation for analog circuits | |
| US7185298B2 (en) | Method of parasitic extraction from a previously calculated capacitance solution | |
| JP2002304434A (ja) | Ｅｍｉシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム | |
| US6493659B1 (en) | Power consumption calculating apparatus and method of the same | |
| JPH1049561A (ja) | 信号遅延計算方法 | |
| US8108818B2 (en) | Method and system for point-to-point fast delay estimation for VLSI circuits | |
| JP2803119B2 (ja) | Ｃｍｏｓゲートアレイ消費電力計算方式 | |
| JP4302295B2 (ja) | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 | |
| US20040073418A1 (en) | Method and system for modeling of effective capacitance in logic circuits | |
| Neves et al. | Synthesizing distributed buffer clock trees for high performance ASICs | |
| JP2000259686A (ja) | ゲート遅延計算方法、ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 | |
| Stein et al. | ADAPTS: A digital transient simulation strategy for integrated circuits | |
| US20080270089A1 (en) | Through-current power table, method of generating thereof and method of calculating power consumption | |
| JP3464160B2 (ja) | 論理セルキャラクタライズ装置 | |
| Joshi et al. | Design and Violation Analysis of Bilateral Complementary Switches in Analog and Digital Circuits | |
| Lee et al. | Fast timing analysis of transistor-level full custom digital circuits | |
| Schultz | Local timestep control for simulating electrical circuits | |
| JPH0573634A (ja) | 消費電力計算手法 | |
| JPH06337904A (ja) | レイアウト検証装置 | |
| Magapati et al. | Switched capacitor circuit simulator for noise analysis using adjoint network approach |