JP2803119B2 - Ｃｍｏｓゲートアレイ消費電力計算方式 - Google Patents
Ｃｍｏｓゲートアレイ消費電力計算方式Info
- Publication number
- JP2803119B2 JP2803119B2 JP63326761A JP32676188A JP2803119B2 JP 2803119 B2 JP2803119 B2 JP 2803119B2 JP 63326761 A JP63326761 A JP 63326761A JP 32676188 A JP32676188 A JP 32676188A JP 2803119 B2 JP2803119 B2 JP 2803119B2
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- circuit
- calculation method
- gate array
- cmos gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、特にCMOSゲートア
レイの消費電力計算方式に関する。
レイの消費電力計算方式に関する。
CMOS回路では、定常状態においては、ごくわずかの電
流が流れるのみで、消費電力は出力の動作時のみに発生
すると見てよい。それゆえ、CMOSはTTLやECLに比べて低
消費電力であることが、大きな特長となっている。しか
しながら、近年CMOSゲートアレイは大規模化、高集積化
のため内部構造の微細化が急速に進んでおり、それに伴
うスイッチングスピードの高速化は、消費電力を増大さ
せている。
流が流れるのみで、消費電力は出力の動作時のみに発生
すると見てよい。それゆえ、CMOSはTTLやECLに比べて低
消費電力であることが、大きな特長となっている。しか
しながら、近年CMOSゲートアレイは大規模化、高集積化
のため内部構造の微細化が急速に進んでおり、それに伴
うスイッチングスピードの高速化は、消費電力を増大さ
せている。
上述したように、近年のCMOSゲートアレイにおいて、
その消費電力は急激に増大している。それゆえ、消費電
力の計算は重要な問題である。
その消費電力は急激に増大している。それゆえ、消費電
力の計算は重要な問題である。
一般に消費電力Ｐは、負荷容量をCL、動作周波数をｆ
電源電圧をVDDとすると、 で表わされる。したがって、消費電力を計算するには、
まず回路を構成する基本ブロック動作周波数と負荷容量
を求め、それから計算した各基本ブロックの消費電力の
総和を取らなければならない。
電源電圧をVDDとすると、 で表わされる。したがって、消費電力を計算するには、
まず回路を構成する基本ブロック動作周波数と負荷容量
を求め、それから計算した各基本ブロックの消費電力の
総和を取らなければならない。
これらのことを手作業で行なうのには、かなりの労力
を必要とする。実際、2000ゲートクラスの回路であって
も、１人で行なうとすれば、１週間程度はかかるであろ
う。
を必要とする。実際、2000ゲートクラスの回路であって
も、１人で行なうとすれば、１週間程度はかかるであろ
う。
本発明の計算方式は、遅延シュレーション中で求めら
れた、回路を構成する基本ブロックの入出力信号の変化
情報とそれぞれの負荷容量とを記憶する装置と、消費電
力の計算式の定数値が格納されたライブラリと、これら
のデータから消費電力を計算するプログラムとを有して
いる。
れた、回路を構成する基本ブロックの入出力信号の変化
情報とそれぞれの負荷容量とを記憶する装置と、消費電
力の計算式の定数値が格納されたライブラリと、これら
のデータから消費電力を計算するプログラムとを有して
いる。
次に、図面を参照して本発明をより詳細に説明する。
第１図は本発明の計算方式のフローチャート図であ
る。回路情報１とテストパタン２と遅延情報３を入力デ
ータとして、遅延シミュレーションを行ない、シミュレ
ーション結果５を出力するとともに、回路を構成する各
ブロックの入出力信号の変化の情報と、負荷容量６とも
記憶装置に記憶させる。これらのデータは遅延シミュレ
ーションの処理の過程で必ず作成されるものなので、容
易に取りだすことができる。このとき、コントロールカ
ード８により、パターンのどの範囲を取り出すかは、任
意に選択できる。シミュレーション処理中から取り出し
た情報６から、動作周波数を計算し、係数を収めたパラ
メータライブラリ７と合わせて消費電力を計算し、結果
10を出力する。
る。回路情報１とテストパタン２と遅延情報３を入力デ
ータとして、遅延シミュレーションを行ない、シミュレ
ーション結果５を出力するとともに、回路を構成する各
ブロックの入出力信号の変化の情報と、負荷容量６とも
記憶装置に記憶させる。これらのデータは遅延シミュレ
ーションの処理の過程で必ず作成されるものなので、容
易に取りだすことができる。このとき、コントロールカ
ード８により、パターンのどの範囲を取り出すかは、任
意に選択できる。シミュレーション処理中から取り出し
た情報６から、動作周波数を計算し、係数を収めたパラ
メータライブラリ７と合わせて消費電力を計算し、結果
10を出力する。
第２図は３入力NANDのシンボル図、第３図はそのタイ
ムチャート図である。NANDのような回路の場合、電力を
消費するのは、出力信号が変化したときだけである。し
たがって、第２図のOUTの部分の動作周波数を求めれ
ば、消費電力は計算できる。第３図に示すパターンの範
囲をｌとすれば、動作周波数ｆは、 となる。したがって消費電力Ｐは、 となる。ここではＡは、パラメータライブラリに収めら
れた、ブロックに固有の消費電力計数である。
ムチャート図である。NANDのような回路の場合、電力を
消費するのは、出力信号が変化したときだけである。し
たがって、第２図のOUTの部分の動作周波数を求めれ
ば、消費電力は計算できる。第３図に示すパターンの範
囲をｌとすれば、動作周波数ｆは、 となる。したがって消費電力Ｐは、 となる。ここではＡは、パラメータライブラリに収めら
れた、ブロックに固有の消費電力計数である。
上述の例は出力の動作周波数だけで消費電力を求める
ことが出来たが、Ｄ−フリップフロップなどの回路では
出力の動作だけで、消費電力を一意に決めることは出来
ない。
ことが出来たが、Ｄ−フリップフロップなどの回路では
出力の動作だけで、消費電力を一意に決めることは出来
ない。
第４図はＤ−フリップフロップの等価回路図、第５図
はそのタイムチャート図である。このような回路の場
合、出力信号が変化したときはもちろん変化しないとき
でも、クロック信号の変動によって、クロックドライバ
13′の出力は変化するので、この回路の消費電力を求め
るには、出力Ｑの周波数と、入力Ｃの周波数を求めなけ
ればならない。したがって、第５図のパターンの範囲を
ｌとすると、 となる。ここでＡ′、Ｂはパラメータライブラリに収め
られている消費電力係数である。
はそのタイムチャート図である。このような回路の場
合、出力信号が変化したときはもちろん変化しないとき
でも、クロック信号の変動によって、クロックドライバ
13′の出力は変化するので、この回路の消費電力を求め
るには、出力Ｑの周波数と、入力Ｃの周波数を求めなけ
ればならない。したがって、第５図のパターンの範囲を
ｌとすると、 となる。ここでＡ′、Ｂはパラメータライブラリに収め
られている消費電力係数である。
以上説明したように、本発明は遅延シミュレーション
の処理中に、回路の構成ブロックの動作情報を記憶装置
に記憶させる機能を加えることにより、記憶させたデー
タから、各ブロックの動作周波数を求めることができ
る。また、ここで求めた周波数と、あらかじめ作成して
おいたライブラリとから、消費電力を容易に算出するこ
とが出来る。
の処理中に、回路の構成ブロックの動作情報を記憶装置
に記憶させる機能を加えることにより、記憶させたデー
タから、各ブロックの動作周波数を求めることができ
る。また、ここで求めた周波数と、あらかじめ作成して
おいたライブラリとから、消費電力を容易に算出するこ
とが出来る。
また、大規模な回路においても、その消費電力は、基
本ブロックの総和として表せるため、きわめて容易であ
る。
本ブロックの総和として表せるため、きわめて容易であ
る。
第１図は本発明の一実施例による計算方式のフローチャ
ート図、第２図は３入力NANDのシンボル図、第３図は第
２図で示したNANDのタイムチャート図、第４図はＤ−フ
リップフロップの等価回路図、第５図は第４図のタイム
チャート図である。 １……回路情報ファイル、２……テストパタンファイ
ル、３……遅延情報ファイル、４……遅延シミュレーシ
ョン、５……シミュレーション結果、６……動作変化、
負荷容量情報ファイル、７……消費電力計算パラメータ
ライブラリ、８……コントロールカード、９……消費電
力計算、10……計算結果、11……３入力NAND、12……ト
ランスファゲート、13……インバータ、13′……クロッ
クドライバ。
ート図、第２図は３入力NANDのシンボル図、第３図は第
２図で示したNANDのタイムチャート図、第４図はＤ−フ
リップフロップの等価回路図、第５図は第４図のタイム
チャート図である。 １……回路情報ファイル、２……テストパタンファイ
ル、３……遅延情報ファイル、４……遅延シミュレーシ
ョン、５……シミュレーション結果、６……動作変化、
負荷容量情報ファイル、７……消費電力計算パラメータ
ライブラリ、８……コントロールカード、９……消費電
力計算、10……計算結果、11……３入力NAND、12……ト
ランスファゲート、13……インバータ、13′……クロッ
クドライバ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】回路接続情報と、前記回路を検証するため
のテストパタンと、前記回路の持つ遅延時間情報とを計
算機に入力し、前記計算機上で遅延シミュレーションを
行なう処理系において、前記回路を構成する基本論理ブ
ロックの入力および出力信号の変化と前記基本論理ブロ
ックの持つ負荷容量とを算出するプログラムを有し、前
記入力および出力信号の変化と、前記負荷容量と、前記
基本論理ブロックの消費電力係数から消費電力を計算す
ることを特徴とするCMOSゲートアレイの消費電力計算方
式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326761A JP2803119B2 (ja) | 1988-12-23 | 1988-12-23 | Ｃｍｏｓゲートアレイ消費電力計算方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326761A JP2803119B2 (ja) | 1988-12-23 | 1988-12-23 | Ｃｍｏｓゲートアレイ消費電力計算方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02171861A JPH02171861A (ja) | 1990-07-03 |
| JP2803119B2 true JP2803119B2 (ja) | 1998-09-24 |
Family
ID=18191394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63326761A Expired - Lifetime JP2803119B2 (ja) | 1988-12-23 | 1988-12-23 | Ｃｍｏｓゲートアレイ消費電力計算方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803119B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186866A (ja) * | 1990-11-21 | 1992-07-03 | Fujitsu Ltd | 半導体装置における電源線の配線方法及び電源配線決定装置 |
| JPH0660139A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Electric Corp | Ｍｏｓトランジスタの論理機能ブロックの消費電力計算装置 |
| WO2007037017A1 (ja) | 2005-09-29 | 2007-04-05 | Fujitsu Limited | 消費電力解析方法及び消費電力解析装置 |
| JP4704299B2 (ja) | 2006-09-06 | 2011-06-15 | 富士通株式会社 | Ｌｓｉの消費電力ピーク見積プログラム及びその装置 |
| JP5785725B2 (ja) | 2010-10-15 | 2015-09-30 | 富士通株式会社 | 電力見積装置、電力見積方法及びプログラム |
-
1988
- 1988-12-23 JP JP63326761A patent/JP2803119B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 横関敦、外３名、"論理シミュレーションによるＬＳＩの内部動作の評価"、情報処理学会全国大会講演論文集、情報処理学会、１９８３年、Ｖｏｌ．２７、Ｎｏ．３、Ｐ．１４４７〜１４４８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02171861A (ja) | 1990-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948437B2 (ja) | 論理シミュレーション用のデータ作成方法 | |
| Tiwari et al. | Technology mapping for lower power | |
| JPH0516054B2 (ja) | ||
| US4584642A (en) | Logic simulation apparatus | |
| KR20220131334A (ko) | 반도체 설계 및 제조를 위한 통합된 재료-대-시스템들 시뮬레이션 및 검증 | |
| JP2002318829A (ja) | 回路シミュレーション方法および回路シミュレーション装置、ならびに、回路シミュレーションプログラムおよびそのプログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP2803119B2 (ja) | Ｃｍｏｓゲートアレイ消費電力計算方式 | |
| US20030140318A1 (en) | Computer aided design system and computer-readable medium storing a program for designing clock gated logic circuits and gated clock circuit | |
| US7086019B2 (en) | Systems and methods for determining activity factors of a circuit design | |
| US6405349B1 (en) | Electronic device parameter estimator and method therefor | |
| JP2002163324A (ja) | 遅延時間計算方法及びそれを用いた半導体集積回路の設計方法 | |
| JPH04186866A (ja) | 半導体装置における電源線の配線方法及び電源配線決定装置 | |
| JPH11149496A (ja) | ゲーテッドクロック設計支援装置、ゲーテッドクロック設計支援方法、及びゲーテッドクロック設計支援プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| US20020124234A1 (en) | Method for designing circuits with sections having different supply voltages | |
| US6828838B1 (en) | Vectored flip-flops and latches with embedded output-merge logic and shared clock drivers | |
| CN114065688A (zh) | 系统单芯片级电源完整性仿真系统及其方法 | |
| Sit et al. | A four-phase handshaking asynchronous static RAM design for self-timed systems | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| Jacobs | Self-timed integrated circuits for digital signal processing | |
| TWI759817B (zh) | 系統單晶片級電源完整性模擬系統及其方法 | |
| Jadhav et al. | An fpga-based optimized memory controller for accessing multiple memories | |
| Macii et al. | Power consumption of static and dynamic CMOS circuits: a comparative study | |
| JP3084742B2 (ja) | 半導体集積回路 | |
| JP2567985B2 (ja) | ディジタル回路のパス自動選択方法及びディジタル回路のパス自動選択装置 | |
| Krishna et al. | Computation of lower and upper bounds for switching activity: A unified approach |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |