JP2948437B2 - 論理シミュレーション用のデータ作成方法 - Google Patents
論理シミュレーション用のデータ作成方法Info
- Publication number
- JP2948437B2 JP2948437B2 JP5059069A JP5906993A JP2948437B2 JP 2948437 B2 JP2948437 B2 JP 2948437B2 JP 5059069 A JP5059069 A JP 5059069A JP 5906993 A JP5906993 A JP 5906993A JP 2948437 B2 JP2948437 B2 JP 2948437B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- simulation
- cell
- data
- logic simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
用のデータ作成方法,論理シミュレーション方法及び論
理シミュレータに関するものであり、更に詳しく言え
ば、セルライブラリに格納するデータ構造,該データに
基づいて半導体集積回路の動作検証をする方法及び装置
の改善に関するものである。
う)装置の微細化技術の発達により、該LSIは、より
高速化,大規模化の一途を辿っている。このようにLS
Iシステムの高速化が要求されると、その構成要素であ
るLSIチップ間のタイミングも非常に厳しい状態にな
ってくる。このため、1つ1つのLSIチップを設計す
る際に、そのマスク工程前に、精度の良い論理シミュレ
ータによる動作検証が必要となる。
遅延時間という)は、入力スルーレート,配線抵抗,ト
ランジスタパスによるディレイ差及び環境(温度,電源
電圧,プロセス)等に影響される。このため、精度の良
い論理シミュレーションを行うためには、それを十分表
現できるようなセルライブラリの作成が必要となる。し
かし、新規な半導体集積回路(以下被設計LSIとい
う)を超微細・高密度に設計する場合に、入出力配線パ
ターン等に浮遊する容量(以下負荷容量ともいう)によ
る次段論理セルに与えるスルーレートの影響が折れ線グ
ラフ1本に基づく論理シミュレータ用のデータと時間方
程式とを用いた被設計LSIの遅延時間の近似値では不
正確になり、精度良い論理シミュレーションの妨げとな
ってきている。
1本の折れ線グラフで表現することなく、それを複数の
特性グラフにして、該特性グラフに基づいて論理シミュ
レーション用データを作成し、精度良い論理シミュレー
ションを行うことができる方法及び装置が望まれてい
る。
る。図11(A)は、従来例に係るセルライブラリの構造
であり、図11(B)は、その遅延時間Tgate対負荷容量
CLの関係特性図である。例えば、被設計LSIの動作
検証をする論理シミュレーション用データを作成する場
合であって、図11(A)に示すような論理セル1の遅延
時間Tgateを表現する場合に、図11(B)に示すような
折れ線グラフ1本で近似する方法が主流となっている。
ンモデルとしては、例えば、論理セル1が論理セル2に
直列に接続され、該論理セル1の出力部に負荷容量CL
が接続される。なお、回路シミュレーション上で、論理
セル1の負荷容量CLが可変され、論理シミュレーショ
ン用データが作成される。なお、図11(B)において、
縦軸は論理セルの遅延時間Tgateであり、横軸は負荷容
量CLであり、折れ線グラフは遅延時間対負荷容量特性
をそれぞれ示している。また、論理セル1の遅延時間T
gateは(1)式の時間方程式,すなわち、 Tgate=T0+K×CL…(1) で示される。
時間であり、パラメータ1となる。Kは遅延時間の負荷
依存係数であり、パラメータ2となる。係数Kは(2)
式,すなわち、 K=ΔTgate2/ΔCL…(2) で示される。ここで、ΔTgate は論理セル1の遅延時
間変化分であり、ΔCLは負荷容量の変化分である。な
お、ΔTgate ,ΔCLは入力スルーレート,配線抵
抗,トランジスタパスによるディレイ差及び環境(温
度,電源電圧,プロセス)等の回路シミュレーション条
件によって異なる。また、負荷容量CLはパラメータ3
となり、CDR1 ,CDR2 は折れ曲がり点の容量値であ
り、パラメータ4となる。
負荷容量特性が折れ線グラフとなるのは、係数K1,K
2,K3…に傾きを持たせているためである。これは、
論理セル1の出力に大きな負荷容量CLが接続される
と、論理セル1の出力で波形が鈍り、入力波形に比べて
出力波形のスルーレートが増加をする。このため、論理
セル2のスルーレートによる遅延時間の増加分を論理セ
ル1の遅延時間に含めること,すなわち、負荷容量CL
に対する傾きを係数K1,K2,K3…のように変える
ことにより、論理セル1の遅延時間を補正しているため
である。
時間をいい、例えば、信号「L」→「H」レベルの遷移
時において、信号「L」レベルの立ち上がり開始時刻か
ら当該回路の閾値レベルを横切る時刻又は信号「L」レ
ベルの立ち上がり開始時刻から信号「H」レベルへの到
達時刻を持って定義される。なお、この時間方程式
(1)から被設計LSIの動作検証をする場合には、各
論理セル1,2が上記パラメータ1〜4を持っており、
このパラメータ1〜4を使用して、折れ線グラフとその
近似式から被設計LSIの遅延時間Tgateが算出され
る。
れば、論理シミュレータ用のデータを作成する場合に、
入力スルーレートTsin ,配線抵抗,トランジスタパス
によるディレイ差及び環境(温度,電源電圧,プロセ
ス)等の代表的な条件で、回路シミュレーションが行わ
れ、そのシミュレーション結果から、無負荷時のセルの
遅延時間T0,遅延時間の負荷依存係数K等をフィティ
ングパラメータとして、折れ線グラフ1本を作成してい
る。
ンを行う場合に、折れ線グラフ1本に基づく論理シミュ
レータ用のデータと時間方程式(1)とを用いて被設計
LSIの遅延時間Tgateを算出しそれを近似している。
このため、半導体集積回路装置の高集積化,高密度化の
要求により、被設計LSIを超微細・高密度に設計をす
ると、図11に示すような負荷容量CLによる次段論理セ
ル2に与えるスルーレートTsin の影響が折れ線グラフ
1本に基づく論理シミュレータ用のデータと時間方程式
(1)とを用いた被設計LSIの遅延時間Tgateの近似
値では不正確になり、精度良い論理シミュレーションの
妨げとなるという問題がある。
sin の影響について説明をする。すなわち、負荷容量C
Lの増加により入力スルーレートTsin が大きくなる
と、次のような効果で遅延時間が増加をする。なお、被
設計LSIの遅延時間Tgateは次段の論理セル2の種類
と負荷容量CLとによって異なる。 被設計LSIを超微細・高密度に設計をすると、負
荷容量CLによって入力電圧が論理セル2の回路閾値V
thに達する時間が長くなる。すなわち、従来例に係る問
題点を説明する信号波形図,図12(A)において、負荷
容量CLの増加により入力スルーレートTsin が変化し
た場合に、信号「L」レベルの立ち上がり開始時刻から
回路閾値Vthに達する時間がT1からT2(T1<T
2)と長くなる。なお、回路閾値Vthは論理セル2の種
類によって異なる。
に設計をすると、負荷容量CLによって入力電圧「L」
レベル=VILから入力電圧「H」レベル=VIHに達する
までの波形立ち上がり時間が長くなる。すなわち、図12
(A)において、論理セル1の負荷容量CLが小さい場
合には、完全にON動作しない状態(駆動インピーダン
スが大きい状態)で該論理セル1のゲートが負荷駆動さ
れるため、遅延時間が増加する。
Tgate対負荷容量CLの関係特性図において、入力スル
ーレートTsin が非線形的に変化する領域Aと直線的に
変化する領域Bとが存在するようになる。この領域A,
Bの境界は論理セル1,2の種類や入力スルーレートT
sin によって異なり、該論理セル1,2によっては、図
12(C)に示すように、A,B領域の区別の無い特性を
示す場合もある。
CL(以下動作検証要素対論理シミュレーション用素子
という)の関係特性を1本の折れ線グラフで表現するこ
とは負荷依存係数Kに係るパラータの膨大な増加が余儀
無くされ、もはや不可能と言わざるを得ない。本発明
は、かかる従来例の問題点に鑑み創作されたものであ
り、動作検証要素対論理シミュレーション用素子の関係
特性を1本の折れ線グラフで表現することなく、それを
複数の特性グラフにして、該特性グラフに基づいて論理
シミュレーション用データを作成し、精度良い論理シミ
ュレーションを行うことが可能となる論理シミュレーシ
ョン用のデータ作成方法,論理シミュレーション方法及
び論理シミュレータの提供を目的とする。
本発明に係る論理シミュレーション用のデータ作成方法
の原理図であり、図2(A),(B)は、論理シミュレ
ーション方法及び論理シミュレーション装置(以下、単
に「シミュレータ」ともいう)の原理図をそれぞれ示し
ている。本発明の論理シミュレーション用のデータ作成
方法は、図1(A)の処理フローチャートに示すよう
に、まず、ステップP1で、論理セル11や論理シミュ
レーション用素子CLを用い該論理セル11の入出力ス
ルーレートや論理シミュレーション用素子CLを可変し
て回路シミュレーション処理をし、次に、ステップP2
で前記回路シミュレーション処理に基づいて得られる論
理セル11の動作検証要素T対論理シミュレーション用
素子CLの関係を示すグラフ化されたデータ(図1
(B)参照:以下、このグラフ化されたデータを「関係
特性」ともいう)を作成し、その後、ステップP3で、
図1(C)に示すようにこれらの一連のデータをテーブ
ル(表)にしてセルライブラリに格納する。
データの作成方法は、図1(A)の処理フローチャート
のステップP3Aで、前記セルライブラリ12に格納する
論理シミュレーション用データDLSの圧縮処理をする。
すなわち、図1(B)に示すように、前記論理セル11
の動作検証要素T対論理シミュレーション用素子CLの
関係を示す論理シミュレーション用データから論理セル
11の固有の動作検証要素を差し引くことにより、シミ
ュレーション用データを圧縮する。
データ作成方法において、前記論理セル11の動作検証
要素T対論理シミュレーション用素子CLの関係特性の
グラフ化された論理シミュレーション用データDLSが複
数のシミュレーションポイントに対し、図1(C)に示
すような論理セル11の動作検証要素Tと論理シミュレ
ーション用素子CLとの関係を示すデータ[Tij,CLi
j ]の集合により構成されるテーブルを有する。
ータ作成方法を使用した論理シミュレーション方法は、
図2(A)の処理フローチャートに示すように、まず、
ステップP1で半導体集積回路13の設計処理をし、次
に、ステップP2で前記設計処理に基づいて半導体集積
回路13の論理シミュレーション処理をし、次いで、ス
テップP3で前記論理シミュレーション処理に基づいて
半導体集積回路13の動作検証処理をする論理シミュレ
ーション方法において、前記回路シミュレーション処理
に基づいて得られた論理セル11の動作検証要素T対論
理シミュレーション用素子CLの関係を示すグラフを作
成し、それをテーブルにした論理シミュレーション用デ
ータDLSを用いる。
示すように、半導体集積回路13の動作検証をする論理
シミュレーション用データDLSを格納した記憶手段14
と、前記論理シミュレーション用データDLSに基づいて
半導体集積回路13の動作検証をする動作検証手段15
と、前記記憶手段14及び動作検証手段15の入出力を
制御する制御手段16とを具備し、前記データ作成方法
の回路シミュレーション処理に基づいて得られた論理セ
ル11の動作検証要素T対論理シミュレーション用素子
CLの関係を示すグラフを作成し、それをテーブル化し
た論理シミュレーション用データDLSが記憶手段14に
格納されている。
方法によれば、図1(A)の処理フローチャートに示す
ように、ステップP2、で論理セル11の入出力スルー
レートや論理シミュレーション用素子CLを可変して得
られる回路シミュレーション処理に基づいて論理セル1
1の動作検証要素T対論理シミュレーション用素子CL
の関係を示すグラフ(関係特性)を作成する。
ート値SLEW1,SLEW2,SLEW3が非線形的に変化する領
域Aと直線的に変化する領域Bとが存在するような動作
検証要素T対論理シミュレーション素子CLの関係特性
図が得られる。また、論理セル11の種類や入力スルー
レート値SLEW1,SLEW2,SLEW3…によっては、領域
A,Bの境界の区別が無い特性を示す動作検証要素T対
論理シミュレーション素子CLの関係特性図が得られ
る。
れた論理シミュレーション用データDLS,例えば、複数
のシミュレーションポイントに対して、図1(C)に示
すような論理セル11の動作検証要素Tと論理シミュレ
ーション用素子CLとの関係グラフデータ〔Tij,CLi
j 〕をセルライブラリ12に格納処理をすることが可能
となる。
レーション用素子CLの関係特性を従来例のような1本
の折れ線グラフで表現することが無くなり、それを複数
の関係特性グラフにより表現することにより、一層正確
に論理セル11の動作検証要素Tを表現することが可能
となる。また、負荷依存係数Kを直接,動作検証要素T
に含めた論理シミュレーション用データDLSを作成する
ことが可能となる。
図1(A)の処理フローチャートのステップP3Aで、セ
ルライブラリ12に格納する論理シミュレーション用デ
ータDLSの圧縮処理をしている。例えば、図1(B)に
示すように、論理セル11の動作検証要素T対論理シミ
ュレーション用素子CLの関係特性から論理セル11の
固有の動作検証要素を差し引いて論理シミュレーション
用データDLSを圧縮し、それをグラフ化処理する。
Lや入力スルーレート値SLEW1,SLEW2,SLEW3…の条
件を振って、すなわちこれらの条件を種々変化させて各
論理セル11毎、各トランジスタパス毎に得られる回路
シミュレーション結果を論理セル11の共通部分と該論
理セル11の固有の動作検証要素部分とに分割すること
ができる。例えば、複数のスルーレート値SLEW1,SLE
W2,SLEW3…に対する動作検証要素Tから動作検証要素
Tの切片(動作検証要素T対論理シミュレーション用素
子CLの関係特性が動作検証要素T軸を横切る点:その
論理セルの固有の動作検証要素)を差し引き、複数の条
件の異なる論理セル11の動作検証要素T対論理シミュ
レーション用素子CLの関係特性を共通化するために各
シミュレーションポイント毎の負荷容量CLij,動作検
証要素Tijを記述した部分と、各論理セル11の固有の
記述部分として、論理セル11の名称、複数のスルーレ
ート値SLEW1,SLEW2,SLEW3…に対する固有の動作検
証要素Tの切片の値やグラフ選択を容易にするためのグ
ラフパート名を記述する部分とに分割することができ
る。
そのままセルライブラリ12に格納する方法に比べて、
セルライブラリ12のメモリ容量の低減を図ることが可
能となる。さらに、図2(A)の処理フローチャートに
示すように、ステップP2で半導体集積回路13の論理
シミュレーション処理を行う際に、本発明のデータ作成
方法に基づいて得られた論理シミュレーション用データ
DLSが用いられる。
化,高密度化の要求に伴い新規な半導体集積回路を超微
細・高密度に設計をする場合であっても、回路シミュレ
ーション処理に基づいて得られた論理セル11の動作検
証要素T対論理シミュレーション用素子CLの関係特性
グラフに基づく、論理シミュレーション用データDLSを
直接用いることにより、ステップP3で論理シミュレー
ション用データDLSに基づいて半導体集積回路13の動
作検証処理を正確に行うことが可能となる。
Lによる次段論理セルに与えるスルーレート値SLEW1,
SLEW2,SLEW3…の影響を正確に論理シミュレーション
することができ、精度良い半導体集積回路13を設計す
ることが可能となる。また、論理シミュレータでは、図
2(B)に示すように、記憶手段14、動作検証手段1
5及び制御手段16が具備され、本発明のデータ作成方
法に基づいて得られた論理シミュレーション用データD
LSが記憶手段に格納される。
介して論理シミュレーション用データDLSが読み出され
ると、該論理シミュレーション用データDLSに基づいて
半導体集積回路13が動作検証手段15により動作検証
される。このため、回路シミュレーション処理に基づい
て得られた論理シミュレーション用データDLSを新規開
発に伴う半導体集積回路13の動作検証要素T対論理シ
ミュレーション用素子CLの関係特性の基準データとし
て利用することができる。
タDLSを直接論理シミュレータに用いることにより、多
種多様化する半導体集積回路13の精度良い論理シミュ
レーションを行うことが可能となり、当該論理シミュレ
ータの性能及び信頼性の向上に寄与するところが大き
い。
いて説明する。 (1)第1の実施例(参考例)の説明 図3は本発明の第1の実施例(参考例)に係る論理シミ
ュレーション用のデータ作成方法の説明図であり、図3
(A)は回路シミュレーションモデルである。また、図
3(B)は第1の実施例に係る論理シミュレーション用
のデータ作成フローチャートであり、図4は第1の実施
例に係る論理シミュレータのセルライブラリ構造をそれ
ぞれ示している。
ュレーションモデルを使用して論理シミュレーション用
データDLSを作成する場合、図3(B)において、ま
ず、ステップP1で、論理セル11の入力スルーレート
や負荷容量CLを可変して回路シミュレーション処理を
する。ここで、図3(A)において、回路シミュレーシ
ョンモデルは論理セル11と負荷容量CLから成り、該
論理セル11の出力部OUTに負荷容量CLが接続され
る。また、論理セル11の入力部INに入力スルーレー
トTsin1,Tsin2,Tsin3の信号を供給し、該スルーレ
ート値SLEW1,SLEW2,SLEW3に対して負荷容量CLを
可変した場合の遅延時間が回路シミュレーションされ
る。
ン処理に基づいて得られる論理セル11の遅延時間Tga
te対負荷容量CLの複数の関係特性のグラフ化処理をす
る。ここで、論理セル11の遅延時間Tgateは負荷容量
CLの値,スルーレート値SLEW1,SLEW2,SLEW3によ
り異なるため、それらの条件を振って回路シミュレーシ
ョンを行うと図4(A)に示すような関係特性グラフ
(以下ピース・ワイズのグラフともいう)が得られる。
図4(A)において、縦軸は遅延時間Tgateであり、横
軸は負荷容量CLをそれぞれ示している。また、入力ス
ルーレートTsinはスルーレート値SLEW1,SLEW2,SL
EW3を示し、黒丸印はシミュレーションポイントをそれ
ぞれ示している。
た論理シミュレーション用データDLS1をセルライブラ
リ12に格納処理をする。この際に、論理セル11の遅
延時間Tgate対負荷容量CLを本発明のグラフ形式のセ
ルライブラリ構造に当てはめると、ピース・ワイズのグ
ラフから複数のシミュレーションポイントに対する論理
セル11の遅延時間Tgateijと負荷容量CLとの関係グ
ラフデータ〔Tij,CLij 〕が図4(B)に示すような
論理シミュレーション用データDLS1として作成され
る。
のデータ内容は、スルーレート値SLEW1,SLEW2,SLE
W3に対して各ミュレーションポイント毎の負荷容量CL
ij,遅延時間Tgateijを抽出する。例えば、スルーレー
ト値SLEW1について、〔CL11,Tgate11〕,〔CL1
2,Tgate12〕,〔CL13,Tgate13〕…,スルーレー
ト値SLEW2について、〔CL21,Tgate21〕,〔CL2
2,Tgate22〕,〔CL23,Tgate23〕…及びスルーレ
ート値SLEW3について、〔CL31,Tgate31〕,〔CL
32,Tgate32〕,〔CL33,Tgate33〕…が記述され
る。
ーレート値SLEW1,SLEW2,SLEW3…の値,負荷容量C
L,論理セル11の遅延時間Tgate等が記述される。な
お、ピース・ワイズのグラフは論理セル11のアップ/
ダウン動作,パス毎に存在し、該グラフの名称を変える
ことによりいくつでも増やすことができる。この方式は
論理セル11の遅延時間だけでなく、あらゆる非線形デ
ータをライブラリ化することが可能であり、各ミュレー
ションポイント間のデータは補完によって算出すること
が可能である。このため、論理シミュレーション用デー
タDLS1の精度を満足するように、シミュレーションポ
イントを振ってライブラリ化しておけば良い。
係る論理シミュレーション用のデータ作成方法によれ
ば、図3(B)の処理フローチャートに示すように、ス
テップP2で、論理セル11の入出力スルーレートや負
荷容量CLを可変して得られる回路シミュレーション処
理に基づいて論理セル11の遅延時間Tgate対負荷容量
CLのピース・ワイズのグラフ化処理している。
レート値SLEW1,SLEW2,SLEW3が非線形的に変化する
領域Aと直線的に変化する領域Bとが存在するような遅
延時間Tgate対論理シミュレーション素子CLのピース
・ワイズのグラフを得ることが可能となる。このことか
ら、ステップP3でグラフ化処理された論理シミュレー
ション用データDLS1を,例えば、複数のシミュレーシ
ョンポイントに対して、図4(B)に示すような論理セ
ル11の遅延時間Tgateと負荷容量CLとの関係グラフ
データ〔Tij,CLij 〕として、セルライブラリ12に
格納処理をすることが可能となる。
Lの関係特性を従来例のような1本の折れ線グラフで表
現することが無くなり、それを複数のピース・ワイズの
グラフにより表現することにより、一層正確に論理セル
11の遅延時間Tgateを表現することが可能となる。ま
た、従来例のような負荷依存係数Kを直接,遅延時間T
gateに含めた論理シミュレーション用データDLS1を作
成することが可能となる。
DLS1を用いる論理シミュレータの構成及びその動作に
ついて説明をする。図5(A)は、本発明の各実施例に
係る論理シミュレータの構成図であり、図5(B)は、
本発明の各実施例に係る論理シミュレーション方法の処
理フローチャートをそれぞれ示している。
LS1を用いる論理シミュレータは、図5(A)におい
て、メモリディスク装置24,動作検証エディタ25,
中央演算処理装置(以下CPUという)26,キーボー
ド27及びディスプレイ28から成る。すなわち、メモ
リディスク装置24は記憶手段14の一例であり、新規
な半導体集積回路(以下被設計LSI23という)13
の動作検証をする論理シミュレーション用データDLS1
を格納するものである。例えば、メモリディスク装置2
4には、磁気ディスク装置や半導体メモリディスク装置
を用いる。また、メモリディスク装置24には、第1の
実施例に係るデータ作成方法に基づいて得られた論理セ
ル11の遅延時間Tgate対負荷容量CLの関係特性をグ
ラフ化処理した論理シミュレーション用データDLS1が
格納される。
の一例であり、論理シミュレーション用データDLS1に
基づいて被設計LSI23の動作検証をするものであ
る。例えば、動作検証エディタ25は複数の論理セルを
組み合わせた被設計LSI23において、予め指定した
論理セルの入出力間の遅延時間を論理シミュレーション
用データDLS1に基づいて計算する。
メモリディスク装置24,動作検証エディタ25,キー
ボード27及びディスプレイ28の入出力を制御するも
のである。例えば、CPU26はメモリディスク装置2
4から論理シミュレーション用データDLS1の読出し制
御をする。キーボード27はCPU26の補助機器であ
り、制御文や各種外部データを入力するものであり、デ
ィスプレイ28は被設計LSI23の回路図や論理シミ
ュレーション用データDLS1の内容を表示するものであ
る。
論理シミュレータによれば、図5(A)に示すように、
メモリディスク装置24,動作検証エディタ25,CP
U26,キーボード27及びディスプレイ28が具備さ
れ、本発明の第1のデータ作成方法に基づいて得られた
論理シミュレーション用データDLS1がメモリディスク
装置24に格納される。
て制御文等の外部データを入力すると、メモリディスク
装置24からCPU26を介して論理シミュレーション
用データDLS1が読み出され、該論理シミュレーション
用データDLS1に基づいて被設計LSI23が動作検証
エディタ25により動作検証される。このことで、回路
シミュレーション処理に基づいて得られた論理シミュレ
ーション用データDLS1を新規開発に伴う被設計LSI
23の遅延時間Tgate対負荷容量CLの関係特性の基準
データとして利用することができる。
タDLS1を直接論理シミュレータに用いることにより、
多種多様化する被設計LSI23の精度良い論理シミュ
レーションを行うことが可能となり、当該論理シミュレ
ータの性能及び信頼性の向上に寄与するところが大き
い。次に、本発明の各実施例に係る論理シミュレーショ
ン方法について図5(B)の処理フローチャートに沿っ
て当該装置の動作を補足しながら説明をする。
被設計LSI23の動作検証をする場合、図5(B)に
おいて、まず、ステップP1で被設計LSI23の設計
処理をする。この際に、ユーザは、所定設計条件に基づ
いて論理セル11を組み合わせて新規な被設計LSI2
3を設計する。次に、ステップP2で被設計LSI23
の設計処理に基づいて論理シミュレーション処理をす
る。この際に、例えば、本発明の第1の実施例に係る論
理シミュレーション用のデータ作成方法に基づいて得ら
れたセルライブラリ(論理シミュレーション用データD
LS1)12をそのままを用いる。具体的には、CPU2
6を介してメモリディスク装置24から動作検証エディ
タ25に論理シミュレーション用データDLS1が転送制
御される。ここで、メモリディスク装置24から第1の
実施例に係るデータ作成方法に基づいて得られた論理セ
ル11の遅延時間Tgate対負荷容量CLの関係特性をグ
ラフ化処理した論理シミュレーション用データDLS1が
読み出される。
3の回路図や論理シミュレーション用データDLS1の内
容が表示され、動作検証エディタ25により論理シミュ
レーション用データDLS1に基づいて被設計LSI23
が動作検証される。例えば、複数の論理セルを組み合わ
せた被設計LSI23において、予め指定した論理セル
の入出力間の遅延時間が論理シミュレーション用データ
DLS1に基づいて動作検証エディタ25により計算され
る。なお、論理シミュレーションのディレイ計算部分で
負荷容量CLや入力スルーレート値SLEW1,SLEW2,S
LEW3がセルライブラリ12に記述されている値の中間点
に相当する場合には、その中間点の遅延時間を補完によ
って算出する。
の論理シミュレーション処理に基づいて動作検証処理を
する。ここで、ユーザはキーボード27を介して被設計
LSI23の論理セル11の入力ネットや出力ネットの
指定をし、その動作検証をする。このようにして、本発
明の各実施例に係る論理シミュレーション方法によれ
ば、図5(B)の処理フローチャートに示すように、ス
テップP2で被設計LSI23の論理シミュレーション
処理を行う際に、本発明の第1のデータ作成方法に基づ
いて得られた論理シミュレーション用データDLS1が用
いられる。
化,高密度化の要求に伴い新規な半導体集積回路を超微
細・高密度に設計をする場合であっても、回路シミュレ
ーション処理に基づいて得られた論理セル11の遅延時
間Tgate対負荷容量CLのピース・ワイズのグラフに基
づく、論理シミュレーション用データDLS1を直接用い
ることにより、ステップP3で論理シミュレーション用
データDLS1に基づいて被設計LSI23の動作検証処
理を正確に行うことが可能となる。
Lによる次段論理セルに与えるスルーレート値SLEW1,
SLEW2,SLEW3の影響を正確に論理シミュレーションす
ることができ、精度良い半導体集積回路を設計すること
が可能となる。 (2)第2の実施例の説明 図6は、本発明の第2の実施例に係る論理シミュレーシ
ョン用のデータ作成フローチャートであり、図7は、そ
の論理シミュレータのセルライブラリ構造の説明図であ
る。また、図8はそのセルライブラリ構造のデータ内容
図をそれぞれ示している。
施例では、セルライブラリ12に格納する論理シミュレ
ーション用データDLSが圧縮処理されるものである。す
なわち、図6において、まず、ステップP1で、論理セ
ル11の入(出)力スルーレートや負荷容量CLを可変
して回路シミュレーション処理をする。ここでは、第1
の実施例と同様に、図3(A)に示すような回路シミュ
レーションモデルの入力部INに入力スルーレートTsi
n1,Tsin2,Tsin3の信号を供給し、該スルーレート値
SLEW1,SLEW2,SLEW3に対して負荷容量CLを可変し
た場合の遅延時間が回路シミュレーションされる。
ン処理に基づいて得られる論理セル11の負荷による遅
延時間の増加分Tout 対負荷容量CLの複数の関係特性
のグラフ化処理をする。ここで、第1の実施例では、論
理セル11の遅延時間Tgateが受ける負荷容量CL,入
力スルーレート値SLEW1,SLEW2,SLEW3の影響をもっ
とも忠実に再現するため、回路シミュレーションの結果
をそのままセルライブラリ12に持たせていた。しか
し、第1の実施例のように負荷容量CLや入力スルーレ
ート値SLEW1,SLEW2,SLEW3の条件を振って各セル
毎,各パス毎のシミュレーション結果をそのままセルラ
イブラリ12に格納すると、該セルライブラリ12のメ
モリ容量が増大をする。これにより、数百種類もの論理
セル11を有するカスタムLSIでは、セルライブラリ
12のメモリ容量が多く必要となる。
でセルライブラリ12に格納する論理シミュレーション
用データDLSの圧縮処理をする。この際に、論理セル1
1の負荷による遅延時間の増加分Tout 対負荷容量CL
の関係特性から論理セル11の固有の負荷による遅延時
間の増加分Tout を差し引いたグラフ化処理をする。な
お、図3(A)に示したような回路シミュレーションモ
デルの論理セル11の遅延時間Tgateは(1)式の変形
である(3)式の時間方程式,すなわち、 Tgate=T0+Tout …(3) で示される。ここで、Tgateは論理セルの負荷による遅
延時間の増加分である。T0は無負荷時のセルの遅延時
間であり、各セル,各パス毎に異なる。Tout は負荷に
よる増加分であり、セルの構成や出力段のトランジスタ
形状によってある程度決まる要素である。具体的には、
論理セル11の負荷による遅延時間の増加分Tout は負
荷容量CLの値,スルーレート値SLEW1,SLEW2,SLE
W3と異なるため、それらの条件を振って回路シミュレー
ションを行う。
1の負荷による遅延時間の増加分Tout 対負荷容量CL
を本発明のグラフ形式のセルライブラリ構造に当てはめ
ると、ピース・ワイズのグラフから複数のシミュレーシ
ョンポイントに対する論理セル11の負荷による遅延時
間の増加分Tout と負荷容量CLとの関係グラフデータ
〔Tij,CLij 〕が論理シミュレーション用データDLS
22として作成される。
延時間の増加分Tout であり、横軸は負荷容量CLをそ
れぞれ示している。また、入力スルーレートTsin はス
ルーレート値SLEW1,SLEW2,SLEW3を示し、黒丸印は
シミュレーションポイントをそれぞれ示している。すな
わち、本発明の第2の実施例では論理セル11の論理シ
ミュレーション用データDLS2 に係わり固有部分と、共
有化できる部分とに分けるため、図7(A)に示すよう
に、スルーレート値SLEW1,SLEW2,SLEW3の場合のY
切片(TO1,TO2,TO3…)を差し引いたピースワイズ
のグラフに変形をする。ここで、Y切片とは、負荷によ
る遅延時間の増加分Tout 対負荷容量CLの関係特性が
Tout 軸を横切る点をいうものとする。また、図7
(A)において、セルライブラリ12のデータ内容は、
スルーレート値SLEW1,SLEW2,SLEW3に対して各ミュ
レーションポイント毎の負荷容量CLij,負荷による遅
延時間の増加分Toutij を抽出する。
例を図7(B)に示している。図7(B)において、例
えば、スルーレート値SLEW1について、〔CL11,
0〕,〔CL12,Tout11 〕,〔CL13,Tout12 〕
…,スルーレート値SLEW2について、〔CL21,0〕,
〔CL22,Tout21 〕,〔CL23,Tout22 〕…及びス
ルーレート値SLEW3について、〔CL31,0〕,〔CL
32,Tout31 〕,〔CL33,Tout32 〕…が記述され
る。
SLEW2,SLEW3…,負荷容量CL,論理セル11の負荷
の遅延時間Touteの増加分が記述され、このようなセル
ライブラリ構造とすることにより、セルの種類別,ある
いは、各ポイント比較のソフトウエア等で、グラフデー
タを圧縮することができる。その後、図6の処理フロー
チャートのステップP4で圧縮処理された論理シミュレ
ーション用データDLS22をセルライブラリ12に格納処
理をする。この際に、データ圧縮後には、セル毎のグラ
フデータは存在しないため、グラフに名称を付け、各セ
ルがどのグラフを参照しなくてはならないかをパラメー
タとしてセルライブラリ12に記述して置く必要があ
る。
ーション用データDLS22の内容を示している。図8にお
いて、セルライブラリのデータ内容は、ピースワイズの
グラフデータパート部分とセル固有の記述部分から成
り、該パート部分にはスルーレート値SLEW1,SLEW2,
SLEW3…に対してY切片(TO1,TO2,TO3…)を差し
引いた共有化する各ミュレーションポイント毎の負荷容
量CLij,負荷による遅延時間の増加分Toutij を記述
する。
スルーレート値SLEW1,SLEW2,SLEW3…に対する固有
のY切片値として、TO1=0000,TO2=1111,TO3=33
33…及びグラフ選択を容易にするためグラフパート名を
記述する。同様に、セルの名称B,スルーレート値SLE
W1,SLEW2,SLEW3…に対する固有のY切片(TO1,T
O2,TO3…)及びグラフパート名を記述する。
係る論理シミュレーション用のデータ作成方法によれ
ば、図6の処理フローチャートのステップP3で、セル
ライブラリ12に格納する論理シミュレーション用デー
タDLS2の圧縮処理をしている。例えば、図7(A)に
示すように、論理セル11の負荷による遅延時間の増加
分Tout 対負荷容量CLの関係特性から論理セル11の
固有の負荷による遅延時間の増加分Tout を差し引いて
論理シミュレーション用データDLS2を圧縮し、それを
グラフ化処理している。
ト値SLEW1,SLEW2,SLEW3…の条件を振って各論理セ
ル11毎,各トランジスタパス毎に得られる回路シミュ
レーション結果を論理セル11の共通部分と該論理セル
11の固有の負荷による遅延時間の増加分Tout の要素
部分とに分割することができる。例えば、複数のスルー
レート値SLEW1,SLEW2,SLEW3…に対する負荷による
遅延時間の増加分Tout から負荷による遅延時間の増加
分Tout の切片を差し引き、複数の条件の異なる論理セ
ル11の負荷による遅延時間の増加分Tout 対負荷容量
CLの関係特性を共通化するために各ミュレーションポ
イント毎の負荷容量CLij,負荷による遅延時間の増加
分Toutij を記述した部分と、各論理セル11の固有の
記述部分として、論理セル11の名称,複数のスルーレ
ート値SLEW1,SLEW2,SLEW3…に対する固有の負荷に
よる遅延時間の増加分Toutij の切片値やグラフ選択を
容易にするためのグラフパート名を記述する部分とに分
割することができる。
そのままセルライブラリ12に格納する第1のデータ作
成方法に比べてセルライブラリ12のメモリ容量の低減
化を図ることが可能となる。なお、図9,10は本発明の
第2の実施例に係る入力スルーレートを考慮した論理シ
ミュレーション用のセルライブラリ構造の説明図(その
1,2)をそれぞれ示している。
レーションモデルの入力スルーレート値SLEW I1,SLE
W I2,SLEW I3を考慮した論理シミュレーションを行う
場合には、当該論理セル11に入力されるスルーレート
値SLEW I1,SLEW I2,SLEW I3を算出する必要があ
り、その出力スルーレート値SLEW O1,SLEW O2,SLE
W O3の負荷依存性をシミュレーションすることで可能と
なる。
TSO)も論理セル11の負荷の遅延時間の増加分Tout
対負荷容量CLと同様に圧縮することができる。すなわ
ち、論理セル11の出力スルーレート値SLEW O1,SLE
W O2,SLEW O3は出力容量と入力スルーレート値SLEW
I1,SLEW I2,SLEW I3によって変化する。そこで、図
9(A)のような回路モデルで回路シミュレーションを
行い、出力スルーレート値SLEW O1,SLEW O2,SLEW
O3の負荷依存性を各スルーレート値SLEW I1,SLEW
I2,SLEW I3に対して取得する。これにより、負荷に
よる遅延時間の増加分の負荷依存性と同様に出力スルー
レートTSOを取得することが可能となる。
示す。図9(B)において、縦軸は出力スルーレートT
SOであり、横軸は負荷容量CLをそれぞれ示している。
また、入力スルーレートTsin はスルーレート値SLEW
1,SLEW2,SLEW3を示し、黒丸印はシミュレーション
ポイントをそれぞれ示している。この結果を本発明のグ
ラフ形式のセルライブラリ構造に当てはめるために、論
理セル11の固有の部分と共有化できる部分を分ける。
例えば、各スルーレート値SLEW1,SLEW2,SLEW3の場
合、出力スルーレートTSOから当該出力スルーレートT
SOの切片の値(TS01 ,TS02 ,TS03 …)を差し引い
た形に変形する。
軸は負荷による出力スルーレートの増加分Tout であ
り、横軸は負荷容量CLをそれぞれ示している。また、
入力スルーレートTsin はスルーレート値SLEW1,SLE
W2,SLEW3を示し、黒丸印はシミュレーションポイント
をそれぞれ示している。この結果を本発明のグラフ形式
のライブラリ構造に当てはめると、図10(B)のように
なる。図10(B)において、セルライブラリ12の論理
シミュレーション用データDLS23の内容は、ピースワイ
ズのグラフデータパート部分とセル固有の記述部分から
成り、該パート部分にはスルーレート値SLEW1,SLEW
2,SLEW3に対して共有化する各ミュレーションポイン
ト毎の負荷容量CLij,負荷による出力スルーレートの
増加分Toutij を記述する。
ト値SLEW1について、〔CL11,0〕,〔CL12,Tou
t11 〕,〔CL13,Tout12 〕…,スルーレート値SLE
W2について、〔CL21,0〕,〔CL22,Tout21 〕,
〔CL23,Tout22 〕…及びスルーレート値SLEW3につ
いて、〔CL31,0〕,〔CL32,Tout31 〕,〔CL
33,Tout32 〕…が記述される。
入力スルーレート値SLEW1,SLEW2,SLEW3等を記述
し、負荷容量CL及び負荷による出力スルーレートの増
加分Tout を記述する。なお、スルーレート値SLEW1,
SLEW2,SLEW3…に対する固有のY切片の値として、T
O1,TO2,TO3…を記述する。このようにデータ処理を
することにより、論理セル11の負荷による遅延時間の
増加分のデータ圧縮の場合と同様に、論理シミュレーシ
ョン用データDLS23の圧縮を行うことが可能となる。
そのままセルライブラリ12に格納する第1のデータ作
成方法に比べて、論理セル11の負荷による遅延時間の
増加分のデータ圧縮の場合と同様に、セルライブラリ1
2のメモリ容量の低減化を図ることが可能となる。
ュレーション用のデータ作成方法によれば、論理セルの
入出力スルーレートや論理シミュレーション用素子を可
変して得られる回路シミュレーション処理に基づいて論
理セルの動作検証要素T対論理シミュレーション用素子
の関係特性を複数グラフ化処理している。
トに対して、論理セルの動作検証要素と論理シミュレー
ション用素子との関係グラフデータを論理シミュレーシ
ョン用データとしてセルライブラリに格納処理をするこ
とが可能となる。このことで、動作検証要素対論理シミ
ュレーション用素子の関係特性を従来例のような1本の
折れ線グラフで表現することが無くなり、それを複数の
関係特性グラフにより表現することにより、一層正確に
論理セルの動作検証要素を表現することが可能となる。
また、負荷依存係数を直接,動作検証要素に含めた論理
シミュレーション用データを作成することが可能とな
る。
セルライブラリに格納する論理シミュレーション用デー
タの圧縮処理をしている。このため、論理シミュレーシ
ョン用素子や入力スルーレート値の条件を振って各論理
セル毎、各トランジスタパス毎に得られる回路シミュレ
ーション結果を論理セルの共通部分と該論理セルの固有
の動作検証要素部分とに分割することができる。このこ
とから、回路シミュレーション結果をそのままセルライ
ブラリに格納する方法に比べてセルライブラリのメモリ
容量の低減化を図ることが可能となる。
ョン処理を行う際に、本発明のデータ作成方法に基づい
て得られた論理シミュレーション用データが用いられ
る。このため、半導体集積回路装置の高集積化,高密度
化の要求に伴い新規な半導体集積回路を超微細・高密度
に設計する場合であっても、回路シミュレーション処理
に基づいて得られた論理シミュレーション用データを用
いることにより、半導体集積回路の動作検証処理を正確
に行うことが可能となる。このことから、論理シミュレ
ーション素子による次段論理セルに与えるスルーレート
値の影響を正確に論理シミュレーションすることがで
き、精度良い半導体集積回路を設計することが可能とな
る。
路の精度良い論理シミュレーションを行うことが可能と
なり、当該論理シミュレータの性能及び信頼性の向上に
寄与するところが大きい。
作成方法の原理図である。
理シミュレータの原理図である。
ョン用のデータ作成方法の説明図である。
のセルライブラリ構造の説明図である。
及び論理シミュレーション方法の説明図である。
ョン用のデータ作成フローチャートである。
のセルライブラリ構造の説明図である。
造のデータ内容図である。
を考慮した論理シミュレーション用のセルライブラリ構
造の説明図(その1)である。
を考慮した論理シミュレーション用のセルライブラリ構
造の説明図(その2)である。
リ構造の説明図である。
Tgate対CL特性図である。
Claims (1)
- 【請求項1】 少なくとも、論理セルと論理シミュレー
ション用素子とを使用して、該論理セルの入出力スルー
レートと該論理シミュレーション用素子との少なくとも
一方を可変にして回路シミュレーション処理を行い、 前記回路シミュレーション処理に基づいて得られる前記
論理セルの動作検証要素と前記論理シミュレーション素
子との関係を示す関係特性を求めて論理シミュレーショ
ン用データを作成し、 前記論理シミュレーション用データを圧縮処理してセル
ライブラリに格納する論理シミュレーション用データの
作成方法において、 前記関係特性から前記論理セルの固有の動作検証要素を
差し引いて前記論理シミュレーション用データの圧縮処
理を行うことを特徴とする論理シミュレーション用のデ
ータ作成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5059069A JP2948437B2 (ja) | 1993-03-18 | 1993-03-18 | 論理シミュレーション用のデータ作成方法 |
KR1019940005072A KR970008026B1 (ko) | 1993-03-18 | 1994-03-15 | 논리 계산용 데이타 발생 방법, 논리 계산 방법 및 논리 계산기 |
US08/552,150 US5852445A (en) | 1993-03-18 | 1995-11-02 | Method of verifying integrated circuit operation by comparing stored data structures corresponding to integrated circuit logic cells |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5059069A JP2948437B2 (ja) | 1993-03-18 | 1993-03-18 | 論理シミュレーション用のデータ作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06274565A JPH06274565A (ja) | 1994-09-30 |
JP2948437B2 true JP2948437B2 (ja) | 1999-09-13 |
Family
ID=13102700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5059069A Expired - Lifetime JP2948437B2 (ja) | 1993-03-18 | 1993-03-18 | 論理シミュレーション用のデータ作成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5852445A (ja) |
JP (1) | JP2948437B2 (ja) |
KR (1) | KR970008026B1 (ja) |
Families Citing this family (244)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3964483B2 (ja) * | 1996-09-27 | 2007-08-22 | 大日本印刷株式会社 | 集積回路の論理シミュレーション方法 |
US6304998B1 (en) * | 1997-03-27 | 2001-10-16 | Fujitsu Limited | Method of manufacturing integrated circuit device |
JP3125870B2 (ja) * | 1998-07-06 | 2001-01-22 | 日本電気株式会社 | 遅延計算方法及び遅延値計算プログラムを記録した記録媒体 |
JP3821612B2 (ja) * | 1999-07-09 | 2006-09-13 | 松下電器産業株式会社 | 不要輻射解析方法 |
JP3329323B2 (ja) * | 1999-12-22 | 2002-09-30 | 日本電気株式会社 | 波形なまり検証方法及び波形なまり検証装置 |
US6975921B2 (en) * | 2001-11-09 | 2005-12-13 | Asm International Nv | Graphical representation of a wafer processing process |
JP2005242697A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 遅延時間検証方法 |
US7403884B2 (en) * | 2004-06-08 | 2008-07-22 | International Business Machines Corporation | Transient simulation using adaptive piecewise constant model |
KR100688525B1 (ko) * | 2005-01-26 | 2007-03-02 | 삼성전자주식회사 | 이벤트 구동 스위치 레벨 시뮬레이션 방법 및 시뮬레이터 |
US9394608B2 (en) | 2009-04-06 | 2016-07-19 | Asm America, Inc. | Semiconductor processing reactor and components thereof |
JP5499635B2 (ja) * | 2009-10-29 | 2014-05-21 | 日本電気株式会社 | 多相クロック発生回路 |
US20130023129A1 (en) | 2011-07-20 | 2013-01-24 | Asm America, Inc. | Pressure transmitter for a semiconductor processing environment |
US10714315B2 (en) | 2012-10-12 | 2020-07-14 | Asm Ip Holdings B.V. | Semiconductor reaction chamber showerhead |
US20160376700A1 (en) | 2013-02-01 | 2016-12-29 | Asm Ip Holding B.V. | System for treatment of deposition reactor |
US8997031B2 (en) * | 2013-03-13 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Timing delay characterization method, memory compiler and computer program product |
US11015245B2 (en) | 2014-03-19 | 2021-05-25 | Asm Ip Holding B.V. | Gas-phase reactor and system having exhaust plenum and components thereof |
US10858737B2 (en) | 2014-07-28 | 2020-12-08 | Asm Ip Holding B.V. | Showerhead assembly and components thereof |
US10941490B2 (en) | 2014-10-07 | 2021-03-09 | Asm Ip Holding B.V. | Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same |
US10276355B2 (en) | 2015-03-12 | 2019-04-30 | Asm Ip Holding B.V. | Multi-zone reactor, system including the reactor, and method of using the same |
US10458018B2 (en) | 2015-06-26 | 2019-10-29 | Asm Ip Holding B.V. | Structures including metal carbide material, devices including the structures, and methods of forming same |
US10211308B2 (en) | 2015-10-21 | 2019-02-19 | Asm Ip Holding B.V. | NbMC layers |
US11139308B2 (en) | 2015-12-29 | 2021-10-05 | Asm Ip Holding B.V. | Atomic layer deposition of III-V compounds to form V-NAND devices |
US10529554B2 (en) | 2016-02-19 | 2020-01-07 | Asm Ip Holding B.V. | Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches |
US10190213B2 (en) | 2016-04-21 | 2019-01-29 | Asm Ip Holding B.V. | Deposition of metal borides |
US10367080B2 (en) | 2016-05-02 | 2019-07-30 | Asm Ip Holding B.V. | Method of forming a germanium oxynitride film |
US11453943B2 (en) | 2016-05-25 | 2022-09-27 | Asm Ip Holding B.V. | Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor |
US10612137B2 (en) | 2016-07-08 | 2020-04-07 | Asm Ip Holdings B.V. | Organic reactants for atomic layer deposition |
US9859151B1 (en) | 2016-07-08 | 2018-01-02 | Asm Ip Holding B.V. | Selective film deposition method to form air gaps |
US9812320B1 (en) | 2016-07-28 | 2017-11-07 | Asm Ip Holding B.V. | Method and apparatus for filling a gap |
KR102532607B1 (ko) | 2016-07-28 | 2023-05-15 | 에이에스엠 아이피 홀딩 비.브이. | 기판 가공 장치 및 그 동작 방법 |
US9887082B1 (en) | 2016-07-28 | 2018-02-06 | Asm Ip Holding B.V. | Method and apparatus for filling a gap |
US10643826B2 (en) | 2016-10-26 | 2020-05-05 | Asm Ip Holdings B.V. | Methods for thermally calibrating reaction chambers |
US11532757B2 (en) | 2016-10-27 | 2022-12-20 | Asm Ip Holding B.V. | Deposition of charge trapping layers |
US10714350B2 (en) | 2016-11-01 | 2020-07-14 | ASM IP Holdings, B.V. | Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures |
KR102546317B1 (ko) | 2016-11-15 | 2023-06-21 | 에이에스엠 아이피 홀딩 비.브이. | 기체 공급 유닛 및 이를 포함하는 기판 처리 장치 |
KR20180068582A (ko) | 2016-12-14 | 2018-06-22 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US11447861B2 (en) | 2016-12-15 | 2022-09-20 | Asm Ip Holding B.V. | Sequential infiltration synthesis apparatus and a method of forming a patterned structure |
US11581186B2 (en) | 2016-12-15 | 2023-02-14 | Asm Ip Holding B.V. | Sequential infiltration synthesis apparatus |
KR20180070971A (ko) | 2016-12-19 | 2018-06-27 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US10269558B2 (en) | 2016-12-22 | 2019-04-23 | Asm Ip Holding B.V. | Method of forming a structure on a substrate |
US10867788B2 (en) | 2016-12-28 | 2020-12-15 | Asm Ip Holding B.V. | Method of forming a structure on a substrate |
US11390950B2 (en) | 2017-01-10 | 2022-07-19 | Asm Ip Holding B.V. | Reactor system and method to reduce residue buildup during a film deposition process |
US10468261B2 (en) | 2017-02-15 | 2019-11-05 | Asm Ip Holding B.V. | Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures |
US10529563B2 (en) | 2017-03-29 | 2020-01-07 | Asm Ip Holdings B.V. | Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures |
KR102457289B1 (ko) | 2017-04-25 | 2022-10-21 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 및 반도체 장치의 제조 방법 |
US10892156B2 (en) | 2017-05-08 | 2021-01-12 | Asm Ip Holding B.V. | Methods for forming a silicon nitride film on a substrate and related semiconductor device structures |
US10770286B2 (en) | 2017-05-08 | 2020-09-08 | Asm Ip Holdings B.V. | Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures |
US10886123B2 (en) | 2017-06-02 | 2021-01-05 | Asm Ip Holding B.V. | Methods for forming low temperature semiconductor layers and related semiconductor device structures |
US11306395B2 (en) | 2017-06-28 | 2022-04-19 | Asm Ip Holding B.V. | Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus |
KR20190009245A (ko) | 2017-07-18 | 2019-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물 |
US10541333B2 (en) | 2017-07-19 | 2020-01-21 | Asm Ip Holding B.V. | Method for depositing a group IV semiconductor and related semiconductor device structures |
US11018002B2 (en) | 2017-07-19 | 2021-05-25 | Asm Ip Holding B.V. | Method for selectively depositing a Group IV semiconductor and related semiconductor device structures |
US11374112B2 (en) | 2017-07-19 | 2022-06-28 | Asm Ip Holding B.V. | Method for depositing a group IV semiconductor and related semiconductor device structures |
US10590535B2 (en) | 2017-07-26 | 2020-03-17 | Asm Ip Holdings B.V. | Chemical treatment, deposition and/or infiltration apparatus and method for using the same |
US10692741B2 (en) | 2017-08-08 | 2020-06-23 | Asm Ip Holdings B.V. | Radiation shield |
US10770336B2 (en) | 2017-08-08 | 2020-09-08 | Asm Ip Holding B.V. | Substrate lift mechanism and reactor including same |
US11769682B2 (en) | 2017-08-09 | 2023-09-26 | Asm Ip Holding B.V. | Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith |
US11139191B2 (en) | 2017-08-09 | 2021-10-05 | Asm Ip Holding B.V. | Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith |
US11830730B2 (en) | 2017-08-29 | 2023-11-28 | Asm Ip Holding B.V. | Layer forming method and apparatus |
KR102491945B1 (ko) | 2017-08-30 | 2023-01-26 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US11295980B2 (en) | 2017-08-30 | 2022-04-05 | Asm Ip Holding B.V. | Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures |
US11056344B2 (en) | 2017-08-30 | 2021-07-06 | Asm Ip Holding B.V. | Layer forming method |
KR102401446B1 (ko) | 2017-08-31 | 2022-05-24 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
KR102630301B1 (ko) | 2017-09-21 | 2024-01-29 | 에이에스엠 아이피 홀딩 비.브이. | 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치 |
US10844484B2 (en) | 2017-09-22 | 2020-11-24 | Asm Ip Holding B.V. | Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods |
US10658205B2 (en) | 2017-09-28 | 2020-05-19 | Asm Ip Holdings B.V. | Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber |
US10403504B2 (en) | 2017-10-05 | 2019-09-03 | Asm Ip Holding B.V. | Method for selectively depositing a metallic film on a substrate |
US10923344B2 (en) | 2017-10-30 | 2021-02-16 | Asm Ip Holding B.V. | Methods for forming a semiconductor structure and related semiconductor structures |
US10910262B2 (en) | 2017-11-16 | 2021-02-02 | Asm Ip Holding B.V. | Method of selectively depositing a capping layer structure on a semiconductor device structure |
US11022879B2 (en) | 2017-11-24 | 2021-06-01 | Asm Ip Holding B.V. | Method of forming an enhanced unexposed photoresist layer |
CN111316417B (zh) | 2017-11-27 | 2023-12-22 | 阿斯莫Ip控股公司 | 与批式炉偕同使用的用于储存晶圆匣的储存装置 |
JP7206265B2 (ja) | 2017-11-27 | 2023-01-17 | エーエスエム アイピー ホールディング ビー.ブイ. | クリーン・ミニエンバイロメントを備える装置 |
US10872771B2 (en) | 2018-01-16 | 2020-12-22 | Asm Ip Holding B. V. | Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures |
TWI799494B (zh) | 2018-01-19 | 2023-04-21 | 荷蘭商Asm 智慧財產控股公司 | 沈積方法 |
CN111630203A (zh) | 2018-01-19 | 2020-09-04 | Asm Ip私人控股有限公司 | 通过等离子体辅助沉积来沉积间隙填充层的方法 |
US11018047B2 (en) | 2018-01-25 | 2021-05-25 | Asm Ip Holding B.V. | Hybrid lift pin |
USD880437S1 (en) | 2018-02-01 | 2020-04-07 | Asm Ip Holding B.V. | Gas supply plate for semiconductor manufacturing apparatus |
US11081345B2 (en) | 2018-02-06 | 2021-08-03 | Asm Ip Holding B.V. | Method of post-deposition treatment for silicon oxide film |
US10896820B2 (en) | 2018-02-14 | 2021-01-19 | Asm Ip Holding B.V. | Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process |
US11685991B2 (en) | 2018-02-14 | 2023-06-27 | Asm Ip Holding B.V. | Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process |
KR102636427B1 (ko) | 2018-02-20 | 2024-02-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 장치 |
US10975470B2 (en) | 2018-02-23 | 2021-04-13 | Asm Ip Holding B.V. | Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment |
US11473195B2 (en) | 2018-03-01 | 2022-10-18 | Asm Ip Holding B.V. | Semiconductor processing apparatus and a method for processing a substrate |
US11629406B2 (en) | 2018-03-09 | 2023-04-18 | Asm Ip Holding B.V. | Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate |
US11114283B2 (en) | 2018-03-16 | 2021-09-07 | Asm Ip Holding B.V. | Reactor, system including the reactor, and methods of manufacturing and using same |
KR102646467B1 (ko) | 2018-03-27 | 2024-03-11 | 에이에스엠 아이피 홀딩 비.브이. | 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조 |
US11230766B2 (en) | 2018-03-29 | 2022-01-25 | Asm Ip Holding B.V. | Substrate processing apparatus and method |
US11088002B2 (en) | 2018-03-29 | 2021-08-10 | Asm Ip Holding B.V. | Substrate rack and a substrate processing system and method |
KR102501472B1 (ko) | 2018-03-30 | 2023-02-20 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 |
KR20190128558A (ko) | 2018-05-08 | 2019-11-18 | 에이에스엠 아이피 홀딩 비.브이. | 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조 |
KR20190129718A (ko) | 2018-05-11 | 2019-11-20 | 에이에스엠 아이피 홀딩 비.브이. | 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조 |
KR102596988B1 (ko) | 2018-05-28 | 2023-10-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 그에 의해 제조된 장치 |
US11718913B2 (en) | 2018-06-04 | 2023-08-08 | Asm Ip Holding B.V. | Gas distribution system and reactor system including same |
US11270899B2 (en) | 2018-06-04 | 2022-03-08 | Asm Ip Holding B.V. | Wafer handling chamber with moisture reduction |
US11286562B2 (en) | 2018-06-08 | 2022-03-29 | Asm Ip Holding B.V. | Gas-phase chemical reactor and method of using same |
KR102568797B1 (ko) | 2018-06-21 | 2023-08-21 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 시스템 |
US10797133B2 (en) | 2018-06-21 | 2020-10-06 | Asm Ip Holding B.V. | Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures |
WO2020003000A1 (en) | 2018-06-27 | 2020-01-02 | Asm Ip Holding B.V. | Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material |
KR20210024462A (ko) | 2018-06-27 | 2021-03-05 | 에이에스엠 아이피 홀딩 비.브이. | 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 필름 및 구조체 |
US10612136B2 (en) | 2018-06-29 | 2020-04-07 | ASM IP Holding, B.V. | Temperature-controlled flange and reactor system including same |
KR20200002519A (ko) | 2018-06-29 | 2020-01-08 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 및 반도체 장치의 제조 방법 |
US10755922B2 (en) | 2018-07-03 | 2020-08-25 | Asm Ip Holding B.V. | Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition |
US10388513B1 (en) | 2018-07-03 | 2019-08-20 | Asm Ip Holding B.V. | Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition |
US11053591B2 (en) | 2018-08-06 | 2021-07-06 | Asm Ip Holding B.V. | Multi-port gas injection system and reactor system including same |
US10883175B2 (en) | 2018-08-09 | 2021-01-05 | Asm Ip Holding B.V. | Vertical furnace for processing substrates and a liner for use therein |
US11430674B2 (en) | 2018-08-22 | 2022-08-30 | Asm Ip Holding B.V. | Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods |
KR20200030162A (ko) | 2018-09-11 | 2020-03-20 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 |
US11024523B2 (en) | 2018-09-11 | 2021-06-01 | Asm Ip Holding B.V. | Substrate processing apparatus and method |
US11049751B2 (en) | 2018-09-14 | 2021-06-29 | Asm Ip Holding B.V. | Cassette supply system to store and handle cassettes and processing apparatus equipped therewith |
CN110970344A (zh) | 2018-10-01 | 2020-04-07 | Asm Ip控股有限公司 | 衬底保持设备、包含所述设备的系统及其使用方法 |
US11232963B2 (en) | 2018-10-03 | 2022-01-25 | Asm Ip Holding B.V. | Substrate processing apparatus and method |
KR102592699B1 (ko) | 2018-10-08 | 2023-10-23 | 에이에스엠 아이피 홀딩 비.브이. | 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치 |
KR102605121B1 (ko) | 2018-10-19 | 2023-11-23 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 및 기판 처리 방법 |
KR102546322B1 (ko) | 2018-10-19 | 2023-06-21 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 및 기판 처리 방법 |
USD948463S1 (en) | 2018-10-24 | 2022-04-12 | Asm Ip Holding B.V. | Susceptor for semiconductor substrate supporting apparatus |
US11087997B2 (en) | 2018-10-31 | 2021-08-10 | Asm Ip Holding B.V. | Substrate processing apparatus for processing substrates |
KR20200051105A (ko) | 2018-11-02 | 2020-05-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 지지 유닛 및 이를 포함하는 기판 처리 장치 |
US11572620B2 (en) | 2018-11-06 | 2023-02-07 | Asm Ip Holding B.V. | Methods for selectively depositing an amorphous silicon film on a substrate |
US11031242B2 (en) | 2018-11-07 | 2021-06-08 | Asm Ip Holding B.V. | Methods for depositing a boron doped silicon germanium film |
US10818758B2 (en) | 2018-11-16 | 2020-10-27 | Asm Ip Holding B.V. | Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures |
US10847366B2 (en) | 2018-11-16 | 2020-11-24 | Asm Ip Holding B.V. | Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process |
US11217444B2 (en) | 2018-11-30 | 2022-01-04 | Asm Ip Holding B.V. | Method for forming an ultraviolet radiation responsive metal oxide-containing film |
KR102636428B1 (ko) | 2018-12-04 | 2024-02-13 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치를 세정하는 방법 |
US11158513B2 (en) | 2018-12-13 | 2021-10-26 | Asm Ip Holding B.V. | Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures |
JP2020096183A (ja) | 2018-12-14 | 2020-06-18 | エーエスエム・アイピー・ホールディング・ベー・フェー | 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム |
TWI819180B (zh) | 2019-01-17 | 2023-10-21 | 荷蘭商Asm 智慧財產控股公司 | 藉由循環沈積製程於基板上形成含過渡金屬膜之方法 |
KR20200091543A (ko) | 2019-01-22 | 2020-07-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
CN111524788B (zh) | 2019-02-01 | 2023-11-24 | Asm Ip私人控股有限公司 | 氧化硅的拓扑选择性膜形成的方法 |
TW202104632A (zh) | 2019-02-20 | 2021-02-01 | 荷蘭商Asm Ip私人控股有限公司 | 用來填充形成於基材表面內之凹部的循環沉積方法及設備 |
KR102626263B1 (ko) | 2019-02-20 | 2024-01-16 | 에이에스엠 아이피 홀딩 비.브이. | 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치 |
JP2020136678A (ja) | 2019-02-20 | 2020-08-31 | エーエスエム・アイピー・ホールディング・ベー・フェー | 基材表面内に形成された凹部を充填するための方法および装置 |
KR20200102357A (ko) | 2019-02-20 | 2020-08-31 | 에이에스엠 아이피 홀딩 비.브이. | 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법 |
JP2020133004A (ja) | 2019-02-22 | 2020-08-31 | エーエスエム・アイピー・ホールディング・ベー・フェー | 基材を処理するための基材処理装置および方法 |
KR20200108242A (ko) | 2019-03-08 | 2020-09-17 | 에이에스엠 아이피 홀딩 비.브이. | 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체 |
KR20200108243A (ko) | 2019-03-08 | 2020-09-17 | 에이에스엠 아이피 홀딩 비.브이. | SiOC 층을 포함한 구조체 및 이의 형성 방법 |
KR20200108248A (ko) | 2019-03-08 | 2020-09-17 | 에이에스엠 아이피 홀딩 비.브이. | SiOCN 층을 포함한 구조체 및 이의 형성 방법 |
KR20200116033A (ko) | 2019-03-28 | 2020-10-08 | 에이에스엠 아이피 홀딩 비.브이. | 도어 개방기 및 이를 구비한 기판 처리 장치 |
KR20200116855A (ko) | 2019-04-01 | 2020-10-13 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 소자를 제조하는 방법 |
US11447864B2 (en) | 2019-04-19 | 2022-09-20 | Asm Ip Holding B.V. | Layer forming method and apparatus |
KR20200125453A (ko) | 2019-04-24 | 2020-11-04 | 에이에스엠 아이피 홀딩 비.브이. | 기상 반응기 시스템 및 이를 사용하는 방법 |
KR20200130118A (ko) | 2019-05-07 | 2020-11-18 | 에이에스엠 아이피 홀딩 비.브이. | 비정질 탄소 중합체 막을 개질하는 방법 |
KR20200130121A (ko) | 2019-05-07 | 2020-11-18 | 에이에스엠 아이피 홀딩 비.브이. | 딥 튜브가 있는 화학물질 공급원 용기 |
KR20200130652A (ko) | 2019-05-10 | 2020-11-19 | 에이에스엠 아이피 홀딩 비.브이. | 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조 |
JP2020188255A (ja) | 2019-05-16 | 2020-11-19 | エーエスエム アイピー ホールディング ビー.ブイ. | ウェハボートハンドリング装置、縦型バッチ炉および方法 |
JP2020188254A (ja) | 2019-05-16 | 2020-11-19 | エーエスエム アイピー ホールディング ビー.ブイ. | ウェハボートハンドリング装置、縦型バッチ炉および方法 |
USD975665S1 (en) | 2019-05-17 | 2023-01-17 | Asm Ip Holding B.V. | Susceptor shaft |
USD947913S1 (en) | 2019-05-17 | 2022-04-05 | Asm Ip Holding B.V. | Susceptor shaft |
USD935572S1 (en) | 2019-05-24 | 2021-11-09 | Asm Ip Holding B.V. | Gas channel plate |
USD922229S1 (en) | 2019-06-05 | 2021-06-15 | Asm Ip Holding B.V. | Device for controlling a temperature of a gas supply unit |
KR20200141003A (ko) | 2019-06-06 | 2020-12-17 | 에이에스엠 아이피 홀딩 비.브이. | 가스 감지기를 포함하는 기상 반응기 시스템 |
KR20200143254A (ko) | 2019-06-11 | 2020-12-23 | 에이에스엠 아이피 홀딩 비.브이. | 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조 |
USD944946S1 (en) | 2019-06-14 | 2022-03-01 | Asm Ip Holding B.V. | Shower plate |
USD931978S1 (en) | 2019-06-27 | 2021-09-28 | Asm Ip Holding B.V. | Showerhead vacuum transport |
KR20210005515A (ko) | 2019-07-03 | 2021-01-14 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법 |
JP2021015791A (ja) | 2019-07-09 | 2021-02-12 | エーエスエム アイピー ホールディング ビー.ブイ. | 同軸導波管を用いたプラズマ装置、基板処理方法 |
CN112216646A (zh) | 2019-07-10 | 2021-01-12 | Asm Ip私人控股有限公司 | 基板支撑组件及包括其的基板处理装置 |
KR20210010307A (ko) | 2019-07-16 | 2021-01-27 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
KR20210010820A (ko) | 2019-07-17 | 2021-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 실리콘 게르마늄 구조를 형성하는 방법 |
KR20210010816A (ko) | 2019-07-17 | 2021-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 라디칼 보조 점화 플라즈마 시스템 및 방법 |
US11643724B2 (en) | 2019-07-18 | 2023-05-09 | Asm Ip Holding B.V. | Method of forming structures using a neutral beam |
CN112242296A (zh) | 2019-07-19 | 2021-01-19 | Asm Ip私人控股有限公司 | 形成拓扑受控的无定形碳聚合物膜的方法 |
CN112309843A (zh) | 2019-07-29 | 2021-02-02 | Asm Ip私人控股有限公司 | 实现高掺杂剂掺入的选择性沉积方法 |
CN112309900A (zh) | 2019-07-30 | 2021-02-02 | Asm Ip私人控股有限公司 | 基板处理设备 |
CN112309899A (zh) | 2019-07-30 | 2021-02-02 | Asm Ip私人控股有限公司 | 基板处理设备 |
US11227782B2 (en) | 2019-07-31 | 2022-01-18 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
US11587814B2 (en) | 2019-07-31 | 2023-02-21 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
US11587815B2 (en) | 2019-07-31 | 2023-02-21 | Asm Ip Holding B.V. | Vertical batch furnace assembly |
CN112323048B (zh) | 2019-08-05 | 2024-02-09 | Asm Ip私人控股有限公司 | 用于化学源容器的液位传感器 |
USD965044S1 (en) | 2019-08-19 | 2022-09-27 | Asm Ip Holding B.V. | Susceptor shaft |
USD965524S1 (en) | 2019-08-19 | 2022-10-04 | Asm Ip Holding B.V. | Susceptor support |
JP2021031769A (ja) | 2019-08-21 | 2021-03-01 | エーエスエム アイピー ホールディング ビー.ブイ. | 成膜原料混合ガス生成装置及び成膜装置 |
KR20210024423A (ko) | 2019-08-22 | 2021-03-05 | 에이에스엠 아이피 홀딩 비.브이. | 홀을 구비한 구조체를 형성하기 위한 방법 |
USD979506S1 (en) | 2019-08-22 | 2023-02-28 | Asm Ip Holding B.V. | Insulator |
USD940837S1 (en) | 2019-08-22 | 2022-01-11 | Asm Ip Holding B.V. | Electrode |
USD949319S1 (en) | 2019-08-22 | 2022-04-19 | Asm Ip Holding B.V. | Exhaust duct |
USD930782S1 (en) | 2019-08-22 | 2021-09-14 | Asm Ip Holding B.V. | Gas distributor |
US11286558B2 (en) | 2019-08-23 | 2022-03-29 | Asm Ip Holding B.V. | Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film |
KR20210024420A (ko) | 2019-08-23 | 2021-03-05 | 에이에스엠 아이피 홀딩 비.브이. | 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법 |
KR20210029090A (ko) | 2019-09-04 | 2021-03-15 | 에이에스엠 아이피 홀딩 비.브이. | 희생 캡핑 층을 이용한 선택적 증착 방법 |
KR20210029663A (ko) | 2019-09-05 | 2021-03-16 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
US11562901B2 (en) | 2019-09-25 | 2023-01-24 | Asm Ip Holding B.V. | Substrate processing method |
CN112593212B (zh) | 2019-10-02 | 2023-12-22 | Asm Ip私人控股有限公司 | 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法 |
TW202129060A (zh) | 2019-10-08 | 2021-08-01 | 荷蘭商Asm Ip控股公司 | 基板處理裝置、及基板處理方法 |
TW202115273A (zh) | 2019-10-10 | 2021-04-16 | 荷蘭商Asm Ip私人控股有限公司 | 形成光阻底層之方法及包括光阻底層之結構 |
KR20210045930A (ko) | 2019-10-16 | 2021-04-27 | 에이에스엠 아이피 홀딩 비.브이. | 실리콘 산화물의 토폴로지-선택적 막의 형성 방법 |
US11637014B2 (en) | 2019-10-17 | 2023-04-25 | Asm Ip Holding B.V. | Methods for selective deposition of doped semiconductor material |
KR20210047808A (ko) | 2019-10-21 | 2021-04-30 | 에이에스엠 아이피 홀딩 비.브이. | 막을 선택적으로 에칭하기 위한 장치 및 방법 |
KR20210050453A (ko) | 2019-10-25 | 2021-05-07 | 에이에스엠 아이피 홀딩 비.브이. | 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조 |
US11646205B2 (en) | 2019-10-29 | 2023-05-09 | Asm Ip Holding B.V. | Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same |
KR20210054983A (ko) | 2019-11-05 | 2021-05-14 | 에이에스엠 아이피 홀딩 비.브이. | 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템 |
US11501968B2 (en) | 2019-11-15 | 2022-11-15 | Asm Ip Holding B.V. | Method for providing a semiconductor device with silicon filled gaps |
KR20210062561A (ko) | 2019-11-20 | 2021-05-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템 |
CN112951697A (zh) | 2019-11-26 | 2021-06-11 | Asm Ip私人控股有限公司 | 基板处理设备 |
KR20210065848A (ko) | 2019-11-26 | 2021-06-04 | 에이에스엠 아이피 홀딩 비.브이. | 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법 |
CN112885693A (zh) | 2019-11-29 | 2021-06-01 | Asm Ip私人控股有限公司 | 基板处理设备 |
CN112885692A (zh) | 2019-11-29 | 2021-06-01 | Asm Ip私人控股有限公司 | 基板处理设备 |
JP2021090042A (ja) | 2019-12-02 | 2021-06-10 | エーエスエム アイピー ホールディング ビー.ブイ. | 基板処理装置、基板処理方法 |
KR20210070898A (ko) | 2019-12-04 | 2021-06-15 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
KR20210078405A (ko) | 2019-12-17 | 2021-06-28 | 에이에스엠 아이피 홀딩 비.브이. | 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조 |
KR20210080214A (ko) | 2019-12-19 | 2021-06-30 | 에이에스엠 아이피 홀딩 비.브이. | 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조 |
JP2021109175A (ja) | 2020-01-06 | 2021-08-02 | エーエスエム・アイピー・ホールディング・ベー・フェー | ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム |
US11993847B2 (en) | 2020-01-08 | 2024-05-28 | Asm Ip Holding B.V. | Injector |
KR20210095050A (ko) | 2020-01-20 | 2021-07-30 | 에이에스엠 아이피 홀딩 비.브이. | 박막 형성 방법 및 박막 표면 개질 방법 |
TW202130846A (zh) | 2020-02-03 | 2021-08-16 | 荷蘭商Asm Ip私人控股有限公司 | 形成包括釩或銦層的結構之方法 |
TW202146882A (zh) | 2020-02-04 | 2021-12-16 | 荷蘭商Asm Ip私人控股有限公司 | 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統 |
US11776846B2 (en) | 2020-02-07 | 2023-10-03 | Asm Ip Holding B.V. | Methods for depositing gap filling fluids and related systems and devices |
US11781243B2 (en) | 2020-02-17 | 2023-10-10 | Asm Ip Holding B.V. | Method for depositing low temperature phosphorous-doped silicon |
TW202203344A (zh) | 2020-02-28 | 2022-01-16 | 荷蘭商Asm Ip控股公司 | 專用於零件清潔的系統 |
KR20210116240A (ko) | 2020-03-11 | 2021-09-27 | 에이에스엠 아이피 홀딩 비.브이. | 조절성 접합부를 갖는 기판 핸들링 장치 |
US11876356B2 (en) | 2020-03-11 | 2024-01-16 | Asm Ip Holding B.V. | Lockout tagout assembly and system and method of using same |
KR20210117157A (ko) | 2020-03-12 | 2021-09-28 | 에이에스엠 아이피 홀딩 비.브이. | 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법 |
KR20210124042A (ko) | 2020-04-02 | 2021-10-14 | 에이에스엠 아이피 홀딩 비.브이. | 박막 형성 방법 |
TW202146689A (zh) | 2020-04-03 | 2021-12-16 | 荷蘭商Asm Ip控股公司 | 阻障層形成方法及半導體裝置的製造方法 |
TW202145344A (zh) | 2020-04-08 | 2021-12-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於選擇性蝕刻氧化矽膜之設備及方法 |
US11821078B2 (en) | 2020-04-15 | 2023-11-21 | Asm Ip Holding B.V. | Method for forming precoat film and method for forming silicon-containing film |
US11996289B2 (en) | 2020-04-16 | 2024-05-28 | Asm Ip Holding B.V. | Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods |
TW202140831A (zh) | 2020-04-24 | 2021-11-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成含氮化釩層及包含該層的結構之方法 |
KR20210132600A (ko) | 2020-04-24 | 2021-11-04 | 에이에스엠 아이피 홀딩 비.브이. | 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템 |
TW202146831A (zh) | 2020-04-24 | 2021-12-16 | 荷蘭商Asm Ip私人控股有限公司 | 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法 |
KR20210134226A (ko) | 2020-04-29 | 2021-11-09 | 에이에스엠 아이피 홀딩 비.브이. | 고체 소스 전구체 용기 |
KR20210134869A (ko) | 2020-05-01 | 2021-11-11 | 에이에스엠 아이피 홀딩 비.브이. | Foup 핸들러를 이용한 foup의 빠른 교환 |
KR20210141379A (ko) | 2020-05-13 | 2021-11-23 | 에이에스엠 아이피 홀딩 비.브이. | 반응기 시스템용 레이저 정렬 고정구 |
KR20210143653A (ko) | 2020-05-19 | 2021-11-29 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 장치 |
KR20210145078A (ko) | 2020-05-21 | 2021-12-01 | 에이에스엠 아이피 홀딩 비.브이. | 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법 |
TW202200837A (zh) | 2020-05-22 | 2022-01-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於在基材上形成薄膜之反應系統 |
TW202201602A (zh) | 2020-05-29 | 2022-01-01 | 荷蘭商Asm Ip私人控股有限公司 | 基板處理方法 |
TW202218133A (zh) | 2020-06-24 | 2022-05-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成含矽層之方法 |
TW202217953A (zh) | 2020-06-30 | 2022-05-01 | 荷蘭商Asm Ip私人控股有限公司 | 基板處理方法 |
KR20220010438A (ko) | 2020-07-17 | 2022-01-25 | 에이에스엠 아이피 홀딩 비.브이. | 포토리소그래피에 사용하기 위한 구조체 및 방법 |
TW202204662A (zh) | 2020-07-20 | 2022-02-01 | 荷蘭商Asm Ip私人控股有限公司 | 用於沉積鉬層之方法及系統 |
TW202212623A (zh) | 2020-08-26 | 2022-04-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統 |
USD990534S1 (en) | 2020-09-11 | 2023-06-27 | Asm Ip Holding B.V. | Weighted lift pin |
USD1012873S1 (en) | 2020-09-24 | 2024-01-30 | Asm Ip Holding B.V. | Electrode for semiconductor processing apparatus |
TW202229613A (zh) | 2020-10-14 | 2022-08-01 | 荷蘭商Asm Ip私人控股有限公司 | 於階梯式結構上沉積材料的方法 |
KR20220053482A (ko) | 2020-10-22 | 2022-04-29 | 에이에스엠 아이피 홀딩 비.브이. | 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리 |
TW202223136A (zh) | 2020-10-28 | 2022-06-16 | 荷蘭商Asm Ip私人控股有限公司 | 用於在基板上形成層之方法、及半導體處理系統 |
TW202235675A (zh) | 2020-11-30 | 2022-09-16 | 荷蘭商Asm Ip私人控股有限公司 | 注入器、及基板處理設備 |
US11946137B2 (en) | 2020-12-16 | 2024-04-02 | Asm Ip Holding B.V. | Runout and wobble measurement fixtures |
TW202231903A (zh) | 2020-12-22 | 2022-08-16 | 荷蘭商Asm Ip私人控股有限公司 | 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成 |
USD1023959S1 (en) | 2021-05-11 | 2024-04-23 | Asm Ip Holding B.V. | Electrode for substrate processing apparatus |
USD981973S1 (en) | 2021-05-11 | 2023-03-28 | Asm Ip Holding B.V. | Reactor wall for substrate processing apparatus |
USD980814S1 (en) | 2021-05-11 | 2023-03-14 | Asm Ip Holding B.V. | Gas distributor for substrate processing apparatus |
USD980813S1 (en) | 2021-05-11 | 2023-03-14 | Asm Ip Holding B.V. | Gas flow control plate for substrate processing apparatus |
USD990441S1 (en) | 2021-09-07 | 2023-06-27 | Asm Ip Holding B.V. | Gas flow control plate |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274568A (en) * | 1990-12-05 | 1993-12-28 | Ncr Corporation | Method of estimating logic cell delay time |
-
1993
- 1993-03-18 JP JP5059069A patent/JP2948437B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-15 KR KR1019940005072A patent/KR970008026B1/ko not_active IP Right Cessation
-
1995
- 1995-11-02 US US08/552,150 patent/US5852445A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
豊田徹、外3名、"VLSI遅延ライブラリ作成支援システム"、情報処理学会研究報告(98−DA−58−9)、情報処理学会、1991年、Vol.91、No.58、p.9.1〜9.8 |
Also Published As
Publication number | Publication date |
---|---|
JPH06274565A (ja) | 1994-09-30 |
US5852445A (en) | 1998-12-22 |
KR940022262A (ko) | 1994-10-20 |
KR970008026B1 (ko) | 1997-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2948437B2 (ja) | 論理シミュレーション用のデータ作成方法 | |
US7835890B2 (en) | Hot carrier circuit reliability simulation | |
US6209122B1 (en) | Minimization of circuit delay and power through transistor sizing | |
US6634015B2 (en) | Computer-readable storage media stored with a delay library for designing a semiconductor integrated circuit device | |
KR100336826B1 (ko) | 대규모집적회로장치의제조방법및대규모집적회로장치 | |
US20040025136A1 (en) | Method for designing a custom ASIC library | |
JP2002016146A (ja) | 半導体集積回路の信号遅延時間計算方法及び記憶媒体 | |
US7086019B2 (en) | Systems and methods for determining activity factors of a circuit design | |
US6820048B1 (en) | 4 point derating scheme for propagation delay and setup/hold time computation | |
US6484297B1 (en) | 4K derating scheme for propagation delay and setup/hold time computation | |
TWI822551B (zh) | 積體電路設計最佳化的裝置及方法 | |
US6668356B2 (en) | Method for designing circuits with sections having different supply voltages | |
US6510404B1 (en) | Gate delay calculation apparatus and method thereof using parameter expressing RC model source resistance value | |
JP2005339052A (ja) | ライブラリの生成方法及びライブラリ生成プログラム | |
JP2803119B2 (ja) | Cmosゲートアレイ消費電力計算方式 | |
US10614182B2 (en) | Timing analysis for electronic design automation of parallel multi-state driver circuits | |
JP3296320B2 (ja) | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 | |
JPH11186398A (ja) | 半導体集積回路の回路シミュレーションを行うためのデータ作成方法及びデータ作成システム | |
US20220398369A1 (en) | Enhanced Cell Modeling for Waveform Propagation | |
TWI783773B (zh) | 用來建立關於電路特性之製程飄移模型以供進行電路模擬之方法及電路模擬系統 | |
JP3054109B2 (ja) | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 | |
JP3156311B2 (ja) | 半導体論理セルライブラリ生成装置 | |
US8042076B2 (en) | System and method for routing connections with improved interconnect thickness | |
JP3948536B2 (ja) | ゲート遅延計算装置 | |
JP2001291778A (ja) | 統計モデルパラメータ抽出方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 14 |