JPH08314983A - 回路シミュレーション方法 - Google Patents
回路シミュレーション方法Info
- Publication number
- JPH08314983A JPH08314983A JP7114272A JP11427295A JPH08314983A JP H08314983 A JPH08314983 A JP H08314983A JP 7114272 A JP7114272 A JP 7114272A JP 11427295 A JP11427295 A JP 11427295A JP H08314983 A JPH08314983 A JP H08314983A
- Authority
- JP
- Japan
- Prior art keywords
- time
- capacity
- circuit
- last
- iteration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】ＭＯＳ容量モデルを用いる回路シミュレータ
で、イテレーション中の前回の容量と今回の容量の和の
半分、すなわち、平均値を今回の容量として設定する。 【効果】多くのMOSFETを持つ回路の容量のイテレーショ
ン中の振動を緩和して、回路シミュレーションの発散を
防止することが可能となる。
で、イテレーション中の前回の容量と今回の容量の和の
半分、すなわち、平均値を今回の容量として設定する。 【効果】多くのMOSFETを持つ回路の容量のイテレーショ
ン中の振動を緩和して、回路シミュレーションの発散を
防止することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は電子回路のシミュレーシ
ョン方法に係り、特に、電荷保存方法におけるＭＯＳ容
量モデルの処理方法に関する。
ョン方法に係り、特に、電荷保存方法におけるＭＯＳ容
量モデルの処理方法に関する。
【０００２】
【従来の技術】従来から電子回路、とりわけＬＳＩの設
計では、設計した回路の電気的特性を詳細に解析するた
め、SPICE2（Univ. of California, Berkeley, Memo N
o. ERL−M520, May 1975）に代表されるような回路シミ
ュレータが活用されている。回路シミュレータは、トラ
ンジスタ，ダイオード，抵抗，容量，インダクタ等の回
路素子を基本要素とする回路を対象として、キルヒホッ
フの法則とオームの法則から定式化されている回路解析
手法とニュートン法や数値積分法等の数値解析手法を用
いて、ＬＳＩの電圧電流レベルの電気的特性を電子計算
機上でシミュレートするためのソフトウェアプログラム
である。
計では、設計した回路の電気的特性を詳細に解析するた
め、SPICE2（Univ. of California, Berkeley, Memo N
o. ERL−M520, May 1975）に代表されるような回路シミ
ュレータが活用されている。回路シミュレータは、トラ
ンジスタ，ダイオード，抵抗，容量，インダクタ等の回
路素子を基本要素とする回路を対象として、キルヒホッ
フの法則とオームの法則から定式化されている回路解析
手法とニュートン法や数値積分法等の数値解析手法を用
いて、ＬＳＩの電圧電流レベルの電気的特性を電子計算
機上でシミュレートするためのソフトウェアプログラム
である。
【０００３】従来のＭＥＹＥＲによるＭＯＳ容量モデル
は、容量を電圧の関数としたモデルであり、計算途中で
必要となる電荷を容量の積分より求める方法であった。
この方法は数値計算誤差により電荷保存則が成立しなく
なる恐れがあった。この問題点に対処するため、電荷を
電圧の関数としたモデルをＵＣＢのB.Sheuが文献（B.J.
Sheu et.al. A Compact IGFET Charge Model. IEEE CA
S−31,745−７４８ １９８４．）で論じられているよ
うに回路シミュレータに組み込んだ。
は、容量を電圧の関数としたモデルであり、計算途中で
必要となる電荷を容量の積分より求める方法であった。
この方法は数値計算誤差により電荷保存則が成立しなく
なる恐れがあった。この問題点に対処するため、電荷を
電圧の関数としたモデルをＵＣＢのB.Sheuが文献（B.J.
Sheu et.al. A Compact IGFET Charge Model. IEEE CA
S−31,745−７４８ １９８４．）で論じられているよ
うに回路シミュレータに組み込んだ。
【０００４】
【発明が解決しようとする課題】ＬＳＩの大規模化と高
速化により、回路シミュレータの取扱規模の拡大のみな
らず、各種の問題点が顕在化し対策を必要としている。
その一つとして、発散の問題がある。これは、トランジ
スタやダイオードなどの非線形素子を含む回路の非線形
方程式を解くためのニュートン法が収束しなくなる現象
で、経験的に大規模回路，非線形性の強い回路で発生し
やすいことが知られている。
速化により、回路シミュレータの取扱規模の拡大のみな
らず、各種の問題点が顕在化し対策を必要としている。
その一つとして、発散の問題がある。これは、トランジ
スタやダイオードなどの非線形素子を含む回路の非線形
方程式を解くためのニュートン法が収束しなくなる現象
で、経験的に大規模回路，非線形性の強い回路で発生し
やすいことが知られている。
【０００５】回路解析の収束性を決定する要因は以下の
３項目があると考えられる。
３項目があると考えられる。
【０００６】（１）行列計算における丸め誤差（計算機
の数の表現が有限桁であるために生じる誤差）による発
散 (2）非線形特性を線形化（ニュートン法）したことによ
る発散 (3）微分方程式を離散化（数値積分化）したことによる
誤差による発散 本発明は上記の（２）を対象に多量のＭＯＳ容量を持つ
回路での発散現象を防止する回路シミュレーション方法
を得ることを目的としている。
の数の表現が有限桁であるために生じる誤差）による発
散 (2）非線形特性を線形化（ニュートン法）したことによ
る発散 (3）微分方程式を離散化（数値積分化）したことによる
誤差による発散 本発明は上記の（２）を対象に多量のＭＯＳ容量を持つ
回路での発散現象を防止する回路シミュレーション方法
を得ることを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明は電圧依存性容量を持つ回路シミュレーショ
ンで、該電圧依存性容量の容量値として、同一時刻のイ
テレーション中の前回の容量値と今回の容量値の和の半
分すなわち平均値を今回の容量値として用いる。
め、本発明は電圧依存性容量を持つ回路シミュレーショ
ンで、該電圧依存性容量の容量値として、同一時刻のイ
テレーション中の前回の容量値と今回の容量値の和の半
分すなわち平均値を今回の容量値として用いる。
【０００８】
【作用】イテレーション中の前回の容量と今回の容量の
和の半分すなわち平均値を今回の容量として用いること
は、イテレーション中に容量が振動して発散するのを緩
和するようになり、収束しやすくなる。
和の半分すなわち平均値を今回の容量として用いること
は、イテレーション中に容量が振動して発散するのを緩
和するようになり、収束しやすくなる。
【０００９】
【実施例】図１は回路シミュレータの説明図である。回
路シミュレータ１２は素子定数データと結線データから
なる回路データ１１を入力し、電圧波形等の回路特性１
８を出力する。回路シミュレータ１２はこれらデータの
入力部１３，出力部１７と回路行列構造作成部１４と素
子特性計算部１５及び回路行列計算部１６からなってい
る。
路シミュレータ１２は素子定数データと結線データから
なる回路データ１１を入力し、電圧波形等の回路特性１
８を出力する。回路シミュレータ１２はこれらデータの
入力部１３，出力部１７と回路行列構造作成部１４と素
子特性計算部１５及び回路行列計算部１６からなってい
る。
【００１０】図２に回路シミュレータのフローチャート
を示す。以下処理フローを列挙する。（１）回路データ
の入力処理を行う。（２）回路行列構造を作成する。
（３）解析時間ｔ＝０での直流解析をする。図３に示す
ニュートン法による非線形回路の解法を用いて解く。素
子特性を計算して、回路行列を計算する。ニュートン法
ループが収束するまで行う。（４）解析時間を進めなが
ら過渡解析をする。図４に示す数値積分法による微分を
含む回路の解法を用いて解く。数値積分ループが終了す
るまで行う。（５）電圧波形等の回路特性を出力する。
を示す。以下処理フローを列挙する。（１）回路データ
の入力処理を行う。（２）回路行列構造を作成する。
（３）解析時間ｔ＝０での直流解析をする。図３に示す
ニュートン法による非線形回路の解法を用いて解く。素
子特性を計算して、回路行列を計算する。ニュートン法
ループが収束するまで行う。（４）解析時間を進めなが
ら過渡解析をする。図４に示す数値積分法による微分を
含む回路の解法を用いて解く。数値積分ループが終了す
るまで行う。（５）電圧波形等の回路特性を出力する。
【００１１】図５はMOSFETの簡単な回路図である。MOSF
ET（Ｍ１，Ｍ２）で発散する。入力ノードＩＮが立ち上
がるとゲート容量を介してノードＮ６，Ｎ７が３.４Ｖ
になり、電源電圧ＶＤＤの２.９Ｖをこえて、基板バイ
アス電圧ＶＢＳが０.５Ｖの順バイアスになる。
ET（Ｍ１，Ｍ２）で発散する。入力ノードＩＮが立ち上
がるとゲート容量を介してノードＮ６，Ｎ７が３.４Ｖ
になり、電源電圧ＶＤＤの２.９Ｖをこえて、基板バイ
アス電圧ＶＢＳが０.５Ｖの順バイアスになる。
【００１２】図６は図５の回路の発散直前（４６９ｎ
秒）の様子を示す。基板バイアス電圧ＶＢＳと接合電流
ＣＢＳが振動している。
秒）の様子を示す。基板バイアス電圧ＶＢＳと接合電流
ＣＢＳが振動している。
【００１３】図７は、本発明の回路シミュレーションの
処理フローの中の位置づけを示すものである。回路行列
構造作成（ステップ２２）と直流解析（ステップ２３）
は従来と同じ処理である。過渡解析の素子特性計算の中
に、容量値の平均化の処理を設けることを特徴とする。
処理フローの中の位置づけを示すものである。回路行列
構造作成（ステップ２２）と直流解析（ステップ２３）
は従来と同じ処理である。過渡解析の素子特性計算の中
に、容量値の平均化の処理を設けることを特徴とする。
【００１４】図８は本発明で容量を平均する処理の一実
施例を説明するフローチャートである。以下に処理フロ
ーを説明する。
施例を説明するフローチャートである。以下に処理フロ
ーを説明する。
【００１５】まず、イテレーションの今回の容量ＧＧＧ
Ｓを求める（ステップ８１）。
Ｓを求める（ステップ８１）。
【００１６】基板ソース電圧ＶＢＳが正のMOSFETのみを
対象にする。既に収束している全てのMOSFETも対象にす
ると収束を遅らせることになるので、基板ソース電圧が
順バイアスとなるMOSFETのみを対象にする（ステップ８
２）。
対象にする。既に収束している全てのMOSFETも対象にす
ると収束を遅らせることになるので、基板ソース電圧が
順バイアスとなるMOSFETのみを対象にする（ステップ８
２）。
【００１７】過渡解析の最初のタイムポイント、また
は、過渡解析のタイムポイントの最初のイテレーション
のとき、今回の容量を前回の容量にする（ステップ８
３）。
は、過渡解析のタイムポイントの最初のイテレーション
のとき、今回の容量を前回の容量にする（ステップ８
３）。
【００１８】それ以外のとき、イテレーション中の前回
の容量をＧＧＧＳ１に取り出す（ステップ８４）。
の容量をＧＧＧＳ１に取り出す（ステップ８４）。
【００１９】今回の容量と前回の容量の和の半分すなわ
ち平均値を今回の容量として用いる（ステップ８５）。
ち平均値を今回の容量として用いる（ステップ８５）。
【００２０】最後に、今回の容量を前回の容量にセット
する（ステップ８６）。
する（ステップ８６）。
【００２１】容量を平均化すると図５の回路は収束する
ことが確認されている。
ことが確認されている。
【００２２】
【発明の効果】本発明の回路シミュレータのＭＯＳ容量
モデル処理を用いることにより、MOSFETを持つ回路のイ
テレーション中の容量の振動を緩和して、解析の発散を
防止することが可能となる。その結果、電気，電子回路
の設計時に多くのMOSFETの効果を定量的に予測できるよ
うになる。
モデル処理を用いることにより、MOSFETを持つ回路のイ
テレーション中の容量の振動を緩和して、解析の発散を
防止することが可能となる。その結果、電気，電子回路
の設計時に多くのMOSFETの効果を定量的に予測できるよ
うになる。
【図１】本発明のシミュレーション方式における処理要
素の説明図。
素の説明図。
【図２】図１中の回路シミュレータのフローチャート。
【図３】図２中の素子特性計算の説明図。
【図４】図２中の数値積分の説明図。
【図５】本発明の一実施例でシミュレーション対象に用
いた半導体装置の回路図。
いた半導体装置の回路図。
【図６】図５の回路の発散直前の様子を示す測定図。
【図７】本発明の回路シミュレーションの処理フローの
中の位置づけを示すフローチャート。
中の位置づけを示すフローチャート。
【図８】本発明のイテレーション中の容量を平均化する
方法のフローチャート。
方法のフローチャート。
Ｙ…アドミッタンス、Ｖ…電圧、Ｉ…電流、Ｅ…電源電
圧。
圧。
Claims (1)
- 【請求項１】電圧依存性容量を持つ回路シミュレーショ
ン方法において、該電圧依存性容量の容量値として、同
一時刻のイテレーション中の前回の容量値と今回の容量
値の平均値を今回の容量値として用いることを特徴とす
る回路シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7114272A JPH08314983A (ja) | 1995-05-12 | 1995-05-12 | 回路シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7114272A JPH08314983A (ja) | 1995-05-12 | 1995-05-12 | 回路シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08314983A true JPH08314983A (ja) | 1996-11-29 |
Family
ID=14633671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7114272A Pending JPH08314983A (ja) | 1995-05-12 | 1995-05-12 | 回路シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08314983A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243288A (ja) * | 2011-05-24 | 2012-12-10 | Fujitsu Ltd | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
-
1995
- 1995-05-12 JP JP7114272A patent/JPH08314983A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243288A (ja) * | 2011-05-24 | 2012-12-10 | Fujitsu Ltd | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313398A (en) | Method and apparatus for simulating a microelectronic circuit | |
| US10621494B2 (en) | System and method for circuit simulation based on recurrent neural networks | |
| Gupta et al. | The Elmore delay as bound for RC trees with generalized input signals | |
| Croix et al. | Blade and razor: cell and interconnect delay analysis using current-based models | |
| Cao et al. | State-space dynamic neural network technique for high-speed IC applications: modeling and stability analysis | |
| Shi et al. | Compact representation and efficient generation of s-expanded symbolic network functions for computer-aided analog circuit design | |
| US9898566B2 (en) | Method for automated assistance to design nonlinear analog circuit with transient solver | |
| US10068043B1 (en) | Validating integrated circuit simulation results | |
| US5796985A (en) | Method and apparatus for incorporating a miller compensation for modeling electrical circuits | |
| US5663890A (en) | Method, apparatus and computer program product for determining a frequency domain response of a nonlinear microelectronic circuit | |
| US7373289B2 (en) | Electrical isomorphism | |
| Garyfallou et al. | Gate delay estimation with library compatible current source models and effective capacitance | |
| KR100398850B1 (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
| US20040054974A1 (en) | Method and system for power node current waveform modeling | |
| Ismail et al. | DTT: direct truncation of the transfer function-an alternative to moment matching for tree structured interconnect | |
| US6556954B1 (en) | Method and device for determining a fault in a technical system | |
| Denk et al. | Modelling and simulation of transient noise in circuit simulation | |
| US7844438B1 (en) | Method to analyze and correct dynamic power grid variations in ICs | |
| JPH08314983A (ja) | 回路シミュレーション方法 | |
| Zein | Solution of a set of nonlinear algebraic equations for general-purpose CAD programs | |
| Gil et al. | SystemC AMS power electronic modeling with ideal instantaneous switches | |
| Chadha et al. | M/sup 3/-a multilevel mixed-mode mixed A/D simulator | |
| JPH05256916A (ja) | 電力概算装置と方法 | |
| Sagan et al. | Transient adjoint dae sensitivities: a complete, rigorous, and numerically accurate formulation | |
| Rechmal-Lesse et al. | Automated Model Generation Including Variations for Formal Verification of Nonlinear Analog Circuits |