JP2011192883A - プロセスシミュレーションをコンピュータに実行させるプログラム - Google Patents

プロセスシミュレーションをコンピュータに実行させるプログラム Download PDF

Info

Publication number
JP2011192883A
JP2011192883A JP2010058986A JP2010058986A JP2011192883A JP 2011192883 A JP2011192883 A JP 2011192883A JP 2010058986 A JP2010058986 A JP 2010058986A JP 2010058986 A JP2010058986 A JP 2010058986A JP 2011192883 A JP2011192883 A JP 2011192883A
Authority
JP
Japan
Prior art keywords
film
layer
calculation
virtual
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010058986A
Other languages
English (en)
Other versions
JP5258824B2 (ja
Inventor
Yuki Sekino
野 勇 樹 関
Sanae Ito
藤 早 苗 伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010058986A priority Critical patent/JP5258824B2/ja
Priority to US13/038,562 priority patent/US8532972B2/en
Publication of JP2011192883A publication Critical patent/JP2011192883A/ja
Application granted granted Critical
Publication of JP5258824B2 publication Critical patent/JP5258824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

【課題】短い計算時間で不純物分布精度の高いプロセスシミュレーションを行う。
【解決手段】元々の計算では考慮されていたが、計算時間を削減するための領域限定により計算領域から除外された隣接領域と同一材質の仮想膜を界面に付加して不純物拡散の計算を実行し、計算結果から元の構造の不純物濃度を更新し、後続のプロセスに移る際に仮想膜のデータを破棄する。
【選択図】図2

Description

本発明は、プロセスシミュレーションをコンピュータに実行させるプログラムに関する。
大規模な構造を有する半導体装置を対象にしたシミュレーション技術の1つにTCAD (Technology CAD (Computer Aided Design))技術と呼称される技術がある。TCAD技術は、製造工程において半導体装置が加工される様子をシミュレーションするプロセスシミュレーション技術(例えば特許文献1)と、半導体装置の動作特性をシミュレーションするデバイスシミュレーション技術とを中核として構成される。
しかしながら、プロセスシミュレーションにおいて不純物拡散の計算には多大な時間を要し、計算時間を短縮しようとすると、不純物の分布濃精度が低下するという問題があった。
特開平10−303192号公報
本発明の目的は、短い計算時間で不純物分布精度の高いプロセスシミュレーションをコンピュータに実行させるプログラムを提供することにある。
本発明の一態様によれば、
不純物が拡散する一部の層の材質を指定する手順と、
前記一部の層に接する他の層または膜の材質データを取り込む手順と、
前記材質データに基づいて、所望の膜厚を有し、前記他の層または膜の材質と同一の材質を有する仮想膜を前記一部の層の界面に付加する手順と、
前記仮想膜と前記一部の層との境界条件式を前記材質データに基づいて設定する手順と、
前記境界条件式を拡散方程式に組み込んで、前記一部の層の材質と前記仮想膜の材質との拡散方程式を計算する手順と、
前記計算により得られた前記一部の層の材質の不純物濃度を、前記一部の層の材質を指定する前の構造へ反映させ、前記計算により得られた前記仮想膜上の不純物濃度を前記一部の層の材質を指定する前の構造から除外する手順と、
を備えるプロセスシミュレーションをコンピュータに実行させるプログラムが提供される。
本発明によれば、短い計算時間で不純物分布精度の高いプロセスシミュレーションをコンピュータに実行させるプログラムが提供される。
本発明の実施の一形態に係るプロセスシミュレーションを実行するためのコンピュータの一例を示すブロック図。 本発明の実施の一形態に係るプロセスシミュレーションの概略手順を示すフローチャート。 仮想膜を付加する手順の説明図。 仮想膜を付加する手順の説明図。 仮想膜を付加する手順の説明図。 付加した仮想膜を除去して元の構造に戻す説明図。 付加した仮想膜を除去して元の構造に戻す説明図。 第1の比較例の説明図。 第2の比較例の説明図。 第2の比較例の概略手順を示すフローチャート。 図2に示す本発明の実施の一形態と第2の比較例との相違を示す説明図。 プロセスシミュレーションの対象構造の一例を示す図。 図2に示すシミュレーションによる効果の一例を説明する図。 図2に示すシミュレーションによる効果の一例を説明する図。
以下、本発明の実施の一形態について、図面を参照しながら詳細に説明する。図面において、同一の部分には同一の番号を付し、重複説明は必要な場合に限り行う。
図1は、本実施形態によるプロセスシミュレーションを実行するためのコンピュータ10を示す。コンピュータ10には、外付けのハードディスク装置12が接続され、この外付けのハードディスク装置12は、以下に詳述するプロセスシミュレーションの各手順を記述したレシピファイルが格納される。コンピュータ10は、ハードディスク装置12からレシピファイルを読み出してプロセスシミュレーションを実行する。なお、記録媒体は、ハードディスク装置12やメモリなどの固定型の記録媒体に限られず、磁気ディスクや光ディスク等の携帯可能なものでも良い。
図2は、本実施形態によるプロセスシミュレーションの概略手順を示すフローチャートである。本実施形態のプロセスシミュレーションでは、不純物拡散の計算時間を短縮するとともにメモリ等のコンピュータ資源を有効に活用するために、あまり不純物の拡散が起きない箇所や不純物分布が特性に余り作用しない領域を計算対象領域から除外し、より不純物の拡散が起き易い箇所に限定して不純物拡散計算を行うことにより、計算時間の大幅な削減を図る。しかしながら、このように領域を限定して不純物拡散を行うと、元の構造では隣接するが領域を限定したことによって隣接しなくなった材質間の境界条件、例えばシリコンとシリコン酸化膜の界面での偏析やドーズロスの影響等を考慮することができなくなり、この結果、精度の低い計算結果となってしまう。
このような問題に対し、本実施形態は、図2のステップS4とS10の手順に示すように、領域限定により計算領域から除外された隣接領域に対応する仮想膜を界面に付加して不純物拡散の計算を実行し、該計算結果から元の構造の不純物濃度を更新し、後続のプロセスに移る際に仮想膜のデータを破棄するようにしたものである。以下、順を追って説明する。
先ず、シミュレーション対象の構造についてメッシュデータ、材質、領域番号を設定し(ステップS1)、これらの情報からコントロールボリュームを生成する(ステップS2)。次に、材質を特定することにより不純物拡散計算が必要な領域を指定する(ステップS3)。この際に、計算領域に指定された領域以外の領域の材質データのうち、指定された計算領域と元の構造で接していた界面の材質データを保持する(ステップS3)。
次いで、指定された計算領域において不純物拡散を計算する際には除外されるが元の構造では接していた材質の界面に仮想膜を付加する(ステップS4)。仮想膜の材質は、一様な材質ではなく材質界面に応じて異なる材質となる。具体的には、計算領域の界面に元の構造で接していた材質と同一である。この仮想膜の膜厚はユーザが入力データにより指定することが可能である。
仮想膜を付加する手順を図3A乃至図3Cを参照してより具体的に説明する。図3Aに示す構造10の下層にはシリコン(Si)層2が形成され、このシリコン層2の上面に接してシリコン酸化膜(SiO)4とシリコン窒化膜(Si)6が形成されている。本実施形態において、シリコン層2は、例えば不純物が拡散する一部の層に対応し、シリコン酸化膜4およびシリコン窒化膜6は、例えば他の層または膜に対応する。
ここで、ユーザがシリコン層2の領域のみについて不純物拡散計算をしたい場合は、シリコン層2から上の材質は計算対象から外れる。しかしながら、図3Bに模式的に示すように、シリコン層2が接していたシリコン酸化膜4の材質(二酸化珪素(SiO)のデータNMD4と、シリコン層2が接していたシリコン窒化膜6の材質(窒化シリコン(Si))のデータNMD6は保持されている(図2、ステップS3)。そこで、図3Cに示すように、接していた層または膜とそれぞれ同一の材質を有する仮想膜VF1,VF2をシリコン層2に付加する(ステップS4)。
仮想膜VF1,VF2の付加により、材質指定による領域限定で除外された材質間(シリコン層2とシリコン酸化膜4との間、並びに、シリコン層2とシリコン窒化膜6との間)の各境界条件式を拡散方程式に組み込んで計算することが可能となる。仮想膜VF1,VF2を付加する機能に関しては、既知のプロセスシミュレータに内蔵されているデポジション計算により付加することで実装することも可能である。また、領域指定機能を用いたときに除外した材質間の境界条件式を考慮して不純物拡散の計算を行うことが本実施形態の特徴点であることから、仮想膜VF1,VF2としてコントロールボリュームを新たに設定することで実装することも可能である。
本実施形態では、仮想膜VF1,VF2を含む計算領域でのコントロールボリュームを決定する(図2、ステップS5)。さらに、異なる材質境界上の格子点を重点として、その重点にそれぞれの材質上での物理量などを設定する(ステップS6)。
続いて、仮想膜VF1,VF2の材質に基づいて境界条件式をそれぞれ設定するとともに、不純物拡散計算用の収束条件などのパラメータを設定し(ステップS7)、拡散計算モデルをそれぞれ設定した後(ステップS8)、設定した全拡散モデルに応じた拡散方程式を計算する(ステップS9)。
次いで、拡散方程式の計算結果から元の構造10の不純物濃度を更新した上で(ステップS10)、図4Aおよび図4Bに模式的に示すように、仮想膜VF1,VF2の不純物濃度のデータを破棄して次のプロセスの処理へ移る。これにより、仮想膜VF1,VF2の不純物濃度のデータが元の構造10に反映されることはない。
本実施形態のプロセスシミュレーションの効果について、比較例を2つ取り挙げ、これらとの対比で説明する。
(比較例1)
比較例1は、対象構造中で不純物拡散計算を限定したい領域をTCADユーザが座標点を入力することで指定し、その領域で不純物拡散の計算を行う方法である。
3次元プロセスシミュレータの場合、例えば図5に示す構造100中の2点32,34の座標をコンピュータ10に入力すると、その2点32,34を結ぶ線分を対角線に持つ直方体が計算領域となる。3次元計算において、2点の座標値だけなら入力指定するのは容易だが、複雑な半導体素子に対して計算を行う場合は、限定する領域も複雑になり、入力すべき座標点の数量も膨大になり、ひいては入力する座標点の記入間違いが起こるなど、比較例1には、TCADユーザの負担が大きくなるという問題がある。
(比較例2)
比較例2は、不純物拡散の計算領域を限定する際、半導体素子の材質を指定することにより、その材質中の不純物の拡散を計算する方法である。例えば図6に示す対象構造100において、半導体素子のシリコン部分20についてのみ不純物拡散計算させたいとき、ユーザがシリコン部分20を指定するコマンドをコンピュータ10に入力すれば、コンピュータ10は、シリコン部分20についてのみ不純物拡散計算を行い、その計算結果を元のシミュレーション構造に戻して続きのシミュレーションを行う。
比較例2の場合、比較例1と比べると、TCADユーザが入力するのは、材質を特定することにより不純物拡散計算する領域を指定する命令コマンドだけなので、入力データ量を少なくすることができる。
しかしながら、比較例2では、図7のフローチャートのステップS106に示すように、元々の構造では接していたが、計算領域指定をしたために除外された材質の情報は考慮されなくなる。このため,これに起因してステップS107で境界条件式を設定する際に、元々接していた材質界面の情報が考慮されず、反射境界条件で計算を行ってしまうために計算精度が低下する。つまり領域指定せずに計算すれば適切に設定できていた境界条件式が比較例2では設定できないことになる。このように、比較例2には、元のシミュレーション構造において異なる材質間での不純物プロファイルの精度が悪いという問題がある。
これに対して、本実施形態のプロセスシミュレーションによれば、比較例2とは対照的に、限定した領域の界面が元の構造で接していた層または膜の材質と同一の材質でなる仮想膜を、限定した領域の界面に付加するので、界面での偏析やドーズロスの境界条件式を拡散方程式に、少ないユーザ負担で容易に追加することができる。これにより、計算時間を短縮しつつ、高精度の検査が可能になる。
本実施形態と比較例2との相違を図8のグラフを参照して説明する。図8において、曲線l2は、比較例2により、シリコン酸化膜30を全く考慮せずにシリコン部分20のみについて計算した場合の濃度プロファイルを表す。曲線l1は、本実施形態により、シリコン酸化膜30とともに計算した場合の濃度プロファイルを表す。図8からは、シリコン部分20とシリコン酸化膜30との界面近傍において不純物濃度の相違が顕著に異なっていることが分かる。本実施形態によれば、シリコン部分20についてシリコン酸化膜30とともに計算するので、界面での偏析やドーズロスが考慮され、計算領域の境界条件が適切に設定されるため、比較例2とは異なり、計算精度が低下しないことが分かる。
本実施形態によるプロセスシミュレーションの効果を図9A乃至図10を参照してより具体的に説明する。例えば、図9Aに示すように、ゲート長Lg=45nmのSTI(Shallow Trench Insulation)を有するMOSFET(Metal Oxide Semiconductor Field Effect Transistor)50を作成する場合、プロセスシミュレーションの総計算時間のうちの約90%を不純物拡散計算が占める。図9Bに示すように、本実施形態によれば、メッシュ要素の数を1とした場合でも、全材質を指定して計算する場合よりも約30%だけ計算時間を短縮することができ、比較例2と実質的に同一である。そして、メッシュ要素の数を4にして仮想膜の厚さをある程度厚くしても、計算時間は比較例2とほとんど変わらないことが分かる。
図10は、図9Bの6つの場合についてそれぞれ作成した、STIを有するMOSFET50のIV特性についてデバイスシミュレーションを行った結果を示す。図10に示すように、比較例2によるプロセスシミュレーションでは十分な精度が得られないことが分かる。これとは対照的に、本実施形態のプロセスシミュレーションによれば、計算精度が改善されていることが分かる。特に、仮想膜の厚さを3メッシュ要素以上に設定すると、全材質を指定した場合と同程度の精度となり、計算精度が大幅に改善される。
本実施形態による高精度のプロセスシミュレーション結果に対してデバイスシミュレーションによる動作特性の検証を行い、検証結果を装置設計に反映させることにより、動作特性に優れた半導体装置を高いスループットで製造することが可能になる。
以上、本発明の実施の一形態について説明したが、本発明は上記形態に限るものでは無く、その技術的範囲内で種々変更して適用できることは勿論である。例えば、上記実施形態では、他の層または膜の材質として二酸化珪素(SiO)と窒化シリコン(Si)を取り挙げて説明したが、これに限ることなく、計算対象の構造に応じて例えば金属などの材質の仮想膜を用いることも勿論可能である。
10:コンピュータ
12:ハードディスク装置
20:シリコン層
30:シリコン酸化膜
50:STIMOSFET
VF1,VF2:仮想膜

Claims (4)

  1. 不純物が拡散する一部の層の材質を指定する手順と、
    前記一部の層に接する他の層または膜の材質データを取り込む手順と、
    前記材質データに基づいて、所望の膜厚を有し、前記他の層または膜の材質と同一の材質を有する仮想膜を前記一部の層の界面に付加する手順と、
    前記仮想膜と前記一部の層との境界条件式を前記材質データに基づいて設定する手順と、
    前記境界条件式を拡散方程式に組み込んで、前記一部の層の材質と前記仮想膜の材質との拡散方程式を計算する手順と、
    前記計算により得られた前記一部の層の材質の不純物濃度を、前記一部の層の材質を指定する前の構造へ反映させ、前記計算により得られた前記仮想膜上の不純物濃度を前記一部の層の材質を指定する前の構造から除外する手順と、
    を備えるプロセスシミュレーションをコンピュータに実行させるプログラム。
  2. 前記他の層または膜は、複数の層または膜であり、
    前記境界条件式は、前記複数の層または膜毎に設定される、
    ことを特徴とする請求項1に記載のプログラム。
  3. 前記他の層または膜は、絶縁層および金属層の少なくともいずれかを含むことを特徴とする請求項1または2に記載のプログラム。
  4. 前記仮想膜は、前記第1の材質の界面に隣接する3以上のメッシュ要素に基づいて生成されるコントロールボリュームで構成されることを特徴とする請求項1乃至3に記載のプログラム。
JP2010058986A 2010-03-16 2010-03-16 プロセスシミュレーションをコンピュータに実行させるプログラム Active JP5258824B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010058986A JP5258824B2 (ja) 2010-03-16 2010-03-16 プロセスシミュレーションをコンピュータに実行させるプログラム
US13/038,562 US8532972B2 (en) 2010-03-16 2011-03-02 Method and a non-transitory computer-readable recording medium for simulating a manufacturing process of a structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010058986A JP5258824B2 (ja) 2010-03-16 2010-03-16 プロセスシミュレーションをコンピュータに実行させるプログラム

Publications (2)

Publication Number Publication Date
JP2011192883A true JP2011192883A (ja) 2011-09-29
JP5258824B2 JP5258824B2 (ja) 2013-08-07

Family

ID=44647849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010058986A Active JP5258824B2 (ja) 2010-03-16 2010-03-16 プロセスシミュレーションをコンピュータに実行させるプログラム

Country Status (2)

Country Link
US (1) US8532972B2 (ja)
JP (1) JP5258824B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109086539A (zh) * 2018-08-13 2018-12-25 北京市劳动保护科学研究所 液氨储罐泄露伤害半径获取方法和设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106055763B (zh) * 2016-05-26 2019-08-13 清华大学苏州汽车研究院(相城) 一种用于材料力学的数据处理方法及装置
CN108563843B (zh) * 2018-03-26 2021-01-12 北京航空航天大学 定常可压缩流动的扰动区域更新方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121740A (ja) * 1991-10-25 1993-05-18 Toshiba Corp 半導体素子シミユレーシヨン方法
JPH0697020A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd プロセスシミュレータ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145723A (ja) * 1987-08-28 1989-06-07 Hitachi Ltd プログラム生成方法
JPH10125612A (ja) 1996-10-24 1998-05-15 Toshiba Corp シミュレーション方法
JP3353644B2 (ja) 1997-04-24 2002-12-03 日本電気株式会社 プロセスシミュレーション方法
JPH1187197A (ja) * 1997-09-14 1999-03-30 Toshiba Corp シミュレーション方法及びこの方法を実施するシミュレーション装置
JP3319505B2 (ja) * 1998-05-21 2002-09-03 日本電気株式会社 プロセスシミュレーション方法及びその記録媒体
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US9208270B2 (en) * 2000-08-02 2015-12-08 Comsol Ab System and method for establishing bidirectional links between multiphysics modeling and design systems
JP2002203757A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 境界条件表示プログラムおよび半導体装置の製造方法
DE10352720A1 (de) * 2003-11-12 2005-06-30 Daimlerchrysler Ag Finite-Elemente-Simulation
JP4504027B2 (ja) * 2004-01-09 2010-07-14 株式会社東芝 イオン注入シミュレーション装置、イオン注入シミュレーション方法及びイオン注入シミュレーションプログラム
JP4806706B2 (ja) * 2008-12-18 2011-11-02 株式会社日立製作所 解析モデルの変形方法および計算機
KR20210131462A (ko) * 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121740A (ja) * 1991-10-25 1993-05-18 Toshiba Corp 半導体素子シミユレーシヨン方法
JPH0697020A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd プロセスシミュレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109086539A (zh) * 2018-08-13 2018-12-25 北京市劳动保护科学研究所 液氨储罐泄露伤害半径获取方法和设备

Also Published As

Publication number Publication date
US20110230992A1 (en) 2011-09-22
JP5258824B2 (ja) 2013-08-07
US8532972B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
TWI738136B (zh) 用於半導體裝置結構之虛擬製造環境之非暫態電腦可讀媒體、計算裝置實施方法以及虛擬製造系統
TWI805794B (zh) 製造積體電路的方法以及用於設計積體電路的計算系統
JP2022126827A (ja) 仮想半導体デバイス製作環境においてプロセスモデル較正を実行するためのシステムと方法
TWI616765B (zh) 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程
US8769452B2 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
JP2008027940A (ja) 半導体集積回路の設計方法および回路シミュレーション方法
TW201109961A (en) Method and apparatus for placing transistors in proximity to through-silicon vias
JP2006178907A (ja) 回路シミュレーション方法および装置
TW200525696A (en) Pattern(totem)forming method for a semiconductor device
JP2012048706A (ja) モデルパラメーターと電気パラメーターとの間の写像の構成方法
CN107220406A (zh) 一种预测半导体器件温度分布的方法
JP5258824B2 (ja) プロセスシミュレーションをコンピュータに実行させるプログラム
JP2000101063A (ja) シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法
JP2008028161A (ja) 半導体装置の設計方法及び設計システム
US11620431B2 (en) System and method for performing depth-dependent oxidation modeling in a virtual fabrication environment
JP2004273903A (ja) 回路シミュレータおよびシミュレーションシステム
JP6907767B2 (ja) 磁性体シミュレーション装置、磁性体シミュレーションプログラム、及び磁性体シミュレーション方法
JP3319505B2 (ja) プロセスシミュレーション方法及びその記録媒体
TWI474206B (zh) 用以為積體電路(ic)布局中之多邊形定尺寸的方法及系統
US10885260B1 (en) Fin-based fill cell optimization
JP2008244293A (ja) 半導体装置の設計方法及び製造方法並びにソフトウエア
JP4068290B2 (ja) マスクパターン補正方法及び補正装置
US20240143893A1 (en) Modeling method and modeling system for optical proximity correction model, and optical proximity correction method
US9152741B2 (en) Three-dimensional shape generation method, program, and recording medium
TW202349131A (zh) 執行3d光阻輪廓生成的系統及方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5258824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350