JP2012048706A - モデルパラメーターと電気パラメーターとの間の写像の構成方法 - Google Patents
モデルパラメーターと電気パラメーターとの間の写像の構成方法 Download PDFInfo
- Publication number
- JP2012048706A JP2012048706A JP2011096571A JP2011096571A JP2012048706A JP 2012048706 A JP2012048706 A JP 2012048706A JP 2011096571 A JP2011096571 A JP 2011096571A JP 2011096571 A JP2011096571 A JP 2011096571A JP 2012048706 A JP2012048706 A JP 2012048706A
- Authority
- JP
- Japan
- Prior art keywords
- parameters
- model
- parameter set
- electrical
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】複数の集積回路の複数のモデルパラメーターと複数の電気パラメーターとの間の写像を決定する。モデルパラメーターは、シミュレーションツールに応用されるように構成される。電気パラメーターセットを提供し、且つ前記写像は、この電気パラメーターセットをモデルパラメーターセットに写像するためのものである。
【選択図】図2
Description
Claims (10)
- 写像により、複数の集積回路の複数のモデルパラメーターと複数の電気パラメーターとの間の関係を決定し、その内、前記モデルパラメーターがシミュレーションツールに応用されるように設けられるステップと、
電気パラメーターセットを提供するステップと、
前記写像により前記電気パラメーターセットをモデルパラメーターセットに写像するステップと、
を含むモデルパラメーターと電気パラメーターとの間の写像の構成方法。 - 前記写像がマトリックスで表示され、且つ前記モデルパラメーターセットがベクトルとして表示される場合に、前記マトリックスと前記電気パラメーターセットとの乗積を算出する方式で、前記モデルパラメーターセットを写像する請求項1に記載の方法。
- 複数の初期モデルパラメーターセットがあることを仮定するステップと、
前記シミュレーションツールを用いて複数の電気パラメーターセットを模擬し、その内、前記電気パラメーターセットにおけるそれぞれの1セットが前記初期モデルパラメーターセットにおける1セットから模擬するステップと、
最小二乗最適化法を用いて、前記初期モデルパラメーターセットと前記電気パラメーターセットから前記マトリックスを算出するステップと、
を更に含む請求項2に記載の方法。 - 複数のサンプルを測定して複数のサンプル電気パラメーターセットを得るステップと、
前記マトリックスと前記サンプル電気パラメーターセットとの乗積を算出し、その内、前記マトリックスと前記サンプル電気パラメーターセットとの前記乗積が複数の算出されたモデルパラメーターを含むステップと、
前記算出されたモデルパラメーターを用いて、複数の模擬された電気パラメーターセットを模擬するステップと、
前記模擬された電気パラメーターセットと前記サンプル電気パラメーターセットとを比較して収束状態を決定するステップと、
前記収束状態がYESである場合に、前記マトリックスを受けて前記写像とするステップと、
前記収束状態がNOである場合に、前記最小二乗最適化法により、前記模擬された電気パラメーターセットと前記算出されたモデルパラメーターから、前記マトリックスを更新するステップと、
を更に含む請求項3に記載の方法。 - 前記写像がマトリックスで表示され、その内、前記モデルパラメーターと前記電気パラメーターとの間の前記写像を決定するステップの間、複数の第一段階電気パラメーターと複数の高段階パラメーターがいずれも前記マトリックスの算出に応用される請求項1に記載の方法。
- 前記モデルパラメーターセットは、老化モデルパラメーターセットであり、前記方法が前記電気パラメーターセットを時間の関数として構成するステップを更に含み、その内、前記モデルパラメーターセットが時間の関数として表示しない請求項1に記載の方法。
- 前記モデルパラメーターセットは、配置効果モデルパラメーターセットであり、前記方法が前記電気パラメーターセットを前記集積回路の複数の配置の関数として構成するステップを更に含み、その内、前記モデルパラメーターセットが複数の配置実例パラメーターの関数として表示しない請求項1に記載の方法。
- 前記電気パラメーターが線形臨界電圧Vthlin、線形ドレイン電流Idlin、飽和ドレイン電流Idsat、又はドレイン誘発バリア低下DIBLを含み、且つ前記モデルパラメーターが臨界電圧Vth0、飽和電子速度Vsat、移動度U0、又はDIBLパラメーターETA0を含む請求項1に記載の方法。
- 電気パラメーターセットを提供するステップと、
マトリックスを算出し、前記マトリックスが複数の集積回路の複数の電気パラメーターから複数のモデルパラメーターへ写像し、その内、前記モデルパラメーターがシミュレーションツールに応用されるように設けられるステップと、
前記電気パラメーターセットと前記マトリックスとの乗積としてモデルパラメーターセットを算出し、その内、前記電気パラメーターセットがベクトルとして表示されるステップと、
前記モデルパラメーターセットを前記シミュレーションツールに入力するステップと、
を含むモデルパラメーターと電気パラメーターとの間の写像の構成方法。 - 電気パラメーターセットをパラメーターの関数として構成し、前記パラメーターが時間と衰減因子からなる群より選ばれるステップと、
マトリックスを算出し、前記マトリックスが複数の集積回路の複数の電気パラメーターから複数のモデルパラメーターへ写像し、その内、前記モデルパラメーターがシミュレーションツールに応用されるように設けられるステップと、
前記電気パラメーターセットと前記マトリックスとの乗積としてモデルパラメーターセットを算出するステップと、
前記モデルパラメーターセットを前記シミュレーションツールに読込むステップと、
を含むモデルパラメーターと電気パラメーターとの間の写像の構成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/871,683 | 2010-08-30 | ||
US12/871,683 US8370774B2 (en) | 2010-08-30 | 2010-08-30 | Constructing mapping between model parameters and electrical parameters |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012048706A true JP2012048706A (ja) | 2012-03-08 |
Family
ID=45698865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011096571A Pending JP2012048706A (ja) | 2010-08-30 | 2011-04-22 | モデルパラメーターと電気パラメーターとの間の写像の構成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8370774B2 (ja) |
JP (1) | JP2012048706A (ja) |
CN (1) | CN102385650B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10241174B2 (en) | 2011-03-18 | 2019-03-26 | Case Western Reserve University | Nuclear magnetic resonance (NMR) fingerprinting |
US10627468B2 (en) | 2011-03-18 | 2020-04-21 | Case Western Reserve University | Nuclear magnetic resonance (NMR) fingerprinting |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8726200B2 (en) | 2011-11-23 | 2014-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recognition of template patterns with mask information |
US8539427B2 (en) * | 2012-01-03 | 2013-09-17 | International Business Machines Corporation | Device mismatch corner model |
US9064072B2 (en) * | 2012-07-31 | 2015-06-23 | International Business Machines Corporation | Modeling semiconductor device performance |
US9378315B1 (en) * | 2014-12-11 | 2016-06-28 | Excelio Technology (Shenzhen) Co., Ltd. | Method for semiconductor process corner sweep simulation based on value selection function |
CN106383933B (zh) * | 2016-09-05 | 2018-06-26 | 上海空间电源研究所 | 一种复杂结构半导体器件模拟方法 |
US10922634B2 (en) * | 2017-05-26 | 2021-02-16 | General Electric Company | Determining compliance of a target asset to at least one defined parameter based on a simulated transient response capability of the target asset and as a function of physical operation data measured during an actual defined event |
US11537768B2 (en) | 2020-03-16 | 2022-12-27 | Nanya Technology Corporation | Method for aging simulation model establishment |
CN111414724B (zh) * | 2020-03-20 | 2023-08-01 | Tcl华星光电技术有限公司 | 电路仿真优化的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189472A (ja) * | 1996-12-27 | 1998-07-21 | Sony Corp | 半導体不純物シミュレーション方法および装置 |
JP2002164530A (ja) * | 2000-11-27 | 2002-06-07 | Mitsubishi Electric Corp | 物性モデルのパラメータ抽出方法及び記録媒体、並びに非線形素子の製造方法 |
JP2008225961A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | 回路シミュレーション方法 |
JP2008250981A (ja) * | 2007-03-05 | 2008-10-16 | Fujitsu Microelectronics Ltd | 設計支援装置、設計支援プログラム、設計支援方法、および半導体回路の製造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5792072A (en) * | 1994-06-06 | 1998-08-11 | University Of Washington | System and method for measuring acoustic reflectance |
JP3409841B2 (ja) * | 1998-10-07 | 2003-05-26 | 沖電気工業株式会社 | プロファイル抽出方法 |
US20020116691A1 (en) * | 2000-04-28 | 2002-08-22 | Trw, Inc. | Semi-physical modeling of HEMT high frequency noise equivalent circuit models |
JP2003532305A (ja) * | 2000-04-28 | 2003-10-28 | ティーアールダブリュー・インコーポレーテッド | Hemtの高周波ノイズ等価回路モデルの半物理的モデリング |
JP2002032426A (ja) * | 2000-07-17 | 2002-01-31 | Mitsubishi Electric Corp | 回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラムを記録した記録媒体 |
US7292968B2 (en) | 2000-09-29 | 2007-11-06 | Cadence Design Systems, Inc. | Hot carrier circuit reliability simulation |
US6725430B2 (en) * | 2001-11-05 | 2004-04-20 | Qualcomm Incorporated | Process for designing high frequency circuits in multiple domains |
JP2003197609A (ja) * | 2001-12-27 | 2003-07-11 | Tokyo Electron Ltd | プラズマ処理装置の監視方法及びプラズマ処理装置 |
US7003742B2 (en) * | 2002-01-10 | 2006-02-21 | Pdf Solutions, Inc. | Methodology for the optimization of testing and diagnosis of analog and mixed signal ICs and embedded cores |
JP2003234420A (ja) * | 2002-02-06 | 2003-08-22 | Mitsubishi Electric Corp | シミュレーション方法 |
US6744262B2 (en) * | 2002-03-14 | 2004-06-01 | Agilent Technologies, Inc. | Method, apparatus, and article of manufacture for characterizing a device and predicting electrical behavior of the device in a circuit |
US7003744B2 (en) * | 2002-04-18 | 2006-02-21 | University Of South Florida | Global equivalent circuit modeling system for substrate mounted circuit components incorporating substrate dependent characteristics |
US7505879B2 (en) * | 2002-06-05 | 2009-03-17 | Tokyo Electron Limited | Method for generating multivariate analysis model expression for processing apparatus, method for executing multivariate analysis of processing apparatus, control device of processing apparatus and control system for processing apparatus |
US7117460B2 (en) * | 2004-03-04 | 2006-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for physical parameter extraction for transistor model |
US7590518B2 (en) * | 2004-09-02 | 2009-09-15 | Cadence Design Systems, Inc. | Circuit analysis utilizing rank revealing factorization |
US7640143B2 (en) * | 2004-11-03 | 2009-12-29 | International Business Machines Corporation | Circuit statistical modeling for partially correlated model parameters |
US7623995B2 (en) * | 2005-06-11 | 2009-11-24 | Sitaramarao Srinivas Yechuri | Method of extracting a semiconductor device compact model |
JP2007272392A (ja) * | 2006-03-30 | 2007-10-18 | Nec Electronics Corp | 回路シミュレーション装置 |
JP5044635B2 (ja) * | 2007-02-19 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | 回路動作の最悪条件決定システム、方法およびプログラム |
US8185853B2 (en) * | 2007-04-11 | 2012-05-22 | Rambus Inc. | Transforming variable domains for linear circuit analysis |
JP2009021378A (ja) * | 2007-07-11 | 2009-01-29 | Nec Electronics Corp | 半導体集積回路の生産方法、設計方法及び設計システム |
CN100587506C (zh) * | 2007-07-20 | 2010-02-03 | 大连理工大学 | 压电变压器并联和并串联联接的电气特性分析方法 |
US8134494B1 (en) * | 2008-06-24 | 2012-03-13 | Raytheon Company | Simulating the mutual performance of an antenna array coupled to an electrical drive circuit |
US8095345B2 (en) * | 2009-01-20 | 2012-01-10 | Chevron U.S.A. Inc | Stochastic inversion of geophysical data for estimating earth model parameters |
-
2010
- 2010-08-30 US US12/871,683 patent/US8370774B2/en active Active
-
2011
- 2011-02-28 CN CN2011100495528A patent/CN102385650B/zh active Active
- 2011-04-22 JP JP2011096571A patent/JP2012048706A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189472A (ja) * | 1996-12-27 | 1998-07-21 | Sony Corp | 半導体不純物シミュレーション方法および装置 |
JP2002164530A (ja) * | 2000-11-27 | 2002-06-07 | Mitsubishi Electric Corp | 物性モデルのパラメータ抽出方法及び記録媒体、並びに非線形素子の製造方法 |
JP2008250981A (ja) * | 2007-03-05 | 2008-10-16 | Fujitsu Microelectronics Ltd | 設計支援装置、設計支援プログラム、設計支援方法、および半導体回路の製造方法 |
JP2008225961A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | 回路シミュレーション方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10241174B2 (en) | 2011-03-18 | 2019-03-26 | Case Western Reserve University | Nuclear magnetic resonance (NMR) fingerprinting |
US10416259B2 (en) | 2011-03-18 | 2019-09-17 | Case Western Reserve University | Nuclear magnetic resonance (NMR) fingerprinting |
US10627468B2 (en) | 2011-03-18 | 2020-04-21 | Case Western Reserve University | Nuclear magnetic resonance (NMR) fingerprinting |
Also Published As
Publication number | Publication date |
---|---|
CN102385650A (zh) | 2012-03-21 |
US20120054709A1 (en) | 2012-03-01 |
CN102385650B (zh) | 2013-11-20 |
US8370774B2 (en) | 2013-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012048706A (ja) | モデルパラメーターと電気パラメーターとの間の写像の構成方法 | |
TWI805794B (zh) | 製造積體電路的方法以及用於設計積體電路的計算系統 | |
US8954908B1 (en) | Fast monte carlo statistical analysis using threshold voltage modeling | |
McAndrew | Practical modeling for circuit simulation | |
Martins et al. | AIDA: Automated analog IC design flow from circuit level to layout | |
US9898566B2 (en) | Method for automated assistance to design nonlinear analog circuit with transient solver | |
CN103793547B (zh) | 具有多图案化要求的集成电路的层级设计的方法 | |
US20080183442A1 (en) | Efficient methodology for the accurate generation of customized compact model parameters from electrical test data | |
US20160171137A1 (en) | Method for semiconductor process corner sweep simulation based on value selection function | |
CN107153724A (zh) | 基于迭代算法的芯片温度分析方法 | |
Iskander et al. | Hierarchical sizing and biasing of analog firm intellectual properties | |
US8849643B2 (en) | Table-lookup-based models for yield analysis acceleration | |
KR20100080331A (ko) | 관련된 디바이스들을 위한 일관성 있는 컴팩트 모델 파라미터들 추출 | |
Fasching et al. | Technology CAD systems | |
US8645883B2 (en) | Integrated circuit simulation using fundamental and derivative circuit runs | |
Martins et al. | On the exploration of design tradeoffs in analog IC placement with layout-dependent effects | |
CN116258116A (zh) | 一种标准单元版图优化方法、装置、系统和介质 | |
JP2010134775A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置 | |
KR101652042B1 (ko) | 공정-소자-회로 통합 시뮬레이션 시스템 | |
CN113408231B (zh) | 退化模拟模型建立方法 | |
JP2012150574A (ja) | シミュレーション連携方法およびシミュレーション装置 | |
CN106250599A (zh) | 一种可扩展的基于gp模型的bjt建模方法 | |
CN115774975B (zh) | Lod效应模型的优化方法、集成电路的制造方法 | |
CN109657384B (zh) | 一种tft模型参数的提取方法 | |
Boos et al. | Strategies for initial sizing and operating point analysis of analog circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120912 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120918 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121012 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130927 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131108 |