CN108809292A - 一种亚阈值电路的优化方法及系统 - Google Patents

一种亚阈值电路的优化方法及系统 Download PDF

Info

Publication number
CN108809292A
CN108809292A CN201710308228.0A CN201710308228A CN108809292A CN 108809292 A CN108809292 A CN 108809292A CN 201710308228 A CN201710308228 A CN 201710308228A CN 108809292 A CN108809292 A CN 108809292A
Authority
CN
China
Prior art keywords
type flip
flip flop
circuit
optimization
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710308228.0A
Other languages
English (en)
Other versions
CN108809292B (zh
Inventor
陈岚
吴玉平
孙旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Publication of CN108809292A publication Critical patent/CN108809292A/zh
Application granted granted Critical
Publication of CN108809292B publication Critical patent/CN108809292B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例公开了一种亚阈值电路的优化方法，包括：从亚阈值逻辑门网表中确定D触发器；确定与所述D触发器的输入端连接的组合逻辑电路；在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制端。本发明加速D触发器从一个状态向另一个状态的跳变，实现在相同的工作电压下提高电路的工作速度的目的。

Description

一种亚阈值电路的优化方法及系统
本申请要求于2017年05月02日提交中国专利局、申请号为201710301094.X、发明名称为“一种亚阈值电路的优化方法及系统”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及集成电路设计领域，尤其涉及一种亚阈值电路的优化方法及系统。
背景技术
亚阈值电路是指工作电压低于晶体管器件阈值电压的数字逻辑电路，由于电路工作在亚阈值区域，可以大幅降低电路的动态功耗和静态功耗。
然而，随着集成电路技术的不断发展，人们对电路的性能提出了更高的要求，希望电路的功耗越小且速度更快。如何在亚阈值电路的设计中，进一步提高电路速度、降低功耗，是亚阈值电路设计中进一步需要解决的问题。
发明内容
本发明提供了一种亚阈值电路的优化方法及系统，添加可变阈值反相器，提高电路工作速度。
根据本发明的一个方面，提供了一种亚阈值电路的优化方法，包括：
从亚阈值逻辑门网表中确定D触发器；
确定与所述D触发器的数据输入端连接的组合逻辑电路；
在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制端。
可选地，所述从亚阈值逻辑门网表中确定D触发器，包括：
在逻辑门单元库中指定D触发器为特定的基本单元，亚阈值逻辑门网表中引用所述特定的基本单元的逻辑单元为D触发器。
可选地，所述从亚阈值逻辑门网表中确定D触发器，包括：
根据逻辑描述，从亚阈值逻辑门网表所用的单元库中确定出D触发器的基本单元，在所述亚阈值逻辑门网表中引用所述基本单元的逻辑单元为D触发器。
可选地，所述从亚阈值逻辑门网表中确定D触发器，包括：
在信号路径上获得数据信号到达各D触发器的数据输入端与时钟信号到达相应的D触发器的时钟输入端的相对时序容限，根据相对时序容限，从亚阈值逻辑门网表中确定出D触发器。
可选地，所述确定与所述D触发器的数据输入端连接的组合逻辑电路，包括：
根据亚阈值逻辑门网表构造有向图，从各D触发器的数据输出端按照信号流方向遍历有向图直至信号流到达另一D触发器的数据输入端，获得各D触发器的数据输出端到另一D触发器的数据输入端的所有信号通路，在所述信号通路上的逻辑门为另一D触发器前的组合逻辑电路。
可选地，在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器之后，还包括：
进行可变阈值反相器电路的器件尺寸的优化。
可选地，在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器之后，还包括：
进行电路工作电压的优化。
可选地，进行可变阈值反相器电路的器件尺寸的优化的步骤，和进行电路工作电压的优化同时进行。
可选地，进行电路工作电压的优化，之后，进行可变阈值反相器的器件尺寸的优化。
可选地，所述进行可变阈值反相器电路的器件尺寸的优化，包括：
以每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路为优化仿真对象，分别对每个优化仿真对象中的可变阈值反相器电路的器件尺寸进行优化。
可选地，所述进行电路工作电压的优化，包括：
以在同一工作电压岛上的电路为优化仿真对象，对优化仿真对象中的每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路进行电路工作电压的优化，确定每一个单元电路正常工作的最低工作电压；
以所述最低工作电压中的最大电压作为所述工作电压岛优化后的工作电压。
根据本发明的另一个方面，提供了一种亚阈值电路的优化系统，包括：
D触发器确定单元，用于从亚阈值逻辑门网表中确定D触发器；
组合逻辑电路确定单元，用于确定与所述D触发器的数据输入端连接的组合逻辑电路；
可变阈值反相器插入电路，用于在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制端。
可选地，所述D触发器确定单元中，在逻辑门单元库中指定D触发器为特定的基本单元，亚阈值逻辑门网表中引用所述特定的基本单元的逻辑单元为D触发器。
可选地，所述D触发器确定单元中，根据逻辑描述，从亚阈值逻辑门网表所用的单元库中确定出D触发器的基本单元，在所述亚阈值逻辑门网表中引用所述基本单元的逻辑单元为D触发器。
可选地，所述D触发器确定单元中，在信号路径上获得数据信号到达各D触发器的数据输入端与时钟信号到达相应的D触发器的时钟输入端的相对时序容限，并从亚阈值逻辑门网表中选择相对时序容限小于预定值的D触发器。
可选地，所述组合逻辑电路确定单元中，根据亚阈值逻辑门网表构造有向图，从各D触发器的数据输出端按照信号流方向遍历有向图直至信号流到达另一D触发器的数据输入端，获得各D触发器的数据输出端到另一D触发器的数据输入端的所有信号通路，在所述信号通路上的逻辑门为D触发器前的组合逻辑电路。
可选地，还包括：
尺寸优化单元，用于进行可变阈值反相器电路的器件尺寸的优化。
可选地，还包括：
电压优化单元，用于进行电路工作电压的优化。
可选地，还包括：电压优化单元以及在所述电压优化单元之后执行的尺寸优化单元，其中，电压优化单元，用于进行电路工作电压的优化；尺寸优化单元，用于进行可变阈值反相器电路的器件尺寸的优化。
可选地，所述尺寸优化单元中，以每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路为优化仿真对象，分别对每个优化仿真对象中的可变阈值反相器电路的器件尺寸进行优化。
可选地，所述电压优化单元中，以在同一工作电压岛上的电路为优化仿真对象，对优化仿真对象中的每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路进行电路工作电压的优化，确定每一个单元电路正常工作的最低工作电压；
以所述最低工作电压中的最大电压作为所述工作电压岛优化后的工作电压。
本发明实施例提供的亚阈值电路的优化方法及系统，在亚阈值逻辑门网表中确定出D触发器，以及和D触发器数据输入端连接的组合逻辑电路，而后，在组合逻辑电路与D触发器之间的通路上插入可变阈值反相器，可变阈值反相器的控制端连接D触发器的数据输出端，可变阈值反相器基于D触发器前一时刻的输出动态降低或者提升其开关阈值电压，从而加速D触发器从一个状态向另一个状态的跳变，实现在相同的工作电压下提高电路的工作速度的目的。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为根据本发明实施例提供的亚阈值电路的优化方法流程示意图；
图2为根据本发明实施例提供的可变阈值反相器的电路结构示意图；
图3为根据本发明提供的优化后的D触发器的电路结构示意图；
图4为根据本发明实施例提供的亚阈值电路的优化系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
亚阈值电路，是指工作电压在晶体管器件的阈值附近或以下的电路，由于在数字电路中，电路功耗与电压的平方成正比，所以亚阈值电路可以有效地降低电路的功耗。在电子设计自动化中，逻辑门网表，是指用基础的逻辑门来描述数字电路连接情况的描述方式，其传递了电路连接方面的信息，通常使用硬件描述语言进行描述，利用逻辑门网表可以生成集成电路的版图。亚阈值逻辑门网表，是指用于设计亚阈值逻辑电路的逻辑门网表，其中的逻辑门是针对器件亚阈值工作而设计的。
为了进一步提高亚阈值电路的工作速度，本发明提出了一种亚阈值电路的优化方法，参考图1所示，包括：
S01，从亚阈值逻辑门网表中确定D触发器；
S02，确定与所述D触发器的数据输入端连接的组合逻辑电路；
S03，在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制输入端。
在本发明实施例中，在亚阈值逻辑门网表中确定出D触发器，以及和D触发器数据输入端连接的组合逻辑电路，而后，在组合逻辑电路与D触发器之间的通路上插入可变阈值反相器，从而，在相同的工作电压下提高电路的工作速度。
为了更好地理解本发明的技术方案和技术效果，以下将结合具体的实施例进行详细的说明。
在步骤S01，从亚阈值逻辑门网表中确定D触发器。
该优化方法可以在电子设计自动化软件中进行，首先，可以将需要优化的亚阈值逻辑门网表载入到软件中。
在亚阈值逻辑门网表中确定D触发器时，可以采用多种方法来实现，根据需要，可以从亚阈值逻辑门网表中确定出全部或部分的D触发器。在一些实施例中，可以在逻辑门单元库中指定D触发器为特定的基本单元，亚阈值逻辑门网表中引用所述特定的基本单元的逻辑单元为D触发器。
逻辑门单元库为网表设计所用的单元库，单元库中有各种基本单元，在设计电路时，根据设计需要从单元库中引用各基本单元，并确定单元之间的连接关系，以此来生成网表。因此，可以在生成网表之前，在单元库中对所用的D触发器进行指定，指定时，可以以特定的命名描述该基本单元，也可以是在特定的查询列表中列出该基本单元所使用的命名，在查找时，使用这些命名的基本单元都为D触发器，这样，在生成网表时，会引用该指定的D触发器，通过查找具体的引用，可以从网表中确定出D触发器。该方法较为简单，执行效率高，能够快速的从亚阈值逻辑门网表中确定出D触发器。
在另一些实施例中，可以根据逻辑描述，从亚阈值逻辑门网表所用的单元库中确定出D触发器的基本单元，在所述亚阈值逻辑门网表中引用所述基本单元的逻辑单元为D触发器。
可以遍历该网表所使用到的单元库中的所有基本单元，通过基本单元的逻辑描述来判断是否为所需确定的D触发器，从而，在单元库中确定出这些D触发器的基本单元，而后，从逻辑门网表中确定出引用这些基本单元的逻辑单元为D触发器。该方法也从单元库中确定D触发器的基本单元，实现较为简单，执行效率高，能够快速的从亚阈值逻辑门网表中确定出D触发器。
在又一些实施例中，可以根据相对时序容限来确定出D触发器，在实际的制造过程中，相对时序容限小的D触发器的失效率更高，对这些D触发器进行优化更具有针对性。具体的，可以在信号路径上获得数据信号到达各D触发器的数据输入端与时钟信号到达相应的D触发器的时钟输入端的相对时序容限，并根据相对时序容限，从亚阈值逻辑门网表中确定出D触发器，从而确定出D触发器。在获得相对时序容限时，依次获取数据信号到达D触发器数据输入端的时间tData，以及时钟信号到达D触发器时钟信号输入端的时间tClock，通过tData和tClock获得D触发器的相对时序容限，在具体的实施例中，可以根据所有D触发器的相对时序容限的分布，选择出相对时序容限处于一定分布概率之外的D触发器，例如相对时序容限在90％概率分布之外的D触发器选取出来，作为优化的对象；也可以直接根据D触发器的相对时序容限的数值，选择出相对时序容限小于预设数值的D触发器。更优地，可以多获得几次相对时序容限，以提高数据的可靠性。
当然，在其他实施例中，也可以通过遍历亚阈值逻辑门网表，根据逻辑描述从网表中确定出D触发器，这种方式需要遍历整个网表进行判断，执行效率低。
接着，在步骤S02，确定与所述D触发器的数据输入端连接的组合逻辑电路。
组合逻辑电路是指没有时序控制的电路，在确定出网表中的D触发器之后，再确定那些与D触发器的数据输入端有连接的组合逻辑电路。
可以有多种方式来确定与所述D触发器的数据输入端连接的组合逻辑电路，具体的，在优选的实施例中，可以包括：根据亚阈值逻辑门网表构造有向图，从各D触发器的数据输出端按照信号流方向遍历有向图直至信号流到达另一D触发器的数据输入端，获得各D触发器的数据输出端到另一D触发器的数据输入端的所有信号通路，在所述信号通路上逻辑门为D触发器前的组合逻辑电路。
根据电路的逻辑门网表可以构造出有向图，在有向图中，顶点代表逻辑门，边为有向边，从一个顶点指向另一个顶点，也就是从一个逻辑门的输出指向另一个逻辑门的输入。基于有向图，从确定出的为D触发器的逻辑门输出端开始，按照信号流的方向，即有向边的方向，遍历有向图直至指向到另一个触发器的数据输入端，获得各D触发器的数据输出端到另一D触发器的数据输入端的所有信号通路，在所述信号通路上的所有的逻辑门为指向另一D触发器的组合逻辑电路，对所有确定出的D触发器做上述基于有向图的分析，可以确定出与确定出的D触发器的数据输入端连接的组合逻辑电路。
而后，在步骤S03，在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制输入端。
可变阈值反相器，是指反相器导通的阈值电压为可变的，通常地，通过反相器中的晶体管器件的衬底端所连接的电平为非固定电平来实现可变阈值，其与电路的工作过程相关，该电平是变化的，晶体管器件通常是MOS(Metal-Oxide-Silicon，金属-氧化物-半导体)器件，而MOS器件的源和衬底端的电压变化会引起MOS器件的阈值电压变化，因此，称作可变阈值反相器。
参考图2所示，为一个实施例的可变阈值反相器的电路结构示意图，可变阈值反相器100包括反相电路110和控制电路120，通过控制电路120使得反相电路110的输出端的电平为可变的，从而使得反相电路110的阈值电压可变，具体的，在该实施例中，控制电路120包括源漏依次串联第一PMOS器件MP1、第二PMOS器件MP2和第二NMOS器件MN2、第一NMOS器件MN1，第一PMOS器件MP1的源极接Vcc，第一NMOS器件MN1的源极接地，第一PMOS器件MP1和第一NMOS器件MN1的栅端为反相器的输入端IN，第二PMOS器件MP2和第二NMOS器件MN2分别受控于控制信号P、N，当控制信号P为低电平而控制信号N为高电平时，反相器的阈值电压为反相电路的标准阈值电压Vth0；当控制信号P为高电平而控制信号N为低电平时，下拉通路关闭，反相器的阈值电压增加到Vth+；当控制信号P和控制信号N均为高电平时，上拉通路关闭，阈值电压降低到Vth-。可以通过设置第一PMOS器件、第二PMOS器件和第二NMOS器件、第一NMOS器件的相对尺寸，获得所需的Vth+和Vth-的值。
参考图3所示，为在D触发器的数据输入端插入可变阈值反相器的电路结构示意图，在插入可变阈值反相器100之前，D触发器200的数据输入端D连接组合逻辑电路(图未示出)的输出端，在插入可变阈值反相器100之后，组合逻辑电路(图未示出)的输出端连接可变阈值反相器100的输入端IN，可变阈值反相器100的输出端OUT连接D触发器200的数据输入端D，D触发器200的数据输出端Q连接所述可变阈值反相器100的控制端P、N。
可变阈值反相器的控制端连接D触发器的数据输出端，可变阈值反相器基于D触发器前一采样的输出数据动态调整可变阈值反相器的开关阈值电压，使得D触发器200与可变阈值反相器100构成了均衡触发器。若D触发器前一采样的输出为0，可变阈值反相器降低开关阈值电压，加速触发器下一采样时0到1的跳变；若D触发器前一采样的输出为1，可变阈值反相器提升开关阈值电压，加速触发器下一采样时1到0的跳变，因此，可以通过调整阈值电压，加速了D触发器的状态跳变，实现在相同的工作电压下提高电路的工作速度的目的。
可以理解的是，此处的示意图为网表中逻辑描述所对应的电路结构的示意图，在插入可变阈值反相器时，是将对应的逻辑描述插入，以使得具有对应的电路和连接关系。
在插入可变阈值反相器之后，获得优化后的亚阈值逻辑门网表。
进一步地，还可以进行可变阈值反相器的器件尺寸的优化，使得电路速度性能提高的同时，具有更小的面积，提高电路的集成度。在进行可变阈值反相器的器件尺寸的优化时，可以采用合适的优化算法进行优化，例如模拟退火算法或遗传算法等。在尺寸优化之后，进一步获得优化后的亚阈值逻辑门网表。
在优选的实施例中，以每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路为优化仿真对象，分别对每个优化仿真对象中的可变阈值反相器电路的器件尺寸进行优化。该实施例中，优化分析的对象为由D触发器和对应的组合逻辑电路、可变阈值反相器组成的电路电压，相较于对整个电路网表进行优化，分析的目标对象缩小了，减少了分析的工作量，提高了分析效率。
进一步地，还可以进行电路工作电压的优化，使得电路工作电压降低的同时电路的工作速度又能满足电路正常工作要求，这样可以降低亚阈值电路的功耗。可以采用合适的优化算法进行电路工作电压优化，例如模拟退火算法或遗传算法等。
在优选的实施例中，以在同一工作电压岛上的电路为优化仿真对象，对优化仿真对象中的每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路进行电路工作电压的优化，确定每一个单元电路正常工作的最低工作电压；以所述最低工作电压中的最大电压作为所述工作电压岛优化后的工作电压。
工作电压岛是指真个电路中使用同一工作电压的电路，例如在一个设计电路中，会同时存在0.5V、0.8V和1V的工作电压，所有使用0.5V电压的电路为同一工作电压岛。在该实施例中，以同一工作电压岛上的电路为优化仿真的对象，对其中的每一个单元电路进行电路工作电压的优化，每一个单元电路获得一个对应的最低工作电压，以这些最低工作电压中的最大电压作为所述工作电压岛优化后的工作电压，即能满足所有电路的工作需求，又能降低电路整体的功耗，同时，分析的目标对象缩小了，减少了分析的工作量，提高了分析效率。
上述电压优化和尺寸优化的步骤可以同时进行，更优选地，可以在电压优化之后，再进行尺寸优化的步骤，电压优化之后，可以获得更为优化的低功耗的电压，之后进行尺寸优化，可以有助于进一步地缩小器件的尺寸，减小芯片的面积。
以上对本发明实施例的优化方法进行了详细的描述，此外，本发明还提供了实现上述方法的优化系统，参考图4所示，一种亚阈值电路的优化系统，包括：
D触发器确定单元310，用于从亚阈值逻辑门网表中确定D触发器；
组合逻辑电路确定单元320，用于确定与所述D触发器的数据输入端连接的组合逻辑电路；
可变阈值反相器插入电路330，用于在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制端。
进一步地，所述D触发器确定单元310中，在逻辑门单元库中指定D触发器为特定的基本单元，亚阈值逻辑门网表中引用所述特定的基本单元的逻辑单元为D触发器。
进一步地，所述D触发器确定单元310中，根据逻辑描述，从亚阈值逻辑门网表所用的单元库中确定出D触发器的基本单元，在所述亚阈值逻辑门网表中引用所述基本单元的逻辑单元为D触发器。
进一步地，所述D触发器确定单元310中，在信号路径上获得数据信号到达各D触发器的数据输入端与时钟信号到达相应的D触发器的时钟输入端的相对时序容限，并从亚阈值逻辑门网表中选择相对时序容限小于预定值的D触发器。
进一步地，所述组合逻辑电路确定单元320中，根据亚阈值逻辑门网表构造有向图，从各D触发器的数据输出端按照信号流方向遍历有向图直至信号流到达另一D触发器的数据输入端，获得各D触发器的数据输出端到另一D触发器的数据输入端的所有信号通路，在所述信号通路上的逻辑门为另一D触发器前的组合逻辑电路。
进一步地，还包括：
尺寸优化单元，用于进行可变阈值反相器电路的器件尺寸的优化。
进一步地，还包括：
电压优化单元，用于进行电路工作电压的优化。
进一步地，进行可变阈值反相器电路的器件尺寸的优化的步骤，和进行电路工作电压的优化同时进行。
进一步地，进行电路工作电压的优化，之后，进行可变阈值反相器的器件尺寸的优化。
进一步地，所述进行可变阈值反相器电路的器件尺寸的优化，包括：
以每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路为优化仿真对象，分别对每个优化仿真对象中的可变阈值反相器电路的器件尺寸进行优化。
进一步地，所述进行电路工作电压的优化，包括：
以在同一工作电压岛上的电路为优化仿真对象，对优化仿真对象中的每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路进行电路工作电压的优化，确定每一个单元电路正常工作的最低工作电压；
以所述最低工作电压中的最大电压作为所述工作电压岛优化后的工作电压。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的模块或单元可以是或者也可以不是物理上分开的，作为模块或单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

Claims (10)

1.一种亚阈值电路的优化方法，其特征在于，包括：
从亚阈值逻辑门网表中确定D触发器；
确定与所述D触发器的数据输入端连接的组合逻辑电路；
在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制端。
2.根据权利要求1所述的优化方法，其特征在于，所述从亚阈值逻辑门网表中确定D触发器，包括：
在逻辑门单元库中指定D触发器为特定的基本单元，亚阈值逻辑门网表中引用所述特定的基本单元的逻辑单元为D触发器。
3.根据权利要求1所述的优化方法，其特征在于，所述从亚阈值逻辑门网表中确定D触发器，包括：
根据逻辑描述，从亚阈值逻辑门网表所用的单元库中确定出D触发器的基本单元，在所述亚阈值逻辑门网表中引用所述基本单元的逻辑单元为D触发器。
4.根据权利要求1所述的优化方法，其特征在于，所述从亚阈值逻辑门网表中确定D触发器，包括：
在信号路径上获得数据信号到达各D触发器的数据输入端与时钟信号到达相应的D触发器的时钟输入端的相对时序容限，根据相对时序容限，从亚阈值逻辑门网表中确定出D触发器。
5.根据权利要求1-4中任一项所述的优化方法，其特征在于，所述确定与所述D触发器的数据输入端连接的组合逻辑电路，包括：
根据亚阈值逻辑门网表构造有向图，从各D触发器的数据输出端按照信号流方向遍历有向图直至信号流到达另一D触发器的数据输入端，获得各D触发器的数据输出端到另一D触发器的数据输入端的所有信号通路，在所述信号通路上的逻辑门为另一D触发器前的组合逻辑电路。
6.根据权利要求1-4中任一项所述的优化方法，其特征在于，在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器之后，还包括：
进行可变阈值反相器电路的器件尺寸的优化；或者，
进行电路工作电压的优化；或者，
进行电路工作电压的优化，之后，进行可变阈值反相器的器件尺寸的优化。
7.根据权利要求6所述的优化方法，其特征在于，所述进行可变阈值反相器电路的器件尺寸的优化，包括：
以每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路为优化仿真对象，分别对每个优化仿真对象中的可变阈值反相器电路的器件尺寸进行优化。
8.根据权利要求6所述的优化方法，其特征在于，所述进行电路工作电压的优化，包括：
以在同一工作电压岛上的电路为优化仿真对象，对优化仿真对象中的每一个D触发器以及与其对应的组合逻辑电路、可变阈值反相器组成的单元电路进行电路工作电压的优化，确定每一个单元电路正常工作的最低工作电压；
以所述最低工作电压中的最大电压作为所述工作电压岛优化后的工作电压。
9.一种亚阈值电路的优化系统，其特征在于，包括：
D触发器确定单元，用于从亚阈值逻辑门网表中确定D触发器；
组合逻辑电路确定单元，用于确定与所述D触发器的数据输入端连接的组合逻辑电路；
可变阈值反相器插入单元，用于在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制端。
10.根据权利要求9所述的优化系统，其特征在于，还包括：
尺寸优化单元，用于进行可变阈值反相器电路的器件尺寸的优化；或者，
电压优化单元，用于进行电路工作电压的优化；或者，
电压优化单元以及在所述电压优化单元之后执行的尺寸优化单元，其中，电压优化单元，用于进行电路工作电压的优化；尺寸优化单元，用于进行可变阈值反相器电路的器件尺寸的优化。
CN201710308228.0A 2017-05-02 2017-05-04 一种亚阈值电路的优化方法及系统 Active CN108809292B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710301094 2017-05-02
CN201710301094X 2017-05-02

Publications (2)

Publication Number Publication Date
CN108809292A true CN108809292A (zh) 2018-11-13
CN108809292B CN108809292B (zh) 2022-01-04

Family

ID=64054648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710308228.0A Active CN108809292B (zh) 2017-05-02 2017-05-04 一种亚阈值电路的优化方法及系统

Country Status (1)

Country Link
CN (1) CN108809292B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110135098A (zh) * 2019-05-23 2019-08-16 中国科学院微电子研究所 一种亚阈值电路设计的优化方法及装置
CN113807036A (zh) * 2021-10-28 2021-12-17 中国科学院微电子研究所 一种亚阈值电路后仿真加速方法和装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595638A (zh) * 2003-09-12 2005-03-16 松下电器产业株式会社 半导体集成电路及其设计方法
JP2006060689A (ja) * 2004-08-23 2006-03-02 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 信号受信回路及び信号受信方法
US20060132185A1 (en) * 2004-12-21 2006-06-22 Via Technologies, Inc. Clock gating circuit
CN101557209A (zh) * 2009-01-09 2009-10-14 友达光电股份有限公司 计时d型正反器电路
US20090256609A1 (en) * 2008-04-09 2009-10-15 Naffziger Samuel D Low power flip flop through partially gated slave clock
US20120119783A1 (en) * 2010-11-11 2012-05-17 Jung Gunok Latch circuit, flip-flop having the same and data latching method
CN102981550A (zh) * 2012-11-27 2013-03-20 中国科学院微电子研究所 一种低压低功耗cmos电压源
CN104601145A (zh) * 2015-02-06 2015-05-06 中国人民解放军国防科学技术大学 高速低功耗多阈值双边沿触发d型触发器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595638A (zh) * 2003-09-12 2005-03-16 松下电器产业株式会社 半导体集成电路及其设计方法
JP2006060689A (ja) * 2004-08-23 2006-03-02 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 信号受信回路及び信号受信方法
US20060132185A1 (en) * 2004-12-21 2006-06-22 Via Technologies, Inc. Clock gating circuit
US20090256609A1 (en) * 2008-04-09 2009-10-15 Naffziger Samuel D Low power flip flop through partially gated slave clock
CN101557209A (zh) * 2009-01-09 2009-10-14 友达光电股份有限公司 计时d型正反器电路
US20120119783A1 (en) * 2010-11-11 2012-05-17 Jung Gunok Latch circuit, flip-flop having the same and data latching method
CN102981550A (zh) * 2012-11-27 2013-03-20 中国科学院微电子研究所 一种低压低功耗cmos电压源
CN104601145A (zh) * 2015-02-06 2015-05-06 中国人民解放军国防科学技术大学 高速低功耗多阈值双边沿触发d型触发器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
EVEN LATE等: "comparative analysis of flip-flop architectures for subthreshold applications in 28nm FDSOI", 《2015 NORDIC CIRCUITS AND SYSTEMS CONFERENCE》 *
周宠等: "design for manufacturability of a VDSM standard cell library", 《半导体学报》 *
尤扬等: "一种高性能CMOS LVDS接收电路的设计", 《微电子学》 *
程玥等: "神经元晶体管的研究进展", 《微电子学》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110135098A (zh) * 2019-05-23 2019-08-16 中国科学院微电子研究所 一种亚阈值电路设计的优化方法及装置
CN110135098B (zh) * 2019-05-23 2023-04-07 中国科学院微电子研究所 一种亚阈值电路设计的优化方法及装置
CN113807036A (zh) * 2021-10-28 2021-12-17 中国科学院微电子研究所 一种亚阈值电路后仿真加速方法和装置

Also Published As

Publication number Publication date
CN108809292B (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
Sharma et al. INDEP approach for leakage reduction in nanoscale CMOS circuits
US7466258B1 (en) Asynchronous analog-to-digital converter and method
CN113544688B (zh) 用于设计集成电路的系统和方法
US20190148284A1 (en) Managed integrated circuit power supply distribution
US10585996B2 (en) Die resistance-capacitance extraction and validation
CN108092660A (zh) 一种亚阈值电路的优化方法及系统
CN108809292A (zh) 一种亚阈值电路的优化方法及系统
WO2005057628A2 (en) A method and apparatus for reducing leakage in integrated circuits
Mushtaq et al. Performance analysis for reliable nanoscaled FinFET logic circuits
CN105334906B (zh) 纳米工艺下多级门控时钟网络优化方法
Khan et al. Efficient multiplexer design and analysis using quantum dot cellular automata
US8306178B2 (en) vMOS multi-valued counter unit
US20180285514A1 (en) Layouting of interconnect lines in integrated circuits
US9280630B1 (en) Modified standard cells to address fast paths
Aunet et al. Reconfigurable subthreshold CMOS perceptron
US9178730B2 (en) Clock distribution module, synchronous digital system and method therefor
KR20170104921A (ko) 강력한 정적 랜덤 액세스 메모리를 확보하기 위한 판독 도움 방법 및 장치
Priya et al. A novel low power 3 transistor based universal gate for VLSI applications
Vaithiyanathan et al. Performance analysis of dynamic CMOS circuit based on node‐discharger and twist‐connected transistors
Choi et al. Asynchronous circuit design using new high speed ncl gates
Couso et al. Performance and power consumption trade-off in UTBB FDSOI inverters operated at NTV for IoT applications
Trefzer et al. Fighting stochastic variability in a D‐type flip‐flop with transistor‐level reconfiguration
Tsiolakis et al. Low power single electron OR/NOR gate operating at 10GHz
Lorenzo et al. Low leakage and minimum energy consumption in CMOS logic circuits
US20120042292A1 (en) Method of synthesis of an electronic circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant