CN113807036A - 一种亚阈值电路后仿真加速方法和装置 - Google Patents
一种亚阈值电路后仿真加速方法和装置 Download PDFInfo
- Publication number
- CN113807036A CN113807036A CN202111263672.8A CN202111263672A CN113807036A CN 113807036 A CN113807036 A CN 113807036A CN 202111263672 A CN202111263672 A CN 202111263672A CN 113807036 A CN113807036 A CN 113807036A
- Authority
- CN
- China
- Prior art keywords
- sub
- value
- parasitic
- resistance value
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 title claims abstract description 60
- 230000001133 acceleration Effects 0.000 title claims abstract description 17
- 230000003071 parasitic effect Effects 0.000 claims abstract description 191
- 230000005284 excitation Effects 0.000 claims abstract description 19
- 230000009467 reduction Effects 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000004458 analytical method Methods 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 abstract description 9
- 238000004364 calculation method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种亚阈值电路后仿真加速方法和装置,该方法,包括:读入包含连线寄生效应的亚阈值电路网表;其中,亚阈值电路网表中的仿真激励包括工作电压;对仿真激励中的信号流进行分析,确定信号流线网;对信号流线网的连线寄生效应进行约简;其中,连线寄生效应与工作电压相关;对约简后的亚阈值电路网表对应的电路进行电路仿真,从而实现对亚阈值电路的后仿真;也就是说,工作电压作为连线寄生效应的计算因素,因此在对连寄生效应进行约简时,将可以约简的连线寄生效应均精准约简,减小亚阈值电路的矩阵规模依,提高亚阈值电路后仿真速度和精度。
Description
技术领域
本发明属于亚阈值电路后仿真技术领域,更具体的说,尤其涉及一种亚阈值电路后仿真加速方法和装置。
背景技术
由于亚阈值电路的工作电压低于自身器件的阈值电压,工作在电流-电压成指数变化关系的区域,因此,该亚阈值电路在仿真过程中的每一时间点,其迭代次数要明显高于超阈值电路的仿真;所以,亚阈值电路的仿真速度明显低于超阈值电路仿真速度。
影响亚阈值电路后仿真速度的另一因素是连线寄生效应导致电路仿真矩阵规模增大,为了有效的提高亚阈值电路的仿真速度,需要对连线寄生效应进行约简。
现有寄生效应约简技术中独立于工作电压;在将该约简技术应用于亚阈值电路时,会导致本可以约简的寄生效应没有进行约简,现有寄生效应约简技术的矩阵规模依旧较大,失去了提高亚阈值电路后仿真速度;若将本不能约简的寄生效应而被约简了,导致潜在的亚阈值电路后仿真精度问题。
发明内容
有鉴于此,本发明的目的在于提供一种亚阈值电路后仿真加速方法和装置,用于提高亚阈值电路的仿真速度和精度。
本申请第一方面公开了一种亚阈值电路后仿真加速方法,包括:
读入包含连线寄生效应的亚阈值电路网表;其中,所述亚阈值电路网表中的仿真激励包括工作电压;
对所述仿真激励中的信号流进行分析,确定信号流线网;
对所述信号流线网的连线寄生效应进行约简;其中,所述连线寄生效应与所述工作电压相关;
对约简后的亚阈值电路网表对应的电路,进行电路仿真。
可选的,在所述的亚阈值电路后仿真加速方法中,所述连线寄生效应包括:连线寄生电容;对所述信号流线网的连线寄生效应进行约简,包括:
根据所述工作电压,确定所述信号流线网所驱动的第一器件的栅极寄生电容的总值;
依据所述信号流线网所驱动的第一器件的栅极寄生电容的总值,对所述信号流线网的连线寄生电容进行约简。
可选的,在所述的亚阈值电路后仿真加速方法中,所述依据所述信号流线网所驱动的第一器件的栅极寄生电容的总值,对所述信号流线网的连线寄生电容进行约简,包括:
判断第一容值与第二容值之间的比值是否满足第一预设忽略条件;其中,所述第一容值包括至少一个所述连线寄生电容的容值,所述第二容值为所驱动的第一器件的栅极寄生电容的总值;
若是,则在所述亚阈值电路网表中删去所述第一容值所对应的所述连线寄生电容。
可选的,在所述的亚阈值电路后仿真加速方法中,所述判断第一容值与第二容值之间的比值是否满足第一预设忽略条件,包括:
判断所述第一容值与所述第二容值之间的比值是否小于第一设定值;其中,所述第一容值包括任一个所述连线寄生电容的容值;或者,
判断所述第一容值与所述第二容值之间的比值小于第二设定值;其中,所述第二容值包括N个所述连线寄生电容的容值;N为大于1且小于n的整数,n为连线寄生电容的总数;又或者,
判断所述第一容值与所述第二容值之间的比值小于第三设定值;其中,所述第一容值包括各个所述连线寄生电容的容值。
可选的,在所述的亚阈值电路后仿真加速方法中,在根据所述工作电压,计算所述信号流线网所驱动的各个第一器件的栅极寄生电容的总值之前,还包括:
对所述亚阈值电路所在芯片进行温度分析,得到所述芯片的温度分布;其中,所述芯片的温度分布为所述芯片上各个位置的温度;
依据所述温度分布,以及,各个所述第一器件设置于所述芯片中的位置,确定各个所述第一器件的工作温度。
可选的,在所述的亚阈值电路后仿真加速方法中,根据所述工作电压,计算所述信号流线网所驱动的各个第一器件的栅极寄生电容的总值,包括:
根据各个所述第一器件的工作温度和所述工作电压,确定所述信号流线网所驱动的各个第一器件的栅极寄生电容总值。
可选的,在所述的亚阈值电路后仿真加速方法中,对所述信号流线网的连线寄生效应进行约简,还包括:
根据所述亚阈值电路中,直流通路的各个亚阈值器件亚阈值导通时的等效电阻值;
依据各个所述亚阈值器件亚阈值导通时的等效电阻值,对所述信号流线网的连线寄生电阻进行约简化。
可选的,在所述的亚阈值电路后仿真加速方法中,根据所述亚阈值电路中直流通路的各个亚阈值器件亚阈值导通时的等效电阻值,对所述信号流线网的连线寄生电阻进行约简化,包括:
判断第一阻值与其对应的第二阻值之间的比值是否满足第二预设忽略条件;其中,所述第一阻值包括至少一个所述连线寄生电阻,所述第二阻值包括所述第一阻值对应的所述亚阈值器件亚阈值导通时的等效电阻值;
若是,则在所述亚阈值电路网表中删去所述第一阻值所对应的所述连线寄生电阻。
可选的,在所述的亚阈值电路后仿真加速方法中,判断第一阻值与其对应的第二阻值之间的比值是否满足第二预设忽略条件,包括:
判断所述第一阻值与其所对应所述第二阻值之间的比值,是否小于第四设定值;其中,所述第一阻值包括任一个所述连线寄生电阻的阻值;所述第二阻值包括所述第一阻值对应的一个所述亚阈值器件亚阈值导通时的等效电阻值;或者,
判断所述第一阻值与其所对应的所述第二阻值之间的比值,是否小于第五设定值;其中,所述第二阻值包括M个所述连线寄生电阻的阻值;所述第二阻值包括所述第一阻值对应的M个所述亚阈值器件亚阈值导通时的等效电阻值;M为大于1且小于m的整数,m为连线寄生电阻的总数;又或者,
判断所述第一阻值与其所对应的所述第二阻值之间的比值,是否小于第六设定值;其中,所述第一阻值包括各个所述连线寄生电阻的阻值;所述第二阻值包括所述第一阻值对应的各个所述亚阈值器件亚阈值导通时的等效电阻值。
本申请第二方面公开了一种亚阈值电路后仿真加速装置,包括:
读取单元,用于读入包含连线寄生效应的亚阈值电路网表;其中,所述亚阈值电路网表中的仿真激励包括工作电压;
确定单元,用于对所述仿真激励中的信号流进行分析,确定信号流线网;
约简单元,用于对所述信号流线网的连线寄生效应进行约简;其中,所述连线寄生效应与所述工作电压相关;
仿真单元,用于对约简后的亚阈值电路网表对应的电路,进行仿真。
从上述技术方案可知,本发明提供的一种亚阈值电路后仿真加速方法,包括:读入包含连线寄生效应的亚阈值电路网表;其中,亚阈值电路网表中的仿真激励包括工作电压;对仿真激励中的信号流进行分析,确定信号流线网;对信号流线网的连线寄生效应进行约简;其中,连线寄生效应与工作电压相关;对约简后的亚阈值电路网表对应的电路,进行电路仿真,从而实现对亚阈值电路的后仿真;也就是说,工作电压作为连线寄生效应的计算因素,从而在对连寄生效应进行约简时,将可以约简的连线寄生效应均精准约简,减小亚阈值电路的矩阵规模,提高亚阈值电路后仿真速度和精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种亚阈值电路后仿真加速方法的流程图;
图2是本发明实施例提供的另一种亚阈值电路后仿真加速方法的流程图;
图3是本发明实施例提供的另一种亚阈值电路后仿真加速方法的流程图;
图4是本发明实施例提供的另一种亚阈值电路后仿真加速方法的流程图;
图5是本发明实施例提供的另一种亚阈值电路后仿真加速方法的流程图;
图6是本发明实施例提供的另一种亚阈值电路后仿真加速方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本申请中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本发明实施例提供了一种亚阈值电路后仿真加速方法,用于解决现有技术中,现有寄生效应约简技术的矩阵规模依旧较大,失去了提高亚阈值电路后仿真速度;若将本不能约简的寄生效应而被约简了,导致潜在的亚阈值电路后仿真精度的问题。
参见图1,该亚阈值电路后仿真加速方法,包括:
S101、读入包含连线寄生效应的亚阈值电路网表。
需要说明的是,该亚阈值电路网表中包括仿真激励,其中该仿真激励中包括工作电压;也就是说,亚阈值电路网表中的仿真激励包括工作电压。
当然,亚阈值电路网表也还可以包括其他信息,此处不再一一赘述,视实际情况而定即可,均在申请的保护范围内。
S102、对仿真激励中的信号流进行分析,确定信号流线网。
需要说明的是,该信号流来源于电路仿真输入的激励,也即仿真激励,其涉及频率、幅度、波形等等,此处不再一一赘述,均在本申请的保护范围内。
具体的,可以将电信号的流向作为信号流,如电流流向等;当然也可以是其他通信信号,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
S103、对信号流线网的连线寄生效应进行约简。
其中,连线寄生效应与工作电压相关。
也就是说,工作电压不容,该连线寄生效应不同;该工作电压与该连线寄生电容的具体函数关系,可参见相应的现有技术,此处不再一一赘述,均在本申请的保护范围内。
进行约简有专门的ModelReduction算法,其主要原则是端口等价性,保证一定的精度。
该约简技术有多种,主要是基于动量匹配和Pade近似,此处不对各个约简技术进行一一说明,视实际情况而定即可,均在本申请的保护范围内。
需要说明的是,若不进行简约,因寄生效应导致的节点数会很多,导致电路仿真的矩阵规模很大,导致仿真速度显著下降,甚至不能仿真。也即,简约是为了降低亚阈值电路的节点数,从而降低对亚阈值电路的仿真过程中矩阵大小,以加速仿真速度。
S104、对约简后的亚阈值电路网表对应的电路进行电路仿真。
需要说明的是,电路仿真可分为电路前仿真和电路后仿真,统称为电路仿真。
电路前仿真和电路后仿真两者区别是电路前仿真输入的电路网表不包含电路版图上的寄生效应,而后仿真输入的电路网表包含电路版图上的连线寄生效应。
而本申请为对包含连线寄生效应的亚阈值电路网表进行约简之后,进行仿真,因此可以实现对亚阈值电路的后仿真。
在本实施例中,通过读入包含连线寄生效应的亚阈值电路网表;其中,亚阈值电路网表中的仿真激励包括工作电压;对仿真激励中的信号流进行分析,确定信号流线网;对信号流线网的连线寄生效应进行约简;其中,连线寄生效应与工作电压相关;对约简后的亚阈值电路网表对应的电路进行电路仿真,从而实现对亚阈值电路的后仿真;也就是说,工作电压作为连线寄生效应的计算因素,因此在对连寄生效应进行约简时,将可以约简的连线寄生效应均精准约简,减小亚阈值电路的矩阵规模,提高亚阈值电路后仿真速度和精度。
在实际应用中,连线寄生效应包括:连线寄生电容。当然该连线寄生效应还可以包括寄生电阻;从此处不对该连线寄生效应的具体形式做限定,视实际情况而定即可,均在本申请的保护范围内。
以连线寄生效应包括连线寄生电容为例,对步骤S103、对信号流线网的连线寄生效应进行约简进行说明;参见图2,该步骤S102的具体过程可以是:
S201、根据工作电压,确定信号流线网所驱动的第一器件的栅极寄生电容的总值。
需要说明的是,信号流线网所驱动的各个第一器件的栅极寄生电容的总值,作为相应连线寄生电容是否能够约简的因素,进而使亚阈值电压中的连线寄生效应的约简更为精准。
只有连接到第一器件栅极的连线,其寄生电容才会有对应的栅极寄生电容,但栅极寄生电容会有多个。
S202、依据信号流线网所驱动的第一器件的栅极寄生电容的总值,对信号流线网的连线寄生电容进行约简。
需要说明的是,连线寄生效应的连线寄生电容会影响信号的传递速度,因此,会降低仿真的速度。
而本实施例中,将对连线寄生电容进行约简,以使提高亚阈值电路的仿真速度。
在实际应用中,参见图3,步骤S202的具体过程可以是:
S301、判断第一容值与第二容值之间的比值是否满足第一预设忽略条件。
其中,第一容值包括至少一个连线寄生电容的容值,第二容值为信号流线网所驱动的第一器件的栅极寄生电容的总值。
也就是说,可以将一个连线寄生电容的容值作为一个整体,与该栅极寄生电容的总值的比值判断是否满足第一预设忽略条件;也可以将多个连线寄生电容的容值,作为一个整体,与该栅极寄生电容的总值的比值判断是否满足第一预设忽略条件;还可以将各个连线寄生电容的容值作为一个整体,与该栅极寄生电容的总值的比值判断是否满足第一预设忽略条件。
在实际应用中,步骤S301的具体过程可以有多种,下面分别进对三种情况进行说明,如下:
(1)判断第一容值与第二容值之间的比值是否小于第一设定值;其中,第一容值为任一个连线寄生电容的容值。
也就是说,任意一个连线寄生电容作为一个整体,信号流线网所驱动的第一器件的栅极寄生电容的总值作为一个整体,若这两个整体这之间的比值小于第一设定值,则判定第一容值与第二容值之间的比值满足第一预设忽略条件,否则,判定第一容值与第二容值之间的比值不满足第一预设忽略条件。
该第一设定值的取值,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
(2)判断第一容值与第二容值之间的比值小于第二设定值;其中,第二容值为N个连线寄生电容的容值之和;N为大于1且小于n的整数,n为连线寄生电容的总数。
也就是说,N个连线寄生电容之和作为一个整体,信号流线网所驱动的第一器件的栅极寄生电容的总值作为一个整体,若这两个整体这之间的比值小于第二设定值,则判定第一容值与第二容值之间的比值满足第一预设忽略条件,否则,判定第一容值与第二容值之间的比值不满足第一预设忽略条件。
该第二设定值的取值,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
(3)判断第一容值与第二容值之间的比值小于第三设定值;其中,第一容值为各个连线寄生电容的容值之和。
也就是说,n个连线寄生电容之和作为一个整体,信号流线网所驱动的第一器件的栅极寄生电容的总值作为一个整体,若这两个整体这之间的比值小于第三设定值,则判定第一容值与第二容值之间的比值满足第一预设忽略条件,否则,判定第一容值与第二容值之间的比值不满足第一预设忽略条件。
该第三设定值的取值,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
上述三种情况实质是一种情况,但在实际实现过程中会分为三种情况处理,这与寄生参数网表的具体内容相关,此处不再一一赘述,均在本身申请的保护范围内。
上述第一设定值、第二设定值、第三设定值分别根据所要求的仿真误差确定。在仿真误差大的情况下,上述第一设定值、第二设定值、第三设定值的取值较大,在仿真误差小的情况下,上述第一设定值、第二设定值、第三设定值较小。
若第一容值与第二容值之间的比值满足第一预设忽略条件,则执行步骤S302。
S302、在亚阈值电路网表中删去第一容值所对应的连线寄生电容。
具体的,结合上述步骤S301所列举的三种情况,对步骤S302说明,如下:
(1)若任一个连线寄生电容作为一个整体,信号流线网所驱动的第一器件的栅极寄生电容的总值这个整体,这两个整体之间的比值小于第一设定值,则在亚阈值电路网表中删去该连线寄生电容。
(2)若各个连线寄生电容之和作为一个整体,信号流线网所驱动的第一器件的栅极寄生电容的总值作为一个整体,若这两个整体之间的比值小于第二设定值,则在亚阈值电路网表中删去各个连线寄生电容。
(3)若N个连线寄生电容之和作为一个整体,信号流线网所驱动的第一器件的栅极寄生电容的总值作为一个整体,若这两个整体之间的比值小于第三设定值,则在亚阈值电路网表中删去这N个连线寄生电容。
在本实施例中,通过连线寄生电容,对连线寄生效应进一步进行约简,提高亚阈值电路约简的准确度,提高亚阈值电路的仿真速度和精度。
在实际应用中,参见图4,各个第一器件的工作温度,也会相应影响连线寄生效应,为了进一步提高约简的精度,在步骤S301之前,还可以包括:
S401、对亚阈值电路所在芯片进行温度分析,得到芯片的温度分布。
其中,芯片的温度分布为芯片上各个位置的温度;也就是说,在确定该芯片上的位置时,可以依据该温度分布,明确该位置的温度。
对芯片进行温度分析的目的在于确定各个第一器件的工作温度。具体的,可以通过热仿真分析或类似分析获得温度分布;其具体分析过程,此处不再一一赘述,均在本申请的保护范围内。
S402、依据温度分布,以及,各个第一器件处于芯片中的位置,得到各个第一器件处于芯片中的位置对应的温度,并将各个第一器件处于芯片中的位置对应的温度,分别作为各个第一器件的工作温度。
需要说明的是,电路仿真一般指定一个温度作用于所有元器件,以此进行仿真,但不会为每一个元器件设定不同的温度。而本申请根据芯片上的温度分布和元器件的位置为每个元器件设定工作温度,可使仿真更为准确。
在本实施例中,确定的是各第一器件的工作温度,而非芯片工作的整体环境温度。若电路仿真一般采用芯片工作的整体环境温度,该情况下温度比较粗糙,仿真准确度低,而本实施例采用芯片上各第一器件位置处的温度各不相同,因而采用各第一器件位置处的温度,进行仿真更为准确。
相应的,上述步骤S301的具体工作过程可以为:
根据各个第一器件的工作温度和工作电压,确定信号流线网所驱动的各个第一器件的栅极寄生电容总值。
具体的,将各个第一器件工作温度和工作电压代入器件C-V模型公式计算,得到各个第一器件对应的栅极寄生电容总值;该器件C-V模型公式,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
在本实施例中,读入包含寄生效应的亚阈值电路网表,进行热分析确定芯片上的温度分布,根据信号流分析确定信号流线网,对信号流线网的连线寄生效应进行约简;对约简后的电路网表进行电路仿真,从而实现对亚阈值电路的后仿真。对亚阈值电路的后仿真,既可以加速,又可以确保仿真精度。
在实际应用中,参见图5(以在图2的基础之上为例进行展示)在连线寄生效应还可以包括连线寄生电阻时,上述步骤S102对信号流线网的连线寄生效应进行约简的工作过程,还可以包括:
S501、根据亚阈值电路中直流通路的各个亚阈值器件亚阈值导通时的等效电阻值,对信号流线网的连线寄生电阻进行约简化。
具体的,工作电压低于阈值电压的亚阈值器件都是亚阈值工作。
亚阈值导通为:亚阈值器件的工作电压大于2或3倍的热电压。该热电压的具体取值,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
需要说明的是,连线寄生效应会形成IR压降,I为电流,R为电阻。导致器件工作电压波动,而亚阈值电路性能受器件工作电压波动影响明显。因此,将工作电压引入,作为约简中的一个参数,以提高约简的精准率。
需要说明的是,亚阈值器件为对信号流线网中驱动的器件栅电容充电和/或放电进行贡献的器件。
也就是说,亚阈值器件为对信号流线网中驱动的器件栅电容充电进行贡献的器件;亚阈值器件为对信号流线网中驱动的器件栅电容放电进行贡献的器件;亚阈值器件为对信号流线网中驱动的器件栅电容充电和放电进行贡献的器件。
具体的,参见图6,步骤S501的具体过程可以是:
S601、确定直流通路上各个亚阈值器件亚阈值导通时的等效电阻值。
S602、判断第一阻值与其对应的第二阻值之间的比值是否满足第二预设忽略条件。
其中,第一阻值包括至少一个连线寄生电阻的阻值,第二阻值包括与所述第一阻值对应的亚阈值器件亚阈值导通时的等效电阻值。
也就是说,可以将一个连线寄生电阻的阻值作为一个整体,第一阻值对应的一个亚阈值器件亚阈值导通时的等效电阻值作为一个整体,依据这两个整体的比值来判断是否满足第二预设忽略条件;也可以将多个连线寄生电阻的阻值作为一个整体,第一阻值对应的多个亚阈值器件亚阈值导通时的等效电阻值作为一个整体,依据这两个整体的比值来判断是否满足第二预设忽略条件;还可以是将各个连线寄生电阻的阻值作为一个整体,第一阻值对应的各个亚阈值器件亚阈值导通时的等效电阻值作为一个整体,依据这两个整体的比值来判断是否满足第二预设忽略条件。
将亚阈值电路的工作等效为RC充放电,若连线寄生电阻占比小,则对RC的积的影响很小,如ΔRC/RC=ΔR/R;进而,可以将寄生电阻占比小的忽略掉。
在实际应用中,步骤S602的具体过程可以有多种,下面分别进对三种情况进行说明,如下:
(1)判断第一阻值与其所对应第二阻值之间的比值,是否小于第四设定值。
其中,第一阻值包括任一个连线寄生电阻的阻值;第二阻值包括第一阻值对应的一个亚阈值器件亚阈值导通时的等效电阻值。
也就是说,任意一个连线寄生电阻作为一个整体,该连线寄生电阻对应一个的亚阈值器件亚阈值导通时的等效电阻值作为一个整体,若这两个整体这之间的比值小于第四设定值,则判定第一阻值与第二阻值之间的比值满足第二预设忽略条件,否则,判定第一阻值与第二阻值之间的比值不满足第二预设忽略条件。
该第四设定值的取值,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
(2)判断第一阻值与其所对应的第二阻值之间的比值,是否小于第五设定值。
其中,第一阻值包括M个连线寄生电阻的阻值之和;第二阻值包括第一阻值对应的M个亚阈值器件亚阈值导通时的等效电阻值;M为大于1且小于m的整数,m为连线寄生电阻的总数。
也就是说,M个连线寄生电阻之和作为一个整体,M个连线寄生电阻对应M个的亚阈值器件亚阈值导通时的等效电阻值的总值作为一个整体,若这两个整体这之间的比值小于第五设定值,则判定第一阻值与第二阻值之间的比值满足第二预设忽略条件,否则,判定第一阻值与第二阻值之间的比值不满足第二预设忽略条件。
该第五设定值的取值,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
(3)判断第一阻值与其所对应的第二阻值之间的比值,是否小于第六设定值。
其中,第一阻值包括各个连线寄生电阻的阻值之和;第二阻值包括第一阻值对应的各个亚阈值器件亚阈值导通时的等效电阻值。
也就是说,m个连线寄生电阻之和作为一个整体,m个连线寄生电阻对应m个的亚阈值器件亚阈值导通时的等效电阻值的总值作为一个整体,若这两个整体这之间的比值小于第六设定值,则判定第一阻值与第二阻值之间的比值满足第二预设忽略条件,否则,判定第一阻值与第二阻值之间的比值不满足第二预设忽略条件。
该第六设定值的取值,此处不做具体限定,视实际情况而定即可,均在本申请的保护范围内。
上述三种情况实质是一种情况,但在实际实现过程中会分为三种情况处理,这与寄生参数网表的具体内容相关,此处不再一一赘述,均在本身申请的保护范围内。
上述第四设定值、第五设定值、第六设定值分别根据所要求的仿真误差确定。在仿真误差大的情况下,上述第四设定值、第五设定值、第六设定值的取值较大,在仿真误差小的情况下,上述第四设定值、第五设定值、第六设定值较小。
若第一阻值与其对应的第二阻值之间的比值是否满足第二预设忽略条件,则执行在步骤S603。
S603、在亚阈值电路网表中删去第一阻值所对应的连线寄生电阻。
具体的,结合上述步骤S301所列举的三种情况,对步骤S302说明,如下:
(1)任意一个连线寄生电阻作为一个整体,该连线寄生电阻对应一个的亚阈值器件亚阈值导通时的等效电阻值作为一个整体,若这两个整体这之间的比值小于第四设定值,则在亚阈值电路网表中删去该连线寄生电阻。
(2)M个连线寄生电阻作为一个整体,该连线寄生电阻对应M个的亚阈值器件亚阈值导通时的等效电阻值作为一个整体,若这两个整体这之间的比值小于第五设定值,则在亚阈值电路网表中删去这M个连线寄生电阻。
(3)各个连线寄生电阻作为一个整体,该连线寄生电阻对应各个的亚阈值器件亚阈值导通时的等效电阻值作为一个整体,若这两个整体这之间的比值小于第六设定值,则在亚阈值电路网表中删去各个连线寄生电阻。
在本实施例中,通过连线寄生电阻,对连线寄生效应进一步进行约简,提高亚阈值电路约简的准确度,提高亚阈值电路的仿真速度和精度。
本申请另一实施例还提供了一种亚阈值电路后仿真加速装置。
该亚阈值电路后仿真加速装置,包括:
读取单元,用于读入包含连线寄生效应的亚阈值电路网表。
其中,亚阈值电路网表中的仿真激励包括工作电压。
确定单元,用于对仿真激励中的信号流进行分析,确定信号流线网。
约简单元,用于对信号流线网的连线寄生效应进行约简;其中,连线寄生效应与工作电压相关。
仿真单元,用于对约简后的亚阈值电路网表对应的电路,进行仿真。
各个单元的工作过程和原理,详情参见上述实施例,如图1-图6所示实施例,此处不再一一赘述,均在本申请的保护范围内。
在本实施例中,读取单元通过读入包含连线寄生效应的亚阈值电路网表;其中,亚阈值电路网表中的仿真激励包括工作电压;确定单元对仿真激励中的信号流进行分析,确定信号流线网;约简单元对信号流线网的连线寄生效应进行约简;其中,连线寄生效应与工作电压相关;仿真单元对约简后的亚阈值电路网表对应的电路进行电路仿真,从而实现对亚阈值电路的后仿真;也就是说,工作电压作为连线寄生效应的计算因素,因此在对连寄生效应进行约简时,将可以约简的连线寄生效应均精准约简,减小亚阈值电路的矩阵规模,提高亚阈值电路后仿真速度和精度。
本说明书中的各个实施例中记载的特征可以相互替换或者组合,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于系统或系统实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种亚阈值电路后仿真加速方法,其特征在于,包括:
读入包含连线寄生效应的亚阈值电路网表;其中,所述亚阈值电路网表中的仿真激励包括工作电压;
对所述仿真激励中的信号流进行分析,确定信号流线网;
对所述信号流线网的连线寄生效应进行约简;其中,所述连线寄生效应与所述工作电压相关;
对约简后的亚阈值电路网表对应的电路,进行电路仿真。
2.根据权利要求1所述的亚阈值电路后仿真加速方法,其特征在于,所述连线寄生效应包括:连线寄生电容;对所述信号流线网的连线寄生效应进行约简,包括:
根据所述工作电压,确定所述信号流线网所驱动的第一器件的栅极寄生电容的总值;
依据所述信号流线网所驱动的第一器件的栅极寄生电容的总值,对所述信号流线网的连线寄生电容进行约简。
3.根据权利要求2所述的亚阈值电路后仿真加速方法,其特征在于,所述依据所述信号流线网所驱动的第一器件的栅极寄生电容的总值,对所述信号流线网的连线寄生电容进行约简,包括:
判断第一容值与第二容值之间的比值是否满足第一预设忽略条件;其中,所述第一容值包括至少一个所述连线寄生电容的容值,所述第二容值为所述信号流线网所驱动的第一器件的栅极寄生电容的总值;
若是,则在所述亚阈值电路网表中删去所述第一容值所对应的所述连线寄生电容。
4.根据权利要求3所述的亚阈值电路后仿真加速方法,其特征在于,所述判断第一容值与第二容值之间的比值是否满足第一预设忽略条件,包括:
判断所述第一容值与所述第二容值之间的比值是否小于第一设定值;其中,所述第一容值为任一个所述连线寄生电容的容值;或者,
判断所述第一容值与所述第二容值之间的比值小于第二设定值;其中,所述第二容值为N个所述连线寄生电容的容值之和;N为大于1且小于n的整数,n为连线寄生电容的总数;又或者,
判断所述第一容值与所述第二容值之间的比值小于第三设定值;其中,所述第一容值为各个所述连线寄生电容的容值之和。
5.根据权利要求3所述的亚阈值电路后仿真加速方法,其特征在于,在根据所述工作电压,计算所述信号流线网所驱动的各个第一器件的栅极寄生电容的总值之前,还包括:
对所述亚阈值电路所在芯片进行温度分析,得到所述芯片的温度分布;其中,所述芯片的温度分布为所述芯片上各个位置的温度;
依据所述温度分布,以及,各个所述第一器件设置于所述芯片中的位置,得到各个所述第一器件处于所述芯片中的位置对应的温度,并将各个所述第一器件处于所述芯片中的位置对应的温度,分别作为各个所述第一器件的工作温度。
6.根据权利要求5所述的亚阈值电路后仿真加速方法,其特征在于,根据所述工作电压,计算所述信号流线网所驱动的各个第一器件的栅极寄生电容的总值,包括:
根据各个所述第一器件的工作温度和所述工作电压,确定所述信号流线网所驱动的各个第一器件的栅极寄生电容总值。
7.根据权利要求2-6任一项所述的亚阈值电路后仿真加速方法,其特征在于,对所述信号流线网的连线寄生效应进行约简,还包括:
根据所述亚阈值电路中,直流通路的各个亚阈值器件亚阈值导通时的等效电阻值,对所述信号流线网的连线寄生电阻进行约简化。
8.根据权利要求7所述的亚阈值电路后仿真加速方法,其特征在于,根据所述亚阈值电路中,直流通路的各个亚阈值器件亚阈值导通时的等效电阻值,对所述信号流线网的连线寄生电阻进行约简化,包括:
确定所述直流通路上各个亚阈值器件亚阈值导通时的等效电阻值;
判断第一阻值与其对应的第二阻值之间的比值是否满足第二预设忽略条件;其中,所述第一阻值包括至少一个所述连线寄生电阻的阻值,所述第二阻值包括所述第一阻值对应的所述亚阈值器件亚阈值导通时的等效电阻值;
若是,则在所述亚阈值电路网表中删去所述第一阻值所对应的所述连线寄生电阻。
9.根据权利要求8所述的亚阈值电路后仿真加速方法,其特征在于,判断第一阻值与其对应的第二阻值之间的比值是否满足第二预设忽略条件,包括:
判断所述第一阻值与其所对应所述第二阻值之间的比值,是否小于第四设定值;其中,所述第一阻值包括任一个所述连线寄生电阻的阻值;所述第二阻值包括所述第一阻值对应的一个所述亚阈值器件亚阈值导通时的等效电阻值;或者,
判断所述第一阻值与其所对应的所述第二阻值之间的比值,是否小于第五设定值;其中,所述第一阻值包括M个所述连线寄生电阻的阻值之和;所述第二阻值包括所述第一阻值对应的M个所述亚阈值器件亚阈值导通时的等效电阻值;M为大于1且小于m的整数,m为连线寄生电阻的总数;又或者,
判断所述第一阻值与其所对应的所述第二阻值之间的比值,是否小于第六设定值;其中,所述第一阻值包括各个所述连线寄生电阻的阻值之和;所述第二阻值包括所述第一阻值对应的各个所述亚阈值器件亚阈值导通时的等效电阻值。
10.一种亚阈值电路后仿真加速装置,其特征在于,包括:
读取单元,用于读入包含连线寄生效应的亚阈值电路网表;其中,所述亚阈值电路网表中的仿真激励包括工作电压;
确定单元,用于对所述仿真激励中的信号流进行分析,确定信号流线网;
约简单元,用于对所述信号流线网的连线寄生效应进行约简;其中,所述连线寄生效应与所述工作电压相关;
仿真单元,用于对约简后的亚阈值电路网表对应的电路,进行仿真。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111263672.8A CN113807036A (zh) | 2021-10-28 | 2021-10-28 | 一种亚阈值电路后仿真加速方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111263672.8A CN113807036A (zh) | 2021-10-28 | 2021-10-28 | 一种亚阈值电路后仿真加速方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113807036A true CN113807036A (zh) | 2021-12-17 |
Family
ID=78938273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111263672.8A Pending CN113807036A (zh) | 2021-10-28 | 2021-10-28 | 一种亚阈值电路后仿真加速方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113807036A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108092660A (zh) * | 2017-12-29 | 2018-05-29 | 中国科学院微电子研究所 | 一种亚阈值电路的优化方法及系统 |
CN108809292A (zh) * | 2017-05-02 | 2018-11-13 | 中国科学院微电子研究所 | 一种亚阈值电路的优化方法及系统 |
CN110346703A (zh) * | 2019-07-01 | 2019-10-18 | 浙江大学 | 一种消除超快速半导体元器件测试中寄生电容影响的方法 |
-
2021
- 2021-10-28 CN CN202111263672.8A patent/CN113807036A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108809292A (zh) * | 2017-05-02 | 2018-11-13 | 中国科学院微电子研究所 | 一种亚阈值电路的优化方法及系统 |
CN108092660A (zh) * | 2017-12-29 | 2018-05-29 | 中国科学院微电子研究所 | 一种亚阈值电路的优化方法及系统 |
CN110346703A (zh) * | 2019-07-01 | 2019-10-18 | 浙江大学 | 一种消除超快速半导体元器件测试中寄生电容影响的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3869209A1 (en) | Insulation resistance measuring device and method | |
US7089512B2 (en) | Method for optimal use of direct fit and interpolated models in schematic custom design of electrical circuits | |
JP2010218252A (ja) | 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法 | |
CN103282904A (zh) | 等效电路模型,程序以及存储介质 | |
CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
US9507906B2 (en) | Metal interconnect modeling | |
WO2006131146A1 (en) | Mixed-domain analog/rf simulation | |
CN103810316B (zh) | 降低寄生失配的方法 | |
US10846451B1 (en) | Methods of modelling irregular shaped transistor devices in circuit simulation | |
CN111771129B (zh) | 一种用于测量电流的装置、方法及设备 | |
KR20010082562A (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
US20170293709A1 (en) | Integrated circuit performance modeling that includes substrate-generated signal distortions | |
CN110442904A (zh) | 一种fpga的功耗模型校准装置和校准方法 | |
CN113807036A (zh) | 一种亚阈值电路后仿真加速方法和装置 | |
Kashyap et al. | A nonlinear cell macromodel for digital applications | |
CN109696614B (zh) | 电路测试优化方法及装置 | |
US20220012398A1 (en) | Information processing apparatus, program, and simulation method | |
CN116882356B (zh) | 一种版图布局中高压电平转换影响低压信号的预测方法 | |
JP4923329B2 (ja) | 半導体シミュレーション方法および半導体シミュレーション装置 | |
JP4119140B2 (ja) | 基板モデル作成装置及び方法、並びに基板ノイズ解析装置及び方法 | |
CN107562266A (zh) | 电容屏校准方法、装置及终端设备 | |
Jacqmaer et al. | Accurately modelling of parasitics in power electronics circuits using an easy RLC-extraction method | |
CN114186528B (zh) | 一种大规模阵列电路的IRDrop模拟方法 | |
US20200334006A1 (en) | Digital emulation of an analog device with tolerance modeling | |
EP4328790A1 (en) | Method and apparatus for simulating an electrical circuit, digital real-time simulator, computer program and computer-readable medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |