CN110135098B - 一种亚阈值电路设计的优化方法及装置 - Google Patents

Abstract

本发明提供一种亚阈值电路设计的优化方法及装置，预先设置有不同阈值电压下的逻辑单元的查询数据，查询数据包括器件参数‑延时数据，在对待优化亚阈值电路进行延时分析之后，对于出现的延时不匹配的待优化路径，通过对路径内逻辑单元的器件参数的调整，进行延时优化，优化时通过预先设置的查询数据来确定调整的器件参数，同时，待优化延时电路中各逻辑单元采用不同阈值电压下器件参数进行变化，最终，以最小功耗时待优化延时电路中各逻辑单元对应的单元器件参数作为优化结果。这样，在延时优化的同时降低功耗。

Description

一种亚阈值电路设计的优化方法及装置

技术领域

本发明涉及集成电路自动化设计领域，特别涉及一种亚阈值电路设计的优化方法及装置。

背景技术

亚阈值电路是指工作电压低于晶体管器件阈值电压的电路，由于电路工作在亚阈值区域，可以大幅降低电路的动态功耗和静态功耗。

在亚阈值数字电路(下文简称亚阈值电路)的设计过程中，延时优化是其中的一个重点和难点。目前，在亚阈值电路的延时优化时，主要是采用根据延时信号大小调整栅宽/栅长比的方法，对延时信号较大而需要减小延时的路径上的器件增大栅宽/栅长比例，而对延时信号较小而需要增加延时的路径上的器件减小栅宽/栅长比例，然而，增大栅宽/栅长比例降低延时的同时，却会增加器件单元的面积以及功耗。

发明内容

有鉴于此，本发明的目的在于提供一种亚阈值电路设计的优化方法及装置，在延时优化的同时降低功耗。

为实现上述目的，本发明有如下技术方案：

一种亚阈值电路设计的优化方法，预先获得不同阈值电压下逻辑单元的查询数据，所述查询数据包括器件参数-延时数据，所述器件参数-延时数据为变化的器件参数与相应的延时的映射数据，所述逻辑单元包括一个或多个电路单元；所述优化方法包括：

对待优化亚阈值电路进行延时分析，以获得延时不匹配的待优化路径，所述待优化亚阈值电路由逻辑单元组成；

通过对所述待优化路径内逻辑单元的器件参数的调整，进行所述待优化路径的延时优化，调整的器件参数根据所述查询数据确定，且所述待优化路径中各逻辑单元采用不同阈值电压下器件参数进行变化，以最小功耗时所述待优化路径中各逻辑单元对应的阈值电压及器件参数作为优化结果。

可选地，所述逻辑单元包括多个电路单元，所述查询参数包括由器件参数-延时数据获得的逻辑单元的相对系数集合，所述相对系数数据为一器件参数下，逻辑单元内各电路单元相对于一参考电路单元的延时的系数；则，

所述进行所述待优化路径的延时优化，包括：

获得所述待优化延时路径中各逻辑单元的目标延时系数，所述目标延时系数为在目标延时下，各电路单元相对于所述参考电路单元的延时的系数；

根据所述目标延时系数，从所述相对系数集合中选择一相对系数对应的器件参数作为延时优化的初始器件参数，并进行所述待优化路径的延时优化。

可选地，根据所述查询数据确定调整的器件参数，包括：

通过所述器件参数-延时数据，为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，将各逻辑单元具有功耗最小时对应的器件参数以及阈值电压作为该待优化路径的优化结果。

可选地，所述查询数据还包括最大器件参数-延时数据、最小器件参数-延时数据以及平均器件参数-延时数据，则，

为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，包括：

根据所述查询数据，获得待优化路径中各逻辑单元的最大器件参数、最小器件参数以及平均器件参数；

根据最大器件参数、最小器件参数以及平均器件参数，为各逻辑单元确定调整的器件参数。

可选地，所述查询数据还包括不同阈值电压下器件参数-功耗数据，最小功耗时所述待优化路径中各逻辑单元对应的器件参数及阈值电压的确定方法包括：

获得满足目标延时、待优化路径中各逻辑单元在不同器件阈值电压下不同器件参数对应的功耗；

获得不同器件阈值电压及器件参数下组合后的待优化路径的总功耗，以总功耗最小时的各逻辑单元对应的器件参数及阈值电压作为优化结果。

可选地，所述器件参数-延时数据包括栅长-延时数据和/或栅宽-延时数据，则，所述调整的器件参数包括栅长和/或栅宽；所述器件参数-延时数据包括栅长及栅宽-延时数据，则，所述调整的器件参数包括栅长和栅宽。

一种亚阈值电路设计的优化装置，包括：

不同阈值电压下逻辑单元的查询数据，所述查询数据包括器件参数-延时数据，所述器件参数-延时数据为变化的器件参数与相应的延时的映射数据，所述逻辑单元包括一个或多个电路单元；

延时分析单元，用于对待优化亚阈值电路进行延时分析，以获得延时不匹配的待优化路径，所述待优化亚阈值电路由逻辑单元组成；

优化单元，用于通过对所述待优化路径内逻辑单元的器件参数的调整，进行所述待优化延时路径的延时优化，调整的器件参数根据所述查询数据确定，且所述待优化路径中各逻辑单元采用不同阈值电压下器件参数进行变化，以最小功耗时所述待优化路径中各逻辑单元对应的阈值电压及器件参数作为优化结果。

可选地，所述逻辑单元包括多个电路单元，所述查询参数包括由器件参数-延时数据获得的逻辑单元的相对系数集合，所述相对系数数据为一器件参数下，逻辑单元内各电路单元相对于一参考电路单元的延时的系数；则，

所述优化单元中，所述进行所述待优化路径的延时优化，包括：

获得所述待优化路径中各逻辑单元的目标延时系数，所述目标延时系数为在目标延时下，各电路单元相对于所述参考电路单元的延时的系数；

根据所述目标延时系数，从所述相对系数集合中选择一相对系数对应的器件参数作为延时优化的初始器件参数，并进行所述待优化路径的延时优化。

可选地，所述优化单元中，根据所述查询数据确定调整的器件参数，包括：

通过所述器件参数-延时数据，为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，将各逻辑单元具有功耗最小时对应的器件参数以及阈值电压作为该待优化路径的优化结果。

可选地，所述查询数据还包括不同阈值电压下器件参数-功耗数据，在所述优化单元中，最小功耗时所述待优化路径中各逻辑单元对应的器件参数及阈值电压的确定方法包括：

获得满足目标延时、待优化路径中各逻辑单元在不同器件阈值电压下不同器件参数对应的功耗；

获得不同器件阈值电压及器件参数下组合后的待优化路径的总功耗，以总功耗最小时的各逻辑单元对应的器件参数及阈值电压作为优化结果。

本发明实施例提供的亚阈值电路设计的优化方法及装置，预先设置有不同阈值电压下的逻辑单元的查询数据，查询数据包括器件参数-延时数据，在对待优化亚阈值电路进行延时分析之后，对于出现的延时不匹配的待优化路径，通过对路径内逻辑单元的器件参数的调整，进行延时优化，优化时通过预先设置的查询数据来确定调整的器件参数，同时，待优化延时电路中各逻辑单元采用不同阈值电压下器件参数进行变化，最终，以最小功耗时待优化延时电路中各逻辑单元对应的单元器件参数作为优化结果。这样，使得延时满足时序要求，同时降低由于延时不匹配而导致的功耗浪费。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明实施例的亚阈值电路设计的优化方法的流程示意图；

图2示出了根据本发明实施例的亚阈值电路设计的优化装置的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

正如背景技术中的描述，在亚阈值数字电路(下文简称亚阈值电路)的设计过程中，延时优化是其中的一个重点和难点。为此，本申请提供了一种亚阈值电路设计的优化方法，预先设置有不同阈值电压下的逻辑单元的查询数据，查询数据包括器件参数-延时数据，在对待优化亚阈值电路进行延时分析之后，对于出现的延时不匹配的待优化路径，通过对路径内逻辑单元的器件参数的调整，进行延时优化，优化时通过预先设置的查询数据来确定调整的器件参数，同时，待优化延时电路中各逻辑单元采用不同阈值电压下器件参数进行变化，最终，以最小功耗时待优化延时电路中各逻辑单元对应的单元器件参数作为优化结果。这样，在延时优化的同时降低功耗。

为了更好地理解本申请的技术方案和技术效果，以下将结合流程图对具体的实施例进行详细的描述。

在本申请的实施例中，在进行优化之前，在步骤S01，需要预先获得不同阈值电压下逻辑单元的查询数据，所述查询数据包括器件参数-延时数据，所述器件参数-延时数据为变化的器件参数与相应的延时的映射数据，所述逻辑单元包括一个或多个电路单元。

其中，亚阈值电路，是指工作电压在晶体管器件的阈值附近或以下的电路，由于在数字电路中，电路功耗与电压的平方成正比，所以亚阈值电路可以有效地降低电路的功耗。在电子设计自动化中，该亚阈值电路是由逻辑单元组成的亚阈值逻辑门网表电路，本申请中的逻辑单元可以包括一个或多个电路单元，该电路单元可以为标准单元库中的标准单元。

在本申请实施例中，查询数据为不同阈值电压下逻辑单元的器件参数与延时数据的映射数据，也就是说，每个阈值电压对应一组变化的器件参数与相应的延时数据。在一个示例中，若待优化的亚阈值电路中包含3种阈值电压，例如0.3V、0.4V和0.5V，那么，该查询数据则包括0.3V阈值电压下的一组变化的器件参数与相应的延时数据、0.4V阈值电压下的一组变化的器件参数与相应的延时数据以及0.5V阈值电压下的一组变化的器件参数与相应的延时数据。此外，查询数据还可以包括最大器件参数-延时数据、最小器件参数-延时数据以及平均器件参数-延时数据。

在本申请实施例中，器件参数可以为引起延时变化的参数，例如栅长、栅宽等，具体的，器件参数-延时数据可以包括栅长-延时数据和/或栅宽-延时数据，也可以为栅长及栅宽-延时数据，其中，栅长-延时数据为逻辑单元中变化的栅长与相应的延时的映射数据，栅宽-延时数据为逻辑单元中变化的栅宽与相应的延时的映射数据，栅长及栅宽-延时数据为逻辑单元中变化的栅宽及栅长与相应的延时的映射数据。

在具体的应用中，可以通过电路仿真或者统计时序分析的方法为各逻辑单元获取不同阈值电压下的查询数据，查询数据至少包括了器件参数-延时数据，更进一步地，还可以获得不同阈值电压下器件参数-功耗数据、功耗-延时数据等。在一个具体的应用中，获得了不同阈值电压下，逻辑单元随栅长变化的延时数据即栅长-延时数据，逻辑单元随栅长变化的功耗数据即栅长-功耗数据，逻辑单元随栅长变化的功耗延时乘积数据即栅长-延时*功耗数据，以及逻辑单元的最小栅长-延时数据即逻辑单元最小栅长对应的延时数据，逻辑单元的最大栅长-延时数据即逻辑单元最大栅长及对应的延时数据，逻辑单元的平均栅长-延时数据即逻辑单元平均栅长及对应的延时数据。

此外，还可以进一步获得不同阈值电压下，逻辑单元随栅宽变化的延时数据即栅宽-延时数据，逻辑单元随栅宽变化的功耗数据即栅宽-功耗数据，逻辑单元随栅宽变化的功耗延时乘积数据即栅宽-延时*功耗数据，以及逻辑单元的最小栅宽-延时数据即逻辑单元最小栅宽对应的延时数据，逻辑单元的最大栅宽-延时数据即逻辑单元最大栅宽及对应的延时数据，逻辑单元的平均栅宽-延时数据即逻辑单元平均栅宽及对应的延时数据。

还可以进一步获得不同阈值电压下，逻辑单元随栅长及栅宽变化的延时数据即栅长及栅宽-延时数据，逻辑单元随栅长及栅宽变化的功耗数据即栅长及栅宽-功耗数据，逻辑单元随栅长及栅宽变化的功耗延时乘积数据即栅长及栅宽-延时*功耗数据，以及逻辑单元的最小栅长及栅宽-延时数据即逻辑单元最小栅长及栅宽对应的延时数据，逻辑单元的最大栅长及栅宽-延时数据即逻辑单元最大栅长及栅宽及对应的延时数据，逻辑单元的平均栅长及栅宽-延时数据即逻辑单元平均栅长及栅宽及对应的延时数据。。

此外，当逻辑单元包括多个电路单元时，还可以进一步预先获得相对系数的查询参数，即不同阈值电压下由器件参数-延时数据获得的逻辑单元的相对系数集合，相对系数数据为一器件参数下，逻辑单元内各电路单元相对于一参考电路单元的延时的系数。

参考图1所示，基于上述预先获得查询数据，可以进行如下的优化步骤：

在步骤S10，对待优化亚阈值电路进行延时分析，以获得延时不匹配的待优化路径，所述待优化亚阈值电路由逻辑单元组成。

该进行延时分析的待优化亚阈值电路是由逻辑单元组成的，这些逻辑单元都已预先获得了查询数据。在延时分析时，可以先对待优化亚阈值电路进行电路模块的划分，划分为多个电路模块后，分别对每个电路模块进行延时分析，在具体进行划分时，可以将触发器、前端组合逻辑电路以及前端触发器作为一个电路模块，其中，前端组合逻辑电路即触发器数据输入端之前的组合逻辑电路，前端触发器即前端组合逻辑电路输入端与触发器数据输出端相连接的触发器。

本申请中的延时不匹配可以包括两种情况，一是指延时不满足时序要求，即功能不正确；二是时序过于宽松/时序裕度大于规定值，即电路速度性能高于规定要求，这样会造成不必要的功耗浪费。

在延时分析之后，可以获得延时不匹配的待优化路径，该延时不匹配的待优化路径可以包括时序宽裕的路径和时序紧张的路径，在优化时这些路径需要进一步减小或增加延时，从而获得匹配的延时。

具体的，可以通过时序仿真或电路仿真的方法获取各信号路径的延时，检查出不匹配的待优化路径。

而后，通过判断一组延时不匹配的待优化路径中，是否满足以下不等式：

t_{Prev_FF-Pdelay,max}+t_{CML-Pdelay,max}+t_{Sink-Pdelay,max}+t_FF-setup,max<α₁.T_clock

t_{Prev_FF-Pdelay,min}+t_{CML-Pdelay,min}>β₁.t_FF-hold,max

若不满足该不等式，则为时序宽裕的路径。

其中，t_{Prev_FF-Pdelay,max}和t_{Prev_FF-Pdelay,min}分别为前级触发器输出延时时间的最大值和最小值；

t_{CML-Pdelay,max}和t_{CML-Pdelay,min}分别为对应信号路径上组合逻辑电路的输入信号到达信号汇聚单元输入端的时间最大值和最小值；

t_{Sink-Pdelay,max}和t_{Sink-Pdelay,min}分别为信号汇聚单元输入信号到达触发器输入端的时间最大值和最小值；

t_FF-setup,max为触发器的数据输入最大建立时间；

T_clock为时序电路工作的时钟信号周期，即时钟信号频率的倒数值；

t_FF-hold,max为触发器的数据输入最大保持时间；

α₁是介于(0，1)之间的常数，根据时钟信号的占空比决定，取小于占空比的某一数值，一般取值0.8左右；β₁是介于(1，+∞)之间的常数，一般取值1.2左右。

若不满足下述不等式，则为时序紧张的路径：

t_{Prev_FF-Pdelay,max}+t_{CML-Pdelay,max}+t_FF-setup,max<α₂.T_clock

t_{Prev_FF-Pdelay,min}+t_{CML-Pdelay,min}>β₂.t_FF-hold,max

α₂是介于(0，1)之间的常数，一般取值0.8左右；β₂是介于(1，+∞)之间的常数，一般取值1.2左右。对同一前级触发器、前端组合逻辑电路和本级触发器组成的电路，α₁≤α₂,β₁≥β₂。

在步骤S11，通过对所述待优化路径内逻辑单元的器件参数的调整，进行所述待优化路径的延时优化，调整的器件参数根据所述查询数据确定，且所述待优化延时路径中各逻辑单元采用不同阈值电压下器件参数进行变化，以最小功耗时所述待优化路径中各逻辑单元对应的阈值电压及器件参数作为优化结果。

在进行延时优化时，需要对逻辑单元内的器件参数进行调整，通过器件参数的调整，使得需要延时优化的路径的延时达到目标延时，本申请中，在达到目标延时的同时，通过对待优化延时电路中各逻辑单元采用不同阈值电压下器件参数进行变化，并将最小功耗时对应的器件参数作为优化结果，这样，达到目标延时的同时保证了路径具有最小功耗。该最小功耗可以通过预先获得的器件参数-功耗数据来获得，具体的，首先，从器件参数-功耗数据中，获得满足目标延时、待优化路径中各逻辑单元在不同器件阈值电压下不同器件参数对应的功耗；获得不同器件阈值电压及器件参数下组合后的待优化路径的总功耗，以总功耗最小时的各逻辑单元对应的器件参数及阈值电压作为优化结果。

在本申请优选的实施例中，还预先获得了相对系数的查询参数，在进行待优化路径的延时优化时，具体的，可以包括：

获得所述待优化路径中各逻辑单元的目标延时系数，所述目标延时系数为在目标延时下，各电路单元相对于所述参考电路单元的延时的系数；

根据所述目标延时系数，从所述相对系数集合中选择一相对系数对应的器件参数作为延时优化的初始器件参数，并进行所述待优化路径的延时优化。

在该优选的实施例中，获得了待优化路径中各逻辑单元的目标延时系数，将逻辑单元内的各电路单元相对于参考电路单元的目标延时系数，这样，由于预先获得了相对系数的查询数据，通过该目标延时系数可以从相对系数的查询数据中选择一个相对系数，该选择的相对系数可以是与目标延时系数最接近的数据，并该最接近的相对系数对应的器件参数作为延时优化的初始器件参数，也就是优化过程中器件参数的初始设定值。这样，可以加快优化过程，更快的获得满足目标延时的合适阈值电压下的器件参数。

在延时过程中，在一初始的器件参数设定之下，不断的调整器件参数，直到满足目标延时，本申请实施例中，调整的器件参数是根据查询数据确定的，具体的，可以通过具体的器件参数对应的延时数据，为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，将各逻辑单元具有功耗最小时对应的器件参数以及阈值电压作为该待优化路径的优化结果，也就是说，用具有功耗对消时对应的器件参数以及阈值电压的各逻辑单元将待优化路径中的各逻辑单元进行替换，以获得优化后的路径。

在参数调整时，可以仅调整栅长或者栅宽，也可以调整栅长后进一步调整栅宽，也可以同时调整栅长和栅宽，这样，在获取查询参数时，器件参数-延时数据可以包括栅长-延时数据和/或栅宽-延时数据，则，所述调整的器件参数包括栅长和/或栅宽；所述器件参数-延时数据可以包括栅长及栅宽-延时数据，则，所述调整的器件参数包括栅长和栅宽。

在优选的实施例中，预先获得的查询数据还包括最大器件参数-延时数据、最小器件参数-延时数据以及平均器件参数-延时数据，那么，在为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数的步骤中，具体的，可以根据所述查询数据，获得待优化路径中各逻辑单元的最大器件参数、最小器件参数以及平均器件参数；而后，根据最大器件参数、最小器件参数以及平均器件参数，为各逻辑单元确定调整的器件参数。

具体应用时，通过最大器件参数、最小器件参数可以判断在对应的最小延时和最大延时，判断的待优化路径的延时是否在目标延时条件下，并记录功耗最小时的器件参数以及最小功耗值，并使用不同阈值电压器件组成的逻辑单元，记录对应的最小功耗值以及对应的器件参数，最后，选取最小功耗组合的逻辑单元作为最终的优化结果。

对于目标延时条件，以器件参数为栅长为例进行说明，可以通过以下方式来确定，具体的，对于时序紧张的路径，其尚需提高的延时空间分别定义如下：

t_{delay_improve_goal1}＝(t_{Prev_FF-Pdelay,max}+t_{CML-Pdelay,max}+t_FF-setup,max)–α₂.T_clock

t_{delay_improve_goal2}＝β₂.t_FF-hold,max-(t_{Prev_FF-Pdelay,min}+t_{Sink-Pdelay,min})

对于时序宽松的路径，其可收缩的延时空间分别定义如下：

t_{delay_remove_goal1}＝α₁.T_clock–(t_{Prev_FF-Pdelay,max}+t_{CML-Pdelay,max}+t_FF-setup,max)

t_{delay_remove_goal2＝}(t_{Prev_FF-Pdelay,min}+t_{Sink-Pdelay,min})–β₁.t_FF-hold,max

在具体应用中，可以并行计算同时确定若干待分析和和优化的电路模块的尚需提高的延时空间或可收缩的延时空间。

在触发器不调整或不可以调整时，仅以优化前端组合逻辑电路的延时性能，则，

-∑△t_{Cell-Pdelay,max,I}≥t_{delay_improve_goal1}

∑△t_Pdelay,min,i≥t_{delay_improve_goal2}

在考虑触发器进行调节，优化延时性能，则，

-∑△t_{Cell-Pdelay,max,i}-△t_FF-setup,max≥t_{delay_improve_goal1}

∑△t_{Cell-Pdelay,min,i}-△t_FF-hold,max+△t_{Prev_FF-Pdelay,min}≥t_{delay_improve_goal2}

其中，

△t_{Cell-Pdelay,max,i}＝t_{Cell-Pdelay,max,i,new}-t_{Cell-Pdelay,max,I,org}

△t_{Cell-Pdelay,min,i}＝t_{Cell-Pdelay,min,i,new}-t_{Cell-Pdelay,min,i,org}

△t_{Prev_FF-Pdelay,max}＝t_{Prev_FF-Pdelay,max,new}-t_{Prev_FF-Pdelay,max,org}

△t_{Prev_FF-Pdelay,min}＝t_{Prev_FF-Pdelay,min,new}-t_{Prev_FF-Pdelay,min,org}

△t_FF-setup,max＝t_{FF-setup,max,new}-t_{FF-setup,max,org}

△t_FF-hold,max＝t_{FF-hold,max,new}-t_{FF-hold,max,org}

其中，t_{Cell-Pdelay,max,i,new}是可提升延时性能的逻辑单元i调整栅长之后的最大延时时间；

t_{Cell-Pdelay,max,I,org}是可提升延时性能的逻辑单元i调整栅长之前(即原栅长)的最大延时时间；

t_{Cell-Pdelay,min,i,new}是可提升延时性能的逻辑单元i调整栅长之后的最小延时时间；

t_{Cell-Pdelay,min,i,org}是可提升延时性能的逻辑单元i调整栅长之前(即原栅长)的最小延时时间；

t_{Prev_FF-Pdelay,max,new}是可提升延时性能的前级触发器调整栅长之后的最大延时时间；

t_{Prev_FF-Pdelay,max,org}是可提升延时性能的前级触发器调整栅长之前(即原栅长)的最大延时时间；

t_{Prev_FF-Pdelay,min,new}是可提升延时性能的前级触发器调整栅长之后的最小延时时间；

t_{Prev_FF-Pdelay,min,org}是可提升延时性能的前级触发器调整栅长之前(即原栅长)的最小延时时间；

t_{FF-setup,max,new}是可提升延时性能的触发器调整栅长之后的输入数据最大建立时间；

t_{FF-setup,max,org}是可提升延时性能的触发器调整栅长之前(即原栅长)的输入数据最大建立时间；

t_{FF-hold,max,new}是可提升延时性能的触发器调整栅长之后的输入数据最大保持时间；

t_{FF-hold,max,org}是可提升延时性能的触发器调整栅长之前(即原栅长)的输入数据最大保持时间。

对不等式组

-∑△t_{Cell-Pdelay,max,i}≥t_{delay_improve_goal1}

∑△t_{Cell-Pdelay,min,I}≥t_{delay_improve_goal2}

或

-∑△t_{Cell-Pdelay,max,i}-△t_{Prev_FF-Pdelay,max}-△t_FF-setup,max≥t_{delay_improve_goal1}

∑△t_{Cell-Pdelay,min,i}-△t_FF-hold,max+△t_{Prev_FF-Pdelay,min}≥t_{delay_improve_goal2}

求解，得到

每一可调节逻辑单元的△t_{Cell-Pdelay,max,i}的最小值；

每一可调节逻辑单元的△t_{Cell-Pdelay,min,i}的最大值；

每一可调节触发器的△t_FF-setup,max的最大值

每一可调节触发器的△t_FF-hold,max的最大值

进一步根据下式

t_{Cell-Pdelay,max,i,new}＝t_{Cell-Pdelay,max,I,org}+△t_{Cell-Pdelay,max,i}

t_{Cell-Pdelay,min,i,new}＝t_{Cell-Pdelay,min,i,org}+△t_{Cell-Pdelay,min,i}

t_{FF-setup,max,new}＝t_{FF-setup,max,org}+△t_FF-setup,max

t_{FF-hold,max,new}＝t_{FF-hold,max,org}+△t_FF-hold,max

得到

t_{Cell-Pdelay,max,i,new}；t_{Cell-Pdelay,min,i,new}；

t_{FF-setup,max,new}；以及t_{FF-hold,max,new}。

至此，就可以得到目标延时条件。

此外，在进行栅长调整的优化中，若获得了满足延时以及功耗的多个不同栅长的逻辑单元，则选择具有更长栅长的逻辑单元作为优化结果，可以使得逻辑单元具有更高的鲁棒性。此时，满足延时可以为具有基本相同延时或者相近似的延时。

此外，在进行栅长调整的优化中，若获得了满足延时以及功耗的多组阈值电压的逻辑单元，则选择具有同一组阈值电压的逻辑单作为优化结果，可以使得逻辑单元具有更高的鲁棒性。

此外，在进行栅长调整的优化中，若获得了满足延时以及功耗的多个阈值电压的逻辑单元，则选择具有更低阈值电压的逻辑单作为优化结果，可以使得逻辑单元具有更高的鲁棒性。

此外，本申请还提供了实现上述优化方法的优化装置，参考图2所示，该亚阈值电路设计的优化装置，包括：

不同阈值电压下逻辑单元的查询数据100，所述查询数据包括器件参数-延时数据，所述器件参数-延时数据为变化的器件参数与相应的延时的映射数据，所述逻辑单元包括一个或多个电路单元；

延时分析单元110，用于对待优化亚阈值电路进行延时分析，以获得延时不匹配的待优化路径，所述待优化亚阈值电路由逻辑单元组成；

优化单元120，用于通过对所述路径内逻辑单元的器件参数的调整，进行所述待优化延时路径的延时优化，调整的器件参数根据所述查询数据确定，且所述待优化延时电路中各逻辑单元采用不同阈值电压下器件参数进行变化，以最小功耗时所述待优化延时电路中各逻辑单元对应的器件参数作为优化结果。

进一步地，所述逻辑单元包括多个电路单元，所述查询参数包括由器件参数-延时数据获得的逻辑单元的相对系数集合，所述相对系数数据为一器件参数下，逻辑单元内各电路单元相对于一参考电路单元的延时的系数；则，

所述优化单元120中，所述进行所述待优化延时路径的延时优化，包括：

获得所述待优化延时电路各逻辑单元的目标延时系数，所述目标延时系数为在目标延时下，各电路单元相对于所述参考电路单元的延时的系数；

根据所述目标延时系数，从所述相对系数集合中选择一相对系数对应的器件参数作为延时优化的初始器件参数，并进行所述待优化延时路径的延时优化。

进一步地，所述优化单元120中，根据所述查询数据确定调整的器件参数，包括：

通过所述器件参数-延时数据，为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，将各逻辑单元具有功耗最小时对应的器件参数以及阈值电压作为该待优化路径的优化结果。

进一步地，所述查询数据还包括最大器件参数-延时数据、最小器件参数-延时数据以及平均器件参数-延时数据，则，

所述优化单元120中，为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，包括：

根据所述查询数据，获得待优化路径中各逻辑单元的最大器件参数、最小器件参数以及平均器件参数；

根据最大器件参数、最小器件参数以及平均器件参数，为各逻辑单元确定调整的器件参数。

进一步地，所述器件参数-延时数据包括栅长-延时数据和/或栅宽-延时数据，则，所述调整的器件参数包括栅长和/或栅宽；所述器件参数-延时数据包括栅长及栅宽-延时数据，则，所述调整的器件参数包括栅长和栅宽。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种亚阈值电路设计的优化方法，其特征在于，预先获得不同阈值电压下逻辑单元的查询数据，所述查询数据包括器件参数-延时数据，所述器件参数-延时数据为变化的器件参数与相应的延时的映射数据，所述逻辑单元包括一个或多个电路单元；所述优化方法包括：

对待优化亚阈值电路进行延时分析，以获得延时不匹配的待优化路径，所述待优化亚阈值电路由逻辑单元组成；

通过对所述待优化路径内逻辑单元的器件参数的调整，进行所述待优化路径的延时优化，调整的器件参数根据所述查询数据确定，且所述待优化路径中各逻辑单元采用不同阈值电压下器件参数进行变化，以最小功耗时所述待优化路径中各逻辑单元对应的阈值电压及器件参数作为优化结果；

根据所述查询数据确定调整的器件参数，包括：

通过所述器件参数-延时数据，为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，将各逻辑单元具有功耗最小时对应的器件参数以及阈值电压作为该待优化路径的优化结果。

2.根据权利要求1所述的优化方法，其特征在于，所述逻辑单元包括多个电路单元，所述查询数据包括由器件参数-延时数据获得的逻辑单元的相对系数集合，所述相对系数为一器件参数下，逻辑单元内各电路单元相对于一参考电路单元的延时的系数；则，

所述进行所述待优化路径的延时优化，包括：

获得所述待优化路径中各逻辑单元的目标延时系数，所述目标延时系数为在目标延时下，各电路单元相对于所述参考电路单元的延时的系数；

根据所述目标延时系数，从所述相对系数集合中选择一相对系数对应的器件参数作为延时优化的初始器件参数，并进行所述待优化路径的延时优化。

3.根据权利要求1所述的优化方法，其特征在于，所述查询数据还包括最大器件参数-延时数据、最小器件参数-延时数据以及平均器件参数-延时数据，则，

为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，包括：

根据所述查询数据，获得待优化路径中各逻辑单元的最大器件参数、最小器件参数以及平均器件参数；

根据最大器件参数、最小器件参数以及平均器件参数，为各逻辑单元确定调整的器件参数。

4.根据权利要求1所述的优化方法，其特征在于，所述查询数据还包括不同阈值电压下器件参数-功耗数据，最小功耗时所述待优化路径中各逻辑单元对应的器件参数及阈值电压的确定方法包括：

获得满足目标延时、待优化路径中各逻辑单元在不同器件阈值电压下不同器件参数对应的功耗；

获得不同器件阈值电压及器件参数下组合后的待优化路径的总功耗，以总功耗最小时的各逻辑单元对应的器件参数及阈值电压作为优化结果。

5.根据权利要求1-4中任一项所述的优化方法，其特征在于，所述器件参数-延时数据包括栅长-延时数据和/或栅宽-延时数据，则，所述调整的器件参数包括栅长和/或栅宽；所述器件参数-延时数据包括栅长及栅宽-延时数据，则，所述调整的器件参数包括栅长和栅宽。

6.一种亚阈值电路设计的优化装置，其特征在于，包括：

不同阈值电压下逻辑单元的查询数据，所述查询数据包括器件参数-延时数据，所述器件参数-延时数据为变化的器件参数与相应的延时的映射数据，所述逻辑单元包括一个或多个电路单元；

延时分析单元，用于对待优化亚阈值电路进行延时分析，以获得延时不匹配的待优化路径，所述待优化亚阈值电路由逻辑单元组成；

优化单元，用于通过对所述待优化路径内逻辑单元的器件参数的调整，进行所述待优化路径的延时优化，调整的器件参数根据所述查询数据确定，且所述待优化路径中各逻辑单元采用不同阈值电压下器件参数进行变化，以最小功耗时所述待优化路径中各逻辑单元对应的阈值电压及器件参数作为优化结果；

所述优化单元中，根据所述查询数据确定调整的器件参数，包括：

通过所述器件参数-延时数据，为待优化路径中各逻辑单元确定满足目标延时条件的功耗最小时对应的器件参数，将各逻辑单元具有功耗最小时对应的器件参数以及阈值电压作为该待优化路径的优化结果。

7.根据权利要求6所述的优化装置，其特征在于，所述逻辑单元包括多个电路单元，所述查询数据包括由器件参数-延时数据获得的逻辑单元的相对系数集合，所述相对系数为一器件参数下，逻辑单元内各电路单元相对于一参考电路单元的延时的系数；则，

所述优化单元中，所述进行所述待优化路径的延时优化，包括：

获得所述待优化路径中各逻辑单元的目标延时系数，所述目标延时系数为在目标延时下，各电路单元相对于所述参考电路单元的延时的系数；

根据所述目标延时系数，从所述相对系数集合中选择一相对系数对应的器件参数作为延时优化的初始器件参数，并进行所述待优化路径的延时优化。

8.根据权利要求6所述的优化装置，其特征在于，所述查询数据还包括不同阈值电压下器件参数-功耗数据，在所述优化单元中，最小功耗时所述待优化路径中各逻辑单元对应的器件参数及阈值电压的确定方法包括：

获得满足目标延时、待优化路径中各逻辑单元在不同器件阈值电压下不同器件参数对应的功耗；

获得不同器件阈值电压及器件参数下组合后的待优化路径的总功耗，以总功耗最小时的各逻辑单元对应的器件参数及阈值电压作为优化结果。

Images