CN110442885B - 一种亚阈值组合逻辑电路的优化方法及装置 - Google Patents

Abstract

本发明实施例公开了一种亚阈值组合逻辑电路的优化方法及系统，在确定亚阈值组合逻辑电路的输入信号集合之后，从所述输入信号集合中选择输出不同的输入信号分别作为所述电路的输入转变组合，根据所述电路中器件栅极电压的变化，在所述电路中确定当所述电路的输入转变时，影响电路输入‑输出延时的器件，这样，在进行优化时，以所述影响电路输入‑输出延时的器件为约束条件，进行所述电路器件尺寸的优化，以使得所述输入转变下的延迟时间满足预设条件。该方法中，通过输入信号转变时，从电路中确定影响电路输入‑输出延时的器件，以这些器件作为约束条件，进行电路器件尺寸的优化，大大缩小了亚阈值组合逻辑电路的优化空间，加速优化过程。

Description

一种亚阈值组合逻辑电路的优化方法及装置

技术领域

本发明涉及集成电路设计领域，尤其涉及一种亚阈值组合逻辑电路的优化方法及装置。

背景技术

亚阈值电路是指工作电压低于晶体管器件阈值电压的数字逻辑电路，由于电路工作在亚阈值区域，可以大幅降低电路的动态功耗和静态功耗。

正是由于器件工作在亚阈值区，器件的电流和电压成指数关系，器件尺寸的变化会导致明显的电流变化和寄生电容变化，进而明显地改变电路的电学性能。这会增大亚阈值电路的器件尺寸优化的复杂性，尤其是在组合逻辑电路的集成电路设计中，电路的输入端较多且逻辑深度较高，器件优化速度缓慢，传统的随机优化算法和启发式优化算法无法直接应用于亚阈值组合逻辑电路的优化。

发明内容

本发明提供了一种亚阈值数字电路的优化方法及装置，缩小亚阈值组合逻辑电路的优化空间，加速优化速度。

根据本发明的一个方面，提供了一种亚阈值组合逻辑电路的优化方法，包括：

确定亚阈值组合逻辑电路的输入信号集合；

从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号转变组合，根据所述输入信号转变下所述电路中器件栅极电压的变化，在所述电路中确定当以所述输入信号组合中的输入进行所述电路的输入转变时，影响电路输入-输出延时的器件，所述输入信号组合包括第一输入信号和第二输入信号，所述输入转变为由所述第一输入信号转变为所述第二输入信号；

将优化范围限定为所述影响电路输入-输出延时的器件，进行所述电路的优化，以使得所述输入转变下的延迟时间满足预设条件。

可选地，所述从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号组合，包括：

依次获得所述输入信号集合中各输入信号对应的输出信号；

根据所述输出信号，分别将具有不同输出信号的两组输入信号作为一个输入信号组合或两个输入信号组合。

可选地，所述根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括：

以所述输入信号集合中的各输入信号作为所述电路的输入，通过器件的栅极电压，确定所述电路中器件处于导通状态的直流通路，所述直流通路包括电源至输出端的通路以及输出端至接地端的通路；

确定变化直流通路，所述变化直流通路为所述输入信号组合中所述第二输入信号的直流通路不同于所述第一输入信号的直流通路，以所述变化直流通路中的器件作为影响电路输入-输出延时的器件。

可选地，所述根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括：

以所述输入信号集合中的各输入信号作为所述电路的输入，通过电路仿真，分别获得所述电路中各节点的电压；

比较所述输入信号组合中所述第二输入信号和所述第一输入信号在相同节点处的电压，根据电压的变化趋势确定影响电路输入-输出延时的器件。

可选地，所述以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，包括：

分别以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化。

可选地，所述以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，包括：

对各输入转变下的所述影响电路输入-输出延时的器件的数量从低至高进行排序；

按照所述排序，依次以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化。

可选地，在所述按照所述排序，依次以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化的步骤中，在后次优化中，前次优化中确定的器件参数固定不变。

一种亚阈值组合逻辑电路的优化装置，包括：

输入信号集合确定单元，用于确定亚阈值组合逻辑电路的输入信号集合；

影响延时器件确定单元，用于从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号转变组合，根据所述输入信号转变下所述电路中器件栅极电压的变化，在所述电路中确定当以所述输入信号组合中的输入进行所述电路的输入转变时，影响电路输入-输出延时的器件，所述输入信号组合包括第一输入信号和第二输入信号，所述输入转变为由所述第一输入信号转变为所述第二输入信号；

优化单元，用于将优化范围限定为所述影响电路输入-输出延时的器件，进行所述电路的优化，以使得所述输入转变下的延迟时间满足预设条件。

可选地，所述影响延时器件确定单元中，所述根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括：

以所述输入信号集合中的各输入信号作为所述电路的输入，通过器件的栅极电压，确定所述电路中器件处于导通状态的直流通路，所述直流通路包括电源至输出端的通路以及输出端至接地端的通路；

确定变化直流通路，所述变化直流通路为所述输入信号组合中所述第二输入信号的直流通路不同于所述第一输入信号的直流通路，以所述变化直流通路中的器件作为影响电路输入-输出延时的器件。

可选地，所述影响延时器件确定单元中，所述根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括：

以所述输入信号集合中的各输入信号作为所述电路的输入，通过器件的栅极电压，确定所述电路中器件处于导通状态的直流通路，所述直流通路包括电源至输出端的通路以及输出端至接地端的通路；

确定变化直流通路，所述变化直流通路为所述输入信号组合中所述第二输入信号下的直流通路不同于所述第一输入信号下的直流通路，以所述变化直流通路中的器件作为影响电路输入-输出延时的器件。

本发明实施例提供的亚阈值组合逻辑电路的优化方法及系统，在确定亚阈值组合逻辑电路的输入信号集合之后，从所述输入信号集合中选择输出不同的输入信号分别作为所述电路的输入，根据所述电路中器件栅极电压的变化，在所述电路中确定当所述电路的输入转变时，影响电路输入-输出延时的器件，这样，在进行优化时，以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，以使得所述输入转变下的延迟时间满足预设条件。该方法中，通过输入信号转变时，从电路中确定影响电路输入-输出延时的器件，以这些器件作为约束条件，进行电路器件尺寸的优化，大大缩小了亚阈值组合逻辑电路的优化空间，加速优化过程。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为根据本发明实施例提供的亚阈值组合逻辑电路的优化方法流程示意图；

图2为根据本发明实施例组合逻辑电路的结构示意图；

图3为图2所示电路的测试电路的结构示意图；

图4为根据本发明实施例提供的亚阈值组合逻辑电路的优化装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

亚阈值电路是指工作电压低于晶体管器件阈值电压的数字逻辑电路，由于电路工作在亚阈值区域，可以大幅降低电路的动态功耗和静态功耗。正是由于器件工作在亚阈值区，器件的电流和电压成指数关系，器件尺寸的变化会导致明显的电流变化和寄生电容变化，进而明显地改变电路的电学性能。这会增大亚阈值电路的器件尺寸优化的复杂性，尤其是在组合逻辑电路的集成电路设计中，电路的输入端较多且逻辑深度较高，器件优化速度缓慢，传统的随机优化算法和启发式优化算法无法直接应用于亚阈值组合逻辑电路的优化。

为了进一步提高亚阈值组合逻辑电路的优化速度，本发明提出了一种亚阈值组合逻辑电路的优化方法，参考图1所示，包括：

在步骤S01，确定亚阈值组合逻辑电路的输入信号集合。

在本申请实施例中，输入信号是指亚阈值组合逻辑电路所有输入端的输入信号值的组合，输入信号集合为多个不同输入信号的集合，该输入信号集合可以为组合逻辑电路的所有或部分不同输入信号的集合。

在组合逻辑电路中，每一个输入都具有‘0’和‘1’两种可能的输入信号，那么，当组合逻辑电路的输入端的数量为k时，当输入信号集合为所有输入信号的组合时，输入信号集合中就具有2^k个不同的输入信号。而对于其中一个输入信号，该输入信号转变为其他输入信号的可能为2^k-1。

在步骤S02，从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号组合，根据所述电路中器件栅极电压的变化，在所述电路中确定当以所述输入信号组合中的输入进行所述电路的输入转变时，影响电路输入-输出延时的器件，所述输入信号组合包括第一输入信号和第二输入信号，所述输入转变为由所述第一输入信号转变为所述第二输入信号。

对于每一个组输入信号，都会对应一个输出信号，也就是说，以该输入信号作为组合逻辑电路的输入时，组合逻辑电路对应一个相应的输出。在本申请实施例中，选择具有不同输出信号的输入信号作为一个输入信号组合或两个输入信号组合，举例说明，若一组合电路的逻辑输入端为I1、I2、I3、I4，输出端为O，在输入端信号分别为1010时输出为1，在输入端信号分别为1011时输出为0，则可以得出输入信号组合1010→1011和输入信号组合1011→1010,分别对应输出跳变1→0和0→1两组跳变，即由此可以确定出两个输入信号组合。

为了便于描述，将输入信号组合中的信号分别记做第一输入信号和第二输入信号，组合逻辑电路的初始输入信号为第一输入信号，对应的电路输出为第一输出信号，并由第一输入信号转变为第二输入信号，第二输入信号为转变后的输入信号，对应的电路输出为第二输出信号，第一输出和第二输出信号为不同的信号。在输入信号信号由第一输入信号转变为第二输入信号时，组合逻辑电路中一些器件的栅极电压会发生变化，栅极电压的变化体现了器件开关状态的变化，开关状态与电路的延时特性相关，因此，可以通过输入信号转变时栅极电压的变化，确定出影像电路输入-输入延时的器件。

在一些实施例中，具体的，根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括以下步骤：

S1021，以所述输入信号集合中的各输入信号作为所述电路的输入，通过器件的栅极电压，确定所述电路中器件处于导通状态的直流通路，所述直流通路包括电源至输出端的通路以及输出端至接地端的通路。

S1023，确定变化直流通路，所述变化直流通路为所述第二输入信号下的直流通路不同于所述第一输入信号下的直流通路，以所述变化直流通路中的器件作为影响电路输入-输出延时的器件。

输入信号集合中包含有多个输入信号，分别以每个输入信号作为组合逻辑电路的输入，可以获得每个输入信号下的直流通路，也就是在该输入信号下，电路中器件处于导通状态的直流通路，其中的器件是指亚阈值电路中的MOSFET器件，通路上的器件的源漏相接，该直流通路包括电源至输出端之间器件处于导通的通路，也可以称作充电时导通的直流通路，以及输出端至接地端之间器件处于导通的通路，也可以称作放电时导通的直流通路。可以通过遍历直流通路上器件的栅极电压，例如对于NMOS器件，栅极电压为逻辑高电平则器件为导通，对于PMOS器件，栅极电压为逻辑低电平则器件为导通，从而，来确定出器件是否处于导通，进而可以确定出处于导通状态的直流通路。

通过各输入信号的直流通路，可以确定出变化直流通路，变化直流通路为第二输入信号下的直流通路不同于第一输入信号下的直流通路，也就是说，将在第二输入信号下导通但在第一输入信号下未导通的直流通路，作为变化直流通路，变化直流通路中的器件则为影响电路输入-输出延时的器件。

为了便于理解，以下将结合一个组合逻辑电路的示例进行说明，参考图2所示，该逻辑电路中，具有两个输入端IN1和IN2，每个输入端IN1和IN2都具有‘0’和‘1’逻辑值，那么，该组合逻辑电路的输入信号可以是：00,01,10,11，也就是输入信号集合中具有四种输入信号，分别为00,01,10,11。

对于这四种输入信号，每一个输入信号对应三种转变的输入信号，例如输入信号00可以转变为01,10,11，而这些转变并不都会引起输出的转变，也就是说，并不是所有的转变都为有效的跳变，因此，可以从输入信号集合中选择出具有不同输出信号的输入信号作为输入信号组合。在该具体的示例中，输入信号00,01,10,11分别对应的输出信号为1,1,1,0，那么，可以有输入信号(00，11)，(01，11)，(10，11)，(11，00)，(11，01)，(11，10)这六种输入信号组合。

对于输入信号集合中的四种输入信号，确定出的直流通路如下表一所示。

表一

输入信号	电源至输出导通的直流通路及器件	输出至地导通的直流通路及器件
			00(输出1)	VDD→MP1、MP2→OUT	无
01(输出1)	VDD→MP2→OUT	无
			10(输出1)	VDD→MP2→OUT	无
11(输出0)	无	OUT→MN1、MN2→GND

那么，对应于上述各输入信号组合，确定的影响电路延时特性的器件的通路，变化直流通路为由输入信号组合中的第一输入信号转变为第二输入信号时，第一输入信号下没有但在第二输入信号下存在的直流通路，具体如下表二所示。

表二

这样，就确定出各输入信号组合下，影响电路输入-输出延时的器件。

在其他实施例中，还可以采用不同的方法来确定出影响电路输入-输出延时的器件，具体包括：

S2021，以所述输入信号集合中的各输入信号作为所述电路的输入，通过电路仿真，分别获得所述电路中各节点的电压。

S2022，比较所述输入信号组合中所述第二输入信号和所述第一输入信号在相同节点处的电压，根据电压值的变化趋势确定影响电路输入-输出延时的器件。

需要说明的是，对于亚阈值电路，器件的工作电压Vdd是低于阈值电压，但在该步骤中，仍以器件的工作电压值作为参考，确定节点的逻辑高电平(1)和低电平(0)，即在节点电压值大于Vdd/2时为逻辑高电平，小于Vdd/2时为逻辑低电平。

最后，在步骤S03，将优化范围限定为所述影响电路输入-输出延时的器件，进行所述电路的优化，以使得所述输入转变下的延迟时间满足预设条件。

在该步骤中，以上述步骤中确定出来的影响电路输入-输出延时的器件为优化范围的约束条件，也就是说，对这些影响电路输入-输出延时的器件进行优化，缩小了优化空间，从而有效提高优化的速度，在优化时，通过调整这些器件的参数，使得延时时间满足预设条件，从而完成电路器件参数的优化。

在具体的优化过程中，在一些实施例中，可以分别以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化。该实施例中，对每个输入信号组合下确定的影响电路输入-输出延时的器件都分别进行电路器件尺寸的优化，从而，获得更为全面的优化结果。在上述的示例中，共确定了6个输入信号组合，可以分别对这6种情形下的影响电路输入-输出延时的器件为约束条件，分别进行优化，满足各自的输入转变下的延迟时间的预设条件。

在另一些实施例中，可以对各输入转变下的所述影响电路输入-输出延时的器件的数量从低至高进行排序；按照所述排序，依次以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化。该实施例中，按照确定的影响电路输入-输出延时的器件的数量进行排序，按照排序的顺序进行优化，排序的顺序为从低至高，这样，可以从量少的器件开始优化，由于前面优化的器件少，优化过程会更快，而这些器件优化之后，在后续的优化中，对这些器件的调整过程会缩短，从而进一步提高优化的速度。在该实施例中，更进一步地，在所述按照所述排序，依次以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化的步骤中，在后次优化中，前次优化中确定的器件参数固定不变。也就是说，在前次优化中确定的器件的参数，在后次的优化时，将不再对这些器件进行优化，仅优化其他没有进行优化的器件，这样，可以进一步提高优化的速度。

对于优化的过程，可以模拟退火算法、遗传算法、粒子群算法等随机优化算法或非随机优化算法进行。具体的，对于每次优化，可以包括以下步骤：

S031，构建输入信号组合的测试电路，以获得所述输入信号组合下的延时时间。

对于每个输入信号组合，为其构建测试电路，用于获得该输入信号组合下的延时时间，也就是由第一输入信号转变为第二输入信号的跳变时间点到输出信号时间点之间的延时时间。在一个示例中，输入信号由00转变为11的时间点为t1，相应地，输出信号由1转变为0的时间点为t2，那么，该输入组合信号下的延时时间为t2-t1。

参考图2所示，为一个测试电路的示例，可以在组合逻辑电路的每一个信号输入端口接电压信号源，在输出端口接负载，来构建测试电路，在具体的应用中，输入信号转变的时间点的设置应能使得在第一输入信号下各节点电压稳定之后，以确保输出端信号稳定输出，此外，为了得到第二输入信号下电路中各节点的稳定电压，需要合理设置瞬态仿真分析时间。

S032，确定该输入信号组合的影响电路输入-输出延时的器件参数。

S033，进行电路仿真，获得电路的延迟时间和功耗。

S034，判断延时时间是否能满足电路性能要求，若是，则结束优化，上述器件参数则为优化后的器件参数，若否，则返回步骤S02，继续器件参数的调整。

在判断延时时间是否满足电路性能要求时，可以进一步判断延迟时间与功耗之积是否满足条件，如是否为延时功耗积的最小值，以确保电路性能能够满足延时及功耗的要求。

至此，实现了本申请实施例的优化方法，通过输入信号转变时，从电路中确定影响电路输入-输出延时的器件，以这些器件作为约束条件，进行电路器件尺寸的优化，大大缩小了亚阈值组合逻辑电路的优化空间，加速优化速度。

此外，本申请还提出了实现上述方法的优化装置，参考图4所示，一种亚阈值组合逻辑电路的优化装置，包括：

输入信号集合确定单元400，用于确定亚阈值组合逻辑电路的输入信号集合；

影响延时器件确定单元410，用于从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号转变组合，根据所述输入信号转变下所述电路中器件栅极电压的变化，在所述电路中确定当以所述输入信号组合中的输入进行所述电路的输入转变时，影响电路输入-输出延时的器件，所述输入信号组合包括第一输入信号和第二输入信号，所述输入转变为由所述第一输入信号转变为所述第二输入信号；

优化单元420，用于将优化范围限定为所述影响电路输入-输出延时的器件，进行所述电路的优化，以使得所述输入转变下的延迟时间满足预设条件。

进一步地，所述影响延时器件确定单元410中，所述从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号组合，包括：

依次获得所述输入信号集合中各输入信号对应的输出信号；

根据所述输出信号，分别将具有不同输出信号的两组输入信号作为一个输入信号组合或两个输入信号组合。

进一步地，所述影响延时器件确定单元410中，所述根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括：

以所述输入信号集合中的各输入信号作为所述电路的输入，通过器件的栅极电压，确定所述电路中器件处于导通状态的直流通路，所述直流通路包括电源至输出端的通路以及输出端至接地端的通路；

确定变化直流通路，所述变化直流通路为所述输入信号组合中所述第二输入信号下的直流通路不同于所述第一输入信号下的直流通路，以所述变化直流通路中的器件作为影响电路输入-输出延时的器件。

进一步地，所述影响延时器件确定单元410中，所述根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括：

以所述输入信号集合中的各输入信号作为所述电路的输入，通过电路仿真，分别获得所述电路中各节点的电压；

比较所述输入信号组合中所述第二输入信号和所述第一输入信号在相同节点处的电压，根据电压信号的变化趋势确定影响电路输入-输出延时的器件。

进一步地，所述优化单元420中，所述以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，包括：

分别以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化。

进一步地，所述优化单元420中，所述以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，包括：对各输入转变下的所述影响电路输入-输出延时的器件的数量从低至高进行排序；

按照所述排序，依次以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化。

进一步地，在所述按照所述排序，依次以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化的步骤中，在后次优化中，前次优化中确定的器件参数固定不变。

进一步地，上述优化中采用的算法可以为模拟退火算法、遗传算法或粒子群算法。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的模块或单元可以是或者也可以不是物理上分开的，作为模块或单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

Claims (6)

1.一种亚阈值组合逻辑电路的优化方法，其特征在于，包括：

确定亚阈值组合逻辑电路的输入信号集合；

从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号转变组合，根据所述输入信号转变下所述电路中器件栅极电压的变化，在所述电路中确定当以所述输入信号组合中的输入进行所述电路的输入转变时，影响电路输入-输出延时的器件，以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，所述输入信号组合包括第一输入信号和第二输入信号，所述输入转变为由所述第一输入信号转变为所述第二输入信号；

将优化范围限定为所述影响电路输入-输出延时的器件，进行所述电路的优化，以使得所述输入转变下的延迟时间满足预设条件；

所述根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括：

以所述输入信号集合中的各输入信号作为所述电路的输入，通过器件的栅极电压，确定所述电路中器件处于导通状态的直流通路，所述直流通路包括电源至输出端的通路以及输出端至接地端的通路；

确定变化直流通路，所述变化直流通路为所述输入信号组合中所述第二输入信号的直流通路不同于所述第一输入信号的直流通路，以所述变化直流通路中的器件作为影响电路输入-输出延时的器件；

或，

以所述输入信号集合中的各输入信号作为所述电路的输入，通过电路仿真，分别获得所述电路中各节点的电压；

比较所述输入信号组合中所述第二输入信号和所述第一输入信号在相同节点处的电压，根据电压信号的变化趋势确定影响电路输入-输出延时的器件。

2.根据权利要求1所述的方法，其特征在于，所述从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号组合，包括：

依次获得所述输入信号集合中各输入信号对应的输出信号；

根据所述输出信号，分别将具有不同输出信号的两组输入信号作为一个输入信号组合或两个输入信号组合。

3.根据权利要求1所述的方法，其特征在于，所述以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，包括：

分别以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化。

4.根据权利要求1所述的方法，其特征在于，所述以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，包括：

对各输入转变下的所述影响电路输入-输出延时的器件的数量从低至高进行排序；

按照所述排序，依次以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化。

5.根据权利要求4所述的方法，其特征在于，在所述按照所述排序，依次以各输入转变下的所述影响电路输入-输出延时的器件为约束条件，分别进行所述电路器件尺寸的优化的步骤中，在后次优化中，前次优化中确定的器件参数固定不变。

6.一种亚阈值组合逻辑电路的优化装置，其特征在于，包括：

输入信号集合确定单元，用于确定亚阈值组合逻辑电路的输入信号集合；

影响延时器件确定单元，用于从所述输入信号集合中选择具有不同输出信号的输入信号作为输入信号转变组合，根据所述输入信号转变下所述电路中器件栅极电压的变化，在所述电路中确定当以所述输入信号组合中的输入进行所述电路的输入转变时，影响电路输入-输出延时的器件，以所述影响电路输入-输出延时的器件为约束条件，进行所述电路器件尺寸的优化，所述输入信号组合包括第一输入信号和第二输入信号，所述输入转变为由所述第一输入信号转变为所述第二输入信号；

优化单元，用于将优化范围限定为所述影响电路输入-输出延时的器件，进行所述电路的优化，以使得所述输入转变下的延迟时间满足预设条件；

所述影响延时器件确定单元中，所述根据所述电路中器件栅极电压的变化，在所述电路中确定当进行所述输入转变时，影响电路输入-输出延时的器件，包括：

以所述输入信号集合中的各输入信号作为所述电路的输入，通过器件的栅极电压，确定所述电路中器件处于导通状态的直流通路，所述直流通路包括电源至输出端的通路以及输出端至接地端的通路；

确定变化直流通路，所述变化直流通路为所述输入信号组合中所述第二输入信号的直流通路不同于所述第一输入信号的直流通路，以所述变化直流通路中的器件作为影响电路输入-输出延时的器件；

或，

以所述输入信号集合中的各输入信号作为所述电路的输入，通过电路仿真，分别获得所述电路中各节点的电压；

比较所述输入信号组合中所述第二输入信号和所述第一输入信号在相同节点处的电压，根据电压信号的变化趋势确定影响电路输入-输出延时的器件。

Images