CN111426944B - 一种芯片测试电路、方法及芯片 - Google Patents
一种芯片测试电路、方法及芯片 Download PDFInfo
- Publication number
- CN111426944B CN111426944B CN202010236567.4A CN202010236567A CN111426944B CN 111426944 B CN111426944 B CN 111426944B CN 202010236567 A CN202010236567 A CN 202010236567A CN 111426944 B CN111426944 B CN 111426944B
- Authority
- CN
- China
- Prior art keywords
- switching
- signals
- chip
- switch
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例公开了一种芯片测试电路、方法及芯片。该芯片测试电路包括待测模块、至少一个开关单元和至少一个芯片管脚;待测模块包括第一信号端,每个开关单元包括开关单元第一端和开关单元第二端,第一信号端与开关单元第一端电连接,开关单元第二端与芯片管脚电连接;其中,第一信号端用于输出若干信号,若干信号在同一属性下的参数值至少不完全相同,开关单元用于匹配传输若干信号至芯片管脚。本发明实施例提供的技术方案可减少芯片管脚数量,同时,确保信号的传输路径的特性与信号相匹配,提高信号传输效果。
Description
技术领域
本发明实施例涉及集成电路技术领域,尤其涉及一种芯片测试电路、方法及芯片。
背景技术
芯片设计中管脚是一种很重要的资源,用于在芯片和外部硬件之间传输信号。随着芯片功能的丰富化,芯片内部测试功能也越来越多,相应的,芯片和测试设备之间需要传输的信号数量增多,为解决上述问题,现有技术中通常有两种解决方式,第一种,增加芯片管脚数量;第二种,将信号数字化,然后通过串行总线接口将数据读出或写入。
但是,对于第一种,管脚数量增多会导致芯片封装尺寸增大,不利于芯片小型化。对于第二种,将信号数字化,需要在芯片内部设置模数转换器(Analog to digitalconverter,ADC)和数模转换器(Digital to analog converter,DAC),它们会占用芯片内部面积资源,导致芯片尺寸增大,同时,信号数字化受内部ADC、DAC或其他量化器限制,频率不能做得很高。
发明内容
本发明提供一种芯片测试电路、方法及芯片,以减少芯片管脚数量,同时,提高信号传输效果。
第一方面,本发明实施例提供了一种芯片测试电路,所述芯片测试电路包括待测模块、至少一个开关单元和至少一个芯片管脚;
所述待测模块包括第一信号端,每个开关单元包括开关单元第一端和开关单元第二端,所述第一信号端与所述开关单元第一端电连接,所述开关单元第二端与所述芯片管脚电连接;
其中,所述第一信号端用于输出若干信号,所述若干信号在同一属性下的参数值至少不完全相同,所述开关单元用于匹配传输所述若干信号至所述芯片管脚。
可选的,每个所述开关单元包括至少两个第一开关支路,每个第一开关支路包括至少一个开关元件;
所述第一开关支路的一端连接所述第一信号端,所述第一开关支路的另一端连接所述芯片管脚;至少两个第一开关支路中的开关元件的特性不同。
可选的,每个所述开关单元包括第1至M级第一开关支路;第1级第一开关支路中包括至少一个开关元件,第2至M级第一开关支路中包括至少两个串联的开关元件;
第1级第一开关支路的一端连接所述第一信号端,第1级第一开关支路的另一端连接所述芯片管脚;
当第1级第一开关支路中包括一个开关元件时,第2级第一开关支路的一端连接所述第一信号端,第2级第一开关支路的另一端连接所述芯片管脚;
当第1级第一开关支路中包括至少两个开关元件时,第2级第一开关支路的一端连接所述第一信号端,第2级第一开关支路的另一端连接第1级第一开关支路两个开关元件之间的节点;
第i级第一开关支路的一端连接所述第一信号端,第i级第一开关支路的另一端连接第i-1级第一开关支路两个开关元件之间的节点;
其中,M和i均为整数,且M≥2,3≤i≤M。
可选的,第1级第一开关支路中包括至少两个开关元件;同一开关单元中,通过导线直接连接芯片管脚的开关元件的特性与其它开关元件的特性不同。
可选的,同一开关单元中,第2-M级第一开关支路中的开关元件的特性相同。
可选的,在同一属性下,参数值分属于不同阈值范围的信号通过不同级的第一开关支路传输,在同一属性下,参数值在同一阈值范围的信号通过同级的第一开关支路传输。
可选的,每个所述开关单元包括N个级次的第二开关支路;每级第二开关支路中包括单个开关元件;
每级第二开关支路的一端连接所述第一信号端,每级第二开关支路的另一端连接本级第一开关支路两个开关元件之间的节点;其中,N为小于等于M的正整数。
可选的,所述开关元件采用传输门的方式传输信号。
可选的,所述传输门包括NMOS晶体管和PMOS晶体管。
可选的,所述开关元件还包括至少一个三态门。
可选的,所述开关单元的类型包括高速类型、高精度类型、高压类型和大电流类型中的至少两种;
类型为高精度类型的同一开关单元中,所述开关元件的漏电流值逐级增大;类型为高压类型的同一开关单元中,所述开关元件的耐压值逐级减小;类型为大电流类型的同一开关单元中,所述开关元件的耐流值逐级减小。
可选的,所述若干信号包括高速信号、高精度信号、高压信号、大电流信号中的至少一种,所述开关单元的类型匹配包括高速类型、高精度类型、高压类型和大电流类型中的至少一种。
第二方面,本发明实施例还提供了一种芯片,该芯片包括本发明任意实施例所述的芯片测试电路。
第三方面,本发明实施例还提供了一种芯片测试方法,所述芯片包括待测模块、至少一个开关单元和至少一个芯片管脚,所述方法包括:
所述待测模块的第一信号端输出若干信号,其中,所述若干信号在同一属性下的参数值至少不完全相同;
所述开关单元中的开关支路导通,以匹配传输所述若干信号至所述芯片管脚。
可选的,所述匹配传输所述若干信号至所述芯片管脚包括:
在同一属性下,参数值分属于不同阈值范围的信号通过所述开关单元中不同特性的开关支路传输,参数值属于同一阈值范围的信号通过所述开关单元中相同特性的开关支路传输。
本发明实施例提供的芯片测试电路,通过设置多个信号通过开关单元分时传输至一个芯片管脚,进而传输至外部测试设备,使得芯片管脚的数量减少。同时,在信号经过开关单元传输过程中,开关单元匹配传输信号至芯片管脚,使得信号传输效果提高,解决现有技术中由于信号增多带来的芯片管脚数量增多以及由于信号数字化带来的增大芯片尺寸的问题,达到节约了芯片管脚资源,减小芯片尺寸,提高信号传输效果的效果。
附图说明
图1是本发明实施例提供的第一种芯片测试电路的电路元件图;
图2是本发明实施例提供的第二种芯片测试电路的电路元件图;
图3是本发明实施例提供的第三种芯片测试电路的电路元件图;
图4是本发明实施例提供的第四种芯片测试电路的电路元件图;
图5是本发明实施例提供的第五种芯片测试电路的电路元件图;
图6是本发明实施例提供的第六种芯片测试电路的电路元件图;
图7是本发明实施例提供的第七种芯片测试电路的电路元件图;
图8是本发明实施例提供的一种开关元件的示意图;
图9是本发明实施例提供的另一种开关元件的示意图;
图10是本发明实施例提供的一种芯片测试方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的第一种芯片测试电路的电路元件图。参见图1,芯片测试电路包括待测模块10、至少一个开关单元20和至少一个芯片管脚30;待测模块10包括第一信号端110,每个开关单元20包括开关单元第一端和开关单元第二端,第一信号端110与开关单元第一端电连接,开关单元第二端与芯片管脚30电连接。其中,第一信号端110用于输出若干信号,若干信号在同一属性下的参数值至少不完全相同,开关单元20用于匹配传输若干信号至芯片管脚。
具体的,待测模块10包括多个第一信号端110,每个开关单元20包括至少两个开关单元第一端。需要说明的是,图1中仅示例性示出芯片测试电路包括一个开关单元20,开关单元20包括四个开关单元第一端,但并非对本申请的限定,开关单元20的数量,以及各个开关单元20中开关单元第一端的数量本领域技术人员可根据实际情况设置。
具体的,待测模块10的具体实现形式与芯片要实现的功能相关,本领域技术人员可根据实际情况设置,此处不作限定。待测模块10输出的信号可以是数字信号,也可以是模拟信号,数字信号通常具有带宽属性,模拟信号通常具有带宽、内阻、电流和电压等属性。
可以理解的是,当信号为模拟信号时,虽然信号具有带宽、内阻、电流和电压等属性,但是,在信号传输过程中,通常其中某一属性(例如带宽属性)是需要优先考虑的,开关单元20传输信号时也应当优先考虑信号的这一属性。
为详细说明开关单元20匹配传输若干信号至芯片管脚30的含义,下文将结合图1,以带宽属性为信号需要优先考虑的属性为例进行说明,而当信号需要优先考虑内阻属性、电流属性或者电压属性时,开关单元20匹配传输信号的情况,本领域技术人员可参照信号需要优先考虑带宽属性时,开关单元匹配传输信号的情况理解。示例性的,待测模块10的第一信号端110输出的四个信号的频率分别为100HZ、500HZ、1MHZ以及2MHZ,分别由开关单元中的第一开关支路210a、第一开关支路210b、第一开关支路210c以及第一开关支路210d分时对应输出至芯片管脚30,其中,第一开关支路210a能通过的信号的最高频率小于第一开关支路210b能通过的信号的最高频率,第一开关支路210b能通过的信号的最高频率小于第一开关支路210c能通过的信号的最高频率,第一开关支路210c能通过的信号的最高频率小于第一开关支路210d能通过的信号的最高频率。如此,既可确保信号的传输效果,又可以避免例如用第一开关支路210d传输频率为100HZ的信号带来的资源浪费。
本发明实施例提供的芯片测试电路,通过设置多个信号通过开关单元分时传输至一个芯片管脚,进而传输至外部测试设备,使得芯片管脚的数量减少。同时,在信号经过开关单元传输过程中,开关单元匹配传输信号至芯片管脚,使得信号传输效果提高,解决现有技术中由于信号增多带来的芯片管脚数量增多以及由于信号数字化带来的增大芯片尺寸的问题,达到节约芯片管脚资源,减小芯片尺寸,提高信号传输效果的效果。
在上述技术方案的基础上,可选的,若干信号包括高速信号、高精度信号、高压信号、大电流信号中的至少一种,开关单元的类型匹配包括高速类型、高精度类型、高压类型和大电流类型中的至少一种。
具体的,对于模拟信号,高速信号的频率的范围、高精度信号的漏电流的范围、高压信号的电压值的范围以及大电流信号的电流值的范围是本领域技术人员可根据待测模块10输出的若干信号在带宽、内阻、电流和电压下的参数值、开关单元中开关元件的具体结构以及其它本领域技术人员可知的因素设置,此处不作限定。示例性的,电流值在mA级的信号可确定为大电流信号,电压值大于等于1.8V的信号可确定为高压信号。对于数字信号,高速信号的频率的范围是本领域技术人员可根据待测模块10输出的若干信号在带宽下的参数值、开关单元中开关元件的具体结构、数字系统的时钟以及其它本领域技术人员可知的因素设置,此处不作限定。
其中,第一信号端110输出的若干信号,可根据其频率、漏电流、电流值和/或电压值确定信号类型。需要说明的是,若信号同时被确定为两种及以上类型的信号,则结合该信号更需要优先考虑的属性来最终确定信号的类型,例如,若某一信号可被确定为高速信号,同时,该信号可被确定为高精度信号时,若进一步考虑发现该信号更需要优先考虑的属性为内阻属性,则最终确定该信号为高精度信号。
具体的,高速类型的开关单元用于传输高速信号,高精度类型的开关单元用于传输高精度信号,高压开关用于传输高压信号,大电流开关用于传输大电流信号。示例性的,若第一信号端110输出的若干信号均为高速信号,则开关单元110的数量可以为一个,且类型为高速类型,如图1所示;若第一信号端110输出的若干信号分为高精度信号和高压信号,则开关单元的数量可以为两个,其中一个是高精度类型,另外一个是高压类型,示例性的,图2是本发明实施例提供的第二种芯片测试电路的电路元件图,其中,开关单元20a是高精度类型,开关单元20b是高压类型。需要说明的是,当第一信号端110输出的若干信号的分类结果为其它情况时,本领域技术人员可根据图1和图2推出芯片测试电路的电路元件图,此处不再赘述。
可以理解的是,相比于开关单元20既可以用来传输高速信号,又可以用来传输高精度信号、高压信号和/或大电流信号,每一开关单元20只用来传输一种类型的信号时,开关单元20的设计难度以及生产成本将大幅度降低。当通过使用不同类型的开关单元20匹配传输不同类型的信号时,可实现在确保信号传输效果的前提下,降低芯片测试电路的设计难度以及生产成本的效果。
具体的,开关单元20的具体实现形式有多种,下面就典型示例进行说明,但并非对本申请的限定。
继续参见图1,可选的,每个开关单元20包括至少两个第一开关支路210,每个第一开关支路210包括至少一个开关元件;第一开关支路210的一端连接第一信号端110,第一开关支路210另一端连接芯片管脚30;至少两个第一开关支路210中的开关元件的特性不同。
具体的,若开关单元20的类型为高速类型,则开关元件的特性不同包括开关元件允许通过的信号的最高频率不同;若开关单元20的类型为高精度类型,则开关元件的特性不同包括信号通过开关元件时的漏电流不同;若开关单元20的类型为高压类型,则开关元件的特性不同包括开关元件允许通过的信号的最大电压值不同;若开关单元20的类型为大电流类型,则开关元件的特性不同包括开关元件允许通过的信号的最大电流值不同。
可选的,在同一属性下,参数值分属于不同阈值范围的信号通过不同特性的第一开关支路210传输,在同一属性下,参数值在同一阈值范围的信号通过相同特性的第一开关支路210传输。
具体的,若两个第一开关支路210中开关元件的特性相同时,则该两个第一开关支路210的特性相同。阈值范围的划分本领域技术人员可根据实际情况设置,此处不做限定,示例性的,相邻两个阈值范围的最大值与最小值之差可以成倍数(例如1倍或者2倍)关系。
为详细说明上述技术特征所带来的有益效果,下面将结合图1以开关单元20的类型为高速类型为例进行说明,当开关单元为其它类型时,本领域技术人员可参照开关单元的类型为高速类型时理解。示例性的,若图1中的待测模块10的第一信号端110输出的四个信号的频率分别为100HZ、500HZ、1MHZ以及2MHZ。若参数值不同的信号通过相同特性的第一开关支路传输,参数值相同的信号通过相同特性的第一开关支路传输,则第一开关支路201、第一开关支路202、第一开关支路203以及第四开关支路204的特性互不相同,即开关单元20中具有四种特性不同的开关元件;若频率为100HZ和500HZ的信号在同一阈值范围内,1MHZ和2MHZ的信号在同一阈值范围内,则第一开关支路210a和第一开关支路210b的特性相同,第一开关支路210c和第一开关支路210d的特性相同,即开关单元20中具有两种特性不同的开关元件。可见,相比于将参数值相同的信号通过相同特性的第一开关支路210传输,将参数值属于同一阈值范围的信号通过相同特性的第一开关支路210传输,可减少同一开关单元20中开关元件的种类数量,进而减小芯片测试电路的生产难度以及成本。
图3是本发明实施例提供的第三种芯片测试电路的电路元件图,图4是本发明实施例提供的第四种芯片测试电路的电路元件图,图5是本发明实施例提供的第五种芯片测试电路的电路元件图。参见图3-图5,可选的,每个开关单元20包括第1至M级第一开关支路210;第1级第一开关支路210中包括至少一个开关元件,第2至M级第一开关支路210中包括至少两个串联的开关元件;第1级第一开关支路210的一端连接第一信号端,第1级第一开关支路210的另一端连接芯片管脚30;第i级第一开关支路210的一端连接第一信号端,第i级第一开关支路210的另一端连接第i-1级第一开关支路210两个开关元件之间的节点;其中,M和i均为正整数,且M≥2,3≤i≤M。当第1级第一开关支路210中包括一个开关元件时,第2级第一开关支路210一端连接第一信号端110,第2级第一开关支路210的另一端连接芯片管脚30,如图3所示;当第1级第一开关支路210中包括至少两个开关元件时,第2级第一开关支路210的一端连接所述第一信号端110,第2级第一开关支路的另一端连接第1级第一开关支路210两个开关元件之间的节点。
具体的,当开关单元20的类型为高速类型时,由于传输路径上包含的开关元件越少信号带宽越宽,因此,频率越高的高速信号可以从级数越小的第一开关支路210进入开关单元20;当开关单元20的类型为高精度类型时,由于传输路径上包含的开关元件越少信号漏电流越少,因此,漏电流要求越小的高精度信号可以从级数越小的第一开关支路210进入开关单元20。当开关单元的类型为高压类型时,电压越大的高压信号可以从级数越小的第一开关支路210进入开关单元20;当开关单元的类型为大电流类型时,电流值越大的大电流信号可以从级数越小的第一开关支路210进入开关单元20。
其中,M的具体值与待测模块10输出的信号的数量、各个信号在各属性下的参数值以及对同类型的多个信号的分级方式相关,因此,本领域技术人员可根据实际情况设置M的具体值,此处不作限定。可以理解的是,继续参见图4和图5,当待测模块10的具体电路结构确定之后,待测模块10输出的信号的数量以及各个信号在各属性下的参数值是确定的,对同类型的多个信号的分级方式成为确定M值的重要因素。
具体的,对同类型的多个信号的的分级方式有多种,下面就典型示例进行说明。
可选的,在同一属性下,参数值不同的信号属于不同的级别,通过不同级的第一开关支路210传输,在同一属性下,参数值相同的信号属于相同的级别,通过同级的第一开关支路210传输。
可选的,在同一属性下,参数值分属于不同阈值范围的信号属于不同级别,通过不同级的第一开关支路210传输,在同一属性下,参数值在同一阈值范围的信号属于相同级别,通过同级的第一开关支路210传输。如此,当多个信号属于同一阈值范围时,该多个信号应当从同级的多个第一开关支路210分别传输进入开关单元20,例如,参见图5,从两个第二级第一开关支路210传输的两个信号的参数值在同一阈值范围内。
可以理解的是,参数值在同一阈值范围的信号属于相同级别,可使对同类型下的多个信号划分的级别的数量较少,进而使得M的数值较小,如此,信号在从第一信号端110传输至芯片管脚30的过程中,能够尽可能经过较少的开关元件,进而进一步提高信号的传输效果。
可选的,同一开关单元20中,第2-M级第一开关支路210的开关元件的特性相同。这样设置的好处在于,可减少同一开关单元20中开关元件的种类数量,进而减小芯片测试电路的生产难度以及成本。
可选的,第一级第一开关支路210中包括至少两个开关元件;同一开关单元中,通过导线直接连接芯片管脚30的开关元件的特性与其它开关元件的特性不同。
具体的,这里所述的直接连接芯片管脚30的开关元件的特性与其它开关元件的特性不同包括开关元件允许通过的信号的最高频率不同、信号通过开关元件时的漏电流不同、开关元件允许通过的信号的最大电压值不同和开关元件允许通过的信号的最大电流值不同中的至少一项不同。示例性的,若开关单元的类型为高速类型,可设置直接连接芯片管脚30的开关元件允许通过的信号的最高频率小于其它开关元件允许通过的信号的最高频率,同时,其漏电流小于其它开关元件的漏电流,且其漏电流大于高精度类型的开关单元中非直接连接芯片管脚30的开关元件的漏电流,如此,接连接芯片管脚30的开关元件作为一个折中元件,可在确保高速信号的传输效果的基础上,减小高速信号的漏电流。示例性的,若开关单元的类型为高精度类型,可设置直接连接芯片管脚30的开关元件的漏电流大于其它开关元件的漏电流,同时,其允许通过的信号的最高频率大于其它开关元件允许通过的信号的最高频率,且其允许通过的信号的最高频率小于高速类型的开关单元中非直接连接芯片管脚30的开关元件的允许通过的信号的最高频率,如此,接连接芯片管脚30的开关元件作为一个折中元件,可在确保高精度信号在满足漏电流要求的基础上,进一步照顾到高精度信号的带宽属性。
可以理解的是,模拟信号具有带宽、内阻、电流和电压等多个属性,通过设置通过导线直接连接芯片管脚的开关元件的特性与其它开关元件的特性不同,可在优先考虑其中某一属性的同时,兼顾其它至少一种属性,进而进一步提高信号的传输效果。
图6是本发明实施例提供的第六种芯片测试电路的电路元件图。图7是本发明实施例提供的第七种芯片测试电路的电路元件图。参见图6-7,可选的,每个开关单元20包括N个级次的第二开关支路220;每级第二开关支路220中包括单个开关元件;每级第二开关支路220的一端连接第一信号端,每级第二开关支路220的另一端连接本级第一开关支路210两个开关元件之间的节点;其中,N为小于等于M的正整数。
可以理解的是,继续参见图6和图7,从每级第一开关支路210传输的信号和从本级第二开关支路220传输的信号在传输至芯片管脚30的过程中经过的开关数量是相同的。当每级第二开关支路中开关元件的特性与本级第一开关支路210中的开关元件的特性相同时,信号从每级第一开关支路210传输至芯片管脚30的传输效果与信号从本级第二开关支路220传输至芯片管脚30的传输效果是相同。因此,在同一属性下,参数值在同一阈值范围的信号可以通过同级的第一开关支路210和/或第二开关支路220传输进入开关单元20,例如,参见图6,从第二级第一开关支路210传输的信号和第二级第二开关支路220传输的信号的参数值在同一阈值范围内。
具体的,N个级次的第二开关支路220中,各个级次的第二开关支路220的具体级数以及与每一级次中包含的第二开关支路220的数量均与参数值的阈值范围划分相关,因此开关单元20中第一开关支路210和第二开关支路220的具体设置情况多种多样。例如,图6所示的开关单元20中包括第1至4级第一开关支路210,同时,包括第1-4级第二开关支路,每一级中包括一个第二开关支路220;例如,图7所示的开关单元20a中包括第1-3级第一开关支路210,同时,包括一个第二级第二开关支路220和一个第三级第二开关支路220,缺少第1级第二开关支路220;例如,图7所示的开关单元20b中包括第1-3级第一开关支路210,同时,包括一个第2级第二开关支路220和两个第3级第二开关支路220,缺少第1级第二开关支路220。
还可以理解的是,第二开关支路220的设置可增加传输路径的条数,而且,由于第二开关支路220最少可以由一个开关元件构成,因此第二开关支路220的设置能够以较少的开关元件增加量实现较多的传输路径增加条数,有利于降低成本以及减小开关单元20所占的面积资源。
需要说明的是,为作图方便,图1、图3-图6中仅示例性示出了芯片测试电路包括一个开关单元20,图2和图7仅示例性示出了芯片测试电路包括两个开关单元20,但并非对本申请的限定,开关单元20的具体数量本领域技术人员根据待测模块10输出的若干信号的实际情况设置。
在上述技术方案的基础上,可选的,开关元件采用传输门的方式传输信号。如此,可使开关元件的实现方式简单,降低芯片测试电路的工艺难度。
图8是本发明实施例提供的一种开关元件的示意图。参见图8,可选的,传输门包括NMOS晶体管TN和PMOS晶体管TP。
具体的,NMOS晶体管TN可由控制信号SWENN控制,PMOS晶体管TP可由控制信号SWENP控制。当SWENP为高且SWENN为低时,NMOS晶体管TN和PMOS晶体管TP导通,信号可以从A传到B或从B传到A;当SWENP为低且SWENN为高时,NMOS晶体管TN和PMOS晶体管TP关断,A和B都为高阻态。
需要说明的是,由NMOS晶体管和PMOS晶体管构成的传输门,既可以传输数字信号,又可以传输模拟信号,并且对信号传输方向没有要求。
可选的,开关单元20的类型包括高速类型、高精度类型、高压类型和大电流类型中的至少两种;类型为高精度类型的同一开关单元20中,开关元件的漏电流值逐级增大;类型为高压类型的同一开关单元20中,开关元件的耐压值逐级减小;类型为大电流类型的同一开关单元20中,开关元件的耐流值逐级减小。
可以理解的是,在MOS晶体管构成的开关中,带宽、漏电流、允许通过的最大电压值均与晶体管的沟道长度有关,允许通过的最大电流值与晶体管的沟道长度以及沟道宽度有关。其中,沟道长度越小带宽越宽;沟道长度越大允许通过的最大电压值(耐压值)越大,沟道长度越大漏电越小,沟道长度一定的情况下,沟道宽度越大允许通过的最大电流值(耐流值)越大,沟道宽度一定的情况下,沟道长度越大允许通过的最大电流值越大。
为详细说明上述技术特征所能带来的有益效果,下文将以开关单元的类型为高精度类型的为例进行说明,当开关单元的类型为高压类型和大电流类型时,本领域技术人员可根据开关单元的类型为高精度类型时的解释理解。由于传输路径上包含的开关元件越多信号漏电流越大,因此,漏电流要求越低的高精度信号从级数越大的第一开关支路210进入开关单元20,漏电流要求越高的高精度信号从级数越小的第一开关支路210进入开关单元20,换句话说,随着级数的增大,输入的高精度信号的漏电流要求越低。如此,开关元件的漏电流值逐级增大也可确保高精度信号的传输效果,并且开关元件的漏电流值越大,开关元件的尺寸越小,有利于减小开关元件所占用的面积资源。可见,上述技术特征可在确保信号传输效果的基础上,减小开关元件的尺寸,进而减小开关单元所占用的面积资源。
图9是本发明实施例提供的另一种开关元件的示意图。可选的,开关元件还包括至少一个三态门。
具体的,三态门可以单向传输数字信号,当使能信号EN为高时,信号从A传输到B,B为输出口;当EN为低时,信号传输被阻断,B为高阻态。
基于同上的发明构思,本发明实施例还提供了一种芯片,该芯片包括本发明任意实施例的芯片测试电路。因此,具有与芯片测试电路相同的功能和有益效果,此处不再赘述。
基于同上的发明构思,本发明实施例还提供了一种芯片测试方法,其中,芯片包括待测模块、至少一个开关单元和至少一个芯片管脚。图10是本发明实施例提供的一种芯片测试方法的流程图。参见图10,该方法包括:
S110、待测模块的第一信号端输出若干信号,其中,若干信号在同一属性下的参数值至少不完全相同。
S120、开关单元中的开关支路导通,以匹配传输若干信号至芯片管脚。
可选的,匹配传输若干信号至芯片管脚包括:在同一属性下,参数值分属于不同阈值范围的信号通过开关单元中不同特性的开关支路传输,参数值属于同一阈值范围的信号通过开关单元中相同特性的开关支路传输。
具体的,在进行芯片测试电路设计的过程中,设计者需要将待测模块输出的若干信号进行分类并在分类的基础上进一步分级。为详细说明对若干信号进行分类和分级的具体过程,下面将以信号为模拟信号为例进行举例说明,首先,对若干信号进行分类,例如,将若干信号按照最高频率由大到小排序得到频率序列,或者将信号按漏电流要求由小到大排序得到漏电流序列,或者将若干信号按照最大电压值由大到小排序得到电压序列,或者将若干信号按最大电压值由大到小排序得到电流序列。可以依据频率序列、漏电流序列、电压序列和/或电流序列将若干信号确定为高速信号、高精度信号、高压信号或大电流信号中的一种。其中,若出现某个信号可以同时确定为两种及以上的信号类型,则根据该信号的何种属性更需要优先考虑来确定该信号的最终类型,示例性的,若某一信号既是高速信号又是高精度信号,这时需要权衡该信号更偏向于高速还是高精度。然后,对信号进行分级,例如,属于高速信号的多个信号中,在频率属性下,参数值属于同一阈值范围的信号在同一级,参数值分属于不同一阈值范围的信号在不同级;例如,属于高精度信号的多个信号中,在漏电流属性下,参数值属于同一阈值范围的信号在同一级,参数值分属于不同阈值范围的信号在不同级;例如,属于高电压信号的多个信号中,在电压属性下,参数值属于同一阈值范围的信号在同一级,参数值分属于不同阈值范围的信号在不同级;例如,属于大电流信号的多个信号中,在电流属性下,参数值属于同一阈值范围的信号在同一级,参数值分属于不同阈值范围的信号在不同级,至此,完成对信号的分类分级。
具体的,在信号传输过程中,不同类型的信号通过不同类型的开关单元匹配传输,在同一开关单元中,芯片中的控制器可以控制开关单元中的开关支路分时导通,进而使得若干信号分时传输至芯片管脚。
本发明实施例提供的芯片测试方法,通过设置多个信号通过开关单元分时传输至一个芯片管脚,进而传输至外部测试设备,使得芯片管脚的数量减少。同时,在信号经过开关单元传输过程中,开关单元匹配传输信号至芯片管脚,使得信号传输效果提高,解决现有技术中由于信号增多带来的芯片管脚数量增多以及由于信号数字化带来的增大芯片尺寸的问题,达到节约了芯片管脚资源,减小芯片尺寸,提高信号传输效果的效果。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种芯片测试电路,其特征在于,包括待测模块、至少一个开关单元和至少一个芯片管脚;
所述待测模块包括第一信号端,每个开关单元包括开关单元第一端和开关单元第二端,所述第一信号端与所述开关单元第一端电连接,所述开关单元第二端与所述芯片管脚电连接;
每个所述开关单元包括至少两个第一开关支路,每个第一开关支路包括至少一个开关元件;
所述第一开关支路的一端连接所述第一信号端,所述第一开关支路的另一端连接所述芯片管脚;至少两个第一开关支路中的开关元件的特性不同;
其中,所述第一信号端用于输出若干信号,所述若干信号在同一属性下的参数值至少不完全相同,所述开关单元用于匹配传输所述若干信号至所述芯片管脚;
所述开关单元用于匹配传输所述若干信号至所述芯片管脚,包括:
根据所述若干信号的频率、漏电流、电流值和/或电压值确定所述若干信号的信号类型;
根据所述信号类型及所述开关元件的特性,控制所述至少两个第一开关支路分时对应传输所述若干信号至所述芯片管脚。
2.根据权利要求1所述的芯片测试电路,其特征在于,每个所述开关单元包括第1至M级第一开关支路;第1级第一开关支路中包括至少一个开关元件,第2至M级第一开关支路中包括至少两个串联的开关元件;
第1级第一开关支路的一端连接所述第一信号端,第1级第一开关支路的另一端连接所述芯片管脚;
当第1级第一开关支路中包括一个开关元件时,第2级第一开关支路的一端连接所述第一信号端,第2级第一开关支路的另一端连接所述芯片管脚;
当第1级第一开关支路中包括至少两个开关元件时,第2级第一开关支路的一端连接所述第一信号端,第2级第一开关支路的另一端连接第1级第一开关支路两个开关元件之间的节点;
第i级第一开关支路的一端连接所述第一信号端,第i级第一开关支路的另一端连接第i-1级第一开关支路两个开关元件之间的节点;
3.根据权利要求2所述的芯片测试电路,其特征在于,第1级第一开关支路中包括至少两个开关元件;同一开关单元中,通过导线直接连接芯片管脚的开关元件的特性与其它开关元件的特性不同。
4.根据权利要求2所述的芯片测试电路,其特征在于,同一开关单元中,第2-M级第一开关支路中的开关元件的特性相同。
5.根据权利要求2所述的芯片测试电路,其特征在于,在同一属性下,参数值分属于不同阈值范围的信号通过不同级的第一开关支路传输,在同一属性下,参数值在同一阈值范围的信号通过同级的第一开关支路传输。
6.根据权利要求2所述的芯片测试电路,其特征在于,每个所述开关单元包括N个级次的第二开关支路;每级第二开关支路中包括单个开关元件;
每级第二开关支路的一端连接所述第一信号端,每级第二开关支路的另一端连接本级第一开关支路两个开关元件之间的节点;其中,N为小于等于M的正整数。
7.一种芯片,其特征在于,包括权利要求1-6任一项所述的芯片测试电路。
8.一种芯片测试方法,其特征在于,所述芯片包括待测模块、至少一个开关单元和至少一个芯片管脚,所述方法包括:
所述待测模块的第一信号端输出若干信号,其中,所述若干信号在同一属性下的参数值至少不完全相同;
所述开关单元中的开关支路导通,以匹配传输所述若干信号至所述芯片管脚,至少两个所述开关单元中的开关支路的特性不同;
所述匹配传输所述若干信号至所述芯片管脚,包括:
根据所述若干信号的频率、漏电流、电流值和/或电压值确定所述若干信号的信号类型;
根据所述信号类型及所述开关支路的特性,控制至少两个开关支路分时对应传输所述若干信号至所述芯片管脚。
9.根据权利要求8所述的芯片测试方法,其特征在于,所述匹配传输所述若干信号至所述芯片管脚包括:
在同一属性下,参数值分属于不同阈值范围的信号通过所述开关单元中不同特性的开关支路传输,参数值属于同一阈值范围的信号通过所述开关单元中相同特性的开关支路传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010236567.4A CN111426944B (zh) | 2020-03-30 | 2020-03-30 | 一种芯片测试电路、方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010236567.4A CN111426944B (zh) | 2020-03-30 | 2020-03-30 | 一种芯片测试电路、方法及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111426944A CN111426944A (zh) | 2020-07-17 |
CN111426944B true CN111426944B (zh) | 2021-05-07 |
Family
ID=71549164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010236567.4A Active CN111426944B (zh) | 2020-03-30 | 2020-03-30 | 一种芯片测试电路、方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111426944B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103698654A (zh) * | 2013-12-28 | 2014-04-02 | 珠海全志科技股份有限公司 | 芯片管脚的开路短路测试装置及测试方法 |
CN105223492A (zh) * | 2015-10-23 | 2016-01-06 | 英特格灵芯片(天津)有限公司 | 一种芯片管脚配置系统及其方法 |
CN107515369A (zh) * | 2017-08-17 | 2017-12-26 | 北京中电华大电子设计有限责任公司 | 一种少管脚测试电路 |
CN108806563A (zh) * | 2018-04-27 | 2018-11-13 | 南京中电熊猫平板显示科技有限公司 | 一种检测电路及显示面板 |
CN109061446A (zh) * | 2018-10-10 | 2018-12-21 | 记忆科技(深圳)有限公司 | 一种单端口传输芯片的测试方法及系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7106073B1 (en) * | 2005-05-27 | 2006-09-12 | Lsi Logic Corporation | Method and system for area efficient charge-based capacitance measurement |
CN101387686B (zh) * | 2008-10-22 | 2011-10-19 | 炬力集成电路设计有限公司 | 一种使片上系统进入测试模式的装置及方法 |
CN204495942U (zh) * | 2014-12-18 | 2015-07-22 | 黑龙江农业工程职业学院 | 电子芯片管脚测试仪 |
EP3153873A1 (en) * | 2015-10-07 | 2017-04-12 | Lantiq Beteiligungs-GmbH & Co. KG | On-chip test pattern generation |
-
2020
- 2020-03-30 CN CN202010236567.4A patent/CN111426944B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103698654A (zh) * | 2013-12-28 | 2014-04-02 | 珠海全志科技股份有限公司 | 芯片管脚的开路短路测试装置及测试方法 |
CN105223492A (zh) * | 2015-10-23 | 2016-01-06 | 英特格灵芯片(天津)有限公司 | 一种芯片管脚配置系统及其方法 |
CN107515369A (zh) * | 2017-08-17 | 2017-12-26 | 北京中电华大电子设计有限责任公司 | 一种少管脚测试电路 |
CN108806563A (zh) * | 2018-04-27 | 2018-11-13 | 南京中电熊猫平板显示科技有限公司 | 一种检测电路及显示面板 |
CN109061446A (zh) * | 2018-10-10 | 2018-12-21 | 记忆科技(深圳)有限公司 | 一种单端口传输芯片的测试方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN111426944A (zh) | 2020-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130112307A (ko) | 튜너블 커패시터 | |
WO2024022225A1 (zh) | 一种具有高耐受功率的射频开关电路、芯片及其电子设备 | |
CN113419589B (zh) | 电路参量的修调方法、修调电路、芯片、电子设备 | |
CN111426944B (zh) | 一种芯片测试电路、方法及芯片 | |
JPH02263463A (ja) | 半導体集積回路 | |
CN111859828B (zh) | 复制关键路径电路和芯片 | |
CN107565951B (zh) | 多状态信号生成电路 | |
CN116953495A (zh) | 一种组合电路延迟测试方法及其系统 | |
US20080116940A1 (en) | Glitch suppressing apparatus | |
KR100352009B1 (ko) | 논리집적회로의 신호전파 지연시간 평가방법 | |
US8115532B2 (en) | Linear monotonic delay chain circuit | |
US11482992B2 (en) | Clock sweeping system | |
US7024606B2 (en) | Method of generating test pattern for integrated circuit | |
CN110442885B (zh) | 一种亚阈值组合逻辑电路的优化方法及装置 | |
Friedrichs et al. | Efficient metastability-containing multiplexers | |
US5960052A (en) | Low power scannable counter | |
CN116224043B (zh) | 芯片均压测试系统 | |
CN212875758U (zh) | 一种低相噪多路时钟发生电路 | |
CN110098829B (zh) | 锁存器电路及集成电路 | |
CN102466777A (zh) | 集成电路测试装置 | |
CN208768052U (zh) | 半导体器件 | |
US8093927B2 (en) | Semiconductor device including a test circuit of a multivalued logic circuit having an impedance control | |
US9748968B1 (en) | Extreme index finder and finding method thereof | |
JP2972515B2 (ja) | 入出力バッファテスト回路 | |
KR100326238B1 (ko) | 레지스터전송수준코드의생성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |