CN102081686B - Mos晶体管工艺角spice模型的建模方法 - Google Patents
Mos晶体管工艺角spice模型的建模方法 Download PDFInfo
- Publication number
- CN102081686B CN102081686B CN201010600543.9A CN201010600543A CN102081686B CN 102081686 B CN102081686 B CN 102081686B CN 201010600543 A CN201010600543 A CN 201010600543A CN 102081686 B CN102081686 B CN 102081686B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- model
- process corner
- source
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种MOS晶体管工艺角SPICE模型的建模方法,该方法依据收集到的被模拟MOS晶体管工艺线器件特性的统计信息,选取PSP模型的14个参数,最终得到了MOS晶体管工艺角PSP模型卡。这种基于PSP模型的MOS晶体管工艺角PSP模型是应用于MOS晶体管SPICE仿真模型的一种新模型,这种新的MOS晶体管工艺角SPICE模型的建模方法,可以快速地获得具有较好的仿真与测试结果拟合性的MOS晶体管工艺角SPICE模型,大大提高了使用该工艺线MOS晶体管器件组成的集成电路的成品率。
Description
技术领域
本发明属于半导体设计仿真领域,尤其涉及一种MOS晶体管工艺角SPICE模型的建模方法。
背景技术
与双极晶体管不同,在不同的晶片之间以及在不同的批次之间,金属-氧化物-半导体-场效晶体管(MetalOxideSemiconductorFieldEffectTransistor,MOSFET)参数变化很大。为了在一定程度上减轻电路设计任务的困难,工艺工程师们要保证器件的性能在某个范围内,主要以报废超出这个性能范围的芯片的措施来严格控制预期的参数变化。
通常提供给设计师的MOS晶体管的性能范围只适用于数字电路并以“工艺角”(ProcessComer)的形式给出,如图1所示,其思想是:把NMOS和PMOS晶体管的速度波动范围限制在由FF(快NMOS晶体管和快PMOS晶体管)11、FS(快NMOS晶体管和慢PMOS晶体管)12、SF(慢NMOS晶体管和快PMOS晶体管)14、SS(慢NMOS晶体管和慢PMOS晶体管)13四个工艺角(即四个工艺临界点)所确定的矩形10内(即矩形10内部区域表示可接受的晶片)。其中,FF11对应NMOS、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最大值、阈值电压同为所述工艺线MOS晶体管的出品最小值,FS12对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值,PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值;SF14对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值,PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值;SS13对应NMOS晶体管、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最小值、阈值电压同为所述工艺线MOS晶体管的出品最大值。
SPICE(SimulationProgramforIntegratedCircuitsEmphasis)是目前器件设计行业中应用最为普遍的电路级模拟程序。在提取MOS晶体管SPICE模型过程中,必须针对每一个工艺角(Corner)提取相对应的MOS晶体管SPICE仿真模型,以尽可能地提高成品率,使得在各种工艺条件下使用MOS晶体管器件组成的集成电路工作情况均符合设计需求。由于当从晶片中提取与每一个工艺角(Corner)相对应的器件模型时,晶片上NMOS和PMOS晶体管的测试结构会显示出不同的门延,因此在各种工艺角(Corner)和极限温度条件下对电路进行仿真是决定成品率的基础。
PSP模型是一种表面电势(surface-potential)模型,其基于MOS晶体管工作的基础物理特征,能以较其它模型更少的参数进行工作,它允许模型对栅极泄漏和量子力学效应(QME)加以考虑,因此更接近晶体管物理行为,并能够就IC性能做出更好的预测,提供非常准确的结果,特别是在源极和漏极围绕零偏置进行操作,或者是栅极偏置电压临近阈值电压的时候。
目前,随着工艺线逐渐往65nm以下发展,为适应更小的器件模型需求,PSP模型已成为了MOS晶体管模型行业标准的模型标准,但MOS晶体管工艺角SPICE模型的建模方法没有跟上行业标准的发展,目前仍缺少以PSP模型为基础的MOS晶体管工艺角SPICE模型的优良建模方法。因此提供一种基于PSP模型的MOS晶体管工艺角SPICE模型的建模方法,就变得尤为重要。
发明内容
本发明所解决的技术问题在于提供一种以PSP模型为基础的MOS晶体管工艺角SPICE模型的建模方法,以快速获得具有较好的仿真与测试结果拟合性的MOS晶体管工艺角SPICE模型。
为了解决上述技术问题,本发明提供一种MOS晶体管工艺角SPICE模型的建模方法,包括如下步骤:
收集被模拟MOS晶体管工艺线器件特性的统计信息;
根据所述统计信息得到标准PSP模型卡;
根据所述统计信息得到FF、FS、SF、SS四个工艺角器件的模型测试数据;选取标准PSP模型卡中的适用参数进行调整来拟合FF、FS、SF、SS四个工艺角器件的模型测试数据;
记录下拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后各个所述适用参数发生的偏移量;
将四个工艺角的PSP模型卡的各个所述适用参数发生的偏移量与标准PSP模型卡结合,得到工艺角PSP模型卡。
进一步的,所述得到标准PSP模型卡的步骤包括:
根据所述被模拟MOS晶体管工艺线器件特性的统计信息确定被模拟MOS晶体管的标准器件的目标特性值,所述标准器件的目标特性值包括阈值电压、饱和电流、线性区电流、源漏PN结饱和电流、源漏PN结电容的标准目标值。
根据所述标准器件的目标特性确定标准器件并测试,得到标准器件的模型测试数据;
根据标准器件的模型测试数据提取得到标准PSP模型卡。
进一步的,所述被模拟MOS晶体管工艺线器件特性,包括阈值电压、饱和电流、线性区电流、源漏PN结饱和电流、源漏PN结电容。
进一步的,FF对应NMOS、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最大值、阈值电压同为所述工艺线MOS晶体管的出品最小值,FS对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值,PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值;SF对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值,PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值;SS对应NMOS晶体管、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最小值、阈值电压同为所述工艺线MOS晶体管的出品最大值。
进一步的,所述得到FF、FS、SF、SS四个工艺角器件的模型测试数据的步骤包括:
根据所述被模拟MOS晶体管工艺线器件特性的统计信息确定被模拟MOS晶体管的FF、FS、SF、SS四个工艺角的器件目标特性值,即所述MOS晶体管的FF、FS、SF、SS四个工艺角分别对应的阈值电压、饱和电流、线性区电流、源漏PN结饱和电流、源漏PN结电容的目标值;
根据所述四个工艺角的器件目标特性值确定FF、FS、SF、SS四个工艺角器件并测试,得到FF、FS、SF、SS四个工艺角器件的模型测试数据。
进一步的,所述适用参数包括:栅氧厚度、交叠区栅氧厚度、参考温度下基准平带电压、基准平带电压栅极长度调制系数、基准平带电压栅极宽度调制系数、基准平带电压栅极面积调制系数、实际栅极长度与版图栅极长度之间的偏差、源漏去横向扩散引起的实际沟道减少长度、至沟道停止离子注入引起的横向扩散导致的实际沟道减少宽度、零电场强度下迁移率、零偏压下源漏PN结底部面单位电容常数、零偏压下源-体PN结STI边界线单位电容参数、零偏压下源-体PN结栅边界线单位电容参数、源-体PN结底部饱和电流密度。
进一步的,所述拟合FF、FS、SF、SS四个工艺角器件的模型测试数据时,栅氧厚度和交叠区栅氧厚度的数值需要根据实际工艺线MOS晶体管栅氧工艺监控数据获得。
进一步的,所述拟合FF、FS、SF、SS四个工艺角器件的模型测试数据时,参考温度下基准平带电压、基准平带电压栅极长度调制系数、基准平带电压栅极宽度调制系数、基准平带电压栅极面积调制系数的数值是通过调整标准器件PSP模型卡对应的该4个适用参数拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的阈值电压得到;实际栅极长度与版图栅极长度之间的偏差、源漏去横向扩散引起的实际沟道减少长度、至沟道停止离子注入引起的横向扩散导致的实际沟道减少宽度、零电场强度下迁移率的数值是通过调整标准器件PSP模型卡对应的该4个适用参数拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的饱和电流、线性区电流得到;零偏压下源漏PN结底部面单位电容常数、零偏压下源-体PN结STI边界线单位电容参数、零偏压下源-体PN结栅边界线单位电容参数、源-体PN结底部饱和电流密度的数值是通过调整标准器件PSP模型卡对应的该4个适用参数拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的源漏PN结饱和电流、源漏PN结电容得到。
进一步的,拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后,栅氧厚度的偏移量和交叠区栅氧厚度的偏移量需要根据实际工艺线MOS晶体管栅氧工艺监控获得。
进一步的,所述工艺角PSP模型卡中,各个适用参数的数值分别对应等于标准PSP模型卡的该适用参数的数值与拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后该适用参数对应的偏移量之和。
与现有技术相比,本发明在PSP模型的基础上,依据收集到的被模拟MOS晶体管工艺线器件特性的统计信息,选取PSP模型的14个参数,最终得到了MOS晶体管工艺角PSP模型卡。这种基于PSP模型的MOS晶体管工艺角PSP模型是应用于MOS晶体管SPICE仿真模型的一种新模型,这种新的MOS晶体管工艺角SPICE模型的建模方法,可以快速地获得具有较好的仿真与测试结果拟合性的MOS晶体管工艺角SPICE模型,大大提高了使用该工艺线MOS晶体管器件组成的集成电路的成品率。
附图说明
图1是MOS晶体管的工艺角示意图;
图2是本发明实施例的工艺流程图。
具体实施方式
以下结合附图和具体实施例对本发明提出的MOS晶体管工艺角SPICE模型的建模方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式,仅用于方便、明晰地辅助说明本发明实施例的目的。
如图2所示,本发明提供一种MOS晶体管工艺角SPICE模型的建模方法,由S21~S26共六个步骤完成。下面结合图2的S21~S26所示的六个步骤,对上述MOS晶体管工艺角SPICE模型的建模方法作详细的描述。
S21,收集被模拟MOS晶体管工艺线器件特性的统计信息。
本实施例中,收集被模拟MOS晶体管工艺线器件特性的统计信息,包括阈值电压Vth、饱和电流Idsat、线性区电流Idlin、源漏PN结饱和电流Ij、源漏PN结电容Cj及其他特性参数的测量数据。
S22,根据所述统计信息得到标准PSP模型卡。
其中,本实施例中,所述得到标准PSP模型卡的步骤由三步完成:
第一步,根据所述被模拟MOS晶体管工艺线器件特性的统计信息确定标准器件的目标特性值,所述标准器件的目标特性值也就是阈值电压Vth、饱和电流Idsat、线性区电流Idlin、源漏PN结饱和电流Ij、源漏PN结电容Cj的标准目标值,这些值通过选取被模拟MOS晶体管工艺线器件Vth、Idsat、Idlin、Ij、Cj特性统计信息的中间值获得;
第二步,根据所述标准器件的目标特性值确定所述工艺线MOS晶体管的标准器件并测试,得到标准器件的模型测试数据,也就是说,在工艺线出品的一系列MOS晶体管中选取出特定的MOS晶体管定为标准器件,该MOS晶体管的Vth、Idsat、Idlin、Ij、Cj值均处于工艺线所收集该MOS晶体管特性统计数据中的中间值,然后对此MOS晶体管进行详细的测试,也就得到了标准器件的模型测试数据;
第三步,根据标准器件的模型测试数据提取得到标准PSP模型卡。
S23,根据所述统计信息得到FF、FS、SF、SS四个工艺角器件的模型测试数据。
其中,FF对应NMOS、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最大值、阈值电压同为所述工艺线MOS晶体管的出品最小值,FS对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值,PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值;SF对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值,PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值;SS对应NMOS晶体管、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最小值、阈值电压同为所述工艺线MOS晶体管的出品最大值。
本实施例中,所述得到FF、FS、SF、SS四个工艺角器件的模型测试数据的步骤为:
第一步,根据所述被模拟MOS晶体管工艺线器件特性的统计信息确定被模拟MOS晶体管的FF、FS、SF、SS四个工艺角的器件目标特性值,也就是在所收集到的工艺线器件特性Vth、Idsat、Ij、Cj的统计信息中选取出能表征FF、FS、SF、SS四个工艺角(四个工艺临界点)的Vth、Idsat、Idlin、Ij、Cj值,这些值被对应定为FF、FS、SF、SS四个工艺角的器件目标特性值,;
第二步,根据所述四个工艺角的器件目标特性值确定FF、FS、SF、SS四个工艺角器件并测试,分别得到FF、FS、SF、SS四个工艺角器件的模型测试数据,也就是说,在工艺线出品的一系列MOS晶体管中选取出特定的四个MOS晶体管定为FF、FS、SF、SS四个工艺角器件,这四个MOS晶体管的Vth、Idsat、Idlin、Ij、Cj值分别等于所得FF、FS、SF、SS四个工艺角的器件目标特性值,然后对这四个MOS晶体管进行详细的测试,也就得到了FF、FS、SF、SS四个工艺角器件的模型测试数据。
S24,选取标准PSP模型卡中的适用参数进行调整来拟合FF、FS、SF、SS四个工艺角器件的模型测试数据。
其中,选取PSP模型卡的适用参数的原则,是适用于调整某一特性(例如Vth)的参数只影响这一特性,对其他的电学特性影响越小越好,因此选取的适用参数分别为栅氧厚度toxo、交叠区栅氧厚度toxovo、参考温度下基准平带电压vfbo、基准平带电压栅极长度调制系数vfbl、基准平带电压栅极宽度调制系数vfbw、基准平带电压栅极面积调制系数vfblw、实际栅极长度与版图栅极长度之间的偏差lvaro、源漏去横向扩散引起的实际沟道减少长度lap、至沟道停止离子注入引起的横向扩散导致的实际沟道减少宽度wot、零电场强度下迁移率uo、零偏压下源漏PN结底部面单位电容常数cjorbot、零偏压下源-体PN结STI边界线单位电容参数cjorsti、零偏压下源-体PN结栅边界线单位电容参数cjorgat、源-体PN结底部饱和电流密度idsatrbot。上述14个PSP模型参数作为工艺角(Corner)模型参数进行MOS晶体管工艺角(Corner)模型的建立与提取参数;
调整所述标准PSP模型卡的适用参数来拟合四个工艺角器件的模型测试数据时,14个适用参数对应的新值的获得方式不同。由于标准PSP模型卡的栅氧厚度toxo和交叠区栅氧厚度toxovo的数值选取为实际工艺线MOS晶体管栅氧工艺监控得到的栅氧厚度toxo和交叠区栅氧厚度toxovo的数据的中间值,所以栅氧厚度toxo和交叠区栅氧厚度toxovo的新参数值不是通过拟合得到,而是需要根据实际工艺线MOS晶体管栅氧工艺监控数据获得,处于FF临界点时,栅氧厚度toxo和交叠区栅氧厚度toxovo的数值为实际工艺线MOS晶体管栅氧工艺监控到的最小值,处于SS临界点时则为实际工艺线MOS晶体管栅氧工艺监控到的最大值;参考温度下基准平带电压vfbo、基准平带电压栅极长度调制系数vfbl、基准平带电压栅极宽度调制系数vfbw、基准平带电压栅极面积调制系数vfblw的数值是通过调整标准PSP模型卡对应的vfbo、vfbw、vfbl、vfblw四个参数拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的阈值电压Vth得到;实际栅极长度与版图栅极长度之间的偏差lvaro、源漏去横向扩散引起的实际沟道减少长度lap、至沟道停止离子注入引起的横向扩散导致的实际沟道减少宽度wot、零电场强度下迁移率uo的数值是通过调整标准PSP模型卡对应的lvaro、lap、wot、uo四个参数拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的饱和电流Idsat、线性区电流Idlin得到;零偏压下源漏PN结底部面单位电容常数cjorbot、零偏压下源-体PN结STI边界线单位电容参数cjorsti、零偏压下源-体PN结栅边界线单位电容参数cjorgat、源-体PN结底部饱和电流密度idsatrbot的数值是通过调整标准PSP模型卡标准对应的cjorbot、cjorsti、cjorgat、idsatrbot四个参数拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的源漏PN结Ij、Cj得到。
S25,记录下拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后所述适用参数发生的偏移量。
拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后,标准PSP模型卡的14个适用参数所发生的偏移量用相应的变量表示,分别为:toxo_corner、toxovo_corner、vfbo_corner、vfbl_corner、vfbw_corner、vfblw_corner、lvaro_corner、lap_corner、Wot_corner、uo_corner、cjorbot_corner、cjorsti_corner、cjorgat_corner、idsatrbot_corner。
其中,栅氧厚度toxo的偏移量toxo_corner和交叠区栅氧厚度toxovo的偏移量toxovo_corner需要根据实际工艺线MOS晶体管栅氧工艺监控数据获得,即在S24步骤中得到对应栅氧厚度toxo和交叠区栅氧厚度toxovo新的参数值同时,就可以获得栅氧厚度toxo的偏移量toxo_corner和交叠区栅氧厚度toxovo的偏移量toxovo_corner。通常偏移量toxo_corner等于对应的栅氧厚度toxo的监控偏差,偏移量toxovo_corner等于对应的交叠区栅氧厚度toxovo的监控偏差。
S26,将所述适用参数对应的偏移量与标准PSP模型卡结合,得到工艺角PSP模型卡。
将各个所述适用参数对应的偏移量与标准PSP模型卡结合是通过将标准PSP模型卡的该适用参数的数值与拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后该适用参数对应的偏移量相加来实现的。也就是说,所述工艺角PSP模型卡的各个适用参数的数值,分别对应等于标准PSP模型卡的该适用参数的数值与拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后该适用参数对应的偏移量之和,例如工艺角PSP模型卡的vfbw的数值就等于标准PSP模型卡的vfbw的数值与偏移量vfbw_corner之和。
综上所述,本发明在PSP模型的基础上,依据收集到的被模拟MOS晶体管工艺线器件特性的统计信息,选取PSP模型的14个参数,最终得到了MOS晶体管工艺角PSP模型卡。这种基于PSP模型的MOS晶体管工艺角PSP模型是应用于MOS晶体管SPICE仿真模型的一种新模型,该模型对于所仿真的MOS晶体管处于四个工艺角时的仿真数据与工艺线的实际工艺角测量数据一致。因此这种新的MOS晶体管工艺角SPICE模型的建模方法,可以快速地获得具有较好的仿真与测试结果拟合性的MOS晶体管工艺角SPICE模型,大大提高了使用该工艺线MOS晶体管器件组成的集成电路的成品率。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种MOS晶体管工艺角SPICE模型的建模方法,其特征在于,包括:
收集被模拟MOS晶体管工艺线器件特性的统计信息;
根据所述统计信息得到标准PSP模型卡;
根据所述统计信息得到FF、FS、SF、SS四个工艺角器件的模型测试数据;选取标准PSP模型卡中的适用参数进行调整来拟合FF、FS、SF、SS四个工艺角器件的模型测试数据;
记录下拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后所述适用参数发生的偏移量;
将所述适用参数发生的偏移量与标准PSP模型卡结合,得到工艺角PSP模型卡。
2.如权利要求1所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,所述被模拟MOS晶体管工艺线器件特性,包括阈值电压、饱和电流、线性区电流、源漏PN结饱和电流、源漏PN结电容。
3.如权利要求1所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,FF对应NMOS、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最大值、阈值电压同为所述工艺线MOS晶体管的出品最小值,FS对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值,PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值;SF对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值,PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值;SS对应NMOS晶体管、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最小值、阈值电压同为所述工艺线MOS晶体管的出品最大值。
4.如权利要求1所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,所述得到标准PSP模型卡的步骤包括:
根据所述被模拟MOS晶体管工艺线器件特性的统计信息确定标准器件的目标特性值,所述标准器件的目标特性值包括阈值电压、饱和电流、线性区电流、源漏PN结饱和电流、源漏PN结电容的标准目标值;
根据所述标准器件的目标特性值确定标准器件并测试,得到标准器件的模型测试数据;
根据标准器件的模型测试数据提取得到标准PSP模型卡。
5.如权利要求1所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,所述得到FF、FS、SF、SS四个工艺角器件的模型测试数据的步骤包括:
根据所述被模拟MOS晶体管工艺线器件特性的统计信息确定被模拟MOS晶体管的FF、FS、SF、SS四个工艺角的器件目标特性值,即所述MOS晶体管的FF、FS、SF、SS四个工艺角分别对应的阈值电压、饱和电流、线性区电流、源漏PN结饱和电流、源漏PN结电容的目标值;
根据所述四个工艺角的器件目标特性值确定FF、FS、SF、SS四个工艺角器件并测试,得到FF、FS、SF、SS四个工艺角器件的模型测试数据。
6.如权利要求1所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,所述适用参数包括:栅氧厚度、交叠区栅氧厚度、参考温度下基准平带电压、基准平带电压栅极长度调制系数、基准平带电压栅极宽度调制系数、基准平带电压栅极面积调制系数、实际栅极长度与版图栅极长度之间的偏差、源漏去横向扩散引起的实际沟道减少长度、至沟道停止离子注入引起的横向扩散导致的实际沟道减少宽度、零电场强度下迁移率、零偏压下源漏PN结底部面单位电容常数、零偏压下源-体PN结STI边界线单位电容参数、零偏压下源-体PN结栅边界线单位电容参数、源-体PN结底部饱和电流密度。
7.如权利要求6所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,所述拟合FF、FS、SF、SS四个工艺角器件的模型测试数据时,栅氧厚度和交叠区栅氧厚度的数值需要根据实际工艺线MOS晶体管栅氧工艺监控数据获得。
8.如权利要求6所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,所述拟合FF、FS、SF、SS四个工艺角器件的模型测试数据时,参考温度下基准平带电压、基准平带电压栅极长度调制系数、基准平带电压栅极宽度调制系数、基准平带电压栅极面积调制系数的数值是通过调整标准器件PSP模型卡对应的参考温度下基准平带电压、基准平带电压栅极长度调制系数、基准平带电压栅极宽度调制系数、基准平带电压栅极面积调制系数拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的阈值电压得到;实际栅极长度与版图栅极长度之间的偏差、源漏去横向扩散引起的实际沟道减少长度、至沟道停止离子注入引起的横向扩散导致的实际沟道减少宽度、零电场强度下迁移率的数值是通过调整标准器件PSP模型卡对应的实际栅极长度与版图栅极长度之间的偏差、源漏去横向扩散引起的实际沟道减少长度、至沟道停止离子注入引起的横向扩散导致的实际沟道减少宽度、零电场强度下迁移率拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的饱和电流、线性区电流得到;零偏压下源漏PN结底部面单位电容常数、零偏压下源-体PN结STI边界线单位电容参数、零偏压下源-体PN结栅边界线单位电容参数、源-体PN结底部饱和电流密度的数值是通过调整标准器件PSP模型卡对应的零偏压下源漏PN结底部面单位电容常数、零偏压下源-体PN结STI边界线单位电容参数、零偏压下源-体PN结栅边界线单位电容参数、源-体PN结底部饱和电流密度拟合FF、FS、SF、SS四个工艺角器件的模型测试数据中的源漏PN结饱和电流、源漏PN结电容得到。
9.如权利要求6所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后,栅氧厚度的偏移量和交叠区栅氧厚度的偏移量需要根据实际工艺线MOS晶体管栅氧工艺监控获得。
10.如权利要求1所述的MOS晶体管工艺角SPICE模型的建模方法,其特征在于,所述工艺角PSP模型卡中,各个适用参数的数值分别对应等于标准PSP模型卡的该适用参数的数值与拟合FF、FS、SF、SS四个工艺角器件的模型测试数据后该适用参数对应的偏移量之和。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010600543.9A CN102081686B (zh) | 2010-12-21 | 2010-12-21 | Mos晶体管工艺角spice模型的建模方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010600543.9A CN102081686B (zh) | 2010-12-21 | 2010-12-21 | Mos晶体管工艺角spice模型的建模方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102081686A CN102081686A (zh) | 2011-06-01 |
CN102081686B true CN102081686B (zh) | 2016-04-27 |
Family
ID=44087647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010600543.9A Active CN102081686B (zh) | 2010-12-21 | 2010-12-21 | Mos晶体管工艺角spice模型的建模方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102081686B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102708268B (zh) * | 2012-06-21 | 2014-11-26 | 中国科学院微电子研究所 | Mos器件的建模方法 |
CN102789530B (zh) | 2012-07-17 | 2014-10-15 | 中国科学院微电子研究所 | Soi mos器件的建模方法 |
CN103440391B (zh) * | 2013-09-16 | 2017-01-18 | 卓捷创芯科技(深圳)有限公司 | 一种基于数值选择函数的半导体工艺角扫描仿真方法 |
CN104090999B (zh) * | 2014-06-24 | 2018-05-29 | 上海集成电路研发中心有限公司 | 一种sram中mos角模型的制作方法 |
CN105740564B (zh) * | 2016-02-15 | 2019-10-08 | 中国工程物理研究院电子工程研究所 | 一种soi mos管剂量率辐射spice宏模型建模法 |
CN106601643B (zh) * | 2016-11-15 | 2019-04-05 | 珠海格力电器股份有限公司 | 芯片的mos工艺角的测量方法、装置和系统 |
CN106802991B (zh) * | 2017-01-06 | 2020-12-18 | 上海华虹宏力半导体制造有限公司 | Mos器件的仿真方法 |
CN106951586B (zh) * | 2017-02-15 | 2020-05-15 | 上海集成电路研发中心有限公司 | 一种考虑温度效应的射频mos器件的建模方法 |
CN108133102B (zh) * | 2017-12-21 | 2021-06-04 | 上海华力微电子有限公司 | 一种mosfet器件之全局工艺角模型的建模方法 |
CN108038322B (zh) * | 2017-12-21 | 2021-08-20 | 上海华力微电子有限公司 | 一种spice集中模型的建模方法及系统 |
CN109388895B (zh) * | 2018-10-22 | 2023-05-05 | 上海华虹宏力半导体制造有限公司 | 一种sonos单元的角模型架构及其调试方法 |
CN109581196B (zh) * | 2018-12-26 | 2021-06-01 | 北京无线电计量测试研究所 | 一种包含工艺角检测电路的芯片及检测方法 |
CN109684733B (zh) * | 2018-12-26 | 2020-04-07 | 南京九芯电子科技有限公司 | 一种tft器件角模型的生成及分析方法 |
CN113221494B (zh) * | 2020-01-21 | 2024-02-13 | 中芯国际集成电路制造(上海)有限公司 | Sram中工艺角分析模型的生成方法及工艺角的确定方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6928626B1 (en) * | 2002-12-06 | 2005-08-09 | Cadence Design Systems, Inc. | System and method for modeling of circuit components |
CN101083136A (zh) * | 2007-06-04 | 2007-12-05 | 成都华微电子系统有限公司 | 非易失性可编程逻辑电路架构 |
CN101753011A (zh) * | 2008-12-16 | 2010-06-23 | 上海华虹Nec电子有限公司 | 适用于spice级仿真的电荷泵电路的行为级模型 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4874207B2 (ja) * | 2007-10-01 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 回路シミュレーション方法、回路シミュレーション装置、及びプログラム |
-
2010
- 2010-12-21 CN CN201010600543.9A patent/CN102081686B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6928626B1 (en) * | 2002-12-06 | 2005-08-09 | Cadence Design Systems, Inc. | System and method for modeling of circuit components |
CN101083136A (zh) * | 2007-06-04 | 2007-12-05 | 成都华微电子系统有限公司 | 非易失性可编程逻辑电路架构 |
CN101753011A (zh) * | 2008-12-16 | 2010-06-23 | 上海华虹Nec电子有限公司 | 适用于spice级仿真的电荷泵电路的行为级模型 |
Also Published As
Publication number | Publication date |
---|---|
CN102081686A (zh) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102081686B (zh) | Mos晶体管工艺角spice模型的建模方法 | |
CN102142057A (zh) | 应用于mosfet电学仿真的bsim4应力模型 | |
CN102385650B (zh) | 建构模型参数与电参数之间的映射的方法 | |
CN102176215B (zh) | 一种soi场效应晶体管spice模型系列的建模方法 | |
CN101976283A (zh) | Bsimsoi4直流模型参数的确定方法 | |
CN101329695A (zh) | 检测及建立应用于噪声的mos管模型的方法 | |
CN105760604A (zh) | 基于版图邻近效应的统计模型的建模方法 | |
CN102637215A (zh) | 半导体器件建模方法 | |
CN102968538B (zh) | Mos晶体管psp失配模型的建模方法 | |
CN102262206A (zh) | pMOSFET器件负偏置温度不稳定性寿命预测方法 | |
CN105184026A (zh) | 一种mos可变电容的仿真模型建立方法和仿真方法 | |
CN104021239B (zh) | 一种采用温度模型进行曲线拟合的方法 | |
US20110153055A1 (en) | Wide-range quick tunable transistor model | |
CN101571884B (zh) | Mosfet bsim3热载流子注入可靠性模型的建模方法 | |
He et al. | SiC mosfet corner and statistical SPICE model generation | |
CN101196936B (zh) | Mos晶体管电学统计模型的快速建模方法 | |
CN104657522A (zh) | 一种对场效应晶体管进行建模的方法及电路仿真方法 | |
US20130054219A1 (en) | Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof | |
CN105226054A (zh) | 一种通用失配模型及其提取方法 | |
CN100442298C (zh) | 栅极根部缺陷与mosfet器件性能相关性的仿真方法 | |
CN108875200B (zh) | 通用型wpe优化模型及其提取方法 | |
CN102799697A (zh) | 一种低温cmos建模方法 | |
CN114417581A (zh) | 基于spice模型的仿真方法、仿真系统 | |
US9852956B2 (en) | Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices | |
CN114676570A (zh) | 一种仿真模型确定方法、芯片分类方法和相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |