CN109977539A - Mosfet器件的应力效应参数抽取与计算方法 - Google Patents

Mosfet器件的应力效应参数抽取与计算方法 Download PDF

Info

Publication number
CN109977539A
CN109977539A CN201910231063.0A CN201910231063A CN109977539A CN 109977539 A CN109977539 A CN 109977539A CN 201910231063 A CN201910231063 A CN 201910231063A CN 109977539 A CN109977539 A CN 109977539A
Authority
CN
China
Prior art keywords
mosfet element
grid
diffusion region
stress effect
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910231063.0A
Other languages
English (en)
Other versions
CN109977539B (zh
Inventor
赵梓夷
杨婷
李浩然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910231063.0A priority Critical patent/CN109977539B/zh
Publication of CN109977539A publication Critical patent/CN109977539A/zh
Application granted granted Critical
Publication of CN109977539B publication Critical patent/CN109977539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种MOSFET器件的应力效应参数抽取与计算方法，涉及集成电路设计和制造领域，通过抽取半导体器件版图中同一MOSFET器件的基础参数；利用所述基础参数对半导体器件版图中同一MOSFET器件的各个子栅扩散区长度(LOD)参数进行计算；以及利用所述各个子栅扩散区长度参数进行等效计算得到同一MOSFET器件的等效LOD参数的步骤得到MOSFET器件的应力效应参数，不仅能对LOD参数进行精确抽取与计算，且同时降低设计难度，提高设计灵活性，提高开发效率。

Description

MOSFET器件的应力效应参数抽取与计算方法
技术领域
本发明涉及集成电路设计和制造领域，尤其涉及一种MOSFET器件的应力效应参数抽取与计算方法。
背景技术
在集成电路设计和制造领域，器件敏感性对设计有很大的挑战。随着集成电路设计与制造技术的不断发展与进步，浅沟槽隔离技术(shallow trench isolation，STI)的应用早已普及。近年来，随着工艺节点不断降低，随之产生的应力效应(mechanical stresseffect)会对金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistor，MOSFET)器件的各项性能产生重要影响，如迁移率，开启电压，饱和电流等。因此，MOSFET器件的应力效应参数抽取与计算非常重要。
MOSFET器件的应力效应版图参数，主要体现为扩散区长度LOD(Length ofdiffusion)这一参数，因此业界也将应力效应称之为LOD效应。在集成电路设计过程中，设计者会利用设计版图布局比原理图LVS(Layout Versus Schematics)物理验证文件提取出实际版图中MOSFET器件的应力效应(LOD)参数，将此参数带入仿真器进行后期仿真，得到符合实际器件性能的反馈结果，从而进一步优化设计参数。因此，LVS提取应力效应参数与计算的准确极大影响器件的仿真结果，从而影响设计的成败。
发明内容
本发明的目的在于提供一种MOSFET器件的应力效应参数抽取与计算方法，能对LOD参数进行精确抽取与计算，且同时降低设计难度，提高设计灵活性，提高开发效率。
本发明提供的MOSFET器件的应力效应参数抽取与计算方法，包括：S1：抽取半导体器件版图中同一MOSFET器件的基础参数；S2：利用所述基础参数对半导体器件版图中同一MOSFET器件的各个子栅扩散区长度(LOD)参数进行计算；以及S3：利用所述各个子栅扩散区长度参数进行等效计算得到同一MOSFET器件的等效LOD参数。
更进一步的，所述MOSFET器件为多栅极、漏源共用的MOSFET器件。
更进一步的，所述MOSFET器件位于一半导体衬底的扩散区内，其中，所述半导体衬底上包括浅沟槽隔离区，以及位于所述浅沟槽隔离区之间的扩散区，在所述扩散区内形成由多个子栅和位于所述多个子栅两侧的漏极和源极构成所述MOSFET器件。
更进一步的，步骤S1中所述基础参数包括：MOSFET器件最左侧子栅与所述扩散区左侧之间的距离sa、MOSFET器件最右侧子栅与所述扩散区右侧之间的距离sb、各所述子栅间的间距sd、所述子栅的沟道长度(lf)以及所述子栅的数量(nf)。
更进一步的，步骤S2中包括计算每一根子栅距离扩散区左侧的长度Sai，以及每一根子栅距离扩散区右侧的长度Sbi，i为大于等于2且小于等于nf的整数。
更进一步的，计算每一根子栅距离扩散区左侧的长度Sai，以及每一根子栅距离扩散区右侧的长度Sbi的计算公式为：
Sai＝sa+(i-1)*(lf+sd)
Sbi＝sb+(i-1)*(lf+sd)
其中，Sai表示同一MOSFET器件中第i根子栅极距离扩散区左侧的长度；Sbi表示同一MOSFET器件中第i根子栅极距离扩散区右侧的长度，sa为MOSFET器件最左侧子栅与扩散区左侧之间的距离，sb为MOSFET器件最右侧子栅与扩散区右侧之间的距离。
更进一步的，步骤S3中包括计算MOSFET器件等效栅极左侧边距离扩散区左侧的长度等效值Saeff，以及MOSFET器件等效栅极右侧边距离扩散区右侧的长度等效值Sbeff。
更进一步的，计算MOSFET器件等效栅极左侧边距离扩散区左侧的长度等效值Saeff，以及MOSFET器件等效栅极右侧边距离扩散区右侧的长度等效值Sbeff的计算公式为：
其中，lf为子栅的沟道长度，nf为子栅的数量，Sai表示同一MOSFET器件中第i根栅极距离扩散区左侧的长度，Sbi表示同一MOSFET器件中第i根栅极距离扩散区右侧的长度。
更进一步的，所述MOSFET器件为具有应力效应参数抽取的MOSFET。
更进一步的，所述MOSFET器件为PMOSFET或NMOSFET。
更进一步的，所述MOSFET器件为射频MOSFET器件。
更进一步的，还包括：S4：利用LVS物理验证文件，抽取网表。
更进一步的，利用LVS物理技术文件对所述MOSFET器件的LOD参数进行抽取与计算，并生成网表。
更进一步的，使用电子设计自动化(EDA)工具物理验证工具calibre，编辑代码文件，抽取版图中所述MOSFET器件的LOD参数，并将所述LOD参数带入网表进行后期仿真。
在本发明一实施例中，通过抽取半导体器件版图中同一MOSFET器件的基础参数；利用所述基础参数对半导体器件版图中同一MOSFET器件的各个子栅扩散区长度(LOD)参数进行计算；以及利用所述各个子栅扩散区长度参数进行等效计算得到同一MOSFET器件的等效LOD参数的步骤得到MOSFET器件的应力效应参数，不仅能对LOD参数进行精确抽取与计算，且同时降低设计难度，提高设计灵活性，提高开发效率。
附图说明
图1为一实施例的MOSFET器件的版图示意图。
图2为本发明一实施例的MOSFET器件的应力效应参数抽取与计算方法的流程图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一实施例，在于提供一种MOSFET器件的应力效应参数抽取与计算方法，不仅能对LOD参数进行精确抽取与计算，且同时降低设计难度，提高设计灵活性，提高开发效率。
具体的，请参阅图1，图1为一实施例的MOSFET器件的版图示意图，如图1所示，在一半导体衬底上包括由浅沟槽隔离技术(shallow trench isolation，STI)形成的浅沟槽隔离区(图中未示出)，以及位于浅沟槽隔离区之间的扩散区100，在扩散区100内形成由多个子栅110和位于多个子栅110两侧的漏极和源极构成的一个金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)器件，也即该MOSFET为多栅极、漏源共用的MOSFET。随着集成电路技术越来越复杂，尺寸越来越小，扩散区面积越来越小，STI应力对MOSFET器件性能的影响越来越不可忽略，因此，MOSFET器件的应力效应参数抽取与计算越来越重要。
具体的，请参阅图2，图2为本发明一实施例的MOSFET器件的应力效应参数抽取与计算方法的流程图，如图2所示，本发明提供MOSFET器件的应力效应参数抽取与计算方法，包括：S1：抽取半导体器件版图中同一MOSFET器件的基础参数；S2：利用所述基础参数对半导体器件版图中同一MOSFET器件的各个子栅扩散区长度(LOD)参数进行计算；以及S3：利用所述各个子栅扩散区长度参数进行等效计算得到同一MOSFET器件的等效LOD参数。
如下将进行详细说明：
S1：抽取半导体器件版图中同一MOSFET器件的基础参数。
具体的，在本发明一实施例中，并请参阅图1，所述基础参数包括：MOSFET器件最左侧子栅110与扩散区左侧之间的距离sa、MOSFET器件最右侧子栅110与扩散区右侧之间的距离sb、各子栅110间的间距sd、子栅的沟道长度(lf)以及子栅的数量(nf)。
S2：利用所述基础参数对半导体器件版图中同一MOSFET器件的各个子栅扩散区长度(LOD)参数进行计算。
具体的计算包括计算每一根子栅距离扩散区左侧的长度Sai，以及每一根子栅距离扩散区右侧的长度Sbi，其中i为大于等于2且小于等于nf的整数。在本发明一实施例中，其计算公式为：
Sai＝sa+(i-1)*(lf+sd)
Sbi＝sb+(i-1)*(lf+sd)
其中，Sai表示同一MOSFET器件中第i根子栅极距离扩散区左侧的长度；Sbi表示同一MOSFET器件中第i根子栅极距离扩散区右侧的长度，i为大于等于2且小于等于nf的整数，sa为MOSFET器件最左侧子栅与扩散区左侧之间的距离，sb为MOSFET器件最右侧子栅与扩散区右侧之间的距离。
S3：利用所述各个子栅扩散区长度参数进行等效计算得到同一MOSFET器件的等效LOD参数。
在本发明一实施例中，具体的计算包括计算MOSFET器件等效栅极左侧边距离扩散区左侧的长度等效值Saeff，以及MOSFET器件等效栅极右侧边距离扩散区右侧的长度等效值Sbeff。其中所述等效栅极为各个子栅等效为一个栅极的栅极结构。在本发明一实施例中，其计算公式为：
其中，lf为子栅的沟道长度，nf为子栅的数量，Sai表示同一MOSFET器件中第i根栅极距离扩散区左侧的长度，Sbi表示同一MOSFET器件中第i根栅极距离扩散区右侧的长度。
如此即可得到MOSFET器件的应力效应(LOD)参数，且具备设计难度低，灵活性好，开发效率高的优点。
更进一步的，MOSFET器件的应力效应参数抽取与计算方法还包括：
S4：利用LVS物理验证文件，抽取网表。以将根据步骤S1-S3得到的MOSFET器件的应力效应(LOD)参数进行可视化输出。具体的，在本发明一实施例中，其具体步骤如下：将版图信息输入LVS文件，运行LVS文件抽取网表。
在本发明中，执行命令如下：calibre–spi–netlist lvs.rules
得到netlist网表信息，从网表信息读取到MOSFET器件的LOD等效参数值SAeff与Sbeff。
在本发明一实施例中，以四栅极源漏共用MOSFET器件为例，利用本发明的MOSFET器件的应力效应参数抽取与计算方法抽取网表结果如下：
.SUBCKT n11rvt_ckt_rf
X0D G S B n11rvt_ckt_rf wf＝6e-07 lf＝1e-07 nf＝4 SAeff＝5.27084e-07
SBeff＝4.31636e-07 $X＝26880 $Y＝-1338690 $D＝149
.ENDS
网表结果显示可以准确反馈MOSFET器件的应力效应的各个参数值。
本发明的MOSFET器件的应力效应参数抽取与计算方法适用于各种具有应力效应参数抽取的MOSFET，如PMOSFET或NMOSFET。
另，在射频领域，射频MOSFET器件，简称rfmos，由于rfmos器件的敏感性，业界有不同于逻辑区(Logic)的处理方法。具体区别为，在集成电路设计过程中，对多栅极MOSFET器件源漏共用这一做法非常常见。对于Logic MOSFET器件，这种共用源漏端的做法被等效识别成单个栅极器件间的互相串并联，即支持器件的拆分与合并。但在RF领域，rfmos不支持这种等效拆分与合并的做法。业界对rfmos器件的应力效应参数处理方法有以下两种，第一类，仅抽取rfmos最左右两侧的LOD值，直接进行计算。这种做法相对简单，但缺点明显，直接忽略器件内部对LOD参数的影响。显然，这种做法并不能准确反馈期器件性能。第二类，采取不同的参数抽取流程，不利用LVS物理验证文件来实现LOD参数的提取与计算。这种做法抽取参数准确，但对设计者要求较高，全套设计流程被限定，没有灵活度。主要由于射频MOSFET器件的敏感性，不支持器件间的拆分与合并，从而准确的表征器件性能。因此，对RFMOSFET器件的应力效应参数提取与计算方法，仍然是难点，在目前仍是一个技术空白。采用本发明提供的射频MOSFET器件的应力效应参数抽取与计算方法，不需要器件间的拆分与合并，就可以对器件的LOD参数进行精确抽取与计算，同时降低设计难度，提高设计灵活性，提高开发效率。
在本发明一实施例中，利用业界常规LVS物理技术文件对MOSFET器件的LOD参数进行抽取与计算，并生成网表。
在本发明一实施例中，更具体的，使用电子设计自动化(EDA)工具物理验证工具calibre，编辑代码文件，抽取版图中MOSFET器件的LOD参数，并将此参数带入网表进行后期仿真。
如此，在本发明一实施例中，通过抽取半导体器件版图中同一MOSFET器件的基础参数；利用所述基础参数对半导体器件版图中同一MOSFET器件的各个子栅扩散区长度(LOD)参数进行计算；以及利用所述各个子栅扩散区长度参数进行等效计算得到同一MOSFET器件的等效LOD参数的步骤得到MOSFET器件的应力效应参数，不仅能对LOD参数进行精确抽取与计算，且同时降低设计难度，提高设计灵活性，提高开发效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种MOSFET器件的应力效应参数抽取与计算方法，其特征在于，包括：
S1：抽取半导体器件版图中同一MOSFET器件的基础参数；
S2：利用所述基础参数对半导体器件版图中同一MOSFET器件的各个子栅扩散区长度(LOD)参数进行计算；以及
S3：利用所述各个子栅扩散区长度参数进行等效计算得到同一MOSFET器件的等效LOD参数。
2.根据权利要求1所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，所述MOSFET器件为多栅极、漏源共用的MOSFET器件。
3.根据权利要求1或2任一项所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，所述MOSFET器件位于一半导体衬底的扩散区内，其中，所述半导体衬底上包括浅沟槽隔离区，以及位于所述浅沟槽隔离区之间的扩散区，在所述扩散区内形成由多个子栅和位于所述多个子栅两侧的漏极和源极构成所述MOSFET器件。
4.根据权利要求3所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，步骤S1中所述基础参数包括：MOSFET器件最左侧子栅与所述扩散区左侧之间的距离sa、MOSFET器件最右侧子栅与所述扩散区右侧之间的距离sb、各所述子栅间的间距sd、所述子栅的沟道长度(lf)以及所述子栅的数量(nf)。
5.根据权利要求4所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，步骤S2中包括计算每一根子栅距离扩散区左侧的长度Sai，以及每一根子栅距离扩散区右侧的长度Sbi，i为大于等于2且小于等于nf的整数。
6.根据权利要求5所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，计算每一根子栅距离扩散区左侧的长度Sai，以及每一根子栅距离扩散区右侧的长度Sbi的计算公式为：
Sai＝sa+(i-1)*(lf+sd)
Sbi＝sb+(i-1)*(lf+sd)
其中，Sai表示同一MOSFET器件中第i根子栅极距离扩散区左侧的长度；Sbi表示同一MOSFET器件中第i根子栅极距离扩散区右侧的长度，sa为MOSFET器件最左侧子栅与扩散区左侧之间的距离，sb为MOSFET器件最右侧子栅与扩散区右侧之间的距离。
7.根据权利要求6所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，步骤S3中包括计算MOSFET器件等效栅极左侧边距离扩散区左侧的长度等效值Saeff，以及MOSFET器件等效栅极右侧边距离扩散区右侧的长度等效值Sbeff。
8.根据权利要求7所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，计算MOSFET器件等效栅极左侧边距离扩散区左侧的长度等效值Saeff，以及MOSFET器件等效栅极右侧边距离扩散区右侧的长度等效值Sbeff的计算公式为：
其中，lf为子栅的沟道长度，nf为子栅的数量，Sai表示同一MOSFET器件中第i根栅极距离扩散区左侧的长度，Sbi表示同一MOSFET器件中第i根栅极距离扩散区右侧的长度。
9.根据权利要求3所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，所述MOSFET器件为具有应力效应参数抽取的MOSFET。
10.根据权利要求9所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，所述MOSFET器件为PMOSFET或NMOSFET。
11.根据权利要求9所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，所述MOSFET器件为射频MOSFET器件。
12.根据权利要求1所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，进一步还包括：
S4：利用LVS物理验证文件，抽取网表。
13.根据权利要求12所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，利用LVS物理技术文件对所述MOSFET器件的LOD参数进行抽取与计算，并生成网表。
14.根据权利要求12所述的MOSFET器件的应力效应参数抽取与计算方法，其特征在于，使用电子设计自动化(EDA)工具物理验证工具calibre，编辑代码文件，抽取版图中所述MOSFET器件的LOD参数，并将所述LOD参数带入网表进行后期仿真。
CN201910231063.0A 2019-03-26 2019-03-26 Mosfet器件的应力效应参数抽取与计算方法 Active CN109977539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910231063.0A CN109977539B (zh) 2019-03-26 2019-03-26 Mosfet器件的应力效应参数抽取与计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910231063.0A CN109977539B (zh) 2019-03-26 2019-03-26 Mosfet器件的应力效应参数抽取与计算方法

Publications (2)

Publication Number Publication Date
CN109977539A true CN109977539A (zh) 2019-07-05
CN109977539B CN109977539B (zh) 2023-06-20

Family

ID=67080554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910231063.0A Active CN109977539B (zh) 2019-03-26 2019-03-26 Mosfet器件的应力效应参数抽取与计算方法

Country Status (1)

Country Link
CN (1) CN109977539B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142057A (zh) * 2011-05-04 2011-08-03 华东师范大学 应用于mosfet电学仿真的bsim4应力模型
CN102194691A (zh) * 2010-03-03 2011-09-21 中芯国际集成电路制造(上海)有限公司 多栅结构mosfet模型的建模方法
CN104657558A (zh) * 2015-02-28 2015-05-27 上海华虹宏力半导体制造有限公司 提取lod效应模型的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194691A (zh) * 2010-03-03 2011-09-21 中芯国际集成电路制造(上海)有限公司 多栅结构mosfet模型的建模方法
CN102142057A (zh) * 2011-05-04 2011-08-03 华东师范大学 应用于mosfet电学仿真的bsim4应力模型
CN104657558A (zh) * 2015-02-28 2015-05-27 上海华虹宏力半导体制造有限公司 提取lod效应模型的方法

Also Published As

Publication number Publication date
CN109977539B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
CN103310030B (zh) 用于FinFET设计的LVS实现
CN1303557C (zh) 引入了晶体管的扩散长度依赖性的电路仿真装置以及用于生成晶体管模型的方法
TWI354909B (en) Methodology for layout-based modulation and optimi
CN102142057B (zh) 应用于mosfet电学仿真的bsim4应力的建模方法
Liu et al. BSIM4 and MOSFET modeling for IC simulation
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN103778297B (zh) Mos器件的sti应力效应建模方法及装置
CN107305593B (zh) 一种soi mosfet总剂量辐照模型的建模方法
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
CN101739470A (zh) Mos晶体管多尺寸器件的工艺偏差模型的建立方法
CN109977539A (zh) Mosfet器件的应力效应参数抽取与计算方法
CN107480331A (zh) 一种半导体器件统计模型的建模方法及装置
CN111553121A (zh) 一种层次化数字电路可靠性验证方法
CN105046014B (zh) 一种基于ams的异步时序电路设计方法
Kang et al. Separate extraction of gate resistance components in RF MOSFETs
CN106815411B (zh) 多叉指mos器件版图邻近效应的建模方法
CN108875200B (zh) 通用型wpe优化模型及其提取方法
CN209433405U (zh) 用于寄生参数提取的添加的版图单元
CN105843974B (zh) 电路老化仿真方法及装置
CN102542094A (zh) 纳米级多叉指射频cmos模型及其提取方法
CN105095550A (zh) 提高器件匹配特性的参数化单元
CN105095548A (zh) 提高器件匹配特性的参数化单元
CN105095547A (zh) 提高器件匹配特性的参数化单元
US20240232468A1 (en) Device leakage current model and method for extracting the same
Inagaki et al. A GIDL-Current model for advanced MOSFET technologies without binning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant