JP5394943B2

JP5394943B2 - 試験結果記憶方法、試験結果表示方法、及び試験結果表示装置

Info

Publication number: JP5394943B2
Application number: JP2010006957A
Authority: JP
Inventors: 一介加藤
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2010-01-15
Filing date: 2010-01-15
Publication date: 2014-01-22
Anticipated expiration: 2030-01-15
Also published as: JP2011145202A; US20110178740A1

Description

本発明は、試験結果記憶方法、試験結果表示方法、及び試験結果表示装置に関し、特に、半導体集積回路を構成するトランジスタの信頼性の経時的な低下に関する信頼性試験により得られる試験結果の試験結果記憶方法、試験結果表示方法、及び試験結果表示装置に関する。

半導体集積回路を構成する電界効果トランジスタは、その微細化に伴い、酸化膜の絶縁破壊、ホットキャリア現象、ＮＢＴＩ（Negative Bias Temperature Instability）現象等により、信頼性が経時的に低下する場合がある。そのため、上記トランジスタの信頼性の経時的な低下に関する信頼性試験が行われている。

そして、ＭＯＳトランジスタのホットキャリア寿命を高ドレイン電圧時の測定値から外挿する際に、外挿値のバラツキを小さくすることを目的として、特許文献１には、測定領域内に同一のチャンネル寸法を有する複数のＭＯＳトランジスタを配置し、前記複数のＭＯＳトランジスタに対し、測定手段により同時にプロービングを行い、複数のドレイン電圧のもとでの前記複数のＭＯＳトランジスタの各ホットキャリア寿命を同時に測定し、かつ前記複数のドレイン電圧のもとで同時に測定された前記各ホットキャリア寿命から前記複数のドレイン電圧のいずれよりも低いドレイン電圧のもとでのホットキャリア寿命を外挿することを特徴とする半導体素子の信頼性試験方法が開示されている。

特開平５−２２６４４４号公報

しかしながら、特許文献１に開示されている技術では、試験結果が、横軸を単位ゲート当りの基板電流、縦軸をホットキャリア寿命で表したグラフで示されており、また、他の従来の信頼性試験方法では、試験結果を文章で示すのみであり、半導体集積回路の設計者にとって、設計した半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できない、という問題点があった。

本発明は上記問題点を解決するためになされたものであり、設計した半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できる試験結果記憶方法、試験結果表示方法、及び試験結果表示装置を提供することを目的とする。

上記目的を達成するために、請求項１の試験結果記憶方法は、半導体集積回路を構成するトランジスタに関する予め定められた第１の物理量、及び当該第１の物理量と異なる第２の物理量の各々の大きさを変化させたときの当該トランジスタの信頼性の経時的な低下量を、前記第１の物理量及び前記第２の物理量の各々に対応させて測定する信頼性試験を行う第１工程と、前記信頼性試験を行うことによって得られた、前記トランジスタの信頼性の経時的な低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、前記第１の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域と、前記第２の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させて、記憶手段に記憶する第２工程と、を有している。

このように、請求項１に記載の試験結果記憶方法によれば、信頼性試験を行うことによって得られた、トランジスタの信頼性の経時的な低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、第１の物理量の大きさを分割した領域と、第２の物理量の大きさを分割した領域とに対応させて、記憶手段に記憶するので、半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できる。

また、上記目的を達成するために、請求項２の試験結果表示方法は、半導体集積回路を構成するトランジスタに関する予め定められた第１の物理量、及び当該第１の物理量と異なる第２の物理量の各々の大きさを変化させたときの当該トランジスタの信頼性の経時的な低下量を、前記第１の物理量及び前記第２の物理量の各々に対応させて測定する信頼性試験を行うことによって得られた、前記低下量を示す試験結果情報を予め記憶した記憶手段から当該試験結果情報を読み出す第１工程と、前記第１工程によって読み出した前記試験結果情報により示された前記低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、前記第１の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域と、前記第２の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させると共に、前記分割低下量毎に異なる状態で示す表として表示手段に表示する第２工程と、を有している。

このように、請求項２に記載の試験結果表示方法によれば、試験結果情報により示された低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、第１の物理量の大きさを分割した領域と、第２の物理量の大きさを分割した領域とに対応させると共に、分割低下量毎に異なる状態で示す表として表示手段に表示するので、半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できる。

また、請求項２に記載の試験結果表示方法は、請求項３に記載の発明のように、前記状態を、模様又は色としてもよい。これにより、より明確に、半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できる。

また、請求項２又は請求項３に記載の試験結果表示方法は、請求項４に記載の発明のように、前記第１の物理量及び前記第２の物理量を、前記トランジスタのゲート長、前記トランジスタのゲート幅、及び前記トランジスタのドレイン電極に印加するドレイン電圧の何れかとしてもよい。これにより、トランジスタのゲート長、ゲート幅、及びドレイン電圧の何れかの大きさに応じた、トランジスタの信頼性の経時的な低下量を、容易に検証できる。

また、請求項２又は請求項３に記載の試験結果表示方法は、請求項５に記載の発明のように、前記第１の物理量及び前記第２の物理量を、前記トランジスタのゲート電極に印加するゲート電圧、及び前記トランジスタの温度の何れかとしてもよい。これにより、トランジスタのゲート電圧、及び温度の何れかの大きさに応じた、トランジスタの信頼性の経時的な低下量を、容易に検証できる。

また、請求項２〜請求項５の何れか１項記載の試験結果表示方法は、請求項６に記載の発明のように、前記試験結果情報が、所定期間に対して前記トランジスタがオン状態とされる期間の割合が異なる前記信頼性試験毎に前記記憶手段に記憶され、前記第２工程が、前記割合が異なる前記信頼性試験毎に前記表を表示手段に表示させるとしてもよい。これにより、異なる上記割合に応じた、トランジスタの信頼性の経時的な低下量を、容易に検証できる。

また、請求項２〜請求項６の何れか１項記載の試験結果表示方法は、請求項７に記載の発明のように、予め定められた前記低下量以下となる、前記第１の物理量の大きさ及び前記第２の物理量の大きさの少なくとも一方を、前記試験結果情報に基づいて導出する工程、を更に有してもよい。これにより、ユーザは、トランジスタの設計に関する物理量の大きさを、容易に判断することができる。

さらに、上記目的を達成するために、請求項８の試験結果表示装置は、半導体集積回路を構成するトランジスタに関する予め定められた第１の物理量、及び当該第１の物理量と異なる第２の物理量の各々の大きさを変化させたときの当該トランジスタの信頼性の経時的な低下量を、前記第１の物理量及び前記第２の物理量の各々に対応させて測定する信頼性試験を行うことによって得られた、前記低下量を示す試験結果情報を予め記憶した記憶手段から当該試験結果情報を読み出す読出手段と、前記読出手段によって読み出した前記試験結果情報により示された前記低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、前記第１の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域と、前記第２の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させると共に、前記分割低下量毎に異なる状態で示す表として表示手段に表示させるように制御する制御手段と、を備えている。

このように、請求項８に記載の試験結果表示装置によれば、試験結果情報により示された低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、第１の物理量の大きさを分割した領域と、第２の物理量の大きさを分割した領域とに対応させると共に、分割低下量毎に異なる状態で示す表として表示手段に表示させるように制御するので、設計した半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できる。

以上説明した如く、本発明によれば、設計した半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できる、という優れた効果を有する。

実施の形態に係る信頼性試験装置の電気系の要部構成を示すブロック図である。実施の形態に係る試験結果表示装置の電気系の要部構成を示すブロック図である。実施の形態に係る試験結果情報記憶プログラムの処理の流れを示すフローチャートである。実施の形態に係る試験結果表示プログラムの処理の流れを示すフローチャートである。実施の形態に係る入力画面の一例を示す図である。実施の形態に係るＨＣＩ試験による試験結果表を表示したモニタの画面の一例を示す図である。実施の形態に係る設計値導出プログラムの処理の流れを示すフローチャートである。実施の形態に係る設計値導出用入力画面の一例を示す図である。実施の形態に係るＮＢＴＩ試験による試験結果表を表示したモニタの画面の一例を示す図である。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

まず、図１を参照して、本実施の形態に係る信頼性試験装置１０の構成を説明する。

同図に示すように、本実施の形態に係る信頼性試験装置１０は、半導体集積回路を構成するトランジスタに関する予め定められた複数の物理量の大きさの各々を変化させたときの当該トランジスタの信頼性の経時的な低下量を、上記複数の物理量に各々対応させて測定する信頼性試験を行う信頼性試験部１２、及び信頼性試験部１２の制御を行う制御部１４を備えている。

信頼性試験部１２は、半導体ウェハに形成されたトランジスタ（本実施の形態では、ＰチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタ）を評価するための評価素子であるＴＥＧ(Test Element Group)を用いてウエハ・レベル信頼性(ＷＬＲ : Wafer Level Reliability )試験（以下、「ＷＬＲ試験」という。）を行い、トランジスタの信頼性の経時的な低下量を測定する。

なお、本実施の形態に係る上記低下量は、トランジスタの特性である、ドレイン電流Ｉｄｓ、相互コンダクタンスｇｍ、及びスレッショルド電圧Ｖｔｈの各々の初期値からの劣化量とするが、これに限らず、他のトランジスタの特性についての初期値からの劣化量としてもよい。

また、本実施の形態に係る信頼性試験部１２は、ＷＬＲ試験として、トランジスタのドレイン電極にゲート電圧Ｖｇよりも大きいドレイン電圧Ｖｄを印加することによってトランジスタの特性の変化を評価するホットキャリア注入（ＨＣＩ:Hot Carrier Injection）試験（以下、「ＨＣＩ試験」という。）、及びトランジスタのゲート端子に負のバイアスを印加することによってトランジスタの特性の変化を評価する負バイアス温度不安定試験（以下、「ＮＢＴＩ試験」という。）を行う。

また、本実施の形態に係る信頼性試験装置１０では、上記物理量として、ＷＬＲ試験がＨＣＩ試験の場合には、トランジスタのゲート長、トランジスタのゲート幅、及びトランジスタのドレイン電極に印加するドレイン電圧の少なくとも１つを用い、ＮＢＴＩ試験の場合には、トランジスタのゲート電極に印加するゲート電圧、及びトランジスタの温度の少なくとも１つを用いるが、これに限らず、トランジスタに関する物理量であれば他の物理量を用いてもよい。

さらに、本実施の形態に係る信頼性試験装置１０では、所定期間に対してトランジスタがオン状態とされる期間の割合（以下、「デューティ比」という。）が異なる複数の信頼性試験を実行可能とされている。

一方、制御部１４は、信頼性試験装置１０全体の制御を司るＣＰＵ（Central Processing Unit）２０、各種制御プログラムや各種パラメータ等が予め記憶されたＲＯＭ（Read Only Memory）２２、ＣＰＵ２０による各種処理プログラムの実行時のワークエリア等として用いられるＲＡＭ（Random Access Memory）２４、信頼性試験部１２及び後述する試験結果表示装置４０と接続され、信頼性試験部１２及び試験結果表示装置４０等の他の装置との各種情報の送受信を行う外部インタフェース２６、記憶手段として機能し、各種情報を記憶するために用いられるＨＤＤ（Hard Disk Drive）２８、各種情報を表示するために用いられるモニタ３０、及びキーボードやマウス等の各種情報を入力するために用いられる操作部３２を備えている。

また、ＣＰＵ２０、ＲＯＭ２２、ＲＡＭ２４、ＨＤＤ２８、モニタ３０、操作部３２、及び外部インタフェース２６は、システムバス３４によって相互に電気的に接続されている。従って、ＣＰＵ２０は、ＲＯＭ２２、ＲＡＭ２４、及びＨＤＤ２８に対するアクセス、モニタ３０に対する各種情報の表示、操作部３２を介した各種入力情報の取得、及び外部インタフェース２６を介した信頼性試験部１２及び試験結果表示装置４０等の他の装置との各種情報の送受信を各々行なうことができる。

なお、本実施の形態に係る制御部１４は、信頼性試験部１２により実行された信頼性試験によって得られた、トランジスタの信頼性の経時的な低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、第１の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域と、第２の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させて、ＨＤＤ２８に試験結果情報として記憶させる。

本実施の形態では、一例として、上記低下量を、最小低下量としての０％から最大低下量としての１００％までの間を、１％以下、１％を超えて５％以下、５％を超えて１０％以下、及び１０％超の領域に分割し、分割低下量とする。また、信頼性試験装置１０で行う試験がＨＣＩ試験の場合には、上記第１の物理量をドレイン電圧とすると共に、０．１Ｖ毎の複数の領域の分割し、上記第２の物理量をゲート長とすると共に、０．１μｍ毎の複数の領域に分割する。

さらに、デューティ比が異なる信頼性試験が行われた場合には、デューティ比が異なる信頼性試験毎に異なる試験結果情報が、ＨＤＤ２８に記憶される。

次に、図２を参照して、試験結果情報を表示するための試験結果表示装置４０の構成を説明する。

試験結果表示装置４０は、試験結果表示装置４０全体の制御を司るＣＰＵ４２、各種制御プログラムや各種パラメータ等が予め記憶されたＲＯＭ４４、ＣＰＵ４２による各種処理プログラムの実行時のワークエリア等として用いられるＲＡＭ４６、信頼性試験装置１０の制御部１４と接続され、制御部１４との各種情報の送受信を行う外部インタフェース４８、記憶手段として機能し、各種情報を記憶するために用いられるＨＤＤ５０、各種情報を表示するために用いられるモニタ５２、及びキーボードやマウス等の各種情報を入力するために用いられる操作部５４を備えている。

また、ＣＰＵ４２、ＲＯＭ４４、ＲＡＭ４６、ＨＤＤ５０、モニタ５２、操作部５４、及び外部インタフェース４８は、システムバス５６によって相互に電気的に接続されている。従って、ＣＰＵ４２は、ＲＯＭ４４、ＲＡＭ４６、及びＨＤＤ５０に対するアクセス、モニタ５２に対する各種情報の表示、操作部５４を介した各種入力情報の取得、及び外部インタフェース４８を介した、信頼性試験装置１０等の他の装置との各種情報の送受信を各々行なうことができる。

なお、本実施の形態に係る試験結果表示装置４０は、外部インタフェース４８を介して信頼性試験装置１０の制御部１４から試験結果情報を受信し、受信した試験結果情報をＨＤＤ５０に記憶する。

次に、図３を参照して、本実施の形態に係る信頼性試験装置１０の制御部１４の作用を説明する。なお、図３は、信頼性試験部１２によるＷＬＲ試験の開始指示が入力された場合に、ＣＰＵ２０によって実行される試験結果情報記憶プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ２２の所定領域に予め記憶されている。

まず、ステップ１００では、試験の種類が選択されるまで待ち状態となる。本実施の形態に係る信頼性試験装置１０は、ＷＬＲ試験として、ＨＣＩ試験及びＮＢＴＩ試験が実行可能であるため、信頼性試験装置１０のユーザは、ＨＣＩ試験及びＮＢＴＩ試験の何れを実行するかを、操作部３２を介して入力する。また、ユーザは、試験を選択すると共に、選択した試験を実行するために必要なパラメータを操作部３２を介して入力する。

次のステップ１０２では、選択された試験の種類、上記パラメータ、及び選択された試験の実行指示を示す実行指示情報を信頼性試験部１２に送信する。信頼性試験部１２は、実行指示情報を受信すると、実行指示情報により示される選択された試験を実行する。

次のステップ１０４では、信頼性試験部１２による試験が終了するまで待ち状態となる。

次のステップ１０６では、信頼性試験部１２による試験結果を信頼性試験部１２から受信し、試験結果情報としてＨＤＤ２８に記憶し、試験結果情報記憶プログラムを終了する。

次に、図４〜図９を参照して、本実施の形態に係る試験結果表示装置４０の作用を説明する。なお、以下の説明において、試験結果表示装置４０のＨＤＤ５０には、一例として、信頼性試験装置１０によるＨＣＩ試験によって得られた試験結果情報が予め記憶されているものとする。

本実施の形態に係る試験結果表示装置４０は、ＨＤＤ５０に記憶されている試験結果情報により示される試験結果をモニタ５２に表示させる試験結果表示処理を行う。

上記試験結果表示処理について、図４を参照して説明する。図４は、試験結果表示装置４０に対して試験結果表示処理の実行指示が入力された場合に、ＣＰＵ４２によって実行される試験結果表示プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ４４の所定領域に予め記憶されている。

まず、ステップ２００では、ＨＤＤ５０から試験結果情報を読み出す。

次のステップ２０２では、読み出した試験結果情報により示される試験結果をモニタ５２に表示させるために必要とする所定情報を入力するための入力画面を、モニタ５２に表示させる。

次のステップ２０４では、入力画面を介して所定情報が入力されるまで待ち状態となる。

図５に、モニタ５２に表示される上記入力画面の一例を示す。なお、図５に示す入力画面は、ＨＣＩ試験により得られた試験結果情報により示される試験結果を表示するための入力画面である。

ユーザは、モニタ５２に入力画面が表示されると、上記所定情報として、トランジスタの動作を開始させてからの年数（以下、「経過年数」という。）の値、デューティ比、ゲート幅の大きさ、及びトランジスタ特性として、ドレイン電流Ｉｄｓ、相互コンダクタンスｇｍ、及びスレッショルド電圧Ｖｔｈの何れか１つを入力する。なお、本実施の形態に係る入力画面では、デューティ比を３種類入力できるが、これに限らず、デューティ比を２種類以下、又は４種類以上入力できるようにしてもよい。

図５に示す入力画面では、経過年数として１０年、デューティ比として１００％、５０％、及び１０％、ゲート幅の大きさとして１０μｍ、トランジスタ特性としてドレイン電流が入力されているが、これらは一例であり、他の値及びトランジスタ特性を入力してもよい。

なお、本実施の形態に係る入力画面では、経過年数、デューティ比、ゲート幅の大きさ、及びトランジスタ特性の名称をプルダウンメニューから選択することで入力するが、これに限らず、上記各値、及びトランジスタ特性の名称を操作部５４のテンキー等を介して直接入力してもよい。

そして、所定情報の入力を完了したユーザにより入力画面上の決定ボタン、又は操作部５４のキーボードの所定のキーがクリックされると、ステップ２０６へ移行する。

ステップ２０６では、上記入力された所定情報に基づいて、試験結果情報により示されたトランジスタの信頼性の経時的な低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、第１の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域と、第２の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させると共に、分割低下量毎に異なる状態で示す試験結果表をモニタ５２に表示させるための表示情報を構成する。

本実施の形態では、試験結果表の一例として、上記低下量を、最小低下量としての０％から最大低下量としての１００％までの間を、１％以下、１％を超えて５％以下、５％を超えて１０％以下、及び１０％超の各領域に分割し、分割低下量とする。また、上記第１の物理量をドレイン電圧とすると共に、０．１Ｖ毎の複数の領域に分割し、上記第２の物理量をゲート長とすると共に、０．１μｍ毎の複数の領域に分割する。そして、ドレイン電流Ｉｄｓの低下量を、分割低下量毎に異なる模様で示す試験結果表を用いる（図６参照）。

なお、本実施の形態では、上記模様の一例として、ドレイン電流Ｉｄｓの低下量が、１％以下の場合を縦模様、１％を超えて５％以下の場合を横模様、５％を超えて１０％以下の場合を網目模様、１０％超の場合を無模様としているが、他の模様としてもよい。

また、本実施の形態に係る試験結果表示装置４０では、分割低下量毎に異なる状態を、異なる模様としているが、これに限らず、異なる色としてもよい。分割低下量毎に異なる色とした場合は、例えば、ドレイン電流Ｉｄｓの低下量が、１％以下の場合を緑色、１％を超えて５％以下の場合を黄色、５％を超えて１０％以下の場合を赤色、１０％超の場合を白色とする。

次のステップ２０８では、ステップ２０６で構成した表示情報に基づいて、モニタ５２に試験結果表を表示し、本プログラムを終了する。

図６に、ＨＣＩ試験の結果を示す試験結果表を表示したモニタ５２の画面の一例を示す。

モニタ５２には、図５に示した入力画面を介して入力された所定情報に基づいて、経過年数が１０年における、デューティ比が１００％、５０％、１０％の試験結果を示す異なる試験結果表が表示される。

各試験結果表は、１０μｍのゲート幅（Ｗｄｒａｗ）におけるドレイン電流の低下量を示している。また、各試験結果表の、縦軸及び横軸は、トランジスタに関する予め定められた物理量を示しており、横軸がゲート長（Ｌｄｒａｗ）、縦軸がドレイン電圧（Ｖｄｓ）とされている。

そして、ドレイン電流Ｉｄｓの低下量は、ゲート長及びドレイン電圧の大きさに応じて、１％以下、１％を超えて５％以下、５％を超えて１０％以下、１０％超の領域毎に異なる模様で示されている。

さらに、本実施の形態に係る試験結果表示装置４０は、ＨＤＤ５０に記憶されている試験結果情報に基づいて、ユーザにより入力された予め定められた低下量以下となるトランジスタの設計に関する物理量、すなわちトランジスタの設計値（例えば、ゲート長やゲート幅）を導出する設計値導出処理を行う。

上記設計値導出処理について、図７を参照して説明する。なお、図７は、試験結果表示装置４０に対して設計値導出処理の実行指示が入力された場合に、ＣＰＵ４２によって実行される設計値導出プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ４４の所定領域に予め記憶されている。

まず、ステップ３００では、試験結果表示処理を行う。

次のステップ３０２では、モニタ５２に表示される所定のボタン、又は操作部５４のキーボードの所定のキーがクリックされることによって、設計値を導出するために必要とする所定情報を入力するための設計値導出用入力画面の表示指示が入力されるまで、待ち状態となる。

次のステップ３０４では、設計値導出用入力画面をモニタ５２に表示させる。

次のステップ３０６では、設計値導出用入力画面を介して所定情報が入力されるまで待ち状態となる。

図８に、モニタ５２に表示される設計値導出用入力画面の一例を示す。なお、図８に示す設計値導出用入力画面は、ＨＣＩ試験により得られた試験結果情報に基づいて、設計値を導出するための設計値導出用入力画面である。

ユーザは、モニタ５２に設計値導出用入力画面が表示されると、所定情報として、経過年数、デューティ比、入力設計値１の大きさ、入力設計値２の大きさ、トランジスタ特性の低下量、及び導出設計値を入力する。

すなわち、本プログラムによって、入力した経過年数、デューティ比、入力設計値１の大きさ、入力設計値２の大きさ、及びトランジスタ特性の低下量に応じた設計値が、導出設計値として導出される。

図８に示す設計値導出用入力画面の例では、経過年数として１０年、デューティ比として５０％、入力設計値１としてゲート幅１０μｍ、入力設計値２としてドレイン電圧３．２Ｖ、トランジスタ特性として低下量が１％以下のドレイン電流、及び導出設計値としてゲート長が入力されているが、これらは一例であり、他の物理量及びトランジスタ特性を入力してもよい。

なお、本実施の形態に係る設計値導出用入力画面では、経過年数、デューティ比、入力設計値１の大きさ、入力設計値２の大きさ、トランジスタ特性の低下量、及び導出設計値をプルダウンメニューから選択することで入力するが、これに限らず、上記各値、及びトランジスタ特性の低下量を操作部５４のテンキー等を介して直接入力してもよい。

また、本実施の形態に係る設計値導出用入力画面では、入力設計値を２種類選択できるが、これに限らず、入力設計値を１種類選択し、導出設計値を２種類選択できるようにする等、選択の組み合わせを変更してもよい。

そして、所定情報の入力を完了したユーザにより設計値導出用入力画面上の決定ボタン、又は操作部５４のキーボードの所定のキーがクリックされると、ステップ３０８へ移行する。

ステップ３０８では、設計値導出用入力画面に入力された所定情報に基づいて、導出設計値の値を導出する。

例えば、図８に示す例では、経過年数として１０年、デューティ比として５０％、入力設計値１としてゲート幅１０μｍ、入力設計値２としてドレイン電圧３．２Ｖ、トランジスタ特性として低下量が１％以下のドレイン電流が入力されているため、導出設計値として、ゲート長１５μｍ〜５０μｍが導出される（図６参照）。

次のステップ３１０では、導出した導出設計値をモニタ５２に表示させ、本プログラムを終了する。これにより、ユーザは、トランジスタの設計に関する物理量の大きさを、容易に判断することができる。

以上詳細に説明したように、本実施の形態に係る試験結果表示装置４０によると、半導体集積回路を構成するトランジスタのゲート長、及びドレイン電圧の各々の大きさを変化させたときの当該トランジスタの信頼性の経時的な低下量を、ゲート長及びドレイン電圧の各々に対応させて測定する信頼性試験を行うことによって得られた、上記低下量を示す試験結果情報を予め記憶したＨＤＤ５０から当該試験結果情報を読み出し、読み出した試験結果情報により示された低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、ゲート長の大きさを予め定められた範囲の量で連続して複数に分割した領域と、ドレイン電圧の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させると共に、分割低下量毎に異なる模様で示す試験結果表としてモニタ５２に表示する。

これにより、設計した半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できる。

また、試験結果情報は、トランジスタのデューティ比が異なる信頼性試験毎にＨＤＤ５０に記憶され、デューティ比が異なる信頼性試験毎に試験結果表をモニタ５２に表示させるので、異なるデューティ比に応じた、トランジスタの信頼性の経時的な低下量を、容易に検証できる。

以上、本発明を上記実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。

例えば、上記実施の形態では、ＨＣＩ試験の結果を示す試験結果表の横軸をトランジスタのゲート長、縦軸をトランジスタのドレイン電圧とし、ゲート幅の大きさを固定値とする場合について説明したが、本発明はこれに限定されるものではなく、試験結果表の横軸をトランジスタのゲート長、縦軸をトランジスタのゲート幅とし、ドレイン電圧を固定値とする等、他の表示形態としてもよい。さらに、試験結果表の横軸及び縦軸等に適用するトランジスタの物理量を、予めユーザが設定する形態としてもよい。

また、上記実施の形態では、ＨＣＩ試験の結果を示す試験結果表をモニタ５２に表示する場合について説明したが、本発明はこれに限定されるものではなく、ＮＢＴＩ試験の結果を示す試験結果表をモニタ５２に表示する形態としてもよい。

図９に、ＮＢＴＩ試験の結果を示す試験結果表を表示したモニタ５２の画面の一例を示す。

モニタ５２には、デューティ比が１００％、５０％、１０％の試験結果を示す異なる試験結果表が表示される。各試験結果表は、経過年数が１０年におけるドレイン電流Ｉｄｓの低下量を示しており、各試験結果表の横軸は、トランジスタの温度（℃）を示し、縦軸は、トランジスタのゲート電圧（Ｖｇｂ）を示している。

また、上記実施の形態では、試験結果表示装置４０において試験結果表示処理及び設計値導出処理を実行する場合について説明したが、本発明はこれに限定されるものではなく、信頼性試験装置１０の制御部１４において、試験結果表示処理及び設計値導出処理を実行する形態としてもよい。この場合、制御部１４のＲＯＭ２２の所定領域には、予め試験結果表示プログラム、及び設計値導出プログラムが記憶されているものとする。

また、上記実施の形態では、信頼性試験装置１０が、ＨＣＩ試験、及びＮＢＴＩ試験を行う場合について説明したが、本発明はこれに限定されるものではなく、信頼性試験装置１０が、ＴＤＤＢ（Time Dependent Dielectric Breakdown）試験、及びＮチャンネルＭＯＳトランジスタに対するＰＢＴＩ（Positive Bias Temperature Instability）試験等、他の試験を行う形態としてもよい。

１０信頼性試験装置
２０ＣＰＵ（制御手段）
２８ＨＤＤ（記憶手段）
３０モニタ（表示手段）
４０試験結果表示装置
４２ＣＰＵ（制御手段）
５０ＨＤＤ（記憶手段）
５２モニタ（表示手段）

Claims

半導体集積回路を構成するトランジスタに関する予め定められた第１の物理量、及び当該第１の物理量と異なる第２の物理量の各々の大きさを変化させたときの当該トランジスタの信頼性の経時的な低下量を、前記第１の物理量及び前記第２の物理量の各々に対応させて測定する信頼性試験を行う第１工程と、
前記信頼性試験を行うことによって得られた、前記トランジスタの信頼性の経時的な低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、前記第１の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域と、前記第２の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させて、記憶手段に記憶する第２工程と、
を有する試験結果記憶方法。
半導体集積回路を構成するトランジスタに関する予め定められた第１の物理量、及び当該第１の物理量と異なる第２の物理量の各々の大きさを変化させたときの当該トランジスタの信頼性の経時的な低下量を、前記第１の物理量及び前記第２の物理量の各々に対応させて測定する信頼性試験を行うことによって得られた、前記低下量を示す試験結果情報を予め記憶した記憶手段から当該試験結果情報を読み出す第１工程と、
前記第１工程によって読み出した前記試験結果情報により示された前記低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、前記第１の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域と、前記第２の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させると共に、前記分割低下量毎に異なる状態で示す表として表示手段に表示する第２工程と、
を有する試験結果表示方法。
前記状態は、模様又は色である請求項２記載の試験結果表示方法。
前記第１の物理量及び前記第２の物理量は、前記トランジスタのゲート長、前記トランジスタのゲート幅、及び前記トランジスタのドレイン電極に印加するドレイン電圧の何れかである請求項２又は請求項３記載の試験結果表示方法。
前記第１の物理量及び前記第２の物理量は、前記トランジスタのゲート電極に印加するゲート電圧、及び前記トランジスタの温度の何れかである請求項２又は請求項３記載の試験結果表示方法。
前記試験結果情報は、所定期間に対して前記トランジスタがオン状態とされる期間の割合が異なる前記信頼性試験毎に前記記憶手段に記憶され、
前記第２工程は、前記割合が異なる前記信頼性試験毎に前記表を表示手段に表示させる請求項２〜請求項５の何れか１項記載の試験結果表示方法。
予め定められた前記低下量以下となる、前記第１の物理量の大きさ及び前記第２の物理量の大きさの少なくとも一方を、前記試験結果情報に基づいて導出する工程、
を更に有する請求項２〜請求項６の何れか１項記載の試験結果表示方法。
半導体集積回路を構成するトランジスタに関する予め定められた第１の物理量、及び当該第１の物理量と異なる第２の物理量の各々の大きさを変化させたときの当該トランジスタの信頼性の経時的な低下量を、前記第１の物理量及び前記第２の物理量の各々に対応させて測定する信頼性試験を行うことによって得られた、前記低下量を示す試験結果情報を予め記憶した記憶手段から当該試験結果情報を読み出す読出手段と、
前記読出手段によって読み出した前記試験結果情報により示された前記低下量を、最小低下量から最大低下量までの間を予め定められた範囲の量で連続する複数の領域に分割し、分割した分割低下量を、前記第１の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域と、前記第２の物理量の大きさを予め定められた範囲の量で連続して複数に分割した領域とに対応させると共に、前記分割低下量毎に異なる状態で示す表として表示手段に表示させるように制御する制御手段と、
を備えた試験結果表示装置。