JPH0831893A - 半導体集積回路のホットキャリア劣化寿命の検証方法 - Google Patents
半導体集積回路のホットキャリア劣化寿命の検証方法Info
- Publication number
- JPH0831893A JPH0831893A JP6163509A JP16350994A JPH0831893A JP H0831893 A JPH0831893 A JP H0831893A JP 6163509 A JP6163509 A JP 6163509A JP 16350994 A JP16350994 A JP 16350994A JP H0831893 A JPH0831893 A JP H0831893A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- life
- circuit
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路のホットキャリア劣化寿命の
検証方法に関するものであり、大規模な半導体集積回路
においても誤りなく時間をかけずに検証できる改良であ
る。 【構成】 被検証半導体集積回路を構成する特定の機能
を有する回路であるセル毎に、セル中のホットキャリア
により劣化寿命に影響する回路素子について、動作条件
をパラメータとして回路素子のトランジスタシミュレー
ションを実施し１、回路素子を形成するときのプロセス
データより基板電流式を作成し２、動作条件をパラメー
タとする回路素子の寿命を求め３、寿命が所望寿命を満
足する動作条件の範囲を予め求めておき４、被検証半導
体集積回路を動作させたときの実動作条件を回路素子毎
に求め５、実動作条件とセルライブラリとの両者より、
被検証半導体集積回路の寿命が所望寿命を満足するか否
かを判定する６半導体集積回路のホットキャリア劣化寿
命の検証方法である。
検証方法に関するものであり、大規模な半導体集積回路
においても誤りなく時間をかけずに検証できる改良であ
る。 【構成】 被検証半導体集積回路を構成する特定の機能
を有する回路であるセル毎に、セル中のホットキャリア
により劣化寿命に影響する回路素子について、動作条件
をパラメータとして回路素子のトランジスタシミュレー
ションを実施し１、回路素子を形成するときのプロセス
データより基板電流式を作成し２、動作条件をパラメー
タとする回路素子の寿命を求め３、寿命が所望寿命を満
足する動作条件の範囲を予め求めておき４、被検証半導
体集積回路を動作させたときの実動作条件を回路素子毎
に求め５、実動作条件とセルライブラリとの両者より、
被検証半導体集積回路の寿命が所望寿命を満足するか否
かを判定する６半導体集積回路のホットキャリア劣化寿
命の検証方法である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路のホッ
トキャリア劣化寿命の検証方法に関する。特に、大規模
な半導体集積回路においても誤りなく時間をかけずに検
証することを可能にする改良に関する。
トキャリア劣化寿命の検証方法に関する。特に、大規模
な半導体集積回路においても誤りなく時間をかけずに検
証することを可能にする改良に関する。
【０００２】
【従来の技術】近年、半導体集積回路はより高速であ
り、より大規模であることが要望され、この高速化と大
規模化とを実現するために半導体プロセス技術が進展
し、半導体集積回路を構成するトランジスタ等の回路素
子がより微細化されてきている。微細化に伴い、エネル
ギーの大きい電子であるホットキャリアに起因する回路
素子の特性の劣化がクローズアップし問題となってい
る。そこで、新しく設計される半導体集積回路につい
て、所望の寿命期間中、半導体集積回路のホットキャリ
アによる特性の劣化が無いことを検証する必要がでてき
た。
り、より大規模であることが要望され、この高速化と大
規模化とを実現するために半導体プロセス技術が進展
し、半導体集積回路を構成するトランジスタ等の回路素
子がより微細化されてきている。微細化に伴い、エネル
ギーの大きい電子であるホットキャリアに起因する回路
素子の特性の劣化がクローズアップし問題となってい
る。そこで、新しく設計される半導体集積回路につい
て、所望の寿命期間中、半導体集積回路のホットキャリ
アによる特性の劣化が無いことを検証する必要がでてき
た。
【０００３】このため従来は、半導体集積回路の内部に
おいてホットキャリアに起因する特性劣化が問題となり
やすいトランジスタ等の回路素子、例えば、ゲート入力
電圧が電源電圧の中心付近になる時間が長い回路素子に
注目して、寿命を評価し、検証を行ってきた。この寿命
評価方法は、ホットキャリアを直接計測することは困難
であるので、ホットキャリアの移動に関連して半導体集
積回路の基板に流れる基板電流を求め、この基板電流の
デューティ比（平均値に対する最大値）が劣化量すなわ
ち寿命に比例することを利用している。そして、基板電
流は既に周知の基板電流式より求められる。基板電流式
は問題の回路素子が動作するときのゲートソース電圧と
ドレインソース電圧とを変数とし、そのトランジスタを
基板上に形成するときの不純物濃度や層の厚み等のプロ
セス条件をパラメータとする関数である。
おいてホットキャリアに起因する特性劣化が問題となり
やすいトランジスタ等の回路素子、例えば、ゲート入力
電圧が電源電圧の中心付近になる時間が長い回路素子に
注目して、寿命を評価し、検証を行ってきた。この寿命
評価方法は、ホットキャリアを直接計測することは困難
であるので、ホットキャリアの移動に関連して半導体集
積回路の基板に流れる基板電流を求め、この基板電流の
デューティ比（平均値に対する最大値）が劣化量すなわ
ち寿命に比例することを利用している。そして、基板電
流は既に周知の基板電流式より求められる。基板電流式
は問題の回路素子が動作するときのゲートソース電圧と
ドレインソース電圧とを変数とし、そのトランジスタを
基板上に形成するときの不純物濃度や層の厚み等のプロ
セス条件をパラメータとする関数である。
【０００４】図３参照 図３は従来技術に係る半導体集積回路のホットキャリア
劣化寿命の検証方法のフローチャートである。
劣化寿命の検証方法のフローチャートである。
【０００５】ステップａ．先ず、検証しようとする半導
体集積回路の中から劣化の可能性のある回路、例えば、
ゲート入力電圧が電源電圧の中心付近になる時間が長い
回路素子を抽出する。
体集積回路の中から劣化の可能性のある回路、例えば、
ゲート入力電圧が電源電圧の中心付近になる時間が長い
回路素子を抽出する。
【０００６】ステップｂ．そして、検証しようとする半
導体集積回路における実際の動作条件に近い条件におい
て、この回路素子のトランジスタシミュレーションを実
行し、その回路素子のゲートソース電圧（Ｖｇ）とドレ
インソース電圧（Ｖｄ）を得ておく。これらは共に電圧
波形データとして得られる。
導体集積回路における実際の動作条件に近い条件におい
て、この回路素子のトランジスタシミュレーションを実
行し、その回路素子のゲートソース電圧（Ｖｇ）とドレ
インソース電圧（Ｖｄ）を得ておく。これらは共に電圧
波形データとして得られる。
【０００７】ステップｃ．一方その回路素子を半導体チ
ップに形成するときの不純物濃度や層の厚み等のプロセ
ス条件を基にして、ゲートソース電圧とドレインソース
電圧とを変数とする基板電流式（ＩBB）を完成させる。
すなわち、ＩBB＝ｆ（Ｖｇ，Ｖｄ）を得る。
ップに形成するときの不純物濃度や層の厚み等のプロセ
ス条件を基にして、ゲートソース電圧とドレインソース
電圧とを変数とする基板電流式（ＩBB）を完成させる。
すなわち、ＩBB＝ｆ（Ｖｇ，Ｖｄ）を得る。
【０００８】ステップｄ．次に、この基板電流式に、ス
テップｂのトランジスタシミュレーションにより判明し
た回路素子のゲートソース電圧とドレインソース電圧と
の電圧波形データを代入して、基板電流の経時変化であ
る基板電流波形を得る。
テップｂのトランジスタシミュレーションにより判明し
た回路素子のゲートソース電圧とドレインソース電圧と
の電圧波形データを代入して、基板電流の経時変化であ
る基板電流波形を得る。
【０００９】ステップｅ．この基板電流波形の平均値と
最大値とからデューティ比を計算する。この基板電流の
デューティ比は直接ホットキャリアによる劣化に関係す
る。劣化量より寿命を求める。抽出された回路素子の全
てについて寿命を求める。 ステップｆ．抽出された回路素子について求めた寿命の
中で、最も短い寿命が所望の寿命を超えているかを判定
する。
最大値とからデューティ比を計算する。この基板電流の
デューティ比は直接ホットキャリアによる劣化に関係す
る。劣化量より寿命を求める。抽出された回路素子の全
てについて寿命を求める。 ステップｆ．抽出された回路素子について求めた寿命の
中で、最も短い寿命が所望の寿命を超えているかを判定
する。
【００１０】以上の工程により、検証しようとする半導
体集積回路のホットキャリアに起因する劣化寿命につい
ての検証を終了する。
体集積回路のホットキャリアに起因する劣化寿命につい
ての検証を終了する。
【００１１】
【発明が解決しようとする課題】ところで、微細化によ
り半導体集積回路が大規模になると問題となる可能性の
ある回路素子の数も増大し、これを漏れなく抽出するこ
とは困難になる。若し、漏れがあると寿命の検証に誤り
が発生する危険性がある。また、問題となる可能性のあ
るトランジスタの数が多いとトランジスタシミュレーシ
ョンに時間がかかり、寿命判定が遅れ実用的ではない。
り半導体集積回路が大規模になると問題となる可能性の
ある回路素子の数も増大し、これを漏れなく抽出するこ
とは困難になる。若し、漏れがあると寿命の検証に誤り
が発生する危険性がある。また、問題となる可能性のあ
るトランジスタの数が多いとトランジスタシミュレーシ
ョンに時間がかかり、寿命判定が遅れ実用的ではない。
【００１２】本発明の目的は、これらの問題を解消する
ことにあり、問題のある回路素子を漏れなく取り上げ、
実用的時間内でホットキャリアによる劣化寿命を判定で
きる半導体集積回路のホットキャリア劣化寿命の検証方
法を提供することにある。
ことにあり、問題のある回路素子を漏れなく取り上げ、
実用的時間内でホットキャリアによる劣化寿命を判定で
きる半導体集積回路のホットキャリア劣化寿命の検証方
法を提供することにある。
【００１３】
【課題を解決するための手段】上記の目的は、トランジ
スタを含む回路素子に印加される電圧の関数である基板
電流式を利用してホットキャリアに基づく半導体集積回
路の劣化寿命を検証する半導体集積回路のホットキャリ
ア劣化寿命の検証方法において、被検証半導体集積回路
を構成する特定の機能を有する回路であるセル毎に、こ
のセル中のホットキャリアにより劣化寿命に影響する回
路素子について、この回路素子の負荷静電容量、動作周
波数、入力の立ち上がり時間及び立ち下がり時間の動作
条件をパラメータとして前記の回路素子に印加される電
圧をトランジスタシミュレーションにより求め（１）、
前記の回路素子を形成するときのプロセスデータより前
記の基板電流式を作成し（２）、前記の動作条件をパラ
メータとする前記の回路素子の寿命を求め（３）、この
寿命が所望寿命を満足する前記の動作条件の範囲を予め
求めておき（４）、前記の被検証半導体集積回路を動作
させたときの実動作条件を前記の回路素子毎に求め
（５）、この実動作条件と前記のセルライブラリとの両
者より、前記の被検証半導体集積回路の寿命が所望寿命
を満足するか否かを判定する（６）半導体集積回路のホ
ットキャリア劣化寿命の検証方法によって達成される。
スタを含む回路素子に印加される電圧の関数である基板
電流式を利用してホットキャリアに基づく半導体集積回
路の劣化寿命を検証する半導体集積回路のホットキャリ
ア劣化寿命の検証方法において、被検証半導体集積回路
を構成する特定の機能を有する回路であるセル毎に、こ
のセル中のホットキャリアにより劣化寿命に影響する回
路素子について、この回路素子の負荷静電容量、動作周
波数、入力の立ち上がり時間及び立ち下がり時間の動作
条件をパラメータとして前記の回路素子に印加される電
圧をトランジスタシミュレーションにより求め（１）、
前記の回路素子を形成するときのプロセスデータより前
記の基板電流式を作成し（２）、前記の動作条件をパラ
メータとする前記の回路素子の寿命を求め（３）、この
寿命が所望寿命を満足する前記の動作条件の範囲を予め
求めておき（４）、前記の被検証半導体集積回路を動作
させたときの実動作条件を前記の回路素子毎に求め
（５）、この実動作条件と前記のセルライブラリとの両
者より、前記の被検証半導体集積回路の寿命が所望寿命
を満足するか否かを判定する（６）半導体集積回路のホ
ットキャリア劣化寿命の検証方法によって達成される。
【００１４】
【作用】本発明に係る半導体集積回路のホットキャリア
劣化寿命の検証方法は、被検証半導体集積回路は特定の
機能を有する回路であるセルの組み合わせで構成されて
いることを利用して、このセル中の問題となる回路素子
に対して、先ず、回路素子の負荷静電容量や動作周波数
や入力の立ち上がり時間や立ち下がり時間等の項目の動
作条件をパラメータとする寿命を予め求めておき、次
に、被検証半導体集積回路を動作させ、同一項目の動作
条件について実際に動作させたときの値を求め、この実
動作条件を予め求めておいた上記の動作条件をパラメー
タとする寿命に当てはめ、被検証半導体集積回路の寿命
を推定しており、二つの段階を経て検証している。この
ため、
劣化寿命の検証方法は、被検証半導体集積回路は特定の
機能を有する回路であるセルの組み合わせで構成されて
いることを利用して、このセル中の問題となる回路素子
に対して、先ず、回路素子の負荷静電容量や動作周波数
や入力の立ち上がり時間や立ち下がり時間等の項目の動
作条件をパラメータとする寿命を予め求めておき、次
に、被検証半導体集積回路を動作させ、同一項目の動作
条件について実際に動作させたときの値を求め、この実
動作条件を予め求めておいた上記の動作条件をパラメー
タとする寿命に当てはめ、被検証半導体集積回路の寿命
を推定しており、二つの段階を経て検証している。この
ため、
【００１５】第１に、被検証半導体集積回路を構成する
セルの数は有限であり、それぞれのセル毎に問題となる
回路素子を抽出することは容易であり、検討対象に漏れ
を生ずることがない。
セルの数は有限であり、それぞれのセル毎に問題となる
回路素子を抽出することは容易であり、検討対象に漏れ
を生ずることがない。
【００１６】第２に、始めの段階で作成する動作条件を
パラメータとする寿命は、被検証半導体集積回路におい
て始めて採用するセル以外は被検証半導体集積回路と無
関係に予め求めておけば良いので、新しく回路が設計さ
れる都度必ず行う必要があるのは、被検証半導体集積回
路についての実動作条件を求め被検証半導体集積回路の
寿命を推定する後の段階だけである。被検証半導体集積
回路についての実動作条件は、寿命作成の段階で必要な
シミュレーション時間が長くかかるトランジスタシミュ
レーションと異なり、ゲートシミュレーションによって
求めることができる。このため、寿命推定は短時間に求
めることができ、実用的な時間内で被検証半導体集積回
路のホットキャリア劣化寿命の検証をすることができ
る。
パラメータとする寿命は、被検証半導体集積回路におい
て始めて採用するセル以外は被検証半導体集積回路と無
関係に予め求めておけば良いので、新しく回路が設計さ
れる都度必ず行う必要があるのは、被検証半導体集積回
路についての実動作条件を求め被検証半導体集積回路の
寿命を推定する後の段階だけである。被検証半導体集積
回路についての実動作条件は、寿命作成の段階で必要な
シミュレーション時間が長くかかるトランジスタシミュ
レーションと異なり、ゲートシミュレーションによって
求めることができる。このため、寿命推定は短時間に求
めることができ、実用的な時間内で被検証半導体集積回
路のホットキャリア劣化寿命の検証をすることができ
る。
【００１７】
【実施例】以下、図面を参照して、本発明の１実施例に
係る半導体集積回路のホットキャリア劣化寿命の検証方
法についてさらに詳細に説明する。一般に半導体集積回
路の設計においては、インバータ、ＮＯＲ、フリップフ
ロップ等特定の機能を有する回路であるセルを必要とす
る種類だけ予め作成しておき、所望の機能を実現するよ
うにこのセルを組み合わせて接続することにより設計し
ている。
係る半導体集積回路のホットキャリア劣化寿命の検証方
法についてさらに詳細に説明する。一般に半導体集積回
路の設計においては、インバータ、ＮＯＲ、フリップフ
ロップ等特定の機能を有する回路であるセルを必要とす
る種類だけ予め作成しておき、所望の機能を実現するよ
うにこのセルを組み合わせて接続することにより設計し
ている。
【００１８】図１・図２参照 図１は本発明の１実施例に係る半導体集積回路のホット
キャリア劣化寿命の検証方法のフローチャート（その
１）であり、図２は本発明の１実施例に係る半導体集積
回路のホットキャリア劣化寿命の検証方法のフローチャ
ート（その２）である。
キャリア劣化寿命の検証方法のフローチャート（その
１）であり、図２は本発明の１実施例に係る半導体集積
回路のホットキャリア劣化寿命の検証方法のフローチャ
ート（その２）である。
【００１９】ステップ１．先ず、検証しようとする半導
体集積回路を構成する全てのセルについて、各セル中の
ホットキャリアによる劣化寿命の短い回路素子を抽出
し、トランジスタシミュレーションを行いゲートソース
電圧（Ｖｇ）とドレインソース電圧（Ｖｄ）とを求め
る。これらは共に時間の関数であり、電圧波形データと
して得られる。このとき、この回路素子の負荷静電容量
や動作周波数や入力の立ち上がり時間や立ち下がり時間
それぞれの値を予め決められた範囲内で、予め決められ
た離散値で変化させてトランジスタシミュレーションを
実行する。
体集積回路を構成する全てのセルについて、各セル中の
ホットキャリアによる劣化寿命の短い回路素子を抽出
し、トランジスタシミュレーションを行いゲートソース
電圧（Ｖｇ）とドレインソース電圧（Ｖｄ）とを求め
る。これらは共に時間の関数であり、電圧波形データと
して得られる。このとき、この回路素子の負荷静電容量
や動作周波数や入力の立ち上がり時間や立ち下がり時間
それぞれの値を予め決められた範囲内で、予め決められ
た離散値で変化させてトランジスタシミュレーションを
実行する。
【００２０】ステップ２．一方、検証しようとする半導
体集積回路を半導体チップに形成するときのプロセス条
件を基にして、ゲートソース電圧とドレインソース電圧
とを変数とする基板電流式（ＩBB）を完成させる。すな
わち、ＩBB＝ｆ（Ｖｇ，Ｖｄ）を得る。
体集積回路を半導体チップに形成するときのプロセス条
件を基にして、ゲートソース電圧とドレインソース電圧
とを変数とする基板電流式（ＩBB）を完成させる。すな
わち、ＩBB＝ｆ（Ｖｇ，Ｖｄ）を得る。
【００２１】ステップ３．動作条件をパラメータとする
回路素子の寿命を求めるステップであり、ステップ３１
とステップ３２とからなる。
回路素子の寿命を求めるステップであり、ステップ３１
とステップ３２とからなる。
【００２２】ステップ３１．ステップ２の基板電流式
に、ステップ１のトランジスタシミュレーションにより
判明した回路素子のゲートソース電圧とドレインソース
電圧とを代入して、基板電流を得る。この基板電流も時
間の関数である。
に、ステップ１のトランジスタシミュレーションにより
判明した回路素子のゲートソース電圧とドレインソース
電圧とを代入して、基板電流を得る。この基板電流も時
間の関数である。
【００２３】ステップ３２．この基板電流の平均値と最
大値とからデューティ比を計算する。この基板電流のデ
ューティ比は直接ホットキャリアによる劣化に関係して
いる。劣化量より寿命を求める。以上により、検証しよ
うとする半導体集積回路を構成する全てのセルより抽出
された回路素子の全てについて、それぞれの回路素子の
４つの動作条件をそれぞれある範囲内で変化させたとき
の寿命が得られる。
大値とからデューティ比を計算する。この基板電流のデ
ューティ比は直接ホットキャリアによる劣化に関係して
いる。劣化量より寿命を求める。以上により、検証しよ
うとする半導体集積回路を構成する全てのセルより抽出
された回路素子の全てについて、それぞれの回路素子の
４つの動作条件をそれぞれある範囲内で変化させたとき
の寿命が得られる。
【００２４】ステップ４．ステップ３において得られた
動作条件をパラメータとする寿命が所望する寿命を満足
しているかを調べ、満足している動作条件の範囲を求め
る。この所望寿命を満足する範囲をまとめ、セルライブ
ラリを作成する。
動作条件をパラメータとする寿命が所望する寿命を満足
しているかを調べ、満足している動作条件の範囲を求め
る。この所望寿命を満足する範囲をまとめ、セルライブ
ラリを作成する。
【００２５】ステップ５．被検証半導体集積回路を動作
させて、寿命を判定しようとする回路素子の実動作条件
を回路素子毎に求めるステップであり、ステップ５１と
ステップ５２とステップ５３とからなる。
させて、寿命を判定しようとする回路素子の実動作条件
を回路素子毎に求めるステップであり、ステップ５１と
ステップ５２とステップ５３とからなる。
【００２６】ステップ５１．被検証半導体集積回路をレ
イアウトした結果を利用して問題の回路素子の出力配線
回路の静電容量を計算し、負荷静電容量を求める。
イアウトした結果を利用して問題の回路素子の出力配線
回路の静電容量を計算し、負荷静電容量を求める。
【００２７】ステップ５２．被検証半導体集積回路のゲ
ートレベルシミュレーションを行い、問題の回路素子の
動作周波数を求める。このシミュレーションでは信号の
遅延または波形のなまりについて考慮する必要はない。
ートレベルシミュレーションを行い、問題の回路素子の
動作周波数を求める。このシミュレーションでは信号の
遅延または波形のなまりについて考慮する必要はない。
【００２８】ステップ５３．被検証半導体集積回路のゲ
ートレベルシミュレーションを行い、問題の回路素子に
入力される信号の立ち上がり立ち下がり時間を求める。
このシミュレーションでは信号の遅延または波形のなま
りについて考慮する必要がある。
ートレベルシミュレーションを行い、問題の回路素子に
入力される信号の立ち上がり立ち下がり時間を求める。
このシミュレーションでは信号の遅延または波形のなま
りについて考慮する必要がある。
【００２９】ステップ６．ステップ５において求めた実
動作条件とステップ４において作成したセルライブラリ
との両者より、被検証半導体集積回路の寿命が所望寿命
を満足するか否かを判定する。
動作条件とステップ４において作成したセルライブラリ
との両者より、被検証半導体集積回路の寿命が所望寿命
を満足するか否かを判定する。
【００３０】以上の工程により被検証半導体集積回路の
寿命の検証が終了する。
寿命の検証が終了する。
【００３１】ところで、セルの種類は殆ど決まったもの
であるから、ステップ１は１度実施しておけばよく、も
し新しく設計された半導体集積回路において新しいセル
が採用されればそのセルについてのみステップ１を実施
すればよい。また、新しいプロセス技術が開発されたと
き、ステップ２を実施し基板電流式を完成させ、ステッ
プ３とステップ４とを実施し所望寿命を満足する動作条
件の範囲を示すセルライブラリを作成しておく。
であるから、ステップ１は１度実施しておけばよく、も
し新しく設計された半導体集積回路において新しいセル
が採用されればそのセルについてのみステップ１を実施
すればよい。また、新しいプロセス技術が開発されたと
き、ステップ２を実施し基板電流式を完成させ、ステッ
プ３とステップ４とを実施し所望寿命を満足する動作条
件の範囲を示すセルライブラリを作成しておく。
【００３２】このように予め準備しておけば、新しい回
路が開発されたときには、ステップ５のその回路での実
動作条件とステップ６の寿命判定とを行うだけで、問題
の回路素子を漏れなく検討することができ、しかも、新
しく開発される半導体集積回路の寿命検証を短時間で終
了させることができる。
路が開発されたときには、ステップ５のその回路での実
動作条件とステップ６の寿命判定とを行うだけで、問題
の回路素子を漏れなく検討することができ、しかも、新
しく開発される半導体集積回路の寿命検証を短時間で終
了させることができる。
【００３３】
【発明の効果】以上説明したように、本発明に係る半導
体集積回路のホットキャリア劣化寿命の検証方法によれ
ば、半導体集積回路はセルの組み合わせにすぎないこと
に着目して、被検証半導体集積回路を構成するすべての
セルを取り上げ寿命を検討しているので、検討対象に漏
れを生ずることがなく、誤りのない検証をすることがで
きる。そして、寿命を検証しようとする半導体集積回路
と関係なく予め準備することができる工程と、半導体集
積回路が新しく開発されて始めて実施できる工程とに分
離でき、後者の工程は短時間で実施できるゲートシミュ
レーションで済むので、寿命推定を短時間で求めること
ができ、実用的な時間内に被検証半導体集積回路のホッ
トキャリア劣化寿命の検証をすることができる。
体集積回路のホットキャリア劣化寿命の検証方法によれ
ば、半導体集積回路はセルの組み合わせにすぎないこと
に着目して、被検証半導体集積回路を構成するすべての
セルを取り上げ寿命を検討しているので、検討対象に漏
れを生ずることがなく、誤りのない検証をすることがで
きる。そして、寿命を検証しようとする半導体集積回路
と関係なく予め準備することができる工程と、半導体集
積回路が新しく開発されて始めて実施できる工程とに分
離でき、後者の工程は短時間で実施できるゲートシミュ
レーションで済むので、寿命推定を短時間で求めること
ができ、実用的な時間内に被検証半導体集積回路のホッ
トキャリア劣化寿命の検証をすることができる。
【図１】本発明に係る半導体集積回路のホットキャリア
劣化寿命の検証方法のフローチャート（その１）であ
る。
劣化寿命の検証方法のフローチャート（その１）であ
る。
【図２】本発明に係る半導体集積回路のホットキャリア
劣化寿命の検証方法のフローチャート（その２）であ
る。
劣化寿命の検証方法のフローチャート（その２）であ
る。
【図３】従来技術に係る半導体集積回路のホットキャリ
ア劣化寿命の検証方法のフローチャートである。
ア劣化寿命の検証方法のフローチャートである。
１ 回路素子の抽出とトランジスタシミュレーション
の工程 ２ 基板電流式の作成工程 ３ 動作条件をパラメータとする寿命計算工程 ４ 所望寿命を満足する動作条件の範囲を示すセルラ
イブラリ作成工程 ５ 半導体集積回路を動作させたときの実動作条件を
求める工程 ６ 被検証半導体集積回路の寿命検証工程
の工程 ２ 基板電流式の作成工程 ３ 動作条件をパラメータとする寿命計算工程 ４ 所望寿命を満足する動作条件の範囲を示すセルラ
イブラリ作成工程 ５ 半導体集積回路を動作させたときの実動作条件を
求める工程 ６ 被検証半導体集積回路の寿命検証工程
Claims (1)
- 【請求項１】 トランジスタを含む回路素子に印加され
る電圧の関数である基板電流式を利用してホットキャリ
アに基づく半導体集積回路の劣化寿命を検証する半導体
集積回路のホットキャリア劣化寿命の検証方法におい
て、 被検証半導体集積回路を構成する特定の機能を有する回
路であるセル毎に、該セル中のホットキャリアにより劣
化寿命に影響する回路素子について、該回路素子の負荷
静電容量、動作周波数、入力の立ち上がり時間及び立ち
下がり時間の動作条件をパラメータとして前記回路素子
に印加される電圧をトランジスタシミュレーションによ
り求め、 前記回路素子を形成するときのプロセスデータより前記
基板電流式を作成し、 前記動作条件をパラメータとする前記回路素子の寿命を
求め、 該寿命が所望寿命を満足する前記動作条件の範囲を予め
求めておき、 前記被検証半導体集積回路を動作させたときの実動作条
件を前記回路素子毎に求め、 該実動作条件と前記セルライブラリとの両者より、前記
被検証半導体集積回路の寿命が所望寿命を満足するか否
かを判定することを特徴とする半導体集積回路のホット
キャリア劣化寿命の検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6163509A JPH0831893A (ja) | 1994-07-15 | 1994-07-15 | 半導体集積回路のホットキャリア劣化寿命の検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6163509A JPH0831893A (ja) | 1994-07-15 | 1994-07-15 | 半導体集積回路のホットキャリア劣化寿命の検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831893A true JPH0831893A (ja) | 1996-02-02 |
Family
ID=15775224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6163509A Withdrawn JPH0831893A (ja) | 1994-07-15 | 1994-07-15 | 半導体集積回路のホットキャリア劣化寿命の検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831893A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974247A (en) * | 1996-08-29 | 1999-10-26 | Matsushita Electronics Corporation | Apparatus and method of LSI timing degradation simulation |
| US6396307B1 (en) | 1999-05-19 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and method for designing the same |
| JP2010225056A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 |
-
1994
- 1994-07-15 JP JP6163509A patent/JPH0831893A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974247A (en) * | 1996-08-29 | 1999-10-26 | Matsushita Electronics Corporation | Apparatus and method of LSI timing degradation simulation |
| US6396307B1 (en) | 1999-05-19 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and method for designing the same |
| US6498515B2 (en) | 1999-05-19 | 2002-12-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and method for designing the same |
| JP2010225056A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6047247A (en) | Method of estimating degradation with consideration of hot carrier effects | |
| US8924905B1 (en) | Constructing equivalent waveform models for static timing analysis of integrated circuit designs | |
| US6278964B1 (en) | Hot carrier effect simulation for integrated circuits | |
| US8051398B2 (en) | Test method and system for characterizing and/or refining an IC design cycle | |
| US6933731B2 (en) | Method and system for determining transistor degradation mechanisms | |
| US20120123745A1 (en) | Adaptive Content-aware Aging Simulations | |
| JP2004200461A5 (ja) | ||
| US20060129964A1 (en) | Net list generating method and layout designing method of semiconductor integrated circuit | |
| US6779157B2 (en) | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program | |
| CN109446708B (zh) | 一种检查时钟路径的方法 | |
| US20030233624A1 (en) | Method for predicting the degradation of an integrated circuit performance due to negative bias temperature instability | |
| JP2002110489A (ja) | 半導体装置の回路特性のシミュレータ、及び、シミュレート方法 | |
| US20020022949A1 (en) | Apparatus and method for calculating temporal deterioration margin amount of LSI, and LSI inspection method | |
| US20030054577A1 (en) | Method for evaluating property of integrated circuit and method for designing the same | |
| US5293327A (en) | Method of logic circuit simulation | |
| Koppaetzky et al. | RT level timing modeling for aging prediction | |
| US7007252B2 (en) | Method and apparatus for characterizing the propagation of noise through a cell in an integrated circuit | |
| JPH0831893A (ja) | 半導体集積回路のホットキャリア劣化寿命の検証方法 | |
| US20080027700A1 (en) | Simulation model of BT instability of transistor | |
| US6959250B1 (en) | Method of analyzing electromagnetic interference | |
| Gomez et al. | Pinhole latent defect modeling and simulation for defect-oriented analog/mixed-signal testing | |
| CN111898281B (zh) | 一种SiC IGBT器件行为模型建立方法 | |
| US6718524B1 (en) | Method and apparatus for estimating state-dependent gate leakage in an integrated circuit | |
| US7263676B2 (en) | Method and apparatus for detecting and analyzing the propagation of noise through an integrated circuit | |
| JP2000163460A (ja) | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |