JP2000163460A - 半導体集積回路装置の信頼性検証方法及びその配置配線方法 - Google Patents
半導体集積回路装置の信頼性検証方法及びその配置配線方法Info
- Publication number
- JP2000163460A JP2000163460A JP10338913A JP33891398A JP2000163460A JP 2000163460 A JP2000163460 A JP 2000163460A JP 10338913 A JP10338913 A JP 10338913A JP 33891398 A JP33891398 A JP 33891398A JP 2000163460 A JP2000163460 A JP 2000163460A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- reliability
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 セル内部の解析や新たなテーブルの作成を不
要とする半導体集積回路装置の信頼性検証方法及び配置
配線方法を提供する。 【解決手段】 仮想配線容量を計算するステップＳＴ１
２と、遅延ライブラリーＬibdlの情報から遅延時間及び
信号のスルーレートを計算するステップＳＴ１３と、こ
れらのステップで得られた仮想配線容量と信号のスルー
レートとを用いて配線の電流量を算出するステップＳＴ
１４と、許容電流量を満たす配線幅を計算するステップ
ＳＴ１５と、その結果に基づいて自動レイアウト処理を
行なうステップＳＴ１５とを備えている。この結果、実
際の配線生成以前に、配線を流れる電流量の高速かつ正
確な解析が可能となり、さらに信頼性基準を満たす配線
を生成することができる。
要とする半導体集積回路装置の信頼性検証方法及び配置
配線方法を提供する。 【解決手段】 仮想配線容量を計算するステップＳＴ１
２と、遅延ライブラリーＬibdlの情報から遅延時間及び
信号のスルーレートを計算するステップＳＴ１３と、こ
れらのステップで得られた仮想配線容量と信号のスルー
レートとを用いて配線の電流量を算出するステップＳＴ
１４と、許容電流量を満たす配線幅を計算するステップ
ＳＴ１５と、その結果に基づいて自動レイアウト処理を
行なうステップＳＴ１５とを備えている。この結果、実
際の配線生成以前に、配線を流れる電流量の高速かつ正
確な解析が可能となり、さらに信頼性基準を満たす配線
を生成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置のエレクトロマイグレーションなどの不具合を起こさ
ないための許容電流密度に関する信頼性検証方法及び配
置配線方法に関するものである。
置のエレクトロマイグレーションなどの不具合を起こさ
ないための許容電流密度に関する信頼性検証方法及び配
置配線方法に関するものである。
【０００２】
【従来の技術】近年、半導体デバイスの製造分野におい
て、トランジスタ等の素子加工のための微細化加工技術
が進展している。ところが、半導体デバイスの構造の微
細化が進むと、トランジスタの駆動能力に比較してトラ
ンジスタ間を接続する配線が相対的に細くなる傾向があ
る。その結果、配線を流れる電流密度が増大し、許容さ
れる電流密度（許容電流密度）以上の電流量が流れる
と、エレクトロマイグレーションという現象が発生して
配線が切断するという問題が起こる。この問題を回避す
るため、ＬＳＩ設計段階では、半導体デバイスの各部分
の電流密度を見積もって、許容される電流密度以上の電
流が流れないように設計するための信頼性検証を行なう
必要がある。
て、トランジスタ等の素子加工のための微細化加工技術
が進展している。ところが、半導体デバイスの構造の微
細化が進むと、トランジスタの駆動能力に比較してトラ
ンジスタ間を接続する配線が相対的に細くなる傾向があ
る。その結果、配線を流れる電流密度が増大し、許容さ
れる電流密度（許容電流密度）以上の電流量が流れる
と、エレクトロマイグレーションという現象が発生して
配線が切断するという問題が起こる。この問題を回避す
るため、ＬＳＩ設計段階では、半導体デバイスの各部分
の電流密度を見積もって、許容される電流密度以上の電
流が流れないように設計するための信頼性検証を行なう
必要がある。
【０００３】上記従来の半導体集積回路装置の信頼性検
証方法の一例として、特開平9-293765号公報に開示され
ている「半導体集積回路装置のエレクトロマイグレーシ
ョン信頼性検証方法及びその装置」がある。
証方法の一例として、特開平9-293765号公報に開示され
ている「半導体集積回路装置のエレクトロマイグレーシ
ョン信頼性検証方法及びその装置」がある。
【０００４】特開平9-293765号公報の技術では、配線の
ＲＣ情報とトランジスタの駆動能力とを抽出し、トラン
ジスタレベルで電流解析を行なって、配線を流れる電流
密度を解析する方法を用いている。この方法では、被検
証対象ネットの論理状態を変化させるトランジスタの構
成情報（チャネルタイプ、チャネル数及びチャネル幅）
を検出し、被検証対象ネットの配線抵抗及び負荷容量を
計算する。次に、トランジスタ構成情報と配線抵抗及び
負荷容量とから被検査対象ネットの最大ピーク電流を求
める。この最大ピーク電流計算に際しては、トランジス
タ幅、配線抵抗及び負荷容量をパラメータとしたテーブ
ルを作成することにより、電流計算をなるべく高速で行
なうようにしている。このように計算されたピーク電流
を使用して、エレクトロマイグレーションを生じないた
めに要求される電流の制限値を満足しているかを調べる
のである。
ＲＣ情報とトランジスタの駆動能力とを抽出し、トラン
ジスタレベルで電流解析を行なって、配線を流れる電流
密度を解析する方法を用いている。この方法では、被検
証対象ネットの論理状態を変化させるトランジスタの構
成情報（チャネルタイプ、チャネル数及びチャネル幅）
を検出し、被検証対象ネットの配線抵抗及び負荷容量を
計算する。次に、トランジスタ構成情報と配線抵抗及び
負荷容量とから被検査対象ネットの最大ピーク電流を求
める。この最大ピーク電流計算に際しては、トランジス
タ幅、配線抵抗及び負荷容量をパラメータとしたテーブ
ルを作成することにより、電流計算をなるべく高速で行
なうようにしている。このように計算されたピーク電流
を使用して、エレクトロマイグレーションを生じないた
めに要求される電流の制限値を満足しているかを調べる
のである。
【０００５】
【発明が解決しようとする課題】上記従来公報に示され
ている信頼性検証方法によると、トランジスタレベルの
回路シミュレーションで電流解析まで行なう行なう場合
と比較して高速に電流量の計算が実施できる。しかしな
がら、配線を駆動するトランジスタの構成情報を抽出す
る処理と、ピーク電流を表現するテーブルの作成とが前
提となる。そのため、トランジスタの構成情報の抽出に
はセル内部の解析が必要であり、処理時間が増大すると
いう不具合がある。
ている信頼性検証方法によると、トランジスタレベルの
回路シミュレーションで電流解析まで行なう行なう場合
と比較して高速に電流量の計算が実施できる。しかしな
がら、配線を駆動するトランジスタの構成情報を抽出す
る処理と、ピーク電流を表現するテーブルの作成とが前
提となる。そのため、トランジスタの構成情報の抽出に
はセル内部の解析が必要であり、処理時間が増大すると
いう不具合がある。
【０００６】また、テーブル作成において、配線抵抗と
負荷容量の組み合わせが同一であっても、配線形状が異
なる場合にはピーク電流が変動するため、一律の配線抵
抗と容量の組み合わせに基づいてピーク電流値を見積も
ったのでは電流計算が不正確となる。反面、配線形状ま
で考慮してテーブルを作成することは、配線抵抗と容量
の組み合わせの数が無数に増えるので現実の設計には適
用できない。
負荷容量の組み合わせが同一であっても、配線形状が異
なる場合にはピーク電流が変動するため、一律の配線抵
抗と容量の組み合わせに基づいてピーク電流値を見積も
ったのでは電流計算が不正確となる。反面、配線形状ま
で考慮してテーブルを作成することは、配線抵抗と容量
の組み合わせの数が無数に増えるので現実の設計には適
用できない。
【０００７】また、すべての配線処理が完了した後にピ
ーク電流を計算することから、配線幅を変更することが
困難となる。
ーク電流を計算することから、配線幅を変更することが
困難となる。
【０００８】本発明の目的は、実際の配線パターンが生
成されていなくても、遅延時間計算で求められる負荷容
量と信号のスルーレートとを使用して配線を流れる電流
を算出することにより、許容値を超える電流が流れるネ
ットの実効容量の減少や遅延時間に余裕のあるセルの駆
動能力の調整が可能となるいう点に着目して、配線を流
れる電流量の高速かつ正確な解析を可能とする信頼性検
証方法と、信頼性基準を満たす半導体集積回路装置装置
の配置配線方法とを提供することにある。
成されていなくても、遅延時間計算で求められる負荷容
量と信号のスルーレートとを使用して配線を流れる電流
を算出することにより、許容値を超える電流が流れるネ
ットの実効容量の減少や遅延時間に余裕のあるセルの駆
動能力の調整が可能となるいう点に着目して、配線を流
れる電流量の高速かつ正確な解析を可能とする信頼性検
証方法と、信頼性基準を満たす半導体集積回路装置装置
の配置配線方法とを提供することにある。
【０００９】
【課題を解決するための手段】本発明の第１の半導体集
積回路装置の信頼性検証方法は、論理機能を有する複数
のセルを配置して、上記セルの端子間を配線で接続して
なる半導体集積回路装置の信頼性検証方法であって、ネ
ットリストからネットのファンアウト数に関する情報を
取り出して、ファンアウト数に基づき仮想配線容量を推
定する第１のステップと、上記仮想配線容量および上記
ネットに接続される端子容量を加算して負荷容量を計算
するとともに、遅延ライブラリーから上記セルの遅延時
間および出力端子の駆動能力に関する情報を取り出し
て、上記出力端子によって駆動される配線を通過する信
号のスルーレートを計算する第２のステップと、上記ス
ルーレートと上記負荷容量とに基づいて、上記配線を通
過する電流量を計算する第３のステップと、上記電流量
から算出される配線の電流密度が信頼性維持のための許
容電流密度を越えないように配線の幅が確保されている
か否かを検証する第４のステップとを備えている。
積回路装置の信頼性検証方法は、論理機能を有する複数
のセルを配置して、上記セルの端子間を配線で接続して
なる半導体集積回路装置の信頼性検証方法であって、ネ
ットリストからネットのファンアウト数に関する情報を
取り出して、ファンアウト数に基づき仮想配線容量を推
定する第１のステップと、上記仮想配線容量および上記
ネットに接続される端子容量を加算して負荷容量を計算
するとともに、遅延ライブラリーから上記セルの遅延時
間および出力端子の駆動能力に関する情報を取り出し
て、上記出力端子によって駆動される配線を通過する信
号のスルーレートを計算する第２のステップと、上記ス
ルーレートと上記負荷容量とに基づいて、上記配線を通
過する電流量を計算する第３のステップと、上記電流量
から算出される配線の電流密度が信頼性維持のための許
容電流密度を越えないように配線の幅が確保されている
か否かを検証する第４のステップとを備えている。
【００１０】この方法により、実際の配線パターンの生
成以前に配線を流れる電流量の高速かつ正確な解析が可
能となり、エレクトロマイグレーションによる配線の切
断などの不具合を回避するために許される電流密度以下
であるか否かを容易に検証できる。その場合、上記従来
の公報の技術のごとく、別途余分なテーブルの作成を要
することなく、既存の遅延に関する情報を記述している
遅延ライブラリを利用して、信頼性の検証を行なうこと
ができる。また、この検証結果から、必要な配線幅を見
積もって自動レイアウトすることで、信頼性基準を満た
す配線を生成することが可能となる。
成以前に配線を流れる電流量の高速かつ正確な解析が可
能となり、エレクトロマイグレーションによる配線の切
断などの不具合を回避するために許される電流密度以下
であるか否かを容易に検証できる。その場合、上記従来
の公報の技術のごとく、別途余分なテーブルの作成を要
することなく、既存の遅延に関する情報を記述している
遅延ライブラリを利用して、信頼性の検証を行なうこと
ができる。また、この検証結果から、必要な配線幅を見
積もって自動レイアウトすることで、信頼性基準を満た
す配線を生成することが可能となる。
【００１１】上記第１の半導体集積回路装置の信頼性検
証方法において、上記第３のステップでは、上記負荷容
量と上記スルーレートとの積を上記電流量とすることに
より、簡易な方法ながら高い精度で電流量を見積もるこ
とができる。
証方法において、上記第３のステップでは、上記負荷容
量と上記スルーレートとの積を上記電流量とすることに
より、簡易な方法ながら高い精度で電流量を見積もるこ
とができる。
【００１２】上記第１の半導体集積回路装置の信頼性検
証方法において、上記第２のステップでは、入力信号の
第１のスルーレートおよび出力端子に接続された上記負
荷容量の関数である出力信号の第２のスルーレートを使
用することにより、遅延ライブラリを利用するための際
の便宜性が向上する。
証方法において、上記第２のステップでは、入力信号の
第１のスルーレートおよび出力端子に接続された上記負
荷容量の関数である出力信号の第２のスルーレートを使
用することにより、遅延ライブラリを利用するための際
の便宜性が向上する。
【００１３】上記第１の半導体集積回路装置の信頼性検
証方法において、上記第４のステップにおける検証の結
果、上記配線の信頼性を維持するために必要な配線幅が
確保されていないときには、配線幅を改善する第５のス
テップをさらに備えていることが好ましい。
証方法において、上記第４のステップにおける検証の結
果、上記配線の信頼性を維持するために必要な配線幅が
確保されていないときには、配線幅を改善する第５のス
テップをさらに備えていることが好ましい。
【００１４】本発明の第１の半導体集積回路装置の信頼
性検証方法において、上記第４のステップの結果に基づ
いて配置配線を行なう第５のステップと、生成された配
線に付随する抵抗と容量を抽出する第６のステップと、
上記抵抗と上記容量とを用いて上記配線の実効容量を算
出する第７のステップと、上記実効容量と遅延ライブラ
リー中のセルの遅延時間および出力端子の駆動能力に関
する情報とを用いて、上記出力端子によって駆動される
配線を通過する信号のスルーレートを計算する第８のス
テップと、上記スルーレートと上記実効容量とに基づい
て、上記配線を通過する電流量を計算する第９のステッ
プと、上記電流量から算出される配線の電流密度が信頼
性維持のための許容電流密度を越えないように配線の幅
が確保されているか否かを検証する第１０のステップと
をさらに備えることができる。
性検証方法において、上記第４のステップの結果に基づ
いて配置配線を行なう第５のステップと、生成された配
線に付随する抵抗と容量を抽出する第６のステップと、
上記抵抗と上記容量とを用いて上記配線の実効容量を算
出する第７のステップと、上記実効容量と遅延ライブラ
リー中のセルの遅延時間および出力端子の駆動能力に関
する情報とを用いて、上記出力端子によって駆動される
配線を通過する信号のスルーレートを計算する第８のス
テップと、上記スルーレートと上記実効容量とに基づい
て、上記配線を通過する電流量を計算する第９のステッ
プと、上記電流量から算出される配線の電流密度が信頼
性維持のための許容電流密度を越えないように配線の幅
が確保されているか否かを検証する第１０のステップと
をさらに備えることができる。
【００１５】この方法により、配線が生成された後にお
いては、配線の実効容量に基づいて、配線がエレクトロ
マイグレーションなどに関する信頼性を満たすか否かに
ついて、さらに正確な再検証を行なうことができる。
いては、配線の実効容量に基づいて、配線がエレクトロ
マイグレーションなどに関する信頼性を満たすか否かに
ついて、さらに正確な再検証を行なうことができる。
【００１６】本発明の第２の半導体集積回路の信頼性検
証方法は、論理機能を有する複数のセルを配置して、上
記セルの端子間を配線で接続してなる半導体集積回路装
置の信頼性検証方法であって、上記配線に付随する抵抗
と容量を抽出する第１のステップと、上記抵抗と上記容
量とを用いて上記配線の実効容量を算出する第２のステ
ップと、上記実効容量と遅延ライブラリー中のセルの遅
延時間および出力端子の駆動能力に関する情報とを利用
して、上記出力端子によって駆動される配線を通過する
信号のスルーレートを計算する第３のステップと、上記
スルーレートと上記実効容量とに基づいて、上記配線を
通過する電流量を計算する第４のステップと、上記電流
量から算出される配線の電流密度が信頼性維持のための
許容電流密度を越えないように配線の幅が確保されてい
るか否かを検証する第５のステップとを備えている。
証方法は、論理機能を有する複数のセルを配置して、上
記セルの端子間を配線で接続してなる半導体集積回路装
置の信頼性検証方法であって、上記配線に付随する抵抗
と容量を抽出する第１のステップと、上記抵抗と上記容
量とを用いて上記配線の実効容量を算出する第２のステ
ップと、上記実効容量と遅延ライブラリー中のセルの遅
延時間および出力端子の駆動能力に関する情報とを利用
して、上記出力端子によって駆動される配線を通過する
信号のスルーレートを計算する第３のステップと、上記
スルーレートと上記実効容量とに基づいて、上記配線を
通過する電流量を計算する第４のステップと、上記電流
量から算出される配線の電流密度が信頼性維持のための
許容電流密度を越えないように配線の幅が確保されてい
るか否かを検証する第５のステップとを備えている。
【００１７】この方法により、配線が生成された後の配
線の実効容量に基づいて、配線がエレクトロマイグレー
ションなどに関する信頼性を維持するのに必要な条件を
満たしているか否かをより高い精度で検証することがで
きる。
線の実効容量に基づいて、配線がエレクトロマイグレー
ションなどに関する信頼性を維持するのに必要な条件を
満たしているか否かをより高い精度で検証することがで
きる。
【００１８】本発明の第１の半導体集積回路装置の配置
配線方法は、論理機能を有する複数のセルを配置して、
上記セルの端子間を配線で接続して形成される半導体集
積回路装置の配置配線方法であって、ネットリストから
ネットのファンアウト数に関する情報を取り出して、フ
ァンアウト数に基づき仮想配線容量を推定する第１のス
テップと、上記仮想配線容量および上記ネットに接続さ
れる端子容量を加算して負荷容量を計算するとともに、
遅延ライブラリーから上記セルの遅延時間および出力端
子の駆動能力に関する情報を取り出して、上記出力端子
によって駆動される配線を通過する信号のスルーレート
を計算する第２のステップと、上記スルーレートと上記
負荷容量とに基づいて、上記配線を通過する電流量を計
算する第３のステップと、上記電流量から算出される配
線の電流密度が信頼性維持のための許容電流密度を越え
ないように配線の幅が確保されているか否かを検証しな
がら、上記信頼性を維持する配線を生成する第４のステ
ップとを備えている。
配線方法は、論理機能を有する複数のセルを配置して、
上記セルの端子間を配線で接続して形成される半導体集
積回路装置の配置配線方法であって、ネットリストから
ネットのファンアウト数に関する情報を取り出して、フ
ァンアウト数に基づき仮想配線容量を推定する第１のス
テップと、上記仮想配線容量および上記ネットに接続さ
れる端子容量を加算して負荷容量を計算するとともに、
遅延ライブラリーから上記セルの遅延時間および出力端
子の駆動能力に関する情報を取り出して、上記出力端子
によって駆動される配線を通過する信号のスルーレート
を計算する第２のステップと、上記スルーレートと上記
負荷容量とに基づいて、上記配線を通過する電流量を計
算する第３のステップと、上記電流量から算出される配
線の電流密度が信頼性維持のための許容電流密度を越え
ないように配線の幅が確保されているか否かを検証しな
がら、上記信頼性を維持する配線を生成する第４のステ
ップとを備えている。
【００１９】この方法により、別途新たなテーブルなど
を準備しなくても、遅延に関する情報を記述した既存の
遅延ライブラリを利用して、エレクトロマイグレーショ
ンなどに関する信頼性を維持できる配線を容易かつ迅速
に生成することができる。
を準備しなくても、遅延に関する情報を記述した既存の
遅延ライブラリを利用して、エレクトロマイグレーショ
ンなどに関する信頼性を維持できる配線を容易かつ迅速
に生成することができる。
【００２０】上記第１の半導体集積回路装置の配置配線
方法において、上記第４のステップでは、上記信頼性の
維持に必要な配線幅が確保されていない場合には、ネッ
トリストを変更して上記セルの駆動能力を調整すること
により、信頼性を維持しうる配線を生成することができ
る。
方法において、上記第４のステップでは、上記信頼性の
維持に必要な配線幅が確保されていない場合には、ネッ
トリストを変更して上記セルの駆動能力を調整すること
により、信頼性を維持しうる配線を生成することができ
る。
【００２１】本発明の第２の半導体集積回路装置の配置
配線方法は、論理機能を有する複数のセルを配置し、上
記セルの端子間を配線で接続してなる半導体集積回路装
置の配置配線方法であって、配置配線を行なう第１のス
テップと、生成された配線に付随する抵抗と容量を抽出
する第２のステップと、上記抵抗と上記容量とを用いて
上記配線の実効容量を算出する第３のステップと、上記
実効容量と遅延ライブラリー中のセルの遅延時間および
出力端子の駆動能力に関する情報とを利用して、上記出
力端子によって駆動される配線を通過する信号のスルー
レートを計算する第４のステップと、上記スルーレート
と上記実効容量とに基づいて、上記配線を通過する電流
量を計算する第５のステップと、上記電流量から算出さ
れる配線の電流密度が信頼性維持のための許容電流密度
を越えないように配線の幅が確保されているか否かを検
証しながら、上記配置又は配線を改善する第６のステッ
プとを備えている。
配線方法は、論理機能を有する複数のセルを配置し、上
記セルの端子間を配線で接続してなる半導体集積回路装
置の配置配線方法であって、配置配線を行なう第１のス
テップと、生成された配線に付随する抵抗と容量を抽出
する第２のステップと、上記抵抗と上記容量とを用いて
上記配線の実効容量を算出する第３のステップと、上記
実効容量と遅延ライブラリー中のセルの遅延時間および
出力端子の駆動能力に関する情報とを利用して、上記出
力端子によって駆動される配線を通過する信号のスルー
レートを計算する第４のステップと、上記スルーレート
と上記実効容量とに基づいて、上記配線を通過する電流
量を計算する第５のステップと、上記電流量から算出さ
れる配線の電流密度が信頼性維持のための許容電流密度
を越えないように配線の幅が確保されているか否かを検
証しながら、上記配置又は配線を改善する第６のステッ
プとを備えている。
【００２２】この方法により、別途新たなテーブルなど
を作成しなくても、既存の遅延ライブラリーに記述され
ている情報と、配線の生成後における配線の実効容量と
に基づいて、エレクトロマイグレーションなどに関する
信頼性基準を満たすよう容易かつ迅速に配置配線の改善
を行うことができる。
を作成しなくても、既存の遅延ライブラリーに記述され
ている情報と、配線の生成後における配線の実効容量と
に基づいて、エレクトロマイグレーションなどに関する
信頼性基準を満たすよう容易かつ迅速に配置配線の改善
を行うことができる。
【００２３】上記第２の半導体集積回路装置の配置配線
方法において、上記第６のステップでは、上記配線幅を
上記許容電流密度を満たすように変更することにより配
置又は配線を改善することができる。
方法において、上記第６のステップでは、上記配線幅を
上記許容電流密度を満たすように変更することにより配
置又は配線を改善することができる。
【００２４】上記第２の半導体集積回路装置の配置配線
方法において、上記第６のステップでは、配線形状を変
更して上記実効容量を減少させることにより配置又は配
線を改善することもできる。
方法において、上記第６のステップでは、配線形状を変
更して上記実効容量を減少させることにより配置又は配
線を改善することもできる。
【００２５】上記第２の半導体集積回路装置の配置配線
方法において、上記第６のステップでは、上記信頼性の
維持のために必要な配線幅が確保されていない場合であ
って、ネットの遅延時間に余裕があるときには、セルの
駆動能力を減少させることにより配置又は配線を改善す
ることができる。
方法において、上記第６のステップでは、上記信頼性の
維持のために必要な配線幅が確保されていない場合であ
って、ネットの遅延時間に余裕があるときには、セルの
駆動能力を減少させることにより配置又は配線を改善す
ることができる。
【００２６】
【発明の実施の形態】以下、本発明の一実施例の信頼性
検証方法と配置配線方法について、図面を参照しながら
説明する。
検証方法と配置配線方法について、図面を参照しながら
説明する。
【００２７】（第１の実施形態）図１は、本発明の第１
の実施形態における信頼性検証方法と配置配線方法のア
ルゴリズムを示すフローチャートである。図１におい
て、ＳＴ１１〜ＳＴ１６は、処理の各ステップを示す。
Ｌibdlは、遅延計算に使用する遅延ライブラリであり、
この遅延ライブラリＬibdlには、各セルの遅延時間など
の遅延に関する情報が記述されている。
の実施形態における信頼性検証方法と配置配線方法のア
ルゴリズムを示すフローチャートである。図１におい
て、ＳＴ１１〜ＳＴ１６は、処理の各ステップを示す。
Ｌibdlは、遅延計算に使用する遅延ライブラリであり、
この遅延ライブラリＬibdlには、各セルの遅延時間など
の遅延に関する情報が記述されている。
【００２８】図２は、ファンアウト数と配線長（仮想配
線容量）との関係を示すグラフである。
線容量）との関係を示すグラフである。
【００２９】図３（ａ）〜（ｃ）は、順に、スルーレー
トの定義を説明するための論理回路図、入力信号波形図
及び出力信号波形図である。図３（ａ）において、１１
は入力端子、１２は出力端子、１３はセル、１４は負荷
容量をそれぞれ示す。ここで、図３（ｂ），（ｃ）にお
いて、信号スルーレート（入力スルーレート又は出力ス
ルーレート）は下記式で表される。
トの定義を説明するための論理回路図、入力信号波形図
及び出力信号波形図である。図３（ａ）において、１１
は入力端子、１２は出力端子、１３はセル、１４は負荷
容量をそれぞれ示す。ここで、図３（ｂ），（ｃ）にお
いて、信号スルーレート（入力スルーレート又は出力ス
ルーレート）は下記式で表される。
【００３０】信号スルーレート＝（ＶＤＤ−ＶＳＳ）／
立ち上がり時間 ただし、上式において、入力信号または出力信号が０レ
ベルから負のレベルに、あるいはＶＤＤレベルからＶＳ
Ｓレベルに変化するものであるときは、立ち上がり時間
の代わりに立ち下がり時間を用いることができる。
立ち上がり時間 ただし、上式において、入力信号または出力信号が０レ
ベルから負のレベルに、あるいはＶＤＤレベルからＶＳ
Ｓレベルに変化するものであるときは、立ち上がり時間
の代わりに立ち下がり時間を用いることができる。
【００３１】下記表１は、入力信号の入力スルーレート
Ｓ１〜Ｓ３と負荷容量Ｃ１〜Ｃ３とをインデックスとし
て求められるセル１３の遅延時間Ｄ１〜Ｄ９を示した遅
延テーブルである。
Ｓ１〜Ｓ３と負荷容量Ｃ１〜Ｃ３とをインデックスとし
て求められるセル１３の遅延時間Ｄ１〜Ｄ９を示した遅
延テーブルである。
【００３２】
【表１】
【００３３】下記表２は、入力信号の入力スルーレート
Ｓ１〜Ｓ３と負荷容量Ｃ１〜Ｃ３とをインデックスとし
て求められるセル１３の出力端子１２が駆動する出力信
号のスルーレートＯ１〜Ｏ９を示した遅延テーブルであ
る。
Ｓ１〜Ｓ３と負荷容量Ｃ１〜Ｃ３とをインデックスとし
て求められるセル１３の出力端子１２が駆動する出力信
号のスルーレートＯ１〜Ｏ９を示した遅延テーブルであ
る。
【００３４】
【表２】
【００３５】以下、本実施形態における信頼性検証方法
と配置配線方法について、図１、図２、図３、表１及び
表２を参照しながら説明する。ただし、本実施形態及び
下記の各実施形態においては、論理合成−仮配線−レイ
アウト−実配線の手順で設計を進めることを前提として
いる。
と配置配線方法について、図１、図２、図３、表１及び
表２を参照しながら説明する。ただし、本実施形態及び
下記の各実施形態においては、論理合成−仮配線−レイ
アウト−実配線の手順で設計を進めることを前提として
いる。
【００３６】ステップＳＴ１１では、論理回路を構成す
る各セル間の接続関係を記述したネットリストを作成す
る論理合成を行なう。このネットリストは、人手で作成
してもよいが、論理合成ツールを使用して自動生成する
ことも可能である。
る各セル間の接続関係を記述したネットリストを作成す
る論理合成を行なう。このネットリストは、人手で作成
してもよいが、論理合成ツールを使用して自動生成する
ことも可能である。
【００３７】ステップＳＴ１２では、ステップＳＴ１１
で作成されたネットリストを利用し、このネットリスト
に記述された各ネットの仮想配線容量を計算する。ここ
では、仮想配線容量は、図２に示すグラフを使用して対
象ネットのファンアウト数から算出される。図２に示さ
れるファンアウト数と仮想配線容量の関係は、実際のレ
イアウト結果を解析することで統計的に求められる。ま
た、このファンアウト数はネットリストに記述されてい
る。
で作成されたネットリストを利用し、このネットリスト
に記述された各ネットの仮想配線容量を計算する。ここ
では、仮想配線容量は、図２に示すグラフを使用して対
象ネットのファンアウト数から算出される。図２に示さ
れるファンアウト数と仮想配線容量の関係は、実際のレ
イアウト結果を解析することで統計的に求められる。ま
た、このファンアウト数はネットリストに記述されてい
る。
【００３８】ステップＳＴ１３では、遅延ライブラリＬ
ibdlの情報を入力して、ステップＳＴ１２で計算した仮
想配線容量とネットに接続した端子容量とに基づいて遅
延時間を計算する。セル１３の遅延時間は、入力端子１
１に入力される信号の入力スルーレートと出力端子１２
に接続される負荷容量１４との積として表すことができ
る。
ibdlの情報を入力して、ステップＳＴ１２で計算した仮
想配線容量とネットに接続した端子容量とに基づいて遅
延時間を計算する。セル１３の遅延時間は、入力端子１
１に入力される信号の入力スルーレートと出力端子１２
に接続される負荷容量１４との積として表すことができ
る。
【００３９】ここで、遅延ライブラリＬibdlには、表１
に示されるように、入力スルーレートＳ１，Ｓ２，Ｓ３
と負荷容量Ｃ１，Ｃ２，Ｃ３とをインデックスとして、
遅延時間Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，
Ｄ８，Ｄ９の値が保持されている。この入力スルーレー
トＳ１，Ｓ２，Ｓ３はスペックにより予め定められてい
る。
に示されるように、入力スルーレートＳ１，Ｓ２，Ｓ３
と負荷容量Ｃ１，Ｃ２，Ｃ３とをインデックスとして、
遅延時間Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，
Ｄ８，Ｄ９の値が保持されている。この入力スルーレー
トＳ１，Ｓ２，Ｓ３はスペックにより予め定められてい
る。
【００４０】同様に、出力端子１２が駆動する信号の出
力スルーレートＯ１，Ｏ２，Ｏ３，Ｏ４，Ｏ５，Ｏ６，
Ｏ７，Ｏ８，Ｏ９も、表２に示されるように、入力スル
ーレートＳ１，Ｓ２，Ｓ３と負荷容量Ｃ１，Ｃ２，Ｃ３
とをインデックスとして、遅延ライブラリＬibdlに格納
されている。そこで、遅延ライブラリＬibdlに格納され
ている表１及び表２を用いると、セル１３の遅延時間と
セル１３が駆動する信号の出力スルーレートを計算する
ことができる。
力スルーレートＯ１，Ｏ２，Ｏ３，Ｏ４，Ｏ５，Ｏ６，
Ｏ７，Ｏ８，Ｏ９も、表２に示されるように、入力スル
ーレートＳ１，Ｓ２，Ｓ３と負荷容量Ｃ１，Ｃ２，Ｃ３
とをインデックスとして、遅延ライブラリＬibdlに格納
されている。そこで、遅延ライブラリＬibdlに格納され
ている表１及び表２を用いると、セル１３の遅延時間と
セル１３が駆動する信号の出力スルーレートを計算する
ことができる。
【００４１】ステップＳＴ１４では、ステップＳＴ１２
で求めた負荷容量とステップＳＴ１３で求めた出力スル
ーレートＯ１〜Ｏ９からセル１３が信号を駆動する際の
電流量を算出する。電流量は、次式で計算できる。
で求めた負荷容量とステップＳＴ１３で求めた出力スル
ーレートＯ１〜Ｏ９からセル１３が信号を駆動する際の
電流量を算出する。電流量は、次式で計算できる。
【００４２】電流量＝負荷容量×出力スルーレート 上式は、電荷量Ｑ，負荷容量Ｃ及び電圧Ｖについて、Ｑ
＝ＣＶの関係があることから求められる。すなわち、Ｑ
＝ＣＶの両辺を時間ｔについて微分すると、ｄＱ／ｄｔ
＝Ｃ（ｄＶ／ｄｔ）となる。そして、図３（ｃ）からわ
かるように、電流に相当するｄＶ／ｄｔは、負荷容量Ｃ
と出力スルーレート（ｄＶ／ｄｔ）との積として表され
る。
＝ＣＶの関係があることから求められる。すなわち、Ｑ
＝ＣＶの両辺を時間ｔについて微分すると、ｄＱ／ｄｔ
＝Ｃ（ｄＶ／ｄｔ）となる。そして、図３（ｃ）からわ
かるように、電流に相当するｄＶ／ｄｔは、負荷容量Ｃ
と出力スルーレート（ｄＶ／ｄｔ）との積として表され
る。
【００４３】そこで、ステップＳＴ１５では、ステップ
ＳＴ１４で求めた電流量に基づいて、エレクトロマイグ
レーションによる配線の切断を回避するために許容でき
る電流密度（許容電流密度）以下であるかを検証する。
ただし、許容電流密度は、配線の厚みはほぼ一定と見な
せることから、単位幅当たりの電流量として設定されて
いる。具体的には、ステップＳＴ１４で求めた電流量
と、ネットリストに格納されている情報中の配線幅とが
次式を満たしているかどうかを検証する。
ＳＴ１４で求めた電流量に基づいて、エレクトロマイグ
レーションによる配線の切断を回避するために許容でき
る電流密度（許容電流密度）以下であるかを検証する。
ただし、許容電流密度は、配線の厚みはほぼ一定と見な
せることから、単位幅当たりの電流量として設定されて
いる。具体的には、ステップＳＴ１４で求めた電流量
と、ネットリストに格納されている情報中の配線幅とが
次式を満たしているかどうかを検証する。
【００４４】電流量＜配線幅×許容電流密度 そして、もし上式が満たされない場合は、ネット毎に上
式の条件を満たす配線幅情報を生成する。
式の条件を満たす配線幅情報を生成する。
【００４５】そして、ステップＳＴ１６では、ステップ
ＳＴ１５で計算された配線幅の情報に基づいて配線を自
動的にレイアウトする。
ＳＴ１５で計算された配線幅の情報に基づいて配線を自
動的にレイアウトする。
【００４６】本実施形態の信頼性検証方法及び配置配線
方法によると、遅延時間計算で求められる負荷容量と信
号のスルーレートとから配線を流れる電流を算出するこ
とにより、以下の効果を発揮することができる。
方法によると、遅延時間計算で求められる負荷容量と信
号のスルーレートとから配線を流れる電流を算出するこ
とにより、以下の効果を発揮することができる。
【００４７】まず、実際の配線パターンの生成以前に配
線を流れる電流量の高速かつ正確な解析が可能となり、
エレクトロマイグレーションによる配線の切断を回避す
るために許される電流密度以下であるか否かを容易に検
証できる。また、この検証結果から、必要な配線幅を見
積もって自動レイアウトすることで、信頼性基準を満た
す配線を生成することができる。
線を流れる電流量の高速かつ正確な解析が可能となり、
エレクトロマイグレーションによる配線の切断を回避す
るために許される電流密度以下であるか否かを容易に検
証できる。また、この検証結果から、必要な配線幅を見
積もって自動レイアウトすることで、信頼性基準を満た
す配線を生成することができる。
【００４８】そして、上記特開平9-293765号公報に記載
されている方法の場合には、シミュレーションによって
各トランジスタのピーク電流を求め、これをテーブルと
して作成する手間が必要であるが、本実施形態の方法の
場合には、かかる手間は不要である。本実施形態の方法
では遅延テーブルの情報を利用しているが、遅延テーブ
ルはタイミング調整やスキュー調整のために必須の情報
であり、上記従来の公報の技術を含め、配置配線処理を
行なう場合には必ず作成されるからである。すなわち、
上記従来の公報の技術のごとく、別途余分なテーブルの
作成を要することなく、既存のテーブルを利用して、エ
レクトロマイグレーションに関する信頼性の検証と、信
頼性を保持した配置配線とを行なうことができる。
されている方法の場合には、シミュレーションによって
各トランジスタのピーク電流を求め、これをテーブルと
して作成する手間が必要であるが、本実施形態の方法の
場合には、かかる手間は不要である。本実施形態の方法
では遅延テーブルの情報を利用しているが、遅延テーブ
ルはタイミング調整やスキュー調整のために必須の情報
であり、上記従来の公報の技術を含め、配置配線処理を
行なう場合には必ず作成されるからである。すなわち、
上記従来の公報の技術のごとく、別途余分なテーブルの
作成を要することなく、既存のテーブルを利用して、エ
レクトロマイグレーションに関する信頼性の検証と、信
頼性を保持した配置配線とを行なうことができる。
【００４９】図４（ａ），（ｂ）は、本発明の信号のス
ルーレートを利用する方法の妥当性を確認するために測
定された電流波形，電圧波形をそれぞれ示す実測信号波
形図である。図４（ｂ）に示すごとく実際の電圧波形は
曲線であるので、出力スルーレートを求める際には、曲
線上の２点（例えば、電源電圧の２０％，８０％となる
２つの点）を選択して直線に換算している。また、負荷
容量は０．２ｐＦである。
ルーレートを利用する方法の妥当性を確認するために測
定された電流波形，電圧波形をそれぞれ示す実測信号波
形図である。図４（ｂ）に示すごとく実際の電圧波形は
曲線であるので、出力スルーレートを求める際には、曲
線上の２点（例えば、電源電圧の２０％，８０％となる
２つの点）を選択して直線に換算している。また、負荷
容量は０．２ｐＦである。
【００５０】ここで、図４（ｂ）の電圧波形から、電源
電圧３Ｖの２０％，８０％となる２つの点Ｖ20，Ｖ80間
の電圧差は１．８Ｖであり、点Ｖ20から点Ｖ80までの経
過時間は２．０９nsecである。したがって、本発明の方
法による電流値は、以下のようになる。
電圧３Ｖの２０％，８０％となる２つの点Ｖ20，Ｖ80間
の電圧差は１．８Ｖであり、点Ｖ20から点Ｖ80までの経
過時間は２．０９nsecである。したがって、本発明の方
法による電流値は、以下のようになる。
【００５１】 電流＝０．２×（１．８／２．０９）＝１．７（μＡ） 一方、図４（ａ）の実測電流のピーク値は２．２（μ
Ａ）である。両者を比較すると、本実施形態の方法によ
り求めた電流値は、実際の電流値よりやや低くなってい
る。しかし、この差は、信頼性検証のための許容電流密
度を決定する際の安全係数を少し大きめに設定すること
により、容易に補償できる範囲である。エレクトロマイ
グレーションは、一定レベル以上の電流が長期間の間流
れることにより引き起こされる経年変化であるので、特
定レベル以上の電流が流れないことを確認できれば、エ
レクトロマイグレーションの防止は可能だからである。
Ａ）である。両者を比較すると、本実施形態の方法によ
り求めた電流値は、実際の電流値よりやや低くなってい
る。しかし、この差は、信頼性検証のための許容電流密
度を決定する際の安全係数を少し大きめに設定すること
により、容易に補償できる範囲である。エレクトロマイ
グレーションは、一定レベル以上の電流が長期間の間流
れることにより引き起こされる経年変化であるので、特
定レベル以上の電流が流れないことを確認できれば、エ
レクトロマイグレーションの防止は可能だからである。
【００５２】また、トランジスタレベルで電流量を求め
る場合は、簡単な構造を有するゲートでも、１ゲートで
５〜１０秒程度の処理時間を要するので、現実の解析に
おいては１０００トランジスタ（２００ゲート）程度が
限界である。ところが、実際の半導体集積回路装置（Ｌ
ＳＩ）においては、１００万個程度のトランジスタが存
在するので、トランジスタレベルでの解析は不可能とい
ってもよい。一方、遅延計算の場合、ゲートレベルの計
算で、１万ゲートについておおむね２〜３０分程度で解
析できることがわかっている。この場合、処理時間は、
１ゲート当たり０．２秒で１トランジスタ当たり約０．
０４秒である。したがって、従来のトランジスタレベル
の解析に比べて、１／１０００程度の処理時間で済むこ
とになる。
る場合は、簡単な構造を有するゲートでも、１ゲートで
５〜１０秒程度の処理時間を要するので、現実の解析に
おいては１０００トランジスタ（２００ゲート）程度が
限界である。ところが、実際の半導体集積回路装置（Ｌ
ＳＩ）においては、１００万個程度のトランジスタが存
在するので、トランジスタレベルでの解析は不可能とい
ってもよい。一方、遅延計算の場合、ゲートレベルの計
算で、１万ゲートについておおむね２〜３０分程度で解
析できることがわかっている。この場合、処理時間は、
１ゲート当たり０．２秒で１トランジスタ当たり約０．
０４秒である。したがって、従来のトランジスタレベル
の解析に比べて、１／１０００程度の処理時間で済むこ
とになる。
【００５３】以上のように、本実施形態の方法による信
頼性検証及び配置配線の実効性が実証されている。
頼性検証及び配置配線の実効性が実証されている。
【００５４】（第２の実施形態）図５は、本発明の第２
の実施形態における信頼性検証方法と配置配線方法のア
ルゴリズムを示すフローチャートである。図５におい
て、ＳＴ２１〜ＳＴ２７は、各処理のステップを示す。
の実施形態における信頼性検証方法と配置配線方法のア
ルゴリズムを示すフローチャートである。図５におい
て、ＳＴ２１〜ＳＴ２７は、各処理のステップを示す。
【００５５】図６（ａ）は、配線の抽出で得られるＲＣ
ネットワークの例を示す回路図である。図６（ａ）にお
いて、２１は出力端子、２２，２３，２４はいずれも入
力端、２５は抵抗、２６は負荷容量をそれぞれ示す。図
６（ｂ）は、図６（ａ）におけるＲＣネットワークを縮
退して実効容量２７で置き換えた例を示す回路図であ
る。
ネットワークの例を示す回路図である。図６（ａ）にお
いて、２１は出力端子、２２，２３，２４はいずれも入
力端、２５は抵抗、２６は負荷容量をそれぞれ示す。図
６（ｂ）は、図６（ａ）におけるＲＣネットワークを縮
退して実効容量２７で置き換えた例を示す回路図であ
る。
【００５６】図７は、図６（ａ）における実効容量を変
更したＲＣネットワークの例を示す回路図である。
更したＲＣネットワークの例を示す回路図である。
【００５７】以下、本実施形態における信頼性検証方法
と配置配線方法について、図５、図６（ａ），（ｂ）及
び図７を参照しながら説明する。
と配置配線方法について、図５、図６（ａ），（ｂ）及
び図７を参照しながら説明する。
【００５８】図５に示すように、まず、ステップＳＴ２
１で、自動レイアウト処理を行な宇、つまり、ネットリ
ストにしたがって、セルを配置して信号端子を接続する
配線パターンを生成する。
１で、自動レイアウト処理を行な宇、つまり、ネットリ
ストにしたがって、セルを配置して信号端子を接続する
配線パターンを生成する。
【００５９】次に、ステップＳＴ２２で、配線パターン
を解析して図６（ａ）に示すＲＣネットワークを生成し
たものとする。
を解析して図６（ａ）に示すＲＣネットワークを生成し
たものとする。
【００６０】さらに、ステップＳＴ２３で、図６（ｂ）
に示すように、図６（ａ）に示すＲＣネットワークの実
効容量と等価な実効容量を有するように単純化された回
路を利用する。すなわち、図６（ｂ）に示す出力端子２
１の出力波形が、図６（ａ）に示す出力端子２１の出力
波形と同じ波形となるように、図６（ｂ）における実効
容量２７を決定する。このような実効容量２７を使用す
ることで、ＲＣネットワークを解析する場合と等価な信
号波形が容易に計算される。
に示すように、図６（ａ）に示すＲＣネットワークの実
効容量と等価な実効容量を有するように単純化された回
路を利用する。すなわち、図６（ｂ）に示す出力端子２
１の出力波形が、図６（ａ）に示す出力端子２１の出力
波形と同じ波形となるように、図６（ｂ）における実効
容量２７を決定する。このような実効容量２７を使用す
ることで、ＲＣネットワークを解析する場合と等価な信
号波形が容易に計算される。
【００６１】実効容量２７を計算する具体的な方法は、
例えば出力信号の波形関数に実効容量２７の初期値とし
てＲＣネットワークの容量値の合計を代入し、容量値を
変化させながら収束演算を行なうことにより、実効容量
２７を決定するという実効容量計算アルゴリズム ( 'Mo
deling the "Effective Capacitance" for the RC inte
rconnect of CMOS Gates', IEEE Transaction on Compu
ter-Aided Design ofIntegrated Circuits and Syste
m，Vol.13,No.12,pp.1526-1535,December 1994参照)に
よって行う方法がある。なお、このような実効容量計算
アルゴニズムは、ＣＡＤツールに格納することが可能と
なっているので、容易にこの処理を実行することができ
る。
例えば出力信号の波形関数に実効容量２７の初期値とし
てＲＣネットワークの容量値の合計を代入し、容量値を
変化させながら収束演算を行なうことにより、実効容量
２７を決定するという実効容量計算アルゴリズム ( 'Mo
deling the "Effective Capacitance" for the RC inte
rconnect of CMOS Gates', IEEE Transaction on Compu
ter-Aided Design ofIntegrated Circuits and Syste
m，Vol.13,No.12,pp.1526-1535,December 1994参照)に
よって行う方法がある。なお、このような実効容量計算
アルゴニズムは、ＣＡＤツールに格納することが可能と
なっているので、容易にこの処理を実行することができ
る。
【００６２】そして、ステップＳＴ２４，ＳＴ２５，Ｓ
Ｔ２６において、上記ステップＳＴ２３の処理によって
得られた実効容量２７を用い、第１の実施形態と同様の
手順によって、遅延時間，出力スルーレート，電流量及
び必要な配線幅の計算を実施する。
Ｔ２６において、上記ステップＳＴ２３の処理によって
得られた実効容量２７を用い、第１の実施形態と同様の
手順によって、遅延時間，出力スルーレート，電流量及
び必要な配線幅の計算を実施する。
【００６３】そして、ステップＳＴ２７で、レイアウト
幅が適正範囲か否か，つまりエレクトロマイグレーショ
ンに対する許容電流密度以下の電流であることという条
件を満たしているか否かを判別し、もし許容電流密度に
関する条件が満たされない場合には、ステップＳＴ２１
の自動レイアウト処理に戻って、配線幅を変更するか、
あるいは配線経路を修正する。
幅が適正範囲か否か，つまりエレクトロマイグレーショ
ンに対する許容電流密度以下の電流であることという条
件を満たしているか否かを判別し、もし許容電流密度に
関する条件が満たされない場合には、ステップＳＴ２１
の自動レイアウト処理に戻って、配線幅を変更するか、
あるいは配線経路を修正する。
【００６４】この修正の例としては、例えば、図６
（ａ）に示すＲＣネットワークの回路構成を、図７に示
すＲＣネットワークのように変換することで実効容量２
７を減少させるなどの処理がある。図７に示すＲＣネッ
トワークの例では、入力端子２２から出力端子２１まで
の抵抗成分を増加させることで、実効容量２７を減少さ
せている。
（ａ）に示すＲＣネットワークの回路構成を、図７に示
すＲＣネットワークのように変換することで実効容量２
７を減少させるなどの処理がある。図７に示すＲＣネッ
トワークの例では、入力端子２２から出力端子２１まで
の抵抗成分を増加させることで、実効容量２７を減少さ
せている。
【００６５】本実施形態によると、上記第１の実施形態
と同様に、エレクトロマイグレーションに対する許容電
流密度の条件を満たすか否かの信頼性検証を容易に行な
うことができる。特に、信頼性検証の結果、信頼性を満
たさないことが明らかになった場合には、配線経路を変
更することで、容易に許容電流密度を満たすように配置
配線を改善することができる。
と同様に、エレクトロマイグレーションに対する許容電
流密度の条件を満たすか否かの信頼性検証を容易に行な
うことができる。特に、信頼性検証の結果、信頼性を満
たさないことが明らかになった場合には、配線経路を変
更することで、容易に許容電流密度を満たすように配置
配線を改善することができる。
【００６６】（第３の実施形態）図８は、第３の実施形
態に係る信頼性検証方法及び配置配線方法の対象となる
フリップフロップを備えた回路の例を示す回路図であ
る。図８において、３１，３２は信号端子、３３，３６
はフリップフロップ、３４，３５はセル、３７はセル３
４が駆動する配線、３８は抵抗、３９は負荷容量をそれ
ぞれ示す。
態に係る信頼性検証方法及び配置配線方法の対象となる
フリップフロップを備えた回路の例を示す回路図であ
る。図８において、３１，３２は信号端子、３３，３６
はフリップフロップ、３４，３５はセル、３７はセル３
４が駆動する配線、３８は抵抗、３９は負荷容量をそれ
ぞれ示す。
【００６７】図９は、本実施形態における信頼性検証方
法と配置配線方法のアルゴリズムを示すフローチャート
である。図８において、ＳＴ３１〜ＳＴ４０は、各処理
のステップを示す。
法と配置配線方法のアルゴリズムを示すフローチャート
である。図８において、ＳＴ３１〜ＳＴ４０は、各処理
のステップを示す。
【００６８】以下、本実施形態における信頼性検証方法
と配置配線方法について、図８及び図９を参照しながら
説明する。
と配置配線方法について、図８及び図９を参照しながら
説明する。
【００６９】まず、図９に示すように、ステップＳＴ３
１〜ＳＴ３７において、図５におけるステップＳＴ２１
〜ＳＴ２７と同様の処理を実行する。そして、ステップ
ＳＴ３７において、レイアウト幅が適正範囲でないとき
は、以下の処理を行なう。すなわち、第１，第２の実施
形態では、配線幅や配線経路の変更について説明した
が、本実施形態では、セルの駆動能力を減少させて電流
量を減少させる方法について説明する。ここでは、例え
ば、図８に示すセル３４が駆動する配線３７の電流量が
許容値を超えている場合について説明する。
１〜ＳＴ３７において、図５におけるステップＳＴ２１
〜ＳＴ２７と同様の処理を実行する。そして、ステップ
ＳＴ３７において、レイアウト幅が適正範囲でないとき
は、以下の処理を行なう。すなわち、第１，第２の実施
形態では、配線幅や配線経路の変更について説明した
が、本実施形態では、セルの駆動能力を減少させて電流
量を減少させる方法について説明する。ここでは、例え
ば、図８に示すセル３４が駆動する配線３７の電流量が
許容値を超えている場合について説明する。
【００７０】すなわち、ステップＳＴ３８で、セル３４
とセル３５の遅延時間を加えて、フリップフロップ３３
とフリップフロップ３６間のパス遅延時間を計算する。
とセル３５の遅延時間を加えて、フリップフロップ３３
とフリップフロップ３６間のパス遅延時間を計算する。
【００７１】さらに、ステップＳＴ３９において、ステ
ップＳＴ３８で求めたパス遅延余裕箇所がないか否かを
判別する。図８に示すフリップフロップ３３，３８間の
パス遅延時間がクロックサイクル時間より短い場合、パ
ス遅延余裕箇所があると判断して、ステップＳＴ４０
で、セル３４の駆動能力を減小させる。例えば、クロッ
クサイクル時間が１０秒で、フリップフロップ３３，３
８間のパス遅延時間が８秒の場合には、２秒の余裕があ
る。その場合、セル３４の駆動能力の減小に伴ってパス
遅延時間が増大するが、この増大時間が２秒以下であれ
ば問題はないことになる。この結果、出力スルーレート
が増加して配線３７を流れる電流量が減少する。一方、
ステップＳＴ３９における判別で、パス遅延余裕箇所が
ない場合には、ステップＳＴ３１に戻って、配線幅を変
更するなどの自動レイアウト処理をやり直す。
ップＳＴ３８で求めたパス遅延余裕箇所がないか否かを
判別する。図８に示すフリップフロップ３３，３８間の
パス遅延時間がクロックサイクル時間より短い場合、パ
ス遅延余裕箇所があると判断して、ステップＳＴ４０
で、セル３４の駆動能力を減小させる。例えば、クロッ
クサイクル時間が１０秒で、フリップフロップ３３，３
８間のパス遅延時間が８秒の場合には、２秒の余裕があ
る。その場合、セル３４の駆動能力の減小に伴ってパス
遅延時間が増大するが、この増大時間が２秒以下であれ
ば問題はないことになる。この結果、出力スルーレート
が増加して配線３７を流れる電流量が減少する。一方、
ステップＳＴ３９における判別で、パス遅延余裕箇所が
ない場合には、ステップＳＴ３１に戻って、配線幅を変
更するなどの自動レイアウト処理をやり直す。
【００７２】以上のように、本実施形態によると、上記
第１の実施形態と同様に、エレクトロマイグレーション
に対する許容電流密度の条件を満たすか否かの信頼性検
証を容易に行なうことができる。特に、信頼性検証の結
果、信頼性を満たさないことが明らかになった場合に
は、許容値を超える電流が流れるネットの実効容量が減
少するように、遅延時間に余裕のあるセルの駆動能力を
調整することで、信頼性基準を満たすように配置配線を
改善することができる。
第１の実施形態と同様に、エレクトロマイグレーション
に対する許容電流密度の条件を満たすか否かの信頼性検
証を容易に行なうことができる。特に、信頼性検証の結
果、信頼性を満たさないことが明らかになった場合に
は、許容値を超える電流が流れるネットの実効容量が減
少するように、遅延時間に余裕のあるセルの駆動能力を
調整することで、信頼性基準を満たすように配置配線を
改善することができる。
【００７３】なお、上記各実施形態では、エレクトロマ
イグレーションを引き起こさないという基準から設定さ
れる許容電流密度について説明したが、例えば発熱量な
どの他のパラメータによる基準から設定される許容電流
密度についても、上記各実施形態と同様の手法による信
頼性検証方法及び配置配線方法が可能である。
イグレーションを引き起こさないという基準から設定さ
れる許容電流密度について説明したが、例えば発熱量な
どの他のパラメータによる基準から設定される許容電流
密度についても、上記各実施形態と同様の手法による信
頼性検証方法及び配置配線方法が可能である。
【００７４】
【発明の効果】本発明の第１の半導体集積回路装置の信
頼性検証方法によれば、ネットリスト及び遅延ライブラ
リーを利用して、ネットのファンアウト数から仮想配線
容量を演算し、さらに、負荷容量、信号のスルーレート
を計算した後、負荷容量とスルーレートの積として電流
量を計算することにより、許容電流密度を越えない配線
幅が確保されているか否かを検証するようにしたので、
別途特別なテーブルなどを作成しなくても、実際の配線
が生成される以前に配線を流れる電流量の高速かつ正確
な解析を行なって信頼性の検証を行なうことができる。
頼性検証方法によれば、ネットリスト及び遅延ライブラ
リーを利用して、ネットのファンアウト数から仮想配線
容量を演算し、さらに、負荷容量、信号のスルーレート
を計算した後、負荷容量とスルーレートの積として電流
量を計算することにより、許容電流密度を越えない配線
幅が確保されているか否かを検証するようにしたので、
別途特別なテーブルなどを作成しなくても、実際の配線
が生成される以前に配線を流れる電流量の高速かつ正確
な解析を行なって信頼性の検証を行なうことができる。
【００７５】本発明の第２の半導体集積回路装置の信頼
性検証方法によれば、配線生成後においては、配線に付
随する抵抗と容量から配線の実効容量を算出し、セルの
遅延時間および出力端子の駆動能力から信号のスルーレ
ートを計算して、このスルーレートと実効容量から電流
量を計算することにより、許容電流密度を越えない配線
幅が確保されているか否かを検証するようにしたので、
別途特別なテーブルなどを作成しなくても、高い精度で
信頼性の検証を行なうことができる。
性検証方法によれば、配線生成後においては、配線に付
随する抵抗と容量から配線の実効容量を算出し、セルの
遅延時間および出力端子の駆動能力から信号のスルーレ
ートを計算して、このスルーレートと実効容量から電流
量を計算することにより、許容電流密度を越えない配線
幅が確保されているか否かを検証するようにしたので、
別途特別なテーブルなどを作成しなくても、高い精度で
信頼性の検証を行なうことができる。
【００７６】本発明の第１の配置配線方法によれば、配
線を生成する前に、ネットリスト及び遅延ライブラリー
を利用して、ネットのファンアウト数から仮想配線容量
を演算し、さらに、負荷容量、信号のスルーレートを計
算した後、負荷容量とスルーレートの積として電流量を
計算することにより、許容電流密度を越えない配線幅が
確保されているか否かを検証し、その検証結果に基づい
て配線を生成するようにしたので、別途特別なテーブル
などを作成しなくても、信頼性を維持しうるように配置
又は配線の改善を行なうことができる。
線を生成する前に、ネットリスト及び遅延ライブラリー
を利用して、ネットのファンアウト数から仮想配線容量
を演算し、さらに、負荷容量、信号のスルーレートを計
算した後、負荷容量とスルーレートの積として電流量を
計算することにより、許容電流密度を越えない配線幅が
確保されているか否かを検証し、その検証結果に基づい
て配線を生成するようにしたので、別途特別なテーブル
などを作成しなくても、信頼性を維持しうるように配置
又は配線の改善を行なうことができる。
【００７７】本発明の第２の配置配線方法によれば、配
線生成後においては、配線に付随する抵抗と容量から配
線の実効容量を算出し、セルの遅延時間および出力端子
の駆動能力から信号のスルーレートを計算して、このス
ルーレートと実効容量から電流量を計算することによ
り、許容電流密度を越えない配線幅が確保されているか
否かを検証し、その検証結果に基づいて配置又は配線を
改善するようにしたので、別途特別なテーブルなどを作
成しなくても、高い精度で信頼性を維持し得るように配
置又は配線の改善を行なうことができる。
線生成後においては、配線に付随する抵抗と容量から配
線の実効容量を算出し、セルの遅延時間および出力端子
の駆動能力から信号のスルーレートを計算して、このス
ルーレートと実効容量から電流量を計算することによ
り、許容電流密度を越えない配線幅が確保されているか
否かを検証し、その検証結果に基づいて配置又は配線を
改善するようにしたので、別途特別なテーブルなどを作
成しなくても、高い精度で信頼性を維持し得るように配
置又は配線の改善を行なうことができる。
【図１】本発明の第１の実施形態における信頼性検証方
法と配置配線方法のアルゴリズムを示すフローチャート
図である。
法と配置配線方法のアルゴリズムを示すフローチャート
図である。
【図２】本発明の第１の実施形態におけるファンアウト
数と仮想配線容量の関係を示す図である。
数と仮想配線容量の関係を示す図である。
【図３】それぞれ、本発明の第１の実施形態におけるス
ルーレートの定義を説明するための論理回路図、入力信
号波形図及び出力信号波形図である。
ルーレートの定義を説明するための論理回路図、入力信
号波形図及び出力信号波形図である。
【図４】本発明の信号のスルーレートを利用する方法の
妥当性を確認するために測定された電流波形，電圧波形
をそれぞれ示す実測信号波形図である。
妥当性を確認するために測定された電流波形，電圧波形
をそれぞれ示す実測信号波形図である。
【図５】本発明の第２の実施形態における信頼性検証方
法と配置配線方法のアルゴリズムを示すフローチャート
図である。
法と配置配線方法のアルゴリズムを示すフローチャート
図である。
【図６】本発明の第２の実施形態における配線の抽出で
得られるＲＣネットワークの例と、このＲＣネットワー
クを縮退して実効容量で置き換えた例とをそれぞれ示す
回路図である。
得られるＲＣネットワークの例と、このＲＣネットワー
クを縮退して実効容量で置き換えた例とをそれぞれ示す
回路図である。
【図７】本発明の第２の実施形態における実効容量を変
更した後のＲＣネットワークの例を示す回路図である。
更した後のＲＣネットワークの例を示す回路図である。
【図８】本発明の第３の実施形態におけるフリップフロ
ップを備えた回路の例を示す回路図である。
ップを備えた回路の例を示す回路図である。
【図９】本発明の第３の実施形態における信頼性検証方
法と配置配線方法のアルゴリズムを示すフローチャート
図である。
法と配置配線方法のアルゴリズムを示すフローチャート
図である。
Ｌibdl 遅延ライブラリ １１ 入力端子 １２ 出力端子 １３ セル １４ 負荷容量 ２１ 出力端子 ２２，２３，２４ 入力端子 ２５ 抵抗 ２６ 負荷容量 ２７ 実効容量 ３１ 信号端子 ３２ 信号端子 ３３，３６ フリップフロップ ３４，３５ セル ３７ 配線 ３８ 抵抗 ３９ 負荷容量
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 15/60 ６５８Ｕ Ｈ０１Ｌ 21/82 Ｔ Ｃ Ｆターム(参考） 2G032 AA00 AB03 AC08 AE12 4M106 AA04 BA20 CA70 5B046 AA08 BA04 JA07 KA06 5F064 EE08 EE09 EE42 EE43 EE47 EE60 HH06 HH10 HH12 9A001 BB05 GG05 HH32 JJ50 KK11 KK31 KK36 LL02
Claims (12)
- 【請求項１】 論理機能を有する複数のセルを配置し
て、上記セルの端子間を配線で接続してなる半導体集積
回路装置の信頼性検証方法であって、 ネットリストからネットのファンアウト数に関する情報
を取り出して、ファンアウト数に基づき仮想配線容量を
推定する第１のステップと、 上記仮想配線容量および上記ネットに接続される端子容
量を加算して負荷容量を計算するとともに、遅延ライブ
ラリーから上記セルの遅延時間および出力端子の駆動能
力に関する情報を取り出して、上記出力端子によって駆
動される配線を通過する信号のスルーレートを計算する
第２のステップと、 上記スルーレートと上記負荷容量とに基づいて、上記配
線を通過する電流量を計算する第３のステップと、 上記電流量から算出される配線の電流密度が信頼性維持
のための許容電流密度を越えないように、配線の幅が確
保されているか否かを検証する第４のステップと を備えていることを特徴とする半導体集積回路装置の信
頼性検証方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の信
頼性検証方法において、 上記第３のステップでは、上記負荷容量と上記スルーレ
ートとの積を上記電流量とすることを特徴とする半導体
集積回路装置の信頼性検証方法。 - 【請求項３】 請求項１記載の半導体集積回路装置の信
頼性検証方法において、 上記第２のステップでは、入力信号の第１のスルーレー
トおよび出力端子に接続された上記負荷容量の関数であ
る出力信号の第２のスルーレートを使用することを特徴
とする半導体集積回路装置の信頼性検証方法。 - 【請求項４】 請求項１〜３のうちいずれか１つに記載
の半導体集積回路装置の信頼性検証方法において、 上記第４のステップにおける検証の結果、上記配線の信
頼性を維持するために必要な配線幅が確保されていない
ときには、配線幅を改善する第５のステップをさらに備
えていることを特徴とする半導体集積回路装置の信頼性
検証方法。 - 【請求項５】 請求項１又は２記載の半導体集積回路装
置の信頼性検証方法において、 上記第４のステップの後の結果に基づいて、配置配線を
行なう第５のステップと、 生成された配線に付随する抵抗と容量を抽出する第６の
ステップと、 上記抵抗と上記容量とを用いて上記配線の実効容量を算
出する第７のステップと、 上記実効容量と遅延ライブラリー中のセルの遅延時間お
よび出力端子の駆動能力に関する情報とを用いて、上記
出力端子によって駆動される配線を通過する信号のスル
ーレートを計算する第８のステップと、 上記スルーレートと上記実効容量とに基づいて、上記配
線を通過する電流量を計算する第９のステップと、 上記電流量から算出される配線の電流密度が信頼性維持
のための許容電流密度を越えないように、配線の幅が確
保されているか否かを検証する第１０のステップとをさ
らに備えていることを特徴とする半導体集積回路装置の
信頼性検証方法。 - 【請求項６】 論理機能を有する複数のセルを配置し
て、上記セルの端子間を配線で接続してなる半導体集積
回路装置の信頼性検証方法であって、 生成された配線に付随する抵抗と容量を抽出する第１の
ステップと、 上記抵抗と上記容量とを用いて上記配線の実効容量を算
出する第２のステップと、 上記実効容量と遅延ライブラリー中のセルの遅延時間お
よび出力端子の駆動能力に関する情報とを用いて、上記
出力端子によって駆動される配線を通過する信号のスル
ーレートを計算する第３のステップと、 上記スルーレートと上記実効容量とに基づいて、上記配
線を通過する電流量を計算する第４のステップと、 上記電流量から算出される配線の電流密度が信頼性維持
のための許容電流密度を越えないように、配線の幅が確
保されているか否かを検証する第５のステップとを備え
ていることを特徴とする半導体集積回路装置の信頼性検
証方法。 - 【請求項７】 論理機能を有する複数のセルを配置し
て、上記セルの端子間を配線で接続して形成される半導
体集積回路装置の配置配線方法であって、 ネットリストからネットのファンアウト数に関する情報
を取り出して、ファンアウト数に基づき仮想配線容量を
推定する第１のステップと、 上記仮想配線容量および上記ネットに接続される端子容
量を加算して負荷容量を計算するとともに、遅延ライブ
ラリーから上記セルの遅延時間および出力端子の駆動能
力に関する情報を取り出して、上記出力端子によって駆
動される配線を通過する信号のスルーレートを計算する
第２のステップと、 上記スルーレートと上記負荷容量とに基づいて、上記配
線を通過する電流量を計算する第３のステップと、 上記電流量から算出される配線の電流密度が信頼性維持
のための許容電流密度を越えないように、配線の幅が確
保されているか否かを検証しながら、上記信頼性を維持
する配線を生成する第４のステップとを備えていること
を特徴とする半導体集積回路装置装置の配置配線方法。 - 【請求項８】 請求項７記載の半導体集積回路装置の配
置配線方法において、 上記第４のステップでは、上記信頼性の維持に必要な配
線幅が確保されていない場合には、ネットリストを変更
して上記セルの駆動能力を調整することにより、信頼性
を維持しうる配線を生成することを特徴とする半導体集
積回路装置の配置配線方法。 - 【請求項９】 論理機能を有する複数のセルを配置し、
上記セルの端子間を配線で接続してなる半導体集積回路
装置の配置配線方法であって、 配置配線を行なう第１のステップと、 生成された配線に付随する抵抗と容量を抽出する第２の
ステップと、 上記抵抗と上記容量とを用いて上記配線の実効容量を算
出する第３のステップと、 上記実効容量と遅延ライブラリー中のセルの遅延時間お
よび出力端子の駆動能力に関する情報とを用いて、上記
出力端子によって駆動される配線を通過する信号のスル
ーレートを計算する第４のステップと、 上記スルーレートと上記実効容量とに基づいて、上記配
線を通過する電流量を計算する第５のステップと、 上記電流量から算出される配線の電流密度が信頼性維持
のための許容電流密度を越えないように、配線の幅が確
保されているか否かを検証しながら、上記配置又は配線
を改善する第６のステップとを備えていることを特徴と
する半導体集積回路装置の配置配線方法。 - 【請求項１０】 請求項９記載の半導体集積回路装置の
配置配線方法において、 上記第６のステップでは、上記配線幅を上記許容電流密
度を満たすように変更することにより配置又は配線を改
善することを特徴とする半導体集積回路装置の配置配線
方法。 - 【請求項１１】 請求項９記載の半導体集積回路装置の
配置配線方法において、 上記第６のステップでは、配線形状を変更して上記実効
容量を減少させることにより配置又は配線を改善するこ
とを特徴とする半導体集積回路装置の配置配線方法。 - 【請求項１２】 請求項９記載の半導体集積回路装置の
配置配線方法において、 上記第６のステップでは、上記信頼性の維持のために必
要な配線幅が確保されていない場合であって、ネットの
遅延時間に余裕があるときには、セルの駆動能力を減少
させることにより配置又は配線を改善することを特徴と
する半導体集積回路装置の配置配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33891398A JP4216936B2 (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33891398A JP4216936B2 (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000163460A true JP2000163460A (ja) | 2000-06-16 |
| JP4216936B2 JP4216936B2 (ja) | 2009-01-28 |
Family
ID=18322524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33891398A Expired - Fee Related JP4216936B2 (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4216936B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002092058A (ja) * | 2000-09-18 | 2002-03-29 | Zuken:Kk | プリント基板における部品の配置の計算方法、その装置およびコンピュータ読み取り可能な記録媒体 |
| KR100387756B1 (ko) * | 1999-12-01 | 2003-06-18 | 미쓰비시덴키 가부시키가이샤 | 반도체 집적 회로의 신뢰성 검증 방법 및 셀 라이브러리데이터베이스 |
| US6654712B1 (en) | 2000-02-18 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Method to reduce skew in clock signal distribution using balanced wire widths |
| GB2395325A (en) * | 2000-02-18 | 2004-05-19 | Hewlett Packard Co | Reducing skew in signal distribution using balanced wire widths |
| US6799305B2 (en) | 2001-04-09 | 2004-09-28 | Nec Corporation | Method for laying out electronic circuit and program thereof |
| US6938233B2 (en) | 2002-08-09 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for designing semiconductor integrated circuit device based on voltage drop distribution |
| US7127385B2 (en) * | 2000-10-13 | 2006-10-24 | Renesas Technology Corp. | Delay time estimation method and recording medium storing estimation program |
| US7966587B2 (en) | 2006-05-18 | 2011-06-21 | Renesas Electronics Corporation | Information storage medium on which is stored an interconnection program, interconnection method, interconnection apparatus, and semiconductor device |
-
1998
- 1998-11-30 JP JP33891398A patent/JP4216936B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387756B1 (ko) * | 1999-12-01 | 2003-06-18 | 미쓰비시덴키 가부시키가이샤 | 반도체 집적 회로의 신뢰성 검증 방법 및 셀 라이브러리데이터베이스 |
| US6654712B1 (en) | 2000-02-18 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Method to reduce skew in clock signal distribution using balanced wire widths |
| GB2395325A (en) * | 2000-02-18 | 2004-05-19 | Hewlett Packard Co | Reducing skew in signal distribution using balanced wire widths |
| GB2395325B (en) * | 2000-02-18 | 2004-07-28 | Hewlett Packard Co | System to reduce skew in clock signal distribution using balanced wire widths |
| JP2002092058A (ja) * | 2000-09-18 | 2002-03-29 | Zuken:Kk | プリント基板における部品の配置の計算方法、その装置およびコンピュータ読み取り可能な記録媒体 |
| US7127385B2 (en) * | 2000-10-13 | 2006-10-24 | Renesas Technology Corp. | Delay time estimation method and recording medium storing estimation program |
| US6799305B2 (en) | 2001-04-09 | 2004-09-28 | Nec Corporation | Method for laying out electronic circuit and program thereof |
| US6938233B2 (en) | 2002-08-09 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for designing semiconductor integrated circuit device based on voltage drop distribution |
| US7966587B2 (en) | 2006-05-18 | 2011-06-21 | Renesas Electronics Corporation | Information storage medium on which is stored an interconnection program, interconnection method, interconnection apparatus, and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4216936B2 (ja) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Saleh et al. | Clock skew verification in the presence of IR-drop in the power distribution network | |
| US6047247A (en) | Method of estimating degradation with consideration of hot carrier effects | |
| Chen et al. | Test generation in VLSI circuits for crosstalk noise | |
| US8266559B2 (en) | Nonlinear driver model for multi-driver systems | |
| US6634015B2 (en) | Computer-readable storage media stored with a delay library for designing a semiconductor integrated circuit device | |
| US20030145296A1 (en) | Formal automated methodology for optimal signal integrity characterization of cell libraries | |
| JP2001147948A (ja) | セルの遅延時間計算方法及び半導体集積回路のレイアウト最適化方法 | |
| JP2001022813A (ja) | 不要輻射解析方法 | |
| US20120215516A1 (en) | IR Drop Analysis in Integrated Circuit Timing | |
| US8032342B2 (en) | Segmentation and interpolation of current waveforms | |
| JP2006154951A (ja) | 検証方法及び検証装置 | |
| JP2000163460A (ja) | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 | |
| JP2004185374A (ja) | クロストークチェック方法 | |
| EP2899653A1 (en) | Method, system and computer program product for characterizing the variability of an integrated circuit design | |
| JP3092664B2 (ja) | 設計支援方法 | |
| JP2004054522A (ja) | 半導体装置の同時スイッチングノイズ評価方法 | |
| US10198545B1 (en) | Systems and methods for extraction of electrical specifications from prelayout simulations | |
| US8694937B2 (en) | Implementing and checking electronic circuits with flexible ramptime limits and tools for performing the same | |
| JP3046269B2 (ja) | ホットキャリア劣化推定方法 | |
| US7496491B2 (en) | Delay calculation method capable of calculating delay time with small margin of error | |
| EP2899654A1 (en) | Method, system and computer program product for characterizing the variability of an integrated circuit design | |
| US10216879B1 (en) | Method for establishing aging model of device and analyzing aging state of device with aging model | |
| Jat et al. | Electromigration and Power Analysis of Digital Circuits at 10 nm Technology Node Before Signoff | |
| JP2006252574A (ja) | クロストークチェック方法 | |
| JP3185892B2 (ja) | タイミングシミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |