JP3046269B2 - ホットキャリア劣化推定方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、セルレベルで設計
されたＬＳＩをタイミング検証する技術に関するもので
あり、特に、ホットキャリアの影響による信頼性の劣化
を推定すべく、劣化後の遅延を計算する方法に関するも
のである。

【０００２】

【従来の技術】ＬＳＩの設計・製造において、半導体プ
ロセス技術の進歩により、ディープサブミクロンと呼ば
れる０．５μｍ未満のデザインルールによる素子の微細
化が達成されている。近年では、システム・オン・シリ
コン時代と呼ばれるように、１チップにシステム全体が
搭載可能なほど高集積化されたＬＳＩチップが開発され
はじめている。

【０００３】一方、素子の微細化はＬＳＩの動作の信頼
性の面で問題となることがあり、最小加工寸法がサブミ
クロンオーダーになってからは、ＬＳＩチップの設計の
際には、半導体の物理的現象までも考慮しなければなら
ないようになっている。中でも、ホットキャリア効果に
よる信頼性の劣化は最も大きな問題の１つである。

【０００４】以下、ホットキャリア劣化について簡単に
説明する。ＭＯＳＦＥＴのチャネル中の電界Ｅは、単純
には、 Ｅ＝Ｖds／Ｌeff で表される。ここで、Ｖdsはドレイン・ソース間電圧、
Ｌeff は実効チャネル長である。実際にはチャネル中の
電界Ｅはドレイン近傍の空乏層領域に集中するので、そ
の最大値は上式で求められる値よりもかなり高くなる。

【０００５】ＭＯＳＦＥＴの微細化によって実効チャネ
ル長Ｌeff が小さくなったとき、上式から明らかなよう
に、実効チャネル長Ｌeff に比例してドレイン・ソース
間電圧Ｖdsも小さくなれば、電界Ｅは増加しない。とこ
ろが現実にはこのような条件は満たされておらず、微細
化の進展とともにチャネル電界Ｅは増大する。

【０００６】素子が微細化されたとき、電源電圧が変わ
らなければ、チャネル長とホットエレクトロン臨界電界
との積がトランジスタの動作電圧に近づく。このため、
電子は十分なエネルギーを与えられ、境界のエネルギー
バリアを越えてゲート酸化膜中に侵入することがある。
侵入した電子はトラップされて蓄積し、やがてスレッシ
ョルド電圧Ｖthの上昇を引き起こす。トランジスタの電
流は（Ｖgs−Ｖth）²に比例する（Ｖgsはゲート・ソー
ス間電圧）ので、スレッショルド電圧Ｖthの上昇によっ
て、相互コンダクダンスおよび電流のドライブ能力が劣
化する。

【０００７】このようなホットエレクトロンによるスレ
ッショルド電圧Ｖthの劣化は年月の経過とともに生じ
る。すなわち、トランジスタが動作する累積時間が多く
なればなるほど劣化は進み、動作速度が鈍る。

【０００８】劣化を遅らせるにはチャネル中の電界Ｅを
下げるべく電源電圧を下げればよいが、微細化によって
実効チャネル長Ｌeff が小さくなるので、電源電圧を下
げてもチャネル電界Ｅが下がるかどうかは一概にはわか
らない。また、トランジスタを流れる電流量を下げると
劣化を遅らせることはできるが、この場合にはトランジ
スタのドライブ能力が下がるので好ましくない（Addiso
n-Wesley PublishingCompany, Inc."Circuits, Interco
nnections, and Packaging for VLSI,"（「ＶＬＳＩシ
ステム設計−回路と実装の基礎−」丸善株式会社出版）
参照）。

【０００９】従来、このようなホットキャリア効果によ
る信頼性劣化の推定はトランジスタレベルで行われてい
た。例えば、回路シミュレータにホットキャリア劣化モ
デルを組み込み、劣化トランジスタを判定する方法（特
開平１−９４４８４号公報参照）や、劣化率式中の指数
のストレス依存性を求め、ＡＣストレス下でのホットキ
ャリア劣化をシミュレーションする方法（特開平７−９
９３０２号公報参照）等がある。

【００１０】

【発明が解決しようとする課題】従来、ＬＳＩの経年変
化に対する信頼性を保証するために、トランジスタ単体
で行ったホットキャリア劣化の推定結果を基にして、タ
イミング検証を行っていた。この場合、ＬＳＩの信頼性
を確実に保証するために、通常は、トランジスタの動作
回数として、予想される最も多い回数を想定していた。

【００１１】ところが実際には、前述したように、信頼
性劣化の程度はトランジスタののべ動作時間によって異
なり、また、ＬＳＩを構成するトランジスタが全て同じ
時間だけ動作するとは考えられない。すなわち従来の方
法では、信頼性保証が過度になりがちである。

【００１２】また、いわば最悪の状態を想定して信頼性
保証をするので、微細化寸法および電源電圧がすでに設
定されている場合には、結果として、トランジスタを流
れる電流量の引き下げが必要になることが多い。電流量
の引き下げを実現するには、ゲート酸化膜を厚くしてト
ランジスタのドライブ能力を下げることが多いが、とこ
ろがこの場合にはＬＳＩの動作速度は遅くなるので、こ
の結果、高速なＬＳＩチップを作ることができなくな
る。

【００１３】したがって、ＬＳＩのホットキャリア劣化
をその実際の動作に即して推定する方法が要求される。

【００１４】前記の問題に鑑み、本発明は、ホットキャ
リアの影響によるＬＳＩの信頼性の劣化を、その実際の
動作に即して推定するホットキャリア劣化推定方法を提
供する。

【００１５】

【課題を解決するための手段】前記の課題を解決するた
め、請求項１の発明が講じた手段は、セルレベルで設計
されたＬＳＩをタイミング検証する際に、ホットキャリ
アの影響による信頼性の劣化を推定するホットキャリア
劣化推定方法として、対象とするＬＳＩについての各セ
ルの特性情報、セルおよびセル間配線の接続情報、並び
にセル間配線の抵抗値および容量値などの特性情報を含
む回路情報と、セルの遅延を計算するための遅延パラメ
ータを格納した遅延ライブラリとを基にして、前記ＬＳ
Ｉの各セルについて、遅延、入力端子における信号波形
傾き、および出力端子に接続された負荷容量を計算する
遅延計算ステップと、ホットキャリアの影響によるセル
の遅延の変化をセル動作回数に伴う遅延パラメータの変
化によって表した遅延劣化パラメータと、前記遅延ライ
ブラリとを基に、前記ＬＳＩが所定期間動作したときの
各セルの推定動作回数と、前記遅延計算ステップにおい
て計算した各セルの入力波形傾きおよび出力負荷容量と
を用いて、前記ＬＳＩが前記所定期間動作した後の各セ
ルの遅延パラメータを求め、この遅延パラメータを格納
した遅延劣化ライブラリを生成する遅延劣化ライブラリ
生成ステップとを備え、前記遅延計算ステップおよび遅
延劣化ライブラリ生成ステップを所定回数繰り返し実行
し、繰り返しの２回目以降では、前回実行した遅延劣化
ライブラリ生成ステップにおいて生成した遅延劣化ライ
ブラリを遅延ライブラリの代わりに用いて、前記遅延計
算ステップおよび遅延劣化ライブラリ生成ステップを実
行するものであり、最後に実行した遅延計算ステップに
おいて計算した各セルの遅延を基にして、前記ＬＳＩ
の、ホットキャリアの影響による信頼性の劣化を推定す
るものである。

【００１６】請求項１の発明によると、遅延計算ステッ
プにおいて、対象とするＬＳＩの各セルについて、回路
情報と遅延パラメータを格納した遅延ライブラリとを基
にして、遅延、入力波形傾きおよび出力負荷容量を計算
する。また、遅延劣化ライブラリ生成ステップにおい
て、ホットキャリアの影響によるセルの遅延の変化をセ
ル動作回数に伴う遅延パラメータの変化によって表した
遅延劣化パラメータと、前記遅延ライブラリとを基に、
前記ＬＳＩが所定期間動作したときの各セルの推定動作
回数と、前記遅延計算ステップにおいて計算した各セル
の入力波形傾きおよび出力負荷容量とを用いて、ＬＳＩ
が所定期間動作した後の各セルの遅延パラメータを格納
した遅延劣化ライブラリを生成する。そして、前記遅延
計算ステップおよび遅延劣化ライブラリ生成ステップは
所定回数繰り返され、しかも繰り返しの２回目以降で
は、遅延ライブラリの代わりに前回実行した遅延劣化ラ
イブラリ生成ステップにおいて生成した遅延劣化ライブ
ラリを用いるので、最後に実行した遅延計算ステップに
おいて計算した各セルの遅延は、前記ＬＳＩが、前記所
定期間と繰り返し回数との積に相当する期間動作した後
におけるものになる。したがって、対象とするＬＳＩの
実際の動作に即したホットキャリア劣化を推定すること
ができる。

【００１７】そして、請求項２の発明では、前記請求項
１のホットキャリア劣化推定方法における遅延計算ステ
ップは、前記回路情報および遅延ライブラリを基にし
て、各セルについて、当該セルの駆動能力と当該セルが
駆動するセルおよびセル間配線の特性とから、出力端子
における信号波形を生成するセル出力波形生成ステップ
と、前記回路情報および前記セル出力波形生成ステップ
において生成した各セルの出力波形を基にして、各セル
について、入力端子における波形を生成するとともに、
入力波形傾きおよび出力負荷容量を計算するセル入力波
形生成ステップと、前記セル入力波形生成ステップおよ
びセル出力波形生成ステップにおいて生成した各セルの
入力波形および出力波形から、各セルの遅延を計算する
セル遅延計算ステップと、前記セル入力波形生成ステッ
プおよびセル出力波形生成ステップにおいて生成した各
セルの入力波形および出力波形から、各セル間配線の遅
延を計算する配線遅延計算ステップとを備えているもの
とする。

【００１８】また、請求項３の発明では、前記請求項１
のホットキャリア劣化推定方法における遅延計算ステッ
プは、前記ＬＳＩの入力信号が各セルを伝播することを
想定して、各セルについて、遅延、並びに入力波形傾き
および出力負荷容量を計算するものとする。

【００１９】そして、請求項４の発明では、前記請求項
３のホットキャリア劣化推定方法における遅延計算ステ
ップは、前記回路情報および遅延ライブラリを基にし
て、各セルについて、当該セルの駆動能力と当該セルが
駆動するセルおよびセル間配線の特性とから、出力端子
における信号波形を生成するセル出力波形生成ステップ
と、前記回路情報および前記セル出力波形生成ステップ
において生成した各セルの出力波形を基にして、各セル
について、入力端子における波形を生成するとともに、
入力波形傾きおよび出力負荷容量を計算するセル入力波
形生成ステップと、前記セル入力波形生成ステップおよ
びセル出力波形生成ステップにおいて生成した各セルの
入力波形および出力波形から、各セルの遅延を計算する
セル遅延計算ステップと、前記セル入力波形生成ステッ
プおよびセル出力波形生成ステップにおいて生成した各
セルの入力波形および出力波形から、各セル間配線の遅
延を計算する配線遅延計算ステップとを備え、前記セル
出力波形生成ステップは、各セルについて、前記セル入
力波形生成ステップによって生成した当該セルの入力波
形に基づいて、出力波形を生成するものとする。

【００２０】また、請求項５の発明では、前記請求項１
のホットキャリア劣化推定方法は、対象とするＬＳＩに
おいて、静的に活性化できない経路であるフォールスパ
スを検出するフォールスパス検出ステップと、前記フォ
ールスパス検出ステップによって検出したフォールスパ
スの終端に位置するセルを、前記遅延劣化ライブラリ生
成ステップにおいて遅延パラメータを求める対象から除
去するセル除去ステップとを備えているものとする。

【００２１】さらに、請求項６の発明では、前記請求項
１のホットキャリア劣化推定方法は、前記回路情報に含
まれたセル間配線の配線抵抗および配線容量を、経時劣
化を推定して更新する配線劣化算出ステップを備えてい
るものとする。

【００２２】また、前記の課題を解決するために、請求
項７の発明が講じた解決手段は、セルレベルで設計され
たＬＳＩをタイミング検証する際に、ホットキャリアの
影響による信頼性の劣化を推定するホットキャリア劣化
推定方法として、所定回数動作したときのセルの遅延を
計算するための遅延パラメータを格納し、かつ、セルの
動作回数がそれぞれ異なる複数の遅延ライブラリからな
る遅延ライブラリ群を準備しておき、前記遅延ライブラ
リ群を基にして、対象とするＬＳＩが所定期間動作した
ときの各セルの推定動作回数を用いて、各セルについ
て、前記推定動作回数だけ動作したときの遅延パラメー
タを求め、これらの遅延パラメータを格納した遅延劣化
ライブラリを生成する遅延劣化ライブラリ生成ステップ
と、前記遅延劣化ライブラリと、前記ＬＳＩについての
各セルの特性情報、セルおよびセル間配線の接続情報、
並びにセル間配線の抵抗値および容量値などの特性情報
を含む回路情報とを基にして、前記ＬＳＩについて、各
セルの遅延を計算する遅延計算ステップとを備え、前記
遅延計算ステップによって計算した各セルの遅延を基に
して、前記ＬＳＩの、ホットキャリアの影響による信頼
性の劣化を推定するものである。

【００２３】請求項７の発明によると、遅延劣化ライブ
ラリ生成ステップにおいて、所定回数動作したときのセ
ルの遅延を計算するための遅延パラメータを格納し、か
つ、セルの動作回数がそれぞれ異なる複数の遅延ライブ
ラリからなる遅延ライブラリ群を基にして、対象とする
ＬＳＩの各セルについて、対象とするＬＳＩが所定期間
動作したときの推定動作回数を用いて遅延パラメータを
求め、これらの遅延パラメータを格納した遅延劣化ライ
ブラリを生成する。そして、遅延計算ステップにおい
て、前記遅延劣化ライブラリおよび回路情報を基にし
て、前記ＬＳＩについて各セルの遅延を計算する。この
各セルの遅延は、前記ＬＳＩが前記所定期間動作した後
におけるものになる。したがって、対象とするＬＳＩの
実際の動作に即したホットキャリア劣化を推定すること
ができる。

【００２４】そして、請求項８の発明では、前記請求項
７のホットキャリア劣化推定方法における遅延劣化ライ
ブラリ生成ステップは、各セルについて、前記遅延ライ
ブラリ群から、当該セルの推定動作回数に近い動作回数
に対応する２個の遅延ライブラリを選択し、この２個の
遅延ライブラリに格納された当該セルの遅延パラメータ
を基にして、補間により、前記推定動作回数だけ動作し
たときの遅延パラメータを求めるものとする。

【００２５】また、請求項９の発明が講じた解決手段
は、セルレベルで設計されたＬＳＩをタイミング検証す
る際に、ホットキャリアの影響による信頼性の劣化を推
定するホットキャリア劣化推定方法として、対象とする
ＬＳＩについての各セルの特性情報、セルおよびセル間
配線の接続情報、並びにセル間配線の抵抗値および容量
値などの特性情報を含む回路情報と、セルの遅延を計算
するための遅延パラメータを格納した遅延ライブラリと
を基にして、前記ＬＳＩの各セルについて、遅延、入力
端子における信号波形傾き、および出力端子に接続され
た負荷容量を計算する遅延計算ステップと、ホットキャ
リアの影響によるセルの遅延の変化をセル動作回数に伴
う遅延パラメータの変化によって表した遅延劣化パラメ
ータを基に、前記ＬＳＩが所定期間動作したときにおけ
る各セルの推定動作回数と、前記遅延計算ステップにお
いて計算した入力波形傾きおよび出力負荷容量とを用い
て、前記ＬＳＩが前記所定期間動作したときの各セルの
遅延の変化である遅延劣化量を計算する遅延劣化量計算
ステップと、前記ＬＳＩの各セルについて、前記遅延計
算ステップにおいて計算した遅延と前記遅延劣化量計算
ステップにおいて計算した遅延劣化量とを加えることに
よって、遅延を算出する劣化後遅延計算ステップとを備
え、前記劣化後遅延計算ステップにおいて計算した各セ
ルの遅延を基にして、前記ＬＳＩのホットキャリアの影
響による信頼性の劣化を推定するものである。

【００２６】請求項９の発明によると、遅延計算ステッ
プにおいて、対象とするＬＳＩの各セルについて、回路
情報と遅延パラメータを格納した遅延ライブラリとを基
にして、遅延、入力波形傾きおよび出力負荷容量を計算
する。また、遅延劣化量計算ステップにおいて、ホット
キャリアの影響によるセルの遅延の変化をセル動作回数
に伴う遅延パラメータの変化によって表した遅延劣化パ
ラメータを基に、前記ＬＳＩが所定期間動作したときに
おける各セルの推定動作回数と、前記遅延計算ステップ
において計算した入力波形傾きおよび出力負荷容量とを
用いて、前記ＬＳＩが前記所定期間動作したときの各セ
ルの遅延の変化である遅延劣化量を計算する。そして、
劣化後遅延計算ステップにおいて、前記ＬＳＩの各セル
について、前記遅延計算ステップにおいて計算した遅延
と前記遅延劣化量計算ステップにおいて計算した遅延劣
化量とを加えることによって、遅延を計算する。この各
セルの遅延は、前記ＬＳＩが前記所定期間動作した後に
おけるものになる。したがって、対象とするＬＳＩの実
際の動作に即したホットキャリア劣化を推定することが
できる。

【００２７】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。なお本発明において、セ
ルは、基本論理セルおよび機能マクロブロックを含む概
念であるものとする。

【００２８】（第１の実施形態）本発明の第１の実施形
態について、図１〜図４を参照しながら説明する。図１
は本発明の第１の実施形態に係るホットキャリア劣化推
定方法を示すフローである。図１において、Ｓ１０は対
象とするＬＳＩについての回路情報１１およびセルおよ
びセル間配線の遅延を計算するために用いる遅延パラメ
ータを格納した遅延ライブラリ１２を基にして、前記Ｌ
ＳＩの遅延計算を行う遅延計算ステップ、Ｓ２０は前記
ＬＳＩが所定期間動作したときの各セルの遅延パラメー
タからなる遅延劣化ライブラリ１９を生成する遅延劣化
ライブラリ生成ステップ、Ｓ３０は遅延計算ステップＳ
１０および遅延劣化ライブラリ生成ステップＳ２０の繰
り返しを制御する繰り返し制御ステップである。

【００２９】遅延計算ステップＳ１０は、各セルの入力
端子における信号波形傾き（以下「入力波形傾き」とい
う）１３と、各セルの出力端子に接続された負荷容量
（以下「出力負荷容量」という）１４も計算する。入力
波形傾き１３および出力負荷容量１４は、遅延劣化ライ
ブラリ生成ステップＳ２０において用いられる。

【００３０】遅延劣化パラメータ１６は、ホットキャリ
アの影響によるセルの遅延の変化を、セル動作回数に伴
う遅延パラメータの変化によって表したものである。こ
の遅延劣化パラメータ１６は入力波形傾きおよび出力負
荷容量を条件としている。推定動作回数１５は、セル遅
延の変化を計算するために用いる、前記ＬＳＩが所定期
間動作したときの各セルの推定動作回数である。また１
７は遅延計算ステップＳ１０および遅延劣化ライブラリ
生成ステップＳ２０の繰り返し回数、１８は遅延計算ス
テップＳ１０によって計算された各セルおよび各セル間
配線の遅延である。

【００３１】回路情報１１は、対象とするＬＳＩについ
ての各セルの特性情報、セルおよびセル間配線の接続情
報、並びにセル間配線の抵抗値および容量値などの特性
情報を格納している。ここで、ＬＳＩを構成するセルに
はそれぞれ固有の名前が付されており、同じ機能のセル
であっても互いに区別できるようになっている。この名
前のことをインスタンスという。言い換えると、インス
タンスは機能毎に分類されたセルをさらに細かく分類し
たものであり、１つのＬＳＩでは、機能が同じセルは複
数個あってもインスタンスはセル毎に異なる。本実施形
態および以下の実施形態では、インスタンスが異なるセ
ルは、別のセルとして取り扱うものとする。

【００３２】まず遅延計算ステップＳ１０において、回
路情報１１および遅延ライブラリ１２を用いて、対象と
するＬＳＩの各セルおよびセル間配線の遅延１８と、各
セルの入力波形傾き１３および出力負荷容量１４を計算
する。次に遅延劣化ライブラリ生成ステップＳ２０にお
いて、遅延ライブラリ１２および遅延劣化パラメータ１
６を基に、推定動作回数１５、入力波形傾き１３および
出力負荷容量１４を用いて、前記ＬＳＩが前記所定期間
動作した後の各セルの遅延パラメータを求め、この遅延
パラメータを格納した遅延劣化ライブラリ１９を生成す
る。この遅延劣化ライブラリ１９は、各セルの入力波形
傾き１３および出力負荷容量１４を基にして、各セルが
推定動作回数１５に示される回数だけ動作した後の遅延
を遅延パラメータによって表現した遅延ライブラリであ
る。

【００３３】次に、この遅延劣化ライブラリ１９を遅延
ライブラリ１２の代わりに用いて、再び遅延計算ステッ
プＳ１０によって遅延計算を行うことにより、前記ＬＳ
Ｉが前記所定期間動作して劣化した後の各セルおよび各
セル間配線の遅延１８を計算する。

【００３４】以上のような遅延計算ステップＳ１０およ
び遅延劣化ライブラリ生成ステップＳ２０を、繰り返し
制御ステップＳ３０によって繰り返し回数１７だけ繰り
返す。このような処理によって、前記ＬＳＩが、前記所
定期間と繰り返し回数１７との積に相当する期間動作し
た後の、各セルおよびセル間配線の遅延を計算すること
ができる。

【００３５】本実施形態に係るホットキャリア劣化推定
方法の適用例について、図１０に示すような簡易なＬＳ
Ｉを対象にした場合を例にとって説明する。図１０にお
いて、Ｕ１，Ｕ２，Ｕ３はセルに付されたインスタンス
である。回路情報１１には、各インスタンスＵ１〜Ｕ３
の特性情報と、各インスタンスＵ１〜Ｕ３およびインス
タンス間配線の接続情報と、各インスタンス間配線の抵
抗値および容量値などの特性情報とが格納されている。

【００３６】遅延ライブラリ１２は、セルの遅延を計算
するために必要な遅延パラメータを格納している。例え
ば、セルの遅延を入力波形傾きと出力負荷容量の関数ま
たはテーブルとして表している場合には、前記関数の係
数や前記テーブルのポイントなどを遅延パラメータとし
て格納しており、また、セル出力波形を計算するための
パラメータも格納されている。

【００３７】推定動作回数１５には、各インスタンスＵ
１〜Ｕ３について、あるテストベクタに対してスイッチ
ング動作を行った回数が記述されている。スイッチング
動作回数は消費電力計算に用いられるトグル計算と同様
の手法で求めることができ、例えば最初の遅延計算ステ
ップＳ１０において計算した遅延１８を用いた論理シミ
ュレーションによって求めることができる。

【００３８】遅延劣化パラメータ１６では、遅延ライブ
ラリ１２に記述された遅延パラメータがスイッチング動
作回数の関数として表されており、前記関数が関数表現
またはテーブル表現されている。

【００３９】なおここでは繰り返し回数１７は１回であ
るものとする。すなわち、遅延計算ステップＳ１０およ
び遅延劣化ライブラリ生成ステップＳ２０を１回実行
し、このとき生成した遅延劣化ライブラリ１９を遅延ラ
イブラリ１２の代わりに用いて再び遅延計算ステップＳ
１０を実行し、この遅延計算ステップＳ１０において計
算された遅延１８を経年変化後のＬＳＩにおける遅延と
して求める。

【００４０】まず遅延計算ステップＳ１０において、回
路情報１１および遅延ライブラリ１２を用いて、インス
タンスＵ２について、入力端子Ａ２における信号波形の
傾きすなわち入力波形傾き１３と、出力端子Ｙ２に接続
された負荷容量すなわち出力負荷容量１４と、動作遅延
すなわち遅延１８を計算する。このときの計算方法は、
従来から用いられている信号波形計算方法または遅延計
算方法を用いる。

【００４１】次に遅延劣化ライブラリ生成ステップＳ２
０において、入力波形傾き１３および出力負荷容量１
４、各インスタンスＵ１〜Ｕ３のスイッチング動作回数
が記述された推定動作回数１５、および遅延劣化パラメ
ータ１６を用いて、各インスタンスＵ１〜Ｕ３が推定動
作回数１５に記述されたスイッチング動作回数だけ動作
した後の遅延パラメータからなる遅延劣化ライブラリ１
９を生成する。遅延劣化パラメータ１６は、遅延計算を
行うために必要な遅延パラメータ毎に、入力波形傾きお
よび出力負荷容量の関数またはテーブルとして表現され
ているので、与えられた入力波形傾き１３および出力負
荷容量１４に対して、経年変化後のＬＳＩにおける遅延
劣化ライブラリ１９を生成することができる。

【００４２】最後に、再び遅延計算ステップＳ１０にお
いて、遅延ライブラリ１２の代わりに遅延劣化ライブラ
リ１９を用いて遅延１８を計算し、これを経年変化後の
ＬＳＩにおける遅延とする。

【００４３】図２は図１に示す本実施形態に係るホット
キャリア劣化推定方法における遅延計算ステップＳ１０
の処理の流れを示す図である。図２において、Ｓ１１は
回路情報１１と遅延ライブラリ１２から回路情報１１に
含まれる各セルの出力端子における信号波形（以下「セ
ル出力波形」という）を生成するセル出力波形生成ステ
ップ、２１はセル出力波形生成ステップＳ１１によって
生成されたセル出力波形、Ｓ１２は回路情報１１および
セル出力波形２１から、信号がセル出力端子に接続され
たセル間配線を伝播して次段セルに入力されるとして、
各セルの入力端子における信号波形（以下「セル入力波
形」という）を生成するセル入力波形生成ステップ、２
２はセル入力波形生成ステップＳ１２によって生成され
たセル入力波形、Ｓ１３はセル出力波形２１およびセル
入力波形２２から各セルの遅延を計算するセル遅延計算
ステップ、Ｓ１４はセル出力波形２１およびセル入力波
形２２から各セル間配線の遅延を計算する配線遅延計算
ステップである。

【００４４】回路情報１１には、セルの種類（例えば、
インバーターセル、バッファーセルなど）と各セルを接
続するセル間配線の接続情報、セル間配線の抵抗値およ
び容量値に関する情報が格納されている。また遅延ライ
ブラリ１２には、各セルのセル遅延を計算するために必
要な遅延パラメータが格納されている。

【００４５】セル出力波形生成ステップＳ１１では、各
セルについて、回路情報１１から、当該セルが駆動する
セル間配線の抵抗値および容量値と前記セルに駆動され
る被駆動セルの入力端子容量とを抽出するとともに、遅
延ライブラリ１２から前記セルのドライブ能力を抽出す
る。そして抽出したこれらのデータを用いて回路方程式
を作ることによって、各セルの出力波形を、そのドライ
ブ能力並びに駆動するセル間配線の抵抗値および容量値
によって表す。

【００４６】セル入力波形生成ステップＳ１２では、セ
ル出力波形生成ステップＳ１１において求めた各セルの
出力波形がセル間配線を伝播して前記セルに駆動される
被駆動セルに入力するものとして、被駆動セルの入力端
子における波形を生成する。ここでは、セル間配線を簡
単な形状の配線に縮退して波形を伝播させるアルゴリズ
ム（例えば、Jorge Rubinstein他 'Signal Delay in RC
Tree Networks',IEEETransaction Computer-Aided Des
ign,Vol.CAD-2,No.3,July 1983を参照）を用いて、各セ
ル間配線について、入力波形（当該セル間配線を駆動す
るセルの出力波形）に対する出力端における応答（前記
セルに駆動される被駆動セルの入力波形）を求め、これ
により各セルの入力波形を求める。また、各セルについ
て、入力波形傾き１３および出力負荷容量１４を求め
る。

【００４７】次に、セル遅延計算ステップＳ１３におい
て、各セルについて、その入力波形および出力波形か
ら、遅延時間を計算する。また、配線遅延計算ステップ
Ｓ１４において、各セル間配線について、その入力波形
（当該セル間配線を駆動するセルの出力波形）および出
力波形（前記セルに駆動される被駆動セルの入力波形）
から、遅延時間を計算する。計算した各セルおよび各セ
ル間配線の遅延時間を遅延１８として求める。

【００４８】図３は図１に示す本実施形態に係るホット
キャリア劣化推定方法における遅延劣化ライブラリ生成
ステップＳ２０の処理の流れを示す図である。図３にお
いて、Ｓ２１は各セルが推定動作回数１５に記述された
回数だけ動作することによる、遅延パラメータの変化度
合を計算するステップ、２３はステップＳ２１によって
計算された遅延パラメータの変化度合、Ｓ２２は遅延パ
ラメータ変化度合２３を遅延計算ステップＳ１０で用い
る遅延ライブラリ１２に付加して劣化後の遅延ライブラ
リを生成するステップである。

【００４９】遅延劣化パラメータ１６では、セル動作に
伴うセル遅延の変化を遅延パラメータの変化によって表
しており、この遅延パラメータの変化は、入力波形傾
き、出力負荷容量、動作回数、電源電圧および温度をパ
ラメータとしたテーブルまたは関数によって表現され
る。テーブルで表現する場合は、ＳＰＩＣＥシミュレー
ションまたは実際に製造したＬＳＩにおける実測によっ
て得た値を用いてテーブルを作成し、テーブルの各ポイ
ント（例えば実測値およびこのときの条件）を遅延劣化
パラメータ１６として登録する。また関数で表現する場
合は、実測値に対して関数の係数をフィッテイングによ
り計算し、求めた係数を遅延劣化パラメータ１６として
登録する。

【００５０】遅延パラメータ変化度合２３は、ステップ
Ｓ２１において、遅延劣化パラメータ１６に表されたテ
ーブルまたは関数に、入力波形傾き１３、出力負荷容量
１４および推定動作回数１５に格納された各セルについ
ての値、並びに電源電圧および温度を代入することによ
って計算される。

【００５１】そして、ステップＳ２２において、遅延パ
ラメータ変化度合２３を劣化前の遅延パラメータを格納
している遅延ライブラリ１２に付加することによって、
劣化後の遅延パラメータを格納した遅延ライブラリすな
わち遅延劣化ライブラリ１９を生成することができる。

【００５２】図４は本実施形態に係るホットキャリア劣
化推定方法における推定動作回数１５および繰り返し回
数１７を決定するフローを示す図である。図４におい
て、３１は対象とするＬＳＩの信頼性の劣化を推定する
際に設定する年数、３２は対象とするＬＳＩを構成する
各セルの所定のテストベクタに対する動作回数であるテ
スト動作回数、３３は前記テストベクタがＬＳＩに入力
されてから全セルが処理を完了するまでの処理時間、Ｓ
４１は年数３１における各セルの総動作回数を計算する
総動作回数計算ステップ、３４は各セルの総動作回数、
３５は総動作回数３４の分割数、Ｓ４２は総動作回数３
４を分割数３５に従って分割する動作回数分割ステッ
プ、１７は繰り返し回数（＝分割数３５）、１５は繰り
返し１回当たりの推定動作回数である。

【００５３】総動作回数計算ステップＳ４１では、テス
ト動作回数３２および処理時間３３から、年数３１の間
テストベクタが入力されつづけた場合の各セルの総動作
回数３４を計算する。この計算には次のような式を用い
る。 総動作回数３４＝（テスト動作回数３２／処理時間３
３）×１年間の総時間×年数３１

【００５４】次に、総動作回数３４の分割方法について
説明する。セルの遅延劣化を計算する場合には、動作１
回毎に劣化を計算する方法と数回の動作毎に劣化を計算
する方法とが考えられる。動作回数分割ステップＳ４２
では、総動作回数３４を、分割数３５に従い、遅延劣化
を計算するための推定動作回数１５と遅延劣化計算の繰
り返し回数１７とに分割する。

【００５５】このとき、遅延劣化の影響を正確に計算す
る必要がある場合には、分割数３５を大きく設定して、
繰り返し回数１７を大きくするとともに推定動作回数１
５を小さく設定する一方、逆に遅延劣化計算の処理速度
を向上させるためには、分割数３５を小さく設定するこ
とによって、繰り返し回数１７を小さくするとともに推
定動作回数１５を大きく設定する。

【００５６】このようにして求めた推定動作回数１５お
よび繰り返し回数１７を用いて、図１に示す本実施形態
に係るホットキャリア劣化推定方法を実現することがで
きる。また分割前の総動作回数３４は、後述する第３お
よび第４の実施形態における推定動作回数として用いる
ことができる。

【００５７】（第１の実施形態の変形例）また、第１の
実施形態における遅延計算ステップＳ１０は、セル入出
力間の波形伝播を考慮して、すなわち対象とするＬＳＩ
の入力信号が各セルを伝播することを想定して実行して
もよい。この場合には、遅延計算ステップＳ１０におけ
るセル出力波形生成ステップＳ１１が第１の実施形態と
異なる。

【００５８】図２に示すように、本変形例に係るセル出
力波形生成ステップＳ１１では、各セルについて、回路
情報１１から、当該セルが駆動するセル間配線の抵抗値
および容量値と前記セルに駆動される被駆動セルの入力
端子容量とを抽出するとともに、遅延ライブラリ１２か
ら当該セルのドライバ抵抗を抽出する。さらに、破線で
示すように、セル入力波形２２から前記セルのセル入力
波形を抽出する。そして抽出した被駆動セルの入力端子
容量およびセル間配線の抵抗値および容量値と、そのセ
ルのドライバ抵抗から、等価容量計算アルゴリズムを用
いて、前記セルに対して応答が等価な等価容量を計算す
る(例えばJessica Qian他 'Modeling the "Effective C
apacitance" for the RC Interconnect of CMOS Gate
s',IEEE Transactions on Computer-Aided Design of I
ntegrated Circuits and Systems,Vol.13,No.12,pp.152
6-pp.1535,December,1994を参照)。

【００５９】求めた等価容量と前記セルの入力波形とを
用いて、遅延ライブラリ１２に登録された波形伝播テー
ブル（セル入力波形傾きおよび出力負荷容量に対してセ
ル出力波形傾きをテーブル化したもの）または波形伝播
関数（前記テーブルを構成するポイントに対して係数フ
ィッティングして求めたもの）から、前記セルの出力波
形を計算する。

【００６０】セル出力波形生成ステップＳ１１以外のス
テップについてはすでに説明した第１の実施形態と同様
に実行することによって、セル入出力間の波形伝播を考
慮したホットキャリア遅延劣化計算方法を実現すること
ができる。

【００６１】（第２の実施形態）図５は本発明の第２の
実施形態に係るホットキャリア劣化推定方法を示すフロ
ーである。図５において、図１と共通の構成要素には図
１と同一の符号を付している。図５では、図１に示す構
成に、フォールスパス検出ステップＳ３１、配線劣化算
出ステップＳ３２およびセル除去ステップＳ３３が追加
されている。

【００６２】まずフォールスパスについて図６を用いて
説明する。ここで１つ定義をしておく。図６に示すよう
な論理回路において、一の外部入力から一の外部出力ま
での経路について、経路先端すなわち前記一の外部入力
の信号変化が経路終端すなわち前記一の外部出力の信号
変化として直接表れるように前記一の外部入力以外の外
部入力を設定できるとき、その経路は静的に活性化され
ているという。

【００６３】経路を静的に活性化するためには、経路上
の各論理素子について、その経路に属さない入力を、経
路上における信号変化の伝播を妨げない値に設定すれば
よい。図６において、太線で示すような経路Ｃ→Ｈ→Ｋ
→Ｌ→Ｍを例にとると、Ｈを出力とするＡＮＤゲート１
０２についてはＤ＝１、Ｋを出力とするＯＲゲート１０
５についてはＥ＝０、Ｌを出力とするＡＮＤゲート１０
６についてはＦ＝１、Ｍを出力とするＯＲゲート１０７
についてはＩ＝Ｊ＝０と設定すればよい。そこで、この
ような設定が外部入力から設定可能かどうかを判定す
る。この例では、ＩとＪとをともに０にするように外部
入力を設定することはできない。すなわち、経路Ｃ→Ｈ
→Ｋ→Ｌ→Ｍは静的に活性化できないことになる。この
ような静的に活性化できない経路をフォールスパスとい
う。

【００６４】静的に活性化できないということは、少な
くともＭの出力は常に同じ値であるということである。
遅延劣化はセル動作に起因して生じるので、出力が常に
同じ値を持つセルについては遅延劣化は生じない。した
がって、フォールスパスの終端に位置するセルは遅延劣
化推定の対象から除去することができる。

【００６５】図５において、フォールスパス検出ステッ
プＳ３１において、回路情報１１からフォールスパスを
検出する。そしてこの検出結果を基にして、遅延劣化ラ
イブラリ生成ステップＳ２０を実行する前に、セル除去
ステップＳ３３において、フォールスパスの終端に位置
する信号変化が常に生じない出力端子をもつセルを予め
除去する。これにより、遅延劣化ライブラリ生成ステッ
プＳ２０において対象とするセルの個数を削減すること
ができ、処理の高速化を図ることができる。

【００６６】また配線劣化算出ステップＳ３２は、時間
的経過による配線抵抗と配線容量の変化を求める。図５
において、配線劣化量算出ステップＳ３２は、回路情報
１１が有する配線抵抗および配線容量を入力として、新
たな配線抵抗および配線容量を出力する。このとき、セ
ルおよびセル間配線の接続関係は変化させない。遅延計
算ステップＳ１０は、この新たな配線抵抗および配線容
量と遅延ライブラリ１２とを基にして、入力波形傾き１
３および出力負荷容量１４を計算する。遅延劣化計算を
繰り返す場合は、遅延劣化ライブラリ生成ステップＳ２
０において入力波形傾き１３および出力負荷容量１３を
基にして新たな遅延劣化ライブラリ１９を生成し、この
遅延劣化ライブラリ１９を遅延ライブラリ１２の代わり
に用いて遅延計算ステップＳ１０を再び実行する。一
方、遅延劣化計算を終了する場合は、遅延計算ステップ
Ｓ１０は遅延１８を併せて計算する。このように、配線
劣化算出ステップＳ３２において、ＬＳＩの初期状態を
表す回路情報１１のセル間配線の特性情報に時間的経過
の影響を反映させることによって、より精度の高い遅延
計算を行うことができる。

【００６７】（第３の実施形態）図７は本発明の第３の
実施形態に係るホットキャリア劣化推定方法を示すフロ
ーである。図７において、４０は対象とするＬＳＩが所
定期間動作したときの各セルの推定動作回数、４１はセ
ル動作に起因するセル遅延劣化を計算するための遅延ラ
イブラリであって、想定したセル動作回数がそれぞれ異
なる複数の遅延ライブラリからなる遅延ライブラリ群、
Ｓ５１は遅延ライブラリ群４１を基にして、推定動作回
数４０を用いて、各セルについて前記ＬＳＩが前記所定
期間動作した後の遅延パラメータを求め、これらの遅延
パラメータを格納した遅延劣化ライブラリを生成する遅
延劣化ライブラリ生成ステップ、４２は遅延劣化ライブ
ラリ生成ステップＳ５１によって生成された遅延劣化ラ
イブラリ、４３は前記ＬＳＩについてのセルの特性情
報、セルおよびセル間配線の接続情報、並びにセル間配
線の抵抗値および容量値などの特性情報を格納した回路
情報、Ｓ５２は遅延劣化ライブラリ４２および回路情報
４３を基にして、セルおよびセル間配線の遅延時間を計
算する遅延時間計算ステップ、４４は遅延計算ステップ
Ｓ５２によって計算されたセルおよびセル間配線の遅延
である。

【００６８】推定動作回数４０は、所定のテストベクタ
を前記ＬＳＩに与えたときの各セルの動作回数を基にし
て求めることができる。例えば、第１の実施形態の推定
動作回数１５および繰り返し回数１７を求める方法（図
４）における総動作回数３４を、本実施形態の推定動作
回数４０として用いればよい。

【００６９】遅延ライブラリ群４１は、少なくとも２種
類以上の動作回数について、セル毎に劣化を付加した遅
延ライブラリの集まりである。例えば、１回動作したと
きの各セルについての遅延ライブラリ、１００回動作し
たときの各セルについての遅延ライブラリ、１００００
回動作したときの各セルについての遅延ライブラリなど
が準備されている。また各遅延ライブラリでは、セルの
入力波形傾きおよび出力負荷容量は所定の値に固定され
ているものとする。

【００７０】遅延劣化ライブラリ生成ステップＳ５１に
おいて、遅延ライブラリ群４１から、推定動作回数４０
についての遅延劣化ライブラリ４２を生成する。遅延劣
化ライブラリ４２は、前記ＬＳＩが、推定動作回数４０
を設定する際に想定した前記所定期間だけ動作した後
の、各セルの遅延パラメータを格納する。

【００７１】遅延計算ステップＳ５２において、各セル
の遅延パラメータを格納した遅延劣化ライブラリ４２お
よび回路情報４３を基にして、各セルおよび各セル間配
線の遅延４４を計算する。この遅延４４を基にして、各
セルが推定動作回数４０に記述された回数だけ動作した
後の、前記ＬＳＩのホットキャリア劣化を推定すること
ができる。

【００７２】図８は本実施形態に係る遅延劣化ライブラ
リ生成ステップＳ５１を説明するための図であり、遅延
計算に必要な遅延パラメータｋ（１≦ｋ≦ｎ）と動作回
数との関係を表すグラフである。図８において、縦軸は
各遅延パラメータ、横軸は動作回数である。また、ｘは
推定動作回数４０に各セルについて記述された，遅延劣
化ライブラリに格納する遅延パラメータを求めるための
動作回数、ａは遅延ライブラリ群４１に遅延ライブラリ
が準備された動作回数のうち回数ｘを越えない最大の動
作回数、ｂは遅延ライブラリ群４１に遅延ライブラリが
準備された動作回数のうち回数ｘを下回らない最小の動
作回数、ｋａは動作回数ａのときの遅延パラメータｋの
値、ｋｂは動作回数ｂのときの遅延パラメータｋの値、
５１は補正曲線、ｋｘは補正曲線５１から求めた動作回
数ｘのときの遅延パラメータｋの値である。

【００７３】遅延ライブラリ生成ステップＳ５１につい
て、図８を用いて説明する。各セルについて、遅延ライ
ブラリ群４１から、動作回数ｘを越えない最大の動作回
数ａの遅延ライブラリおよび動作回数ｘを下回らない最
小の動作回数ｂの遅延ライブラリを選択する。そして当
該セルの遅延パラメータｋについて、動作回数ｘのとき
の値ｋｘを、動作回数ａのときの値ｋａおよび動作回数
ｂのときの値ｋｂから補間曲線５１を用いて補間する。
ただし、補間曲線５１は１次式、２次式などの任意の関
数を用いる。また、動作回数ｘが遅延ライブラリ群４１
に遅延ライブラリが準備された動作回数の最大値よりも
大きいとき、または最小値よりも小さいときは、動作回
数ｘに最も近い２つの動作回数の遅延ライブラリを用い
て、補間を行う。

【００７４】以上のような動作回数ｘについての遅延パ
ラメータの補間をすべての遅延パラメータに対して行う
ことによって、推定動作回数４０についての遅延劣化ラ
イブラリ４２を生成することができる。

【００７５】なお、図８では遅延ライブラリにおいて各
遅延パラメータは相互に独立に表されているものとして
いるが、遅延パラメータが相互依存するとして例えばｎ
（ｎは２以上の自然数）次元テーブル形式によって表さ
れていても、同様に、遅延パラメータの相互依存性を表
すテーブル形式によって、動作回数４０についての遅延
劣化ライブラリ４２を生成することができる。

【００７６】また遅延計算ステップＳ５２では、第１の
実施形態において示した遅延計算アルゴリズム、また
は、前記遅延パラメータを用いて計算することができる
任意のアルゴリズムを適用することによって、遅延計算
を行う。

【００７７】以上のように、遅延ライブラリをあらかじ
め動作回数毎に複数個準備しておき、この遅延ライブラ
リ群から選択した遅延ライブラリを用いて、推定した動
作回数についての遅延パラメータを補間により求めるこ
とによって、遅延劣化ライブラリを生成することができ
る。そして、この遅延劣化ライブラリを用いた遅延計算
を行うことによって、対象とするＬＳＩの実際の動作に
即した遅延劣化を推定することができる。

【００７８】（第４の実施形態）図９は本発明の第４の
実施形態に係るホットキャリア劣化推定方法を示すフロ
ーである。図９において、６１は対象とするＬＳＩにつ
いて、各セルの特性情報、セルおよびセル間配線の接続
情報、並びにセル間配線の抵抗値や容量値などの特性情
報を格納した回路情報、６２は全く劣化していない前記
ＬＳＩの各セルの遅延パラメータを格納した遅延ライブ
ラリ、６３は前記ＬＳＩが所定期間動作したときの各セ
ルの推定動作回数、６４はホットキャリアの影響による
セルの遅延の変化をセル動作回数に伴う遅延パラメータ
の変化によって表した場合における、遅延パラメータ
の、変化前に対する変化量（差分量）を格納した遅延劣
化パラメータ、Ｓ６１は遅延計算ステップ、６５は劣化
前の前記ＬＳＩにおけるセルおよびセル間配線の遅延時
間を表す遅延、６６は各セルの出力負荷容量、６７は各
セルの入力波形傾き、Ｓ６２はセルおよびセル間配線の
遅延劣化量を計算する遅延劣化量計算ステップ、６８は
セルおよびセル間配線の遅延劣化量（遅延６５に対する
差分量の形で表される）、Ｓ６３は遅延６５と遅延劣化
量６８から劣化後の遅延を計算するステップ、６９はス
テップＳ６３によって計算したホットキャリア劣化後の
遅延である。遅延劣化パラメータ６４では、セルの入力
波形傾きおよび出力負荷容量は所定の値に固定されてい
るものとする。

【００７９】遅延計算ステップＳ６１において、回路情
報６１および全く劣化していないときの遅延パラメータ
を格納した遅延ライブラリ６２から、全く劣化していな
いときの各セルおよび各セル間配線の遅延６５、並びに
各セルの出力負荷容量６６および入力波形傾き６７を計
算する。この遅延計算は、第１の実施形態で示したアル
ゴリズムや遅延パラメータを用いて計算する任意の遅延
計算アルゴリズムを用いて実行される。

【００８０】次に、遅延劣化量計算ステップＳ６２にお
いて、各セルの出力負荷容量６６および入力波形傾き６
７と、各セルの推定動作回数６３および遅延劣化パラメ
ータ６４とから、全く劣化していないときの遅延６５に
対する差分である遅延劣化量６８を計算する。

【００８１】最後に、劣化後遅延計算ステップＳ６３に
おいて、全く劣化していないときの遅延６５と推定動作
回数６３に対する遅延劣化量６８とを足し合わせること
によって、劣化後の遅延６９を計算する。

【００８２】以上のように本実施形態によると、従来か
ら用いられている、全く劣化していないときの遅延パラ
メータを格納した遅延ライブラリを更新することなく、
ホットキャリア劣化後の遅延を求めることができる。す
なわち、全く劣化しないときの遅延に対する遅延劣化量
をライブラリ化していることが特徴である。

【００８３】（第５の実施形態）図１１は本発明の第５
の実施形態に係るホットキャリア劣化推定方法を示す図
である。図１１において、７１は対象となるＬＳＩのレ
イアウトデータから得られる寄生抵抗および容量デー
タ、７２は遅延計算用のセルライブラリである遅延ライ
ブラリ、Ｓ７１は遅延計算ステップ、Ｓ７２は論理シミ
ュレーションステップ、Ｓ７３は遅延劣化ライブラリ生
成ステップである。遅延ライブラリ７２は、従来用いら
れていたものと同様であり、あらかじめセルの種類だけ
準備されている。

【００８４】遅延計算ステップＳ７１において、寄生抵
抗および容量データ７１および遅延ライブラリ７２を基
にして、セルと配線の遅延を計算する。この計算結果
は、遅延計算結果７３に格納される。遅延計算において
用いられる情報は、各セルの入力波形傾きと出力負荷容
量であり、この両者は寄生抵抗および容量データ７１か
ら算出することが可能である。また、遅延計算ステップ
Ｓ７１の計算過程において、各セルの入力波形傾きと出
力信号波形が計算され、それぞれ、入力波形傾き７７と
出力負荷容量７８とに格納される。

【００８５】次に論理シミュレーションステップＳ７２
において、遅延計算結果７３および対象とするＬＳＩの
論理ネットリスト７５（寄生抵抗および容量データ７１
と対応している）を基にして、論理シミュレーションを
実行する。論理シミュレーションは回路の動作を詳細に
シミュレーションするものなので、ある論理回路（ここ
では論理セル）の動作回数も計算することができる。求
めた動作回数は、推定動作回数７６に格納される。

【００８６】次に遅延劣化ライブラリ生成ステップＳ７
３において、遅延計算の対象とする論理回路に属するセ
ルのみについてのセルライブラリを生成する。このと
き、基にするデータは、推定動作回数７６、入力波形傾
き７７および出力負荷容量７８である。ここでは、同種
のセルについても別のものとして、すなわち、インスタ
ンス毎に、セルライブラリを生成する。これによって、
一旦遅延計算された結果を反映した（セルインスタンス
毎の）セルライブラリである遅延劣化ライブラリ７９を
生成することができる。

【００８７】ここで特徴的なのは、先の遅延計算ステッ
プＳ７１ではセルの入力波形傾きと出力負荷容量を基に
遅延計算を行ったのに対して、遅延劣化ライブラリ生成
ステップＳ７３では、基にするデータとして、さらにセ
ルの推定動作回数７６が加わった点である。このこと
は、セルの遅延時間を動作回数に応じて変化させること
が可能になる、例えばホットキャリア効果のような現象
を遅延時間に反映させることが可能であることを意味す
る。

【００８８】そして、この遅延劣化ライブラリ７９を用
いて、遅延計算ステップＳ７１を再び実行する。計算結
果は、本実施形態に係る方法の最終結果として遅延計算
結果７３に格納される。

【００８９】この遅延計算結果７３を基にして論理シミ
ュレーションステップＳ７２を実行すれば、セルの動作
回数の影響を反映した、より実際のＬＳＩの動作に近い
タイミング検証が可能となる。なお、遅延劣化ライブラ
リ生成ステップＳ７３および遅延計算ステップＳ７１を
所定回数繰り返すことも可能である。

【００９０】以上のように本実施形態によると、遅延劣
化ライブラリ生成ステップＳ７３において、論理シミュ
レーションの結果もとり入れた情報を基にして、インス
タンス毎の遅延劣化ライブラリ７９を生成することがで
きるので、より精度の高いタイミング検証を行うことが
できる。

【００９１】またフォールスパス除去ステップＳ７４
は、寄生抵抗および容量データ７１を基にして、任意の
入力信号波形に対して出力信号波形が変化しないような
フォールスパスを検出し、検出結果を基に寄生抵抗およ
び容量データ７１を修正するステップであり、修正され
た寄生抵抗および容量データ７１は遅延計算ステップＳ
７１に与えられる。その後の処理は前記の説明と同様で
ある。

【００９２】

【発明の効果】以上のように本発明によると、ホットキ
ャリアの影響によるＬＳＩの信頼性の劣化をその実際の
動作に即して推定することが可能になり、これによっ
て、ＬＳＩのタイミングの経年変化を推定することがで
きる。例えば、あるパスにおいて、経年変化によってタ
イミングエラーが生じることが分かった場合には、その
パスを構成するセルを経時劣化の少ないセルに置き換え
ることによって、経年変化によるタイミングエラーを未
然に回避することができる。また、前記パスを構成する
セルの動作回数が少なくなるように、前記パスに関わる
回路の論理を変更することによって、動作回数に依存す
るタイミングの経年変化を小さく抑えることも可能にな
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るホットキャリア
劣化推定方法を示す図である。

【図２】図１に示す本発明の第１の実施形態に係るホッ
トキャリア劣化推定方法における遅延計算ステップを示
す図である。

【図３】図１に示す本発明の第１の実施形態に係るホッ
トキャリア劣化推定方法における遅延劣化ライブラリ生
成ステップを示す図である。

【図４】図１に示す本発明の第１の実施形態に係るホッ
トキャリア劣化推定方法において用いる、推定動作回数
および繰り返し回数を求める方法を示す図である。

【図５】本発明の第２の実施形態に係るホットキャリア
劣化推定方法を示す図である。

【図６】フォールスパスを説明するための図である。

【図７】本発明の第３の実施形態に係るホットキャリア
劣化推定方法を示す図である。

【図８】本発明の第３の実施形態に係るホットキャリア
劣化推定方法における遅延劣化ライブラリ生成ステップ
を説明するための図である。

【図９】本発明の第４の実施形態に係るホットキャリア
劣化推定方法を示す図である。

【図１０】本発明の第１の実施形態に係るホットキャリ
ア劣化推定方法を説明するための、対象となるＬＳＩの
例を示す図である。

【図１１】本発明の第５の実施形態に係るホットキャリ
ア劣化推定方法を示す図である。

【符号の説明】

Ｓ１０，Ｓ５２，Ｓ６１ 遅延計算ステップ Ｓ１１ セル出力波形生成ステップ Ｓ１２ セル入力波形ステップ Ｓ１３ セル遅延計算ステップ Ｓ１４ 配線遅延計算ステップ Ｓ２０，Ｓ５１ 遅延劣化ライブラリ生成ステップ Ｓ３１ フォールスパス検出ステップ Ｓ３２ 配線劣化算出ステップ Ｓ３３ セル除去ステップ Ｓ６２ 遅延劣化量ステップ Ｓ６３ 劣化後遅延計算ステップ １１，４３，６１ 回路情報 １２，６２ 遅延ライブラリ １３，６７ 入力波形傾き １４，６６ 出力負荷容量 １５，４０，６３ 推定動作回数 １６，６４ 遅延劣化パラメータ １７ 繰り返し回数 １８，４４，６５，６９ 遅延 １９，４２ 遅延劣化ライブラリ ２１ セル出力波形 ２２ セル入力波形 ４１ 遅延ライブラリ群 ６８ 遅延劣化量

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 H01L 21/82 G01R 31/28

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 セルレベルで設計されたＬＳＩをタイミ
   ング検証する際に、ホットキャリアの影響による信頼性
   の劣化を推定するホットキャリア劣化推定方法であっ
   て、 対象とするＬＳＩについての各セルの特性情報、セルお
   よびセル間配線の接続情報、並びにセル間配線の抵抗値
   および容量値などの特性情報を含む回路情報と、セルの
   遅延を計算するための遅延パラメータを格納した遅延ラ
   イブラリとを基にして、前記ＬＳＩの各セルについて、
   遅延、入力端子における信号波形傾き、および出力端子
   に接続された負荷容量を計算する遅延計算ステップと、 ホットキャリアの影響によるセルの遅延の変化を、セル
   動作回数に伴う遅延パラメータの変化によって表した遅
   延劣化パラメータと、前記遅延ライブラリとを基に、前
   記ＬＳＩが所定期間動作したときの各セルの推定動作回
   数と、前記遅延計算ステップにおいて計算した各セルの
   入力波形傾きおよび出力負荷容量とを用いて、前記ＬＳ
   Ｉが前記所定期間動作した後の各セルの遅延パラメータ
   を求め、この遅延パラメータを格納した遅延劣化ライブ
   ラリを生成する遅延劣化ライブラリ生成ステップとを備
   え、 前記遅延計算ステップおよび遅延劣化ライブラリ生成ス
   テップを所定回数繰り返し実行し、繰り返しの２回目以
   降では、前回実行した遅延劣化ライブラリ生成ステップ
   において生成した遅延劣化ライブラリを遅延ライブラリ
   の代わりに用いて、前記遅延計算ステップおよび遅延劣
   化ライブラリ生成ステップを実行するものであり、 最後に実行した遅延計算ステップにおいて計算した各セ
   ルの遅延を基にして、前記ＬＳＩの、ホットキャリアの
   影響による信頼性の劣化を推定することを特徴とするホ
   ットキャリア劣化推定方法。
2. 【請求項２】 請求項１記載のホットキャリア劣化推定
   方法において、 前記遅延計算ステップは、 前記回路情報および遅延ライブラリを基にして、各セル
   について、当該セルの駆動能力と当該セルが駆動するセ
   ルおよびセル間配線の特性とから、出力端子における信
   号波形を生成するセル出力波形生成ステップと、 前記回路情報および前記セル出力波形生成ステップにお
   いて生成した各セルの出力波形を基にして、各セルにつ
   いて、入力端子における波形を生成するとともに、入力
   波形傾きおよび出力負荷容量を計算するセル入力波形生
   成ステップと、 前記セル入力波形生成ステップおよびセル出力波形生成
   ステップにおいて生成した各セルの入力波形および出力
   波形から、各セルの遅延を計算するセル遅延計算ステッ
   プと、 前記セル入力波形生成ステップおよびセル出力波形生成
   ステップにおいて生成した各セルの入力波形および出力
   波形から、各セル間配線の遅延を計算する配線遅延計算
   ステップとを備えていることを特徴とするホットキャリ
   ア劣化推定方法。
3. 【請求項３】 請求項１記載のホットキャリア劣化推定
   方法において、 前記遅延計算ステップは、 前記ＬＳＩの入力信号が各セルを伝播することを想定し
   て、各セルについて、遅延、並びに入力波形傾きおよび
   出力負荷容量を計算するものであることを特徴とするホ
   ットキャリア劣化推定方法。
4. 【請求項４】 請求項３記載のホットキャリア劣化推定
   方法において、 前記遅延計算ステップは、 前記回路情報および遅延ライブラリを基にして、各セル
   について、当該セルの駆動能力と当該セルが駆動するセ
   ルおよびセル間配線の特性とから、出力端子における信
   号波形を生成するセル出力波形生成ステップと、 前記回路情報および前記セル出力波形生成ステップにお
   いて生成した各セルの出力波形を基にして、各セルにつ
   いて、入力端子における波形を生成するとともに、入力
   波形傾きおよび出力負荷容量を計算するセル入力波形生
   成ステップと、 前記セル入力波形生成ステップおよびセル出力波形生成
   ステップにおいて生成した各セルの入力波形および出力
   波形から、各セルの遅延を計算するセル遅延計算ステッ
   プと、 前記セル入力波形生成ステップおよびセル出力波形生成
   ステップにおいて生成した各セルの入力波形および出力
   波形から、各セル間配線の遅延を計算する配線遅延計算
   ステップとを備え、 前記セル出力波形生成ステップは、各セルについて、前
   記セル入力波形生成ステップによって生成した当該セル
   の入力波形に基づいて、出力波形を生成するものである
   ことを特徴とするホットキャリア劣化推定方法。
5. 【請求項５】 請求項１記載のホットキャリア劣化推定
   方法において、 対象とするＬＳＩにおいて、静的に活性化できない経路
   であるフォールスパスを検出するフォールスパス検出ス
   テップと、 前記フォールスパス検出ステップによって検出したフォ
   ールスパスの終端に位置するセルを、前記遅延劣化ライ
   ブラリ生成ステップにおいて遅延パラメータを求める対
   象から除去するセル除去ステップとを備えていることを
   特徴とするホットキャリア劣化推定方法。
6. 【請求項６】 請求項１記載のホットキャリア劣化推定
   方法において、 前記回路情報に含まれたセル間配線の配線抵抗および配
   線容量を、経時劣化を推定して更新する配線劣化算出ス
   テップを備えていることを特徴とするホットキャリア劣
   化推定方法。
7. 【請求項７】 セルレベルで設計されたＬＳＩをタイミ
   ング検証する際に、ホットキャリアの影響による信頼性
   の劣化を推定するホットキャリア劣化推定方法であっ
   て、 所定回数動作したときのセルの遅延を計算するための遅
   延パラメータを格納し、かつ、セルの動作回数がそれぞ
   れ異なる複数の遅延ライブラリからなる遅延ライブラリ
   群を準備しておき、 前記遅延ライブラリ群を基にして、対象とするＬＳＩが
   所定期間動作したときの各セルの推定動作回数を用い
   て、各セルについて、前記推定動作回数だけ動作したと
   きの遅延パラメータを求め、これらの遅延パラメータを
   格納した遅延劣化ライブラリを生成する遅延劣化ライブ
   ラリ生成ステップと、 前記遅延劣化ライブラリと、前記ＬＳＩについての各セ
   ルの特性情報、セルおよびセル間配線の接続情報、並び
   にセル間配線の抵抗値および容量値などの特性情報を含
   む回路情報とを基にして、前記ＬＳＩについて、各セル
   の遅延を計算する遅延計算ステップとを備え、 前記遅延計算ステップによって計算した各セルの遅延を
   基にして、前記ＬＳＩの、ホットキャリアの影響による
   信頼性の劣化を推定することを特徴とするホットキャリ
   ア劣化推定方法。
8. 【請求項８】 請求項７記載のホットキャリア劣化推定
   方法において、 前記遅延劣化ライブラリ生成ステップは、 各セルについて、前記遅延ライブラリ群から、当該セル
   の推定動作回数に近い動作回数に対応する２個の遅延ラ
   イブラリを選択し、この２個の遅延ライブラリに格納さ
   れた当該セルの遅延パラメータを基にして、補間によ
   り、前記推定動作回数だけ動作したときの遅延パラメー
   タを求めるものであることを特徴とするホットキャリア
   劣化推定方法。
9. 【請求項９】 セルレベルで設計されたＬＳＩをタイミ
   ング検証する際に、ホットキャリアの影響による信頼性
   の劣化を推定するホットキャリア劣化推定方法であっ
   て、 対象とするＬＳＩについての各セルの特性情報、セルお
   よびセル間配線の接続情報、並びにセル間配線の抵抗値
   および容量値などの特性情報を含む回路情報と、セルの
   遅延を計算するための遅延パラメータを格納した遅延ラ
   イブラリとを基にして、前記ＬＳＩの各セルについて、
   遅延、入力端子における信号波形傾き、および出力端子
   に接続された負荷容量を計算する遅延計算ステップと、 ホットキャリアの影響によるセルの遅延の変化を、セル
   動作回数に伴う遅延パラメータの変化によって表した遅
   延劣化パラメータを基に、前記ＬＳＩが所定期間動作し
   たときにおける各セルの推定動作回数と、前記遅延計算
   ステップにおいて計算した入力波形傾きおよび出力負荷
   容量とを用いて、前記ＬＳＩが前記所定期間動作したと
   きの各セルの遅延の変化である遅延劣化量を計算する遅
   延劣化量計算ステップと、 前記ＬＳＩの各セルについて、前記遅延計算ステップに
   おいて計算した遅延と前記遅延劣化量計算ステップにお
   いて計算した遅延劣化量とを加えることによって、遅延
   を計算する劣化後遅延計算ステップとを備え、 前記劣化後遅延計算ステップにおいて計算した各セルの
   遅延を基にして、前記ＬＳＩのホットキャリアの影響に
   よる信頼性の劣化を推定することを特徴としたホットキ
   ャリア劣化推定方法。