JP3735560B2 - 半導体集積回路の評価方法 - Google Patents
半導体集積回路の評価方法 Download PDFInfo
- Publication number
- JP3735560B2 JP3735560B2 JP2001345295A JP2001345295A JP3735560B2 JP 3735560 B2 JP3735560 B2 JP 3735560B2 JP 2001345295 A JP2001345295 A JP 2001345295A JP 2001345295 A JP2001345295 A JP 2001345295A JP 3735560 B2 JP3735560 B2 JP 3735560B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- circuit
- file
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、CAD(Computer Aided Design)を用いた半導体集積回路の設計手法に係るもので、特にスタンドバイDCリーク電流を考慮した設計を行うための半導体集積回路の評価方法に関する。
【0002】
【従来の技術】
CADを用いた半導体集積回路の設計において、Nチャネル型FETの閾値電圧の設定は、信頼性と回路性能(速度)とのトレードオフの関係を配慮しつつ行う必要がある。例えばNチャネル型FETの場合には、ホットキャリアの影響によって起こる閾値電圧の正方向へのシフトによってスタンドバイ電流が減少し、回路性能が低下する。また、Pチャネル型FETの場合には、閾値電圧の絶対値が小さい値の方向にシフトすることになる。一方、サブスレッショルド電流を増大させることによってスタンドバイ電流を増大させると、速度性能を向上させることができる。
【0003】
そこで、半導体集積回路の設計では、速度性能の低下を抑えつつ、ICやLSI等の半導体集積回路の仕様として要求されているスタンドバイ電流値を満たすことができる最小の初期閾値電圧を見つける必要がある。
【0004】
従来のCADでは、設計段階でNチャネル型FETの最小の閾値電圧を決定するために、半導体集積回路中のFETのチャネル幅の合計を1/4にした値を使用している。しかしながら、この値は、CMOSインバータチェーン回路におけるNチャネル型FETの数に対応させて推定したものであり、近似値で表しているに過ぎない。このため、より正確な結果を得るためには、スタンドバイモードにおいてカットオフするトランジスタを検出し、このカットオフしているトランジスタのチャネル幅の合計を計算しなければならない。
【0005】
ところで、最近のCMOS技術においては、アクティブエリアと素子分離領域との境界上をFETのゲート電極が横断する部分に寄生トランジスタが形成され、この寄生トランジスタの電荷のトラップにより閾値電圧が低下する現象が知られている。集積密度が低い場合には上記寄生トランジスタによる影響は小さいためほとんど問題にならなかったが、高集積化が進みトランジスタが微細化されるにしたがって、上記寄生トランジスタによる影響が無視できなくなってきている。
【0006】
また、設計された回路を実際のパターンにレイアウトする場合には、小さいスペースにチャネル幅の広い(電流駆動能力の大きい)トランジスタを形成するために、図5に示すようなマルチフィンガートランジスタが使用されることがある。図5は、上記マルチフィンガートランジスタ(FET)の概略構成を示すパターン平面図である。ソース,ドレイン領域としてのアクティブエリアAA上には、ゲート絶縁膜を介在してゲートポリシリコン層(フィンガーF1〜F3)が形成されている。上記アクティブエリアAAと素子分離領域との境界における各フィンガーF1〜F3との交差位置にはそれぞれ、エッジP1a,P1b,P2a,P2b,P3a,P3bが形成される。
【0007】
図6に示すように、上記境界とフィンガーFとの交差位置のエッジPa,Pbには、寄生トランジスタQPa,QPbが形成され、本体トランジスタQと並列接続された構成となる。そして、スタンドバイ時に、本体トランジスタQがカットオフしていても、寄生トランジスタQPa,QPbを介してDCリーク電流が流れる。すなわち、マルチフィンガートランジスタを用いると、回路設計上は2つのエッジ(寄生トランジスタ)しか存在しないはずのトランジスタであっても、実際のパターンレイアウトでは4つ以上のエッジ(図5の場合には6つ)を有することになる。これまでは、このエッジ起因によるリーク電流のフルチップでの解析は、不可能であった。何故なら、レイアウト後の膨大なMOSFETのエッジの数を計算する方法がなかった為である。
【0008】
この結果、上述したような近似値や推定による従来の評価方法では、回路とパターンレイアウトと間に大きなズレが生じるため、正確な評価ができず、完成した半導体集積回路装置がスタンドバイDCリーク電流の仕様を満たせなくなる恐れがある。
【0009】
【発明が解決しようとする課題】
上記のように従来の半導体集積回路の評価方法は、近似値や推定により評価するため精度や信頼性が低く、改善が望まれている。
【0010】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、回路設計値と実際のパターンレイアウトデータを用いて評価することにより、実際のパターンレイアウトに即した、より正確で高精度な評価が行える信頼性の高い半導体集積回路の評価方法を提供することにある。
【0012】
【課題を解決するための手段】
この発明の一態様に係る半導体集積回路装置の評価方法は、CAD( Computer Aided Design )を用いた半導体集積回路の設計手法であって、回路シミュレータにネットリストと入力刺激を入力して、シミュレーション結果のファイルを得る第1のステップと、LVS( Layout Versus Schematic )プログラムを実行し、レイアウトパターンのデータをLVSプログラムの実行結果から抽出して実際のパターンレイアウトに即したファイルを得る第2のステップと、前記第1のステップ及び前記第2のステップそれぞれで得たファイルに基づいて評価結果のファイルを得る第3のステップとを備え、前記第1のステップは、MOSFETのバイアス状態を含む回路図の電気的な情報のデータをネットリスターに入力し、前記ネットリスターでネットリストを生成するステップと、回路シミュレータで、前記ネットリストのデータと前記入力刺激を用いてシミュレーションを行い、カットオフ状態にあるトランジスタの情報を含むシミュレーション結果のファイルを生成するステップとを含み、前記第2のステップは、レイアウトパターンのデータと前記回路図の電気的な情報のデータとが等価であるか検証し、検証結果のファイルを生成するステップと、前記検証結果ファイルから実際のパターンレイアウトに即したフィンガー情報のファイルを生成するステップとを含み、前記第3のステップは、前記第1のステップで生成したシミュレーション結果のファイルと前記第2のステップで生成したフィンガー情報のファイルとを受け、実際のパターンレイアウトに即した回路シミュレーションを行うステップと、スタンドバイ時のDCリーク電流の評価を行って評価結果のファイルを生成するステップとを含む。
【0013】
上記のような方法によれば、回路設計値と実際のパターンデータを用いて評価するので、実際のパターンに即した、より正確で高精度な評価が行え、信頼性の高い半導体集積回路の評価方法が得られる。
【0014】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
図1は、この発明の第1の実施の形態に係る半導体集積回路の評価方法について説明するためのもので、CADのソフトウェア(プログラム)の概略を示すフローチャートである。この評価方法は大きく分けて3つのステップ(ブロックA,B,C)から成る。ブロックAは、回路シミュレーション部である。このブロックAは、回路設計値のシミュレーションを行うもので、回路シミュレータ及び入力ファイル(ネットリスト及び入力刺激)を使用してMOSFETのバイアス状態を含むファイルを得る。まず、回路図の電気的な情報、すなわち、形成する半導体製品、例えばICやLSIの回路図(Schematic)のデータがネットリスター(Netlister)に入力され、このネットリスターでネットリスト(Netlist)を生成する。次に、回路シミュレータ(Circuit Sim.)で、上記ネットリストのデータと入力刺激(Input Stimulus)を用いてシミュレーションが行われ、シミュレーション結果(Circuit Sim. Result file)のファイル(回路設計値情報、例えば各素子のバイアス状態等)を生成する。上記回路シミュレータでは、チャネル長、チャネル幅、デバイスモデル、形状パラメータ、寄生抵抗、寄生容量及び上記バイアス状態等の電気的な情報を用いてシミュレーションが行われる。バイアス状態の情報を用いることにより、シミュレーション結果のファイルにはカットオフ状態にあるトランジスタの情報も含まれ、この情報を用いてより正確なスタンドバイ時のDCリーク電流の評価が行えるようになっている。
【0015】
ブロックBは、LVS(Layout Versus Schematic)部である。このブロックBは、物理的なレイアウト情報をLVSプログラムの結果から抽出するものである。まず、レイアウトパターン(Layout)のデータと上記回路図(Schematic)のデータとが等価であるか検証し、検証結果のファイル(LVS result file)を生成する。上記物理的なレイアウト情報の例としては、フィンガーの数(またはエッジの数)を用いる。この検証結果ファイルから実際のパターンレイアウト(REAL(LVS part))に即したフィンガー情報(finger-model table file)を生成する。
【0016】
ブロックCは、上記ブロックA及び上記ブロックBそれぞれの出力ファイルをリンクすることによって、最終結果を得るものである。ブロックAから出力される回路シミュレーション結果とブロックBから出力されるフィンガー情報とを受け、実際のパターンレイアウトに即した回路シミュレーション(REAL Statistics part)を行い、評価を行って評価結果のファイル(Result file)を生成する。
【0017】
なお、上記ブロックAとブロックBの処理は並列的に行っても良いし、どちらか一方の処理が終了してから他方の処理を行うようにしても良い。
【0018】
次に、上記ブロックCで行われる具体的な処理例について詳しく説明する。
【0019】
第1の例は、MOSFETの最小の閾値電圧Vthを判断する方法である。図2は、256MビットのDRAMを例にとっており、各MOSFETのチャネル幅を算出し、各実効チャネル長(Leff)0.1μm〜0.2μm,0.2μm〜0.3μm,0.3μm〜0.4μm,…毎に合計して分布を示したものである。ここでは、プリチャージスタンドバイ状態でカットオフしているPチャネル型MOSFETのチャネル幅の合計値の分布を示している。図2から明らかなように、実効チャネル長が0.2μm〜0.3μmの範囲に集中しており、チャネル幅の合計は約95cmであった。ここで用いている実行チャネル長Leffは、設計上のチャネル長Ldesからソース/ドレイン領域への不純物の注入時における横方向の拡散長Ldの2倍を引いた値、すなわち“Leff=Ldes−2×Ld”である。
【0020】
なお、実効チャネル長が0.3μmより大きいMOSFETは、アナログ回路やDC−DCコンバータ等に用いられるものであるが、チャネル幅の合計値は0.2μm〜0.3μmの範囲に比べると非常に少ない。
【0021】
Pチャネル型MOSFETにおけるサブスレッショルド勾配のS−ファクタが130mV/10個であると仮定すると、Pチャネル型MOSFETのための最小の閾値電圧Vthは次のように計算される。
【0022】
Ioff=10μA/950,000μm
=1.05×10−11A/μm
=10.5pA/μm
Vthmin=−S×log[20nA/Ioff]
=−130mV×log[20nA/10.5pA]
=−426mV
ここで、Pチャネル型MOSFETの閾値電圧Vthは、Ids=20nA×(チャネル幅/チャネル長)からゲート・ソース間電圧Vgsの値として定義されるので、カットオフしているトランジスタのリーク電流Ioffの限界は10μAである。
【0023】
第2の例は、各フィンガーにつき最大の許容し得る閾値電圧の低下量を判断する方法である。図3は、やはり256MビットのDRAMを例にとっており、各MOSFETのフィンガー数を算出し、各実効チャネル長(Leff)0.1μm〜0.2μm,0.2μm〜0.3μm,0.3μm〜0.4μm,…毎に合計して分布を示したものである。ここでも、プリチャージスタンドバイ状態でカットオフしているPチャネル型MOSFETのフィンガー数の合計値の分布を示している。実効チャネル長が0.2μm〜0.3μmの範囲に集中しており、フィンガー数の合計は約140,000であった。
【0024】
Pチャネル型MOSFETのエッジに形成される寄生トランジスタに起因するリーク電流の限界値が10μAとする場合、各フィンガー(2つのエッジ)につき許容しうる電流Ioffは次のように計算される。
【0025】
Ioff=10μA/140,000
=71.4pA/フィンガー
図4は、チャネル長の設計値Ldesignに対して、バーンイン(Burn-In)により強制劣化させたトランジスタのカットオフ時のリーク電流Ioffallowと初期状態におけるトランジスタのカットオフ時のリーク電流Ioff0をプロットしたものである。また、この図4ではリーク電流の限界値をIofflimitで表している。
【0026】
周知のように、ICやLSIを長期間使用すると、経年変化によってトランジスタのリーク電流が増大する。そこで、初期状態におけるトランジスタのカットオフ時のリーク電流Ioff0と強制劣化(Burn-In)させたトランジスタのカットオフ時のリーク電流Ioffallowとから、経年変化によるリーク電流の増大を算出し、仕様を満たさなくなるのを防止できる設計を行うようにする。換言すれば、予め経年変化を考慮した最適なチャネル長Ldesignを求めている。
【0027】
この結果、最悪のケースを想定すると、最小のチャネル長Ldesignは、0.35μmであった。
【0028】
上記のような方法によれば、回路設計値と実際のパターンデータを用いて評価するので、実際のパターンに即した、より正確で高精度な評価が行え、信頼性の高い半導体集積回路の評価方法が得られる。
【0029】
半導体集積回路に、この発明の評価方法(ソフトウェア)を適用することによって、近似値や推定ではなく、実際のパターンレイアウトデータで様々な回路パラメータの判定を行うので、実際のレイアウトパターンに即した、より正確で高精度な評価を行うことができる。この結果、半導体集積回路がスタンドバイDCリーク電流のスペックを満たせなくなる恐れもない。
【0030】
また、この発明によって初めて、エッジ起因の寄生MOSFETの劣化を考慮した技術的な解決法(Solution)が提供できる。
【0031】
以上実施の形態を用いてこの発明の説明を行ったが、この発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0032】
【発明の効果】
以上説明したように、この発明によれば、回路設計値と実際のパターンレイアウトデータを用いて評価することにより、実際のパターンレイアウトに即した、より正確で高精度な評価が行える信頼性の高い半導体集積回路の評価方法が得られる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係る半導体集積回路の評価方法について説明するためのもので、CADのソフトウェア(プログラム)の概略を示すフローチャート。
【図2】半導体集積回路装置中の各MOSFETのチャネル幅を算出し、各実効チャネル長毎に合計して分布を示す図。
【図3】半導体集積回路装置中の各MOSFETのフィンガー数を算出し、各実効チャネル長毎に合計して分布を示す図。
【図4】チャネル長の設計値に対して、バーンインにより強制劣化させたトランジスタのカットオフ時のリーク電流と初期状態におけるトランジスタのカットオフ時のリーク電流をプロットした図。
【図5】従来の半導体集積回路の評価方法について説明するためのもので、マルチフィンガートランジスタの概略的なパターンレイアウトを示す平面図。
【図6】寄生トランジスタの生成について説明するための図。
【符号の説明】
A…ブロック
B…ブロック
C…ブロック
AA…アクティブエリア
F1〜F3,F…フィンガー、
P1a,P1b,P2a,P2b,P3a,P3b,QPa,QPb…エッジ
Q…本体トランジスタ
QPa,QPb…寄生トランジスタ
Claims (9)
- CAD( Computer Aided Design )を用いた半導体集積回路の設計手法であって、
回路シミュレータにネットリストと入力刺激を入力して、シミュレーション結果のファイルを得る第1のステップと、
LVS( Layout Versus Schematic )プログラムを実行し、レイアウトパターンのデータをLVSプログラムの実行結果から抽出して実際のパターンレイアウトに即したファイルを得る第2のステップと、
前記第1のステップ及び前記第2のステップそれぞれで得たファイルに基づいて評価結果のファイルを得る第3のステップとを備え、
前記第1のステップは、MOSFETのバイアス状態を含む回路図の電気的な情報のデータをネットリスターに入力し、前記ネットリスターでネットリストを生成するステップと、前記回路シミュレータで、前記ネットリストのデータと前記入力刺激を用いてシミュレーションを行い、カットオフ状態にあるトランジスタの情報を含むシミュレーション結果のファイルを生成するステップとを含み、
前記第2のステップは、レイアウトパターンのデータと前記回路図の電気的な情報のデータとが等価であるか検証し、検証結果のファイルを生成するステップと、前記検証結果ファイルから実際のパターンレイアウトに即したフィンガー情報のファイルを生成するステップとを含み、
前記第3のステップは、前記第1のステップで生成したシミュレーション結果のファイルと前記第2のステップで生成したフィンガー情報のファイルとを受け、実際のパターンレイアウトに即した回路シミュレーションを行うステップと、スタンドバイ時のDCリーク電流の評価を行って評価結果のファイルを生成するステップとを含む
ことを特徴とする半導体集積回路の評価方法。 - 前記回路図の電気的な情報は、形成する半導体製品の回路図のデータであることを特徴とする請求項1に記載の半導体集積回路の評価方法。
- 前記シミュレーション結果のファイルは、回路設計値情報であることを特徴とする請求項1または2に記載の半導体集積回路の評価方法。
- 前記回路設計値情報は、各素子のバイアス状態を表す情報であることを特徴とする請求項3に記載の半導体集積回路の評価方法。
- 前記回路シミュレータによるシミュレーションは、チャネル長、チャネル幅、デバイスモデル、形状パラメータ、寄生抵抗、寄生容量及び素子のバイアス状態を含む電気的な情報を用いて実行されることを特徴とする請求項1乃至4いずれか1つの項に記載の半導体集積回路の評価方法。
- 前記第3のステップは、MOSFETの最小の閾値電圧を判断するものであることを特徴とする請求項1に記載の半導体集積回路の評価方法。
- 前記第3のステップは、マルチフィンガートランジスタにおける各フィンガーにつき閾値電圧の許容し得る最大の低下量を判断するものであることを特徴とする請求項1に記載の半導体集積回路の評価方法。
- 前記レイアウトパターンのデータは、マルチフィンガートランジスタにおけるフィンガーの数またはエッジの数であることを特徴とする請求項1乃至7いずれか1つの項に記載の半導体集積回路の評価方法。
- 前記チャネル長は、初期状態におけるトランジスタのカットオフ時のリーク電流と強制劣化させたトランジスタのカットオフ時のリーク電流とから、経年変化によるリーク電流の増大を算出して設定されることを特徴とする請求項5に記載の半導体集積回路の評価方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001345295A JP3735560B2 (ja) | 2001-11-09 | 2001-11-09 | 半導体集積回路の評価方法 |
US10/274,114 US6810509B2 (en) | 2001-11-09 | 2002-10-21 | Method of evaluating semiconductor integrated circuit to be designed in consideration of standby DC leakage current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001345295A JP3735560B2 (ja) | 2001-11-09 | 2001-11-09 | 半導体集積回路の評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003150663A JP2003150663A (ja) | 2003-05-23 |
JP3735560B2 true JP3735560B2 (ja) | 2006-01-18 |
Family
ID=19158658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001345295A Expired - Fee Related JP3735560B2 (ja) | 2001-11-09 | 2001-11-09 | 半導体集積回路の評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6810509B2 (ja) |
JP (1) | JP3735560B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6769103B2 (en) * | 2002-07-19 | 2004-07-27 | Micron Technology, Inc. | Line width check in layout database |
CN100414551C (zh) * | 2005-09-01 | 2008-08-27 | 北京中电华大电子设计有限责任公司 | 一种集成电路版图寄生参数的反标/分析方法 |
JP2008009964A (ja) * | 2006-05-31 | 2008-01-17 | Toshiba Corp | 半導体集積回路のレイアウト作成装置及び作成方法 |
US8037575B2 (en) * | 2008-02-28 | 2011-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for shape and timing equivalent dimension extraction |
US10474784B2 (en) | 2009-12-17 | 2019-11-12 | Texas Instruments Incorporated | Method and system for defining generic topologies for use in topology matching engines |
CN102184879A (zh) * | 2011-05-03 | 2011-09-14 | 中国科学院上海微系统与信息技术研究所 | 一种soi场效应晶体管的tcad仿真校准方法 |
US8621409B2 (en) * | 2012-04-30 | 2013-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for reducing layout-dependent effects |
US9791497B2 (en) | 2014-03-27 | 2017-10-17 | International Business Machines Corporation | Method of characterizing and modeling leakage statistics and threshold voltage for ensemble devices |
JP6434755B2 (ja) | 2014-09-09 | 2018-12-05 | 株式会社東芝 | 回路シミュレーション方法、回路シミュレーション装置およびコンピュータ読み取り可能な記録媒体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407434B1 (en) * | 1994-11-02 | 2002-06-18 | Lsi Logic Corporation | Hexagonal architecture |
US5828580A (en) | 1994-11-08 | 1998-10-27 | Epic Design Technology, Inc. | Connectivity-based approach for extracting parasitic layout in an integrated circuit |
US5872952A (en) | 1995-04-17 | 1999-02-16 | Synopsys, Inc. | Integrated circuit power net analysis through simulation |
US5796638A (en) * | 1996-06-24 | 1998-08-18 | The Board Of Trustees Of The University Of Illinois | Methods, apparatus and computer program products for synthesizing integrated circuits with electrostatic discharge capability and connecting ground rules faults therein |
US6086627A (en) * | 1998-01-29 | 2000-07-11 | International Business Machines Corporation | Method of automated ESD protection level verification |
US6553542B2 (en) * | 2000-12-29 | 2003-04-22 | Texas Instruments Incorporated | Semiconductor device extractor for electrostatic discharge and latch-up applications |
-
2001
- 2001-11-09 JP JP2001345295A patent/JP3735560B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-21 US US10/274,114 patent/US6810509B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6810509B2 (en) | 2004-10-26 |
US20030188277A1 (en) | 2003-10-02 |
JP2003150663A (ja) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Johnson et al. | Models and algorithms for bounds on leakage in CMOS circuits | |
KR100517766B1 (ko) | 트랜지스터의 확산 길이 의존성을 고려한 회로 시뮬레이션장치 및 트랜지스터 모델 작성 방법 | |
US6728942B2 (en) | Method and system for predictive MOSFET layout generation with reduced design cycle | |
KR100510035B1 (ko) | 핫캐리어열화추정방법 | |
US8099269B2 (en) | Two-step simulation methodology for aging simulations | |
McAndrew | Practical modeling for circuit simulation | |
US20050050495A1 (en) | Power estimation based on power characterizations | |
Hamoui et al. | An analytical model for current, delay, and power analysis of submicron CMOS logic circuits | |
JP3735560B2 (ja) | 半導体集積回路の評価方法 | |
US7200829B2 (en) | I/O circuit power routing system and method | |
McAndrew | Compact models for MOS transistors: successes and challenges | |
Navarro et al. | A sequential model parameter extraction technique for physics-based IGBT compact models | |
Kang et al. | Separate extraction of gate resistance components in RF MOSFETs | |
Li et al. | Computer-aided redesign of VLSI circuits for hot-carrier reliability | |
Hontz et al. | An optimization framework for GaN power device design and applications | |
McAndrew et al. | Advances in ldmos compact modeling for ic design: The sp-hv model and its capabilities | |
US7844927B2 (en) | Method for quality assured semiconductor device modeling | |
US9268885B1 (en) | Integrated circuit device methods and models with predicted device metric variations | |
Altieri et al. | Towards on-line estimation of BTI/HCI-induced frequency degradation | |
US20050050494A1 (en) | Power estimation based on power characterizations of non-conventional circuits | |
JPH10228497A (ja) | ホットキャリア劣化推定方法 | |
US20090235211A1 (en) | Method of predicting substrate current in high voltage device | |
CN113361229B (zh) | Mosfet本征电压的模拟计算方法 | |
Peddenpohl et al. | Validation of the BSIM4 irregular LOD SPICE model by characterization of various irregular LOD test structures | |
CN101471273B (zh) | 预测mos晶体管中的漏极电流的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |