JP4216936B2 - 半導体集積回路装置の信頼性検証方法及びその配置配線方法 - Google Patents
半導体集積回路装置の信頼性検証方法及びその配置配線方法 Download PDFInfo
- Publication number
- JP4216936B2 JP4216936B2 JP33891398A JP33891398A JP4216936B2 JP 4216936 B2 JP4216936 B2 JP 4216936B2 JP 33891398 A JP33891398 A JP 33891398A JP 33891398 A JP33891398 A JP 33891398A JP 4216936 B2 JP4216936 B2 JP 4216936B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- slew rate
- semiconductor integrated
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置のエレクトロマイグレーションなどの不具合を起こさないための許容電流密度に関する信頼性検証方法及び配置配線方法に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの製造分野において、トランジスタ等の素子加工のための微細化加工技術が進展している。ところが、半導体デバイスの構造の微細化が進むと、トランジスタの駆動能力に比較してトランジスタ間を接続する配線が相対的に細くなる傾向がある。その結果、配線を流れる電流密度が増大し、許容される電流密度（許容電流密度）以上の電流量が流れると、エレクトロマイグレーションという現象が発生して配線が切断するという問題が起こる。この問題を回避するため、ＬＳＩ設計段階では、半導体デバイスの各部分の電流密度を見積もって、許容される電流密度以上の電流が流れないように設計するための信頼性検証を行なう必要がある。
【０００３】
上記従来の半導体集積回路装置の信頼性検証方法の一例として、特開平9-293765号公報に開示されている「半導体集積回路装置のエレクトロマイグレーション信頼性検証方法及びその装置」がある。
【０００４】
特開平9-293765号公報の技術では、配線のＲＣ情報とトランジスタの駆動能力とを抽出し、トランジスタレベルで電流解析を行なって、配線を流れる電流密度を解析する方法を用いている。この方法では、被検証対象ネットの論理状態を変化させるトランジスタの構成情報（チャネルタイプ、チャネル数及びチャネル幅）を検出し、被検証対象ネットの配線抵抗及び負荷容量を計算する。次に、トランジスタ構成情報と配線抵抗及び負荷容量とから被検査対象ネットの最大ピーク電流を求める。この最大ピーク電流計算に際しては、トランジスタ幅、配線抵抗及び負荷容量をパラメータとしたテーブルを作成することにより、電流計算をなるべく高速で行なうようにしている。このように計算されたピーク電流を使用して、エレクトロマイグレーションを生じないために要求される電流の制限値を満足しているかを調べるのである。
【０００５】
【発明が解決しようとする課題】
上記従来公報に示されている信頼性検証方法によると、トランジスタレベルの回路シミュレーションで電流解析まで行う場合と比較して高速に電流量の計算が実施できる。しかしながら、配線を駆動するトランジスタの構成情報を抽出する処理と、ピーク電流を表現するテーブルの作成とが前提となる。そのため、トランジスタの構成情報の抽出にはセル内部の解析が必要であり、処理時間が増大するという不具合がある。
【０００６】
また、テーブル作成において、配線抵抗と負荷容量の組み合わせが同一であっても、配線形状が異なる場合にはピーク電流が変動するため、一律の配線抵抗と容量の組み合わせに基づいてピーク電流値を見積もったのでは電流計算が不正確となる。反面、配線形状まで考慮してテーブルを作成することは、配線抵抗と容量の組み合わせの数が無数に増えるので現実の設計には適用できない。
【０００７】
また、すべての配線処理が完了した後にピーク電流を計算することから、配線幅を変更することが困難となる。
【０００８】
本発明の目的は、実際の配線パターンが生成されていなくても、遅延時間計算で求められる負荷容量と信号のスルーレートとを使用して配線を流れる電流を算出することにより、許容値を超える電流が流れるネットの実効容量の減少や遅延時間に余裕のあるセルの駆動能力の調整が可能となるという点に着目して、配線を流れる電流量の高速かつ正確な解析を可能とする信頼性検証方法と、信頼性基準を満たす半導体集積回路装置の配置配線方法とを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の第１の半導体集積回路装置の信頼性検証方法は、論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続してなる半導体集積回路装置の信頼性検証方法であって、ネットリストからネットのファンアウト数に関する情報を取り出して、ファンアウト数に基づき仮想配線容量を推定する第１のステップと、上記仮想配線容量および上記ネットに接続される端子容量を加算して負荷容量を計算するとともに、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第２のステップと、上記スルーレートと上記負荷容量とに基づいて、上記配線を通過する電流量を計算する第３のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証する第４のステップとを備えている。
【００１０】
この方法により、実際の配線パターンの生成以前に配線を流れる電流量の高速かつ正確な解析が可能となり、エレクトロマイグレーションによる配線の切断などの不具合を回避するために許される電流密度以下であるか否かを容易に検証できる。その場合、上記従来の公報の技術のごとく、別途余分なテーブルの作成を要することなく、既存の遅延に関する情報を記述している遅延ライブラリを利用して、信頼性の検証を行なうことができる。また、この検証結果から、必要な配線幅を見積もって自動レイアウトすることで、信頼性基準を満たす配線を生成することが可能となる。
【００１１】
上記第１の半導体集積回路装置の信頼性検証方法において、上記第３のステップでは、上記負荷容量と上記スルーレートとの積を上記電流量とすることにより、簡易な方法ながら高い精度で電流量を見積もることができる。
【００１２】
上記第１の半導体集積回路装置の信頼性検証方法において、上記第４のステップにおける検証の結果、上記配線の信頼性を維持するために必要な配線幅が確保されていないときには、配線幅を改善する第５のステップをさらに備えていることが好ましい。
【００１３】
本発明の第１の半導体集積回路装置の信頼性検証方法において、上記第４のステップの結果に基づいて配置配線を行なう第５のステップと、生成された配線に付随する抵抗と容量を抽出する第６のステップと、上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第７のステップと、上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第８のステップと、上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第９のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証する第１０のステップとをさらに備えることができる。
【００１４】
この方法により、配線が生成された後においては、配線の実効容量に基づいて、配線がエレクトロマイグレーションなどに関する信頼性を満たすか否かについて、さらに正確な再検証を行なうことができる。
【００１５】
本発明の第２の半導体集積回路の信頼性検証方法は、論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続してなる半導体集積回路装置の信頼性検証方法であって、上記配線に付随する抵抗と容量を抽出する第１のステップと、上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第２のステップと、上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第３のステップと、上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第４のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証する第５のステップとを備えている。
【００１６】
この方法により、配線が生成された後の配線の実効容量に基づいて、配線がエレクトロマイグレーションなどに関する信頼性を維持するのに必要な条件を満たしているか否かをより高い精度で検証することができる。
【００１７】
本発明の第１の半導体集積回路装置の配置配線方法は、論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続して形成される半導体集積回路装置の配置配線方法であって、ネットリストからネットのファンアウト数に関する情報を取り出して、ファンアウト数に基づき仮想配線容量を推定する第１のステップと、上記仮想配線容量および上記ネットに接続される端子容量を加算して負荷容量を計算するとともに、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第２のステップと、上記スルーレートと上記負荷容量とに基づいて、上記配線を通過する電流量を計算する第３のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証しながら、上記信頼性を維持する配線を生成する第４のステップとを備えている。
【００１８】
この方法により、別途新たなテーブルなどを準備しなくても、遅延に関する情報を記述した既存の遅延ライブラリを利用して、エレクトロマイグレーションなどに関する信頼性を維持できる配線を容易かつ迅速に生成することができる。
【００１９】
上記第１の半導体集積回路装置の配置配線方法において、上記第４のステップでは、上記信頼性の維持に必要な配線幅が確保されていない場合には、ネットリストを変更して上記セルの駆動能力を調整することにより、信頼性を維持しうる配線を生成することができる。
【００２０】
本発明の第２の半導体集積回路装置の配置配線方法は、論理機能を有する複数のセルを配置し、上記セルの端子間を配線で接続してなる半導体集積回路装置の配置配線方法であって、配置配線を行なう第１のステップと、生成された配線に付随する抵抗と容量を抽出する第２のステップと、上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第３のステップと、上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第４のステップと、上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第５のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証しながら、上記配置又は配線を改善する第６のステップとを備えている。
【００２１】
この方法により、別途新たなテーブルなどを作成しなくても、既存の遅延ライブラリーに記述されている情報と、配線の生成後における配線の実効容量とに基づいて、エレクトロマイグレーションなどに関する信頼性基準を満たすよう容易かつ迅速に配置配線の改善を行うことができる。
【００２２】
上記第２の半導体集積回路装置の配置配線方法において、上記第６のステップでは、上記配線幅を上記許容電流密度を満たすように変更することにより配置又は配線を改善することができる。
【００２３】
上記第２の半導体集積回路装置の配置配線方法において、上記第６のステップでは、配線形状を変更して上記実効容量を減少させることにより配置又は配線を改善することもできる。
【００２４】
上記第２の半導体集積回路装置の配置配線方法において、上記第６のステップでは、上記信頼性の維持のために必要な配線幅が確保されていない場合であって、ネットの遅延時間に余裕があるときには、セルの駆動能力を減少させることにより配置又は配線を改善することができる。
【００２５】
【発明の実施の形態】
以下、本発明の一実施例の信頼性検証方法と配置配線方法について、図面を参照しながら説明する。
【００２６】
（第１の実施形態）
図１は、本発明の第１の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャートである。図１において、ＳＴ１１〜ＳＴ１６は、処理の各ステップを示す。Ｌibdlは、遅延計算に使用する遅延ライブラリであり、この遅延ライブラリＬibdlには、各セルの遅延時間などの遅延に関する情報が記述されている。
【００２７】
図２は、ファンアウト数と配線長（仮想配線容量）との関係を示すグラフである。
【００２８】
図３（ａ）〜（ｃ）は、順に、スルーレートの定義を説明するための論理回路図、入力信号波形図及び出力信号波形図である。図３（ａ）において、１１は入力端子、１２は出力端子、１３はセル、１４は負荷容量をそれぞれ示す。ここで、図３（ｂ），（ｃ）において、信号スルーレート（入力スルーレート又は出力スルーレート）は下記式で表される。
【００２９】
信号スルーレート＝（ＶＤＤ−ＶＳＳ）／立ち上がり時間
ただし、上式において、入力信号または出力信号が０レベルから負のレベルに、あるいはＶＤＤレベルからＶＳＳレベルに変化するものであるときは、立ち上がり時間の代わりに立ち下がり時間を用いることができる。
【００３０】
下記表１は、入力信号の入力スルーレートＳ１〜Ｓ３と負荷容量Ｃ１〜Ｃ３とをインデックスとして求められるセル１３の遅延時間Ｄ１〜Ｄ９を示した遅延テーブルである。
【００３１】
【表１】
【００３２】
下記表２は、入力信号の入力スルーレートＳ１〜Ｓ３と負荷容量Ｃ１〜Ｃ３とをインデックスとして求められるセル１３の出力端子１２が駆動する出力信号のスルーレートＯ１〜Ｏ９を示した遅延テーブルである。
【００３３】
【表２】
【００３４】
以下、本実施形態における信頼性検証方法と配置配線方法について、図１、図２、図３、表１及び表２を参照しながら説明する。ただし、本実施形態及び下記の各実施形態においては、論理合成−仮配線−レイアウト−実配線の手順で設計を進めることを前提としている。
【００３５】
ステップＳＴ１１では、論理回路を構成する各セル間の接続関係を記述したネットリストを作成する論理合成を行なう。このネットリストは、人手で作成してもよいが、論理合成ツールを使用して自動生成することも可能である。
【００３６】
ステップＳＴ１２では、ステップＳＴ１１で作成されたネットリストを利用し、このネットリストに記述された各ネットの仮想配線容量を計算する。ここでは、仮想配線容量は、図２に示すグラフを使用して対象ネットのファンアウト数から算出される。図２に示されるファンアウト数と仮想配線容量の関係は、実際のレイアウト結果を解析することで統計的に求められる。また、このファンアウト数はネットリストに記述されている。
【００３７】
ステップＳＴ１３では、遅延ライブラリＬibdlの情報を入力して、ステップＳＴ１２で計算した仮想配線容量とネットに接続した端子容量とに基づいて遅延時間を計算する。セル１３の遅延時間は、入力端子１１に入力される信号の入力スルーレートと出力端子１２に接続される負荷容量１４との積として表すことができる。
【００３８】
ここで、遅延ライブラリＬibdlには、表１に示されるように、入力スルーレートＳ１，Ｓ２，Ｓ３と負荷容量Ｃ１，Ｃ２，Ｃ３とをインデックスとして、遅延時間Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９の値が保持されている。この入力スルーレートＳ１，Ｓ２，Ｓ３はスペックにより予め定められている。
【００３９】
同様に、出力端子１２が駆動する信号の出力スルーレートＯ１，Ｏ２，Ｏ３，Ｏ４，Ｏ５，Ｏ６，Ｏ７，Ｏ８，Ｏ９も、表２に示されるように、入力スルーレートＳ１，Ｓ２，Ｓ３と負荷容量Ｃ１，Ｃ２，Ｃ３とをインデックスとして、遅延ライブラリＬibdlに格納されている。そこで、遅延ライブラリＬibdlに格納されている表１及び表２を用いると、セル１３の遅延時間とセル１３が駆動する信号の出力スルーレートを計算することができる。
【００４０】
ステップＳＴ１４では、ステップＳＴ１２で求めた負荷容量とステップＳＴ１３で求めた出力スルーレートＯ１〜Ｏ９からセル１３が信号を駆動する際の電流量を算出する。電流量は、次式で計算できる。
【００４１】
電流量＝負荷容量×出力スルーレート
上式は、電荷量Ｑ，負荷容量Ｃ及び電圧Ｖについて、Ｑ＝ＣＶの関係があることから求められる。すなわち、Ｑ＝ＣＶの両辺を時間ｔについて微分すると、ｄＱ／ｄｔ＝Ｃ（ｄＶ／ｄｔ）となる。そして、図３（ｃ）からわかるように、電流に相当するｄＶ／ｄｔは、負荷容量Ｃと出力スルーレート（ｄＶ／ｄｔ）との積として表される。
【００４２】
そこで、ステップＳＴ１５では、ステップＳＴ１４で求めた電流量に基づいて、エレクトロマイグレーションによる配線の切断を回避するために許容できる電流密度（許容電流密度）以下であるかを検証する。ただし、許容電流密度は、配線の厚みはほぼ一定と見なせることから、単位幅当たりの電流量として設定されている。具体的には、ステップＳＴ１４で求めた電流量と、ネットリストに格納されている情報中の配線幅とが次式を満たしているかどうかを検証する。
【００４３】
電流量＜配線幅×許容電流密度
そして、もし上式が満たされない場合は、ネット毎に上式の条件を満たす配線幅情報を生成する。
【００４４】
そして、ステップＳＴ１６では、ステップＳＴ１５で計算された配線幅の情報に基づいて配線を自動的にレイアウトする。
【００４５】
本実施形態の信頼性検証方法及び配置配線方法によると、遅延時間計算で求められる負荷容量と信号のスルーレートとから配線を流れる電流を算出することにより、以下の効果を発揮することができる。
【００４６】
まず、実際の配線パターンの生成以前に配線を流れる電流量の高速かつ正確な解析が可能となり、エレクトロマイグレーションによる配線の切断を回避するために許される電流密度以下であるか否かを容易に検証できる。また、この検証結果から、必要な配線幅を見積もって自動レイアウトすることで、信頼性基準を満たす配線を生成することができる。
【００４７】
そして、上記特開平9-293765号公報に記載されている方法の場合には、シミュレーションによって各トランジスタのピーク電流を求め、これをテーブルとして作成する手間が必要であるが、本実施形態の方法の場合には、かかる手間は不要である。本実施形態の方法では遅延テーブルの情報を利用しているが、遅延テーブルはタイミング調整やスキュー調整のために必須の情報であり、上記従来の公報の技術を含め、配置配線処理を行なう場合には必ず作成されるからである。すなわち、上記従来の公報の技術のごとく、別途余分なテーブルの作成を要することなく、既存のテーブルを利用して、エレクトロマイグレーションに関する信頼性の検証と、信頼性を保持した配置配線とを行なうことができる。
【００４８】
図４（ａ），（ｂ）は、本発明の信号のスルーレートを利用する方法の妥当性を確認するために測定された電流波形，電圧波形をそれぞれ示す実測信号波形図である。図４（ｂ）に示すごとく実際の電圧波形は曲線であるので、出力スルーレートを求める際には、曲線上の２点（例えば、電源電圧の２０％，８０％となる２つの点）を選択して直線に換算している。また、負荷容量は０．２ｐＦである。
【００４９】
ここで、図４（ｂ）の電圧波形から、電源電圧３Ｖの２０％，８０％となる２つの点Ｖ20，Ｖ80間の電圧差は１．８Ｖであり、点Ｖ20から点Ｖ80までの経過時間は２．０９nsecである。したがって、本発明の方法による電流値は、以下のようになる。
【００５０】
電流＝０．２×（１．８／２．０９）＝１．７（μＡ）
一方、図４（ａ）の実測電流のピーク値は２．２（μＡ）である。両者を比較すると、本実施形態の方法により求めた電流値は、実際の電流値よりやや低くなっている。しかし、この差は、信頼性検証のための許容電流密度を決定する際の安全係数を少し大きめに設定することにより、容易に補償できる範囲である。エレクトロマイグレーションは、一定レベル以上の電流が長期間の間流れることにより引き起こされる経年変化であるので、特定レベル以上の電流が流れないことを確認できれば、エレクトロマイグレーションの防止は可能だからである。
【００５１】
また、トランジスタレベルで電流量を求める場合は、簡単な構造を有するゲートでも、１ゲートで５〜１０秒程度の処理時間を要するので、現実の解析においては１０００トランジスタ（２００ゲート）程度が限界である。ところが、実際の半導体集積回路装置（ＬＳＩ）においては、１００万個程度のトランジスタが存在するので、トランジスタレベルでの解析は不可能といってもよい。一方、遅延計算の場合、ゲートレベルの計算で、１万ゲートについておおむね２〜３０分程度で解析できることがわかっている。この場合、処理時間は、１ゲート当たり０．２秒で１トランジスタ当たり約０．０４秒である。したがって、従来のトランジスタレベルの解析に比べて、１／１０００程度の処理時間で済むことになる。
【００５２】
以上のように、本実施形態の方法による信頼性検証及び配置配線の実効性が実証されている。
【００５３】
（第２の実施形態）
図５は、本発明の第２の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャートである。図５において、ＳＴ２１〜ＳＴ２７は、各処理のステップを示す。
【００５４】
図６（ａ）は、配線の抽出で得られるＲＣネットワークの例を示す回路図である。図６（ａ）において、２１は出力端子、２２，２３，２４はいずれも入力端、２５は抵抗、２６は負荷容量をそれぞれ示す。図６（ｂ）は、図６（ａ）におけるＲＣネットワークを縮退して実効容量２７で置き換えた例を示す回路図である。
【００５５】
図７は、図６（ａ）における実効容量を変更したＲＣネットワークの例を示す回路図である。
【００５６】
以下、本実施形態における信頼性検証方法と配置配線方法について、図５、図６（ａ），（ｂ）及び図７を参照しながら説明する。
【００５７】
図５に示すように、まず、ステップＳＴ２１で、自動レイアウト処理を行な宇、つまり、ネットリストにしたがって、セルを配置して信号端子を接続する配線パターンを生成する。
【００５８】
次に、ステップＳＴ２２で、配線パターンを解析して図６（ａ）に示すＲＣネットワークを生成したものとする。
【００５９】
さらに、ステップＳＴ２３で、図６（ｂ）に示すように、図６（ａ）に示すＲＣネットワークの実効容量と等価な実効容量を有するように単純化された回路を利用する。すなわち、図６（ｂ）に示す出力端子２１の出力波形が、図６（ａ）に示す出力端子２１の出力波形と同じ波形となるように、図６（ｂ）における実効容量２７を決定する。このような実効容量２７を使用することで、ＲＣネットワークを解析する場合と等価な信号波形が容易に計算される。
【００６０】
実効容量２７を計算する具体的な方法は、例えば出力信号の波形関数に実効容量２７の初期値としてＲＣネットワークの容量値の合計を代入し、容量値を変化させながら収束演算を行なうことにより、実効容量２７を決定するという実効容量計算アルゴリズム ( 'Modeling the "Effective Capacitance" for the RC interconnect of CMOS Gates', IEEE Transaction on Computer-Aided Design of Integrated Circuits and System，Vol.13,No.12,pp.1526-1535,December 1994 参照)によって行う方法がある。なお、このような実効容量計算アルゴニズムは、ＣＡＤツールに格納することが可能となっているので、容易にこの処理を実行することができる。
【００６１】
そして、ステップＳＴ２４，ＳＴ２５，ＳＴ２６において、上記ステップＳＴ２３の処理によって得られた実効容量２７を用い、第１の実施形態と同様の手順によって、遅延時間，出力スルーレート，電流量及び必要な配線幅の計算を実施する。
【００６２】
そして、ステップＳＴ２７で、レイアウト幅が適正範囲か否か，つまりエレクトロマイグレーションに対する許容電流密度以下の電流であることという条件を満たしているか否かを判別し、もし許容電流密度に関する条件が満たされない場合には、ステップＳＴ２１の自動レイアウト処理に戻って、配線幅を変更するか、あるいは配線経路を修正する。
【００６３】
この修正の例としては、例えば、図６（ａ）に示すＲＣネットワークの回路構成を、図７に示すＲＣネットワークのように変換することで実効容量２７を減少させるなどの処理がある。図７に示すＲＣネットワークの例では、入力端子２２から出力端子２１までの抵抗成分を増加させることで、実効容量２７を減少させている。
【００６４】
本実施形態によると、上記第１の実施形態と同様に、エレクトロマイグレーションに対する許容電流密度の条件を満たすか否かの信頼性検証を容易に行なうことができる。特に、信頼性検証の結果、信頼性を満たさないことが明らかになった場合には、配線経路を変更することで、容易に許容電流密度を満たすように配置配線を改善することができる。
【００６５】
（第３の実施形態）
図８は、第３の実施形態に係る信頼性検証方法及び配置配線方法の対象となるフリップフロップを備えた回路の例を示す回路図である。図８において、３１，３２は信号端子、３３，３６はフリップフロップ、３４，３５はセル、３７はセル３４が駆動する配線、３８は抵抗、３９は負荷容量をそれぞれ示す。
【００６６】
図９は、本実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャートである。図８において、ＳＴ３１〜ＳＴ４０は、各処理のステップを示す。
【００６７】
以下、本実施形態における信頼性検証方法と配置配線方法について、図８及び図９を参照しながら説明する。
【００６８】
まず、図９に示すように、ステップＳＴ３１〜ＳＴ３７において、図５におけるステップＳＴ２１〜ＳＴ２７と同様の処理を実行する。そして、ステップＳＴ３７において、レイアウト幅が適正範囲でないときは、以下の処理を行なう。すなわち、第１，第２の実施形態では、配線幅や配線経路の変更について説明したが、本実施形態では、セルの駆動能力を減少させて電流量を減少させる方法について説明する。ここでは、例えば、図８に示すセル３４が駆動する配線３７の電流量が許容値を超えている場合について説明する。
【００６９】
すなわち、ステップＳＴ３８で、セル３４とセル３５の遅延時間を加えて、フリップフロップ３３とフリップフロップ３６間のパス遅延時間を計算する。
【００７０】
さらに、ステップＳＴ３９において、ステップＳＴ３８で求めたパス遅延余裕箇所がないか否かを判別する。図８に示すフリップフロップ３３，３８間のパス遅延時間がクロックサイクル時間より短い場合、パス遅延余裕箇所があると判断して、ステップＳＴ４０で、セル３４の駆動能力を減小させる。例えば、クロックサイクル時間が１０秒で、フリップフロップ３３，３８間のパス遅延時間が８秒の場合には、２秒の余裕がある。その場合、セル３４の駆動能力の減小に伴ってパス遅延時間が増大するが、この増大時間が２秒以下であれば問題はないことになる。この結果、出力スルーレートが増加して配線３７を流れる電流量が減少する。一方、ステップＳＴ３９における判別で、パス遅延余裕箇所がない場合には、ステップＳＴ３１に戻って、配線幅を変更するなどの自動レイアウト処理をやり直す。
【００７１】
以上のように、本実施形態によると、上記第１の実施形態と同様に、エレクトロマイグレーションに対する許容電流密度の条件を満たすか否かの信頼性検証を容易に行なうことができる。特に、信頼性検証の結果、信頼性を満たさないことが明らかになった場合には、許容値を超える電流が流れるネットの実効容量が減少するように、遅延時間に余裕のあるセルの駆動能力を調整することで、信頼性基準を満たすように配置配線を改善することができる。
【００７２】
なお、上記各実施形態では、エレクトロマイグレーションを引き起こさないという基準から設定される許容電流密度について説明したが、例えば発熱量などの他のパラメータによる基準から設定される許容電流密度についても、上記各実施形態と同様の手法による信頼性検証方法及び配置配線方法が可能である。
【００７３】
【発明の効果】
本発明の第１の半導体集積回路装置の信頼性検証方法によれば、ネットリスト及び遅延ライブラリーを利用して、ネットのファンアウト数から仮想配線容量を演算し、さらに、負荷容量、信号のスルーレートを計算した後、負荷容量とスルーレートの積として電流量を計算することにより、許容電流密度を越えない配線幅が確保されているか否かを検証するようにしたので、別途特別なテーブルなどを作成しなくても、実際の配線が生成される以前に配線を流れる電流量の高速かつ正確な解析を行なって信頼性の検証を行なうことができる。
【００７４】
本発明の第２の半導体集積回路装置の信頼性検証方法によれば、配線生成後においては、配線に付随する抵抗と容量から配線の実効容量を算出し、セルの遅延時間および出力端子の駆動能力から信号のスルーレートを計算して、このスルーレートと実効容量から電流量を計算することにより、許容電流密度を越えない配線幅が確保されているか否かを検証するようにしたので、別途特別なテーブルなどを作成しなくても、高い精度で信頼性の検証を行なうことができる。
【００７５】
本発明の第１の配置配線方法によれば、配線を生成する前に、ネットリスト及び遅延ライブラリーを利用して、ネットのファンアウト数から仮想配線容量を演算し、さらに、負荷容量、信号のスルーレートを計算した後、負荷容量とスルーレートの積として電流量を計算することにより、許容電流密度を越えない配線幅が確保されているか否かを検証し、その検証結果に基づいて配線を生成するようにしたので、別途特別なテーブルなどを作成しなくても、信頼性を維持しうるように配置又は配線の改善を行なうことができる。
【００７６】
本発明の第２の配置配線方法によれば、配線生成後においては、配線に付随する抵抗と容量から配線の実効容量を算出し、セルの遅延時間および出力端子の駆動能力から信号のスルーレートを計算して、このスルーレートと実効容量から電流量を計算することにより、許容電流密度を越えない配線幅が確保されているか否かを検証し、その検証結果に基づいて配置又は配線を改善するようにしたので、別途特別なテーブルなどを作成しなくても、高い精度で信頼性を維持し得るように配置又は配線の改善を行なうことができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャート図である。
【図２】 本発明の第１の実施形態におけるファンアウト数と仮想配線容量の関係を示す図である。
【図３】 それぞれ、本発明の第１の実施形態におけるスルーレートの定義を説明するための論理回路図、入力信号波形図及び出力信号波形図である。
【図４】 本発明の信号のスルーレートを利用する方法の妥当性を確認するために測定された電流波形，電圧波形をそれぞれ示す実測信号波形図である。
【図５】 本発明の第２の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャート図である。
【図６】 本発明の第２の実施形態における配線の抽出で得られるＲＣネットワークの例と、このＲＣネットワークを縮退して実効容量で置き換えた例とをそれぞれ示す回路図である。
【図７】 本発明の第２の実施形態における実効容量を変更した後のＲＣネットワークの例を示す回路図である。
【図８】 本発明の第３の実施形態におけるフリップフロップを備えた回路の例を示す回路図である。
【図９】 本発明の第３の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャート図である。
【符号の説明】
Ｌibdl 遅延ライブラリ
１１ 入力端子
１２ 出力端子
１３ セル
１４ 負荷容量
２１ 出力端子
２２，２３，２４ 入力端子
２５ 抵抗
２６ 負荷容量
２７ 実効容量
３１ 信号端子
３２ 信号端子
３３，３６ フリップフロップ
３４，３５ セル
３７ 配線
３８ 抵抗
３９ 負荷容量
【発明の属する技術分野】
本発明は、半導体集積回路装置のエレクトロマイグレーションなどの不具合を起こさないための許容電流密度に関する信頼性検証方法及び配置配線方法に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの製造分野において、トランジスタ等の素子加工のための微細化加工技術が進展している。ところが、半導体デバイスの構造の微細化が進むと、トランジスタの駆動能力に比較してトランジスタ間を接続する配線が相対的に細くなる傾向がある。その結果、配線を流れる電流密度が増大し、許容される電流密度（許容電流密度）以上の電流量が流れると、エレクトロマイグレーションという現象が発生して配線が切断するという問題が起こる。この問題を回避するため、ＬＳＩ設計段階では、半導体デバイスの各部分の電流密度を見積もって、許容される電流密度以上の電流が流れないように設計するための信頼性検証を行なう必要がある。
【０００３】
上記従来の半導体集積回路装置の信頼性検証方法の一例として、特開平9-293765号公報に開示されている「半導体集積回路装置のエレクトロマイグレーション信頼性検証方法及びその装置」がある。
【０００４】
特開平9-293765号公報の技術では、配線のＲＣ情報とトランジスタの駆動能力とを抽出し、トランジスタレベルで電流解析を行なって、配線を流れる電流密度を解析する方法を用いている。この方法では、被検証対象ネットの論理状態を変化させるトランジスタの構成情報（チャネルタイプ、チャネル数及びチャネル幅）を検出し、被検証対象ネットの配線抵抗及び負荷容量を計算する。次に、トランジスタ構成情報と配線抵抗及び負荷容量とから被検査対象ネットの最大ピーク電流を求める。この最大ピーク電流計算に際しては、トランジスタ幅、配線抵抗及び負荷容量をパラメータとしたテーブルを作成することにより、電流計算をなるべく高速で行なうようにしている。このように計算されたピーク電流を使用して、エレクトロマイグレーションを生じないために要求される電流の制限値を満足しているかを調べるのである。
【０００５】
【発明が解決しようとする課題】
上記従来公報に示されている信頼性検証方法によると、トランジスタレベルの回路シミュレーションで電流解析まで行う場合と比較して高速に電流量の計算が実施できる。しかしながら、配線を駆動するトランジスタの構成情報を抽出する処理と、ピーク電流を表現するテーブルの作成とが前提となる。そのため、トランジスタの構成情報の抽出にはセル内部の解析が必要であり、処理時間が増大するという不具合がある。
【０００６】
また、テーブル作成において、配線抵抗と負荷容量の組み合わせが同一であっても、配線形状が異なる場合にはピーク電流が変動するため、一律の配線抵抗と容量の組み合わせに基づいてピーク電流値を見積もったのでは電流計算が不正確となる。反面、配線形状まで考慮してテーブルを作成することは、配線抵抗と容量の組み合わせの数が無数に増えるので現実の設計には適用できない。
【０００７】
また、すべての配線処理が完了した後にピーク電流を計算することから、配線幅を変更することが困難となる。
【０００８】
本発明の目的は、実際の配線パターンが生成されていなくても、遅延時間計算で求められる負荷容量と信号のスルーレートとを使用して配線を流れる電流を算出することにより、許容値を超える電流が流れるネットの実効容量の減少や遅延時間に余裕のあるセルの駆動能力の調整が可能となるという点に着目して、配線を流れる電流量の高速かつ正確な解析を可能とする信頼性検証方法と、信頼性基準を満たす半導体集積回路装置の配置配線方法とを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の第１の半導体集積回路装置の信頼性検証方法は、論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続してなる半導体集積回路装置の信頼性検証方法であって、ネットリストからネットのファンアウト数に関する情報を取り出して、ファンアウト数に基づき仮想配線容量を推定する第１のステップと、上記仮想配線容量および上記ネットに接続される端子容量を加算して負荷容量を計算するとともに、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第２のステップと、上記スルーレートと上記負荷容量とに基づいて、上記配線を通過する電流量を計算する第３のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証する第４のステップとを備えている。
【００１０】
この方法により、実際の配線パターンの生成以前に配線を流れる電流量の高速かつ正確な解析が可能となり、エレクトロマイグレーションによる配線の切断などの不具合を回避するために許される電流密度以下であるか否かを容易に検証できる。その場合、上記従来の公報の技術のごとく、別途余分なテーブルの作成を要することなく、既存の遅延に関する情報を記述している遅延ライブラリを利用して、信頼性の検証を行なうことができる。また、この検証結果から、必要な配線幅を見積もって自動レイアウトすることで、信頼性基準を満たす配線を生成することが可能となる。
【００１１】
上記第１の半導体集積回路装置の信頼性検証方法において、上記第３のステップでは、上記負荷容量と上記スルーレートとの積を上記電流量とすることにより、簡易な方法ながら高い精度で電流量を見積もることができる。
【００１２】
上記第１の半導体集積回路装置の信頼性検証方法において、上記第４のステップにおける検証の結果、上記配線の信頼性を維持するために必要な配線幅が確保されていないときには、配線幅を改善する第５のステップをさらに備えていることが好ましい。
【００１３】
本発明の第１の半導体集積回路装置の信頼性検証方法において、上記第４のステップの結果に基づいて配置配線を行なう第５のステップと、生成された配線に付随する抵抗と容量を抽出する第６のステップと、上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第７のステップと、上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第８のステップと、上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第９のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証する第１０のステップとをさらに備えることができる。
【００１４】
この方法により、配線が生成された後においては、配線の実効容量に基づいて、配線がエレクトロマイグレーションなどに関する信頼性を満たすか否かについて、さらに正確な再検証を行なうことができる。
【００１５】
本発明の第２の半導体集積回路の信頼性検証方法は、論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続してなる半導体集積回路装置の信頼性検証方法であって、上記配線に付随する抵抗と容量を抽出する第１のステップと、上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第２のステップと、上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第３のステップと、上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第４のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証する第５のステップとを備えている。
【００１６】
この方法により、配線が生成された後の配線の実効容量に基づいて、配線がエレクトロマイグレーションなどに関する信頼性を維持するのに必要な条件を満たしているか否かをより高い精度で検証することができる。
【００１７】
本発明の第１の半導体集積回路装置の配置配線方法は、論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続して形成される半導体集積回路装置の配置配線方法であって、ネットリストからネットのファンアウト数に関する情報を取り出して、ファンアウト数に基づき仮想配線容量を推定する第１のステップと、上記仮想配線容量および上記ネットに接続される端子容量を加算して負荷容量を計算するとともに、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第２のステップと、上記スルーレートと上記負荷容量とに基づいて、上記配線を通過する電流量を計算する第３のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証しながら、上記信頼性を維持する配線を生成する第４のステップとを備えている。
【００１８】
この方法により、別途新たなテーブルなどを準備しなくても、遅延に関する情報を記述した既存の遅延ライブラリを利用して、エレクトロマイグレーションなどに関する信頼性を維持できる配線を容易かつ迅速に生成することができる。
【００１９】
上記第１の半導体集積回路装置の配置配線方法において、上記第４のステップでは、上記信頼性の維持に必要な配線幅が確保されていない場合には、ネットリストを変更して上記セルの駆動能力を調整することにより、信頼性を維持しうる配線を生成することができる。
【００２０】
本発明の第２の半導体集積回路装置の配置配線方法は、論理機能を有する複数のセルを配置し、上記セルの端子間を配線で接続してなる半導体集積回路装置の配置配線方法であって、配置配線を行なう第１のステップと、生成された配線に付随する抵抗と容量を抽出する第２のステップと、上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第３のステップと、上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第４のステップと、上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第５のステップと、上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように配線の幅が確保されているか否かを検証しながら、上記配置又は配線を改善する第６のステップとを備えている。
【００２１】
この方法により、別途新たなテーブルなどを作成しなくても、既存の遅延ライブラリーに記述されている情報と、配線の生成後における配線の実効容量とに基づいて、エレクトロマイグレーションなどに関する信頼性基準を満たすよう容易かつ迅速に配置配線の改善を行うことができる。
【００２２】
上記第２の半導体集積回路装置の配置配線方法において、上記第６のステップでは、上記配線幅を上記許容電流密度を満たすように変更することにより配置又は配線を改善することができる。
【００２３】
上記第２の半導体集積回路装置の配置配線方法において、上記第６のステップでは、配線形状を変更して上記実効容量を減少させることにより配置又は配線を改善することもできる。
【００２４】
上記第２の半導体集積回路装置の配置配線方法において、上記第６のステップでは、上記信頼性の維持のために必要な配線幅が確保されていない場合であって、ネットの遅延時間に余裕があるときには、セルの駆動能力を減少させることにより配置又は配線を改善することができる。
【００２５】
【発明の実施の形態】
以下、本発明の一実施例の信頼性検証方法と配置配線方法について、図面を参照しながら説明する。
【００２６】
（第１の実施形態）
図１は、本発明の第１の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャートである。図１において、ＳＴ１１〜ＳＴ１６は、処理の各ステップを示す。Ｌibdlは、遅延計算に使用する遅延ライブラリであり、この遅延ライブラリＬibdlには、各セルの遅延時間などの遅延に関する情報が記述されている。
【００２７】
図２は、ファンアウト数と配線長（仮想配線容量）との関係を示すグラフである。
【００２８】
図３（ａ）〜（ｃ）は、順に、スルーレートの定義を説明するための論理回路図、入力信号波形図及び出力信号波形図である。図３（ａ）において、１１は入力端子、１２は出力端子、１３はセル、１４は負荷容量をそれぞれ示す。ここで、図３（ｂ），（ｃ）において、信号スルーレート（入力スルーレート又は出力スルーレート）は下記式で表される。
【００２９】
信号スルーレート＝（ＶＤＤ−ＶＳＳ）／立ち上がり時間
ただし、上式において、入力信号または出力信号が０レベルから負のレベルに、あるいはＶＤＤレベルからＶＳＳレベルに変化するものであるときは、立ち上がり時間の代わりに立ち下がり時間を用いることができる。
【００３０】
下記表１は、入力信号の入力スルーレートＳ１〜Ｓ３と負荷容量Ｃ１〜Ｃ３とをインデックスとして求められるセル１３の遅延時間Ｄ１〜Ｄ９を示した遅延テーブルである。
【００３１】
【表１】
下記表２は、入力信号の入力スルーレートＳ１〜Ｓ３と負荷容量Ｃ１〜Ｃ３とをインデックスとして求められるセル１３の出力端子１２が駆動する出力信号のスルーレートＯ１〜Ｏ９を示した遅延テーブルである。
【００３３】
【表２】
以下、本実施形態における信頼性検証方法と配置配線方法について、図１、図２、図３、表１及び表２を参照しながら説明する。ただし、本実施形態及び下記の各実施形態においては、論理合成−仮配線−レイアウト−実配線の手順で設計を進めることを前提としている。
【００３５】
ステップＳＴ１１では、論理回路を構成する各セル間の接続関係を記述したネットリストを作成する論理合成を行なう。このネットリストは、人手で作成してもよいが、論理合成ツールを使用して自動生成することも可能である。
【００３６】
ステップＳＴ１２では、ステップＳＴ１１で作成されたネットリストを利用し、このネットリストに記述された各ネットの仮想配線容量を計算する。ここでは、仮想配線容量は、図２に示すグラフを使用して対象ネットのファンアウト数から算出される。図２に示されるファンアウト数と仮想配線容量の関係は、実際のレイアウト結果を解析することで統計的に求められる。また、このファンアウト数はネットリストに記述されている。
【００３７】
ステップＳＴ１３では、遅延ライブラリＬibdlの情報を入力して、ステップＳＴ１２で計算した仮想配線容量とネットに接続した端子容量とに基づいて遅延時間を計算する。セル１３の遅延時間は、入力端子１１に入力される信号の入力スルーレートと出力端子１２に接続される負荷容量１４との積として表すことができる。
【００３８】
ここで、遅延ライブラリＬibdlには、表１に示されるように、入力スルーレートＳ１，Ｓ２，Ｓ３と負荷容量Ｃ１，Ｃ２，Ｃ３とをインデックスとして、遅延時間Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９の値が保持されている。この入力スルーレートＳ１，Ｓ２，Ｓ３はスペックにより予め定められている。
【００３９】
同様に、出力端子１２が駆動する信号の出力スルーレートＯ１，Ｏ２，Ｏ３，Ｏ４，Ｏ５，Ｏ６，Ｏ７，Ｏ８，Ｏ９も、表２に示されるように、入力スルーレートＳ１，Ｓ２，Ｓ３と負荷容量Ｃ１，Ｃ２，Ｃ３とをインデックスとして、遅延ライブラリＬibdlに格納されている。そこで、遅延ライブラリＬibdlに格納されている表１及び表２を用いると、セル１３の遅延時間とセル１３が駆動する信号の出力スルーレートを計算することができる。
【００４０】
ステップＳＴ１４では、ステップＳＴ１２で求めた負荷容量とステップＳＴ１３で求めた出力スルーレートＯ１〜Ｏ９からセル１３が信号を駆動する際の電流量を算出する。電流量は、次式で計算できる。
【００４１】
電流量＝負荷容量×出力スルーレート
上式は、電荷量Ｑ，負荷容量Ｃ及び電圧Ｖについて、Ｑ＝ＣＶの関係があることから求められる。すなわち、Ｑ＝ＣＶの両辺を時間ｔについて微分すると、ｄＱ／ｄｔ＝Ｃ（ｄＶ／ｄｔ）となる。そして、図３（ｃ）からわかるように、電流に相当するｄＶ／ｄｔは、負荷容量Ｃと出力スルーレート（ｄＶ／ｄｔ）との積として表される。
【００４２】
そこで、ステップＳＴ１５では、ステップＳＴ１４で求めた電流量に基づいて、エレクトロマイグレーションによる配線の切断を回避するために許容できる電流密度（許容電流密度）以下であるかを検証する。ただし、許容電流密度は、配線の厚みはほぼ一定と見なせることから、単位幅当たりの電流量として設定されている。具体的には、ステップＳＴ１４で求めた電流量と、ネットリストに格納されている情報中の配線幅とが次式を満たしているかどうかを検証する。
【００４３】
電流量＜配線幅×許容電流密度
そして、もし上式が満たされない場合は、ネット毎に上式の条件を満たす配線幅情報を生成する。
【００４４】
そして、ステップＳＴ１６では、ステップＳＴ１５で計算された配線幅の情報に基づいて配線を自動的にレイアウトする。
【００４５】
本実施形態の信頼性検証方法及び配置配線方法によると、遅延時間計算で求められる負荷容量と信号のスルーレートとから配線を流れる電流を算出することにより、以下の効果を発揮することができる。
【００４６】
まず、実際の配線パターンの生成以前に配線を流れる電流量の高速かつ正確な解析が可能となり、エレクトロマイグレーションによる配線の切断を回避するために許される電流密度以下であるか否かを容易に検証できる。また、この検証結果から、必要な配線幅を見積もって自動レイアウトすることで、信頼性基準を満たす配線を生成することができる。
【００４７】
そして、上記特開平9-293765号公報に記載されている方法の場合には、シミュレーションによって各トランジスタのピーク電流を求め、これをテーブルとして作成する手間が必要であるが、本実施形態の方法の場合には、かかる手間は不要である。本実施形態の方法では遅延テーブルの情報を利用しているが、遅延テーブルはタイミング調整やスキュー調整のために必須の情報であり、上記従来の公報の技術を含め、配置配線処理を行なう場合には必ず作成されるからである。すなわち、上記従来の公報の技術のごとく、別途余分なテーブルの作成を要することなく、既存のテーブルを利用して、エレクトロマイグレーションに関する信頼性の検証と、信頼性を保持した配置配線とを行なうことができる。
【００４８】
図４（ａ），（ｂ）は、本発明の信号のスルーレートを利用する方法の妥当性を確認するために測定された電流波形，電圧波形をそれぞれ示す実測信号波形図である。図４（ｂ）に示すごとく実際の電圧波形は曲線であるので、出力スルーレートを求める際には、曲線上の２点（例えば、電源電圧の２０％，８０％となる２つの点）を選択して直線に換算している。また、負荷容量は０．２ｐＦである。
【００４９】
ここで、図４（ｂ）の電圧波形から、電源電圧３Ｖの２０％，８０％となる２つの点Ｖ20，Ｖ80間の電圧差は１．８Ｖであり、点Ｖ20から点Ｖ80までの経過時間は２．０９nsecである。したがって、本発明の方法による電流値は、以下のようになる。
【００５０】
電流＝０．２×（１．８／２．０９）＝１．７（μＡ）
一方、図４（ａ）の実測電流のピーク値は２．２（μＡ）である。両者を比較すると、本実施形態の方法により求めた電流値は、実際の電流値よりやや低くなっている。しかし、この差は、信頼性検証のための許容電流密度を決定する際の安全係数を少し大きめに設定することにより、容易に補償できる範囲である。エレクトロマイグレーションは、一定レベル以上の電流が長期間の間流れることにより引き起こされる経年変化であるので、特定レベル以上の電流が流れないことを確認できれば、エレクトロマイグレーションの防止は可能だからである。
【００５１】
また、トランジスタレベルで電流量を求める場合は、簡単な構造を有するゲートでも、１ゲートで５〜１０秒程度の処理時間を要するので、現実の解析においては１０００トランジスタ（２００ゲート）程度が限界である。ところが、実際の半導体集積回路装置（ＬＳＩ）においては、１００万個程度のトランジスタが存在するので、トランジスタレベルでの解析は不可能といってもよい。一方、遅延計算の場合、ゲートレベルの計算で、１万ゲートについておおむね２〜３０分程度で解析できることがわかっている。この場合、処理時間は、１ゲート当たり０．２秒で１トランジスタ当たり約０．０４秒である。したがって、従来のトランジスタレベルの解析に比べて、１／１０００程度の処理時間で済むことになる。
【００５２】
以上のように、本実施形態の方法による信頼性検証及び配置配線の実効性が実証されている。
【００５３】
（第２の実施形態）
図５は、本発明の第２の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャートである。図５において、ＳＴ２１〜ＳＴ２７は、各処理のステップを示す。
【００５４】
図６（ａ）は、配線の抽出で得られるＲＣネットワークの例を示す回路図である。図６（ａ）において、２１は出力端子、２２，２３，２４はいずれも入力端、２５は抵抗、２６は負荷容量をそれぞれ示す。図６（ｂ）は、図６（ａ）におけるＲＣネットワークを縮退して実効容量２７で置き換えた例を示す回路図である。
【００５５】
図７は、図６（ａ）における実効容量を変更したＲＣネットワークの例を示す回路図である。
【００５６】
以下、本実施形態における信頼性検証方法と配置配線方法について、図５、図６（ａ），（ｂ）及び図７を参照しながら説明する。
【００５７】
図５に示すように、まず、ステップＳＴ２１で、自動レイアウト処理を行な宇、つまり、ネットリストにしたがって、セルを配置して信号端子を接続する配線パターンを生成する。
【００５８】
次に、ステップＳＴ２２で、配線パターンを解析して図６（ａ）に示すＲＣネットワークを生成したものとする。
【００５９】
さらに、ステップＳＴ２３で、図６（ｂ）に示すように、図６（ａ）に示すＲＣネットワークの実効容量と等価な実効容量を有するように単純化された回路を利用する。すなわち、図６（ｂ）に示す出力端子２１の出力波形が、図６（ａ）に示す出力端子２１の出力波形と同じ波形となるように、図６（ｂ）における実効容量２７を決定する。このような実効容量２７を使用することで、ＲＣネットワークを解析する場合と等価な信号波形が容易に計算される。
【００６０】
実効容量２７を計算する具体的な方法は、例えば出力信号の波形関数に実効容量２７の初期値としてＲＣネットワークの容量値の合計を代入し、容量値を変化させながら収束演算を行なうことにより、実効容量２７を決定するという実効容量計算アルゴリズム ( 'Modeling the "Effective Capacitance" for the RC interconnect of CMOS Gates', IEEE Transaction on Computer-Aided Design of Integrated Circuits and System，Vol.13,No.12,pp.1526-1535,December 1994 参照)によって行う方法がある。なお、このような実効容量計算アルゴニズムは、ＣＡＤツールに格納することが可能となっているので、容易にこの処理を実行することができる。
【００６１】
そして、ステップＳＴ２４，ＳＴ２５，ＳＴ２６において、上記ステップＳＴ２３の処理によって得られた実効容量２７を用い、第１の実施形態と同様の手順によって、遅延時間，出力スルーレート，電流量及び必要な配線幅の計算を実施する。
【００６２】
そして、ステップＳＴ２７で、レイアウト幅が適正範囲か否か，つまりエレクトロマイグレーションに対する許容電流密度以下の電流であることという条件を満たしているか否かを判別し、もし許容電流密度に関する条件が満たされない場合には、ステップＳＴ２１の自動レイアウト処理に戻って、配線幅を変更するか、あるいは配線経路を修正する。
【００６３】
この修正の例としては、例えば、図６（ａ）に示すＲＣネットワークの回路構成を、図７に示すＲＣネットワークのように変換することで実効容量２７を減少させるなどの処理がある。図７に示すＲＣネットワークの例では、入力端子２２から出力端子２１までの抵抗成分を増加させることで、実効容量２７を減少させている。
【００６４】
本実施形態によると、上記第１の実施形態と同様に、エレクトロマイグレーションに対する許容電流密度の条件を満たすか否かの信頼性検証を容易に行なうことができる。特に、信頼性検証の結果、信頼性を満たさないことが明らかになった場合には、配線経路を変更することで、容易に許容電流密度を満たすように配置配線を改善することができる。
【００６５】
（第３の実施形態）
図８は、第３の実施形態に係る信頼性検証方法及び配置配線方法の対象となるフリップフロップを備えた回路の例を示す回路図である。図８において、３１，３２は信号端子、３３，３６はフリップフロップ、３４，３５はセル、３７はセル３４が駆動する配線、３８は抵抗、３９は負荷容量をそれぞれ示す。
【００６６】
図９は、本実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャートである。図８において、ＳＴ３１〜ＳＴ４０は、各処理のステップを示す。
【００６７】
以下、本実施形態における信頼性検証方法と配置配線方法について、図８及び図９を参照しながら説明する。
【００６８】
まず、図９に示すように、ステップＳＴ３１〜ＳＴ３７において、図５におけるステップＳＴ２１〜ＳＴ２７と同様の処理を実行する。そして、ステップＳＴ３７において、レイアウト幅が適正範囲でないときは、以下の処理を行なう。すなわち、第１，第２の実施形態では、配線幅や配線経路の変更について説明したが、本実施形態では、セルの駆動能力を減少させて電流量を減少させる方法について説明する。ここでは、例えば、図８に示すセル３４が駆動する配線３７の電流量が許容値を超えている場合について説明する。
【００６９】
すなわち、ステップＳＴ３８で、セル３４とセル３５の遅延時間を加えて、フリップフロップ３３とフリップフロップ３６間のパス遅延時間を計算する。
【００７０】
さらに、ステップＳＴ３９において、ステップＳＴ３８で求めたパス遅延余裕箇所がないか否かを判別する。図８に示すフリップフロップ３３，３８間のパス遅延時間がクロックサイクル時間より短い場合、パス遅延余裕箇所があると判断して、ステップＳＴ４０で、セル３４の駆動能力を減小させる。例えば、クロックサイクル時間が１０秒で、フリップフロップ３３，３８間のパス遅延時間が８秒の場合には、２秒の余裕がある。その場合、セル３４の駆動能力の減小に伴ってパス遅延時間が増大するが、この増大時間が２秒以下であれば問題はないことになる。この結果、出力スルーレートが増加して配線３７を流れる電流量が減少する。一方、ステップＳＴ３９における判別で、パス遅延余裕箇所がない場合には、ステップＳＴ３１に戻って、配線幅を変更するなどの自動レイアウト処理をやり直す。
【００７１】
以上のように、本実施形態によると、上記第１の実施形態と同様に、エレクトロマイグレーションに対する許容電流密度の条件を満たすか否かの信頼性検証を容易に行なうことができる。特に、信頼性検証の結果、信頼性を満たさないことが明らかになった場合には、許容値を超える電流が流れるネットの実効容量が減少するように、遅延時間に余裕のあるセルの駆動能力を調整することで、信頼性基準を満たすように配置配線を改善することができる。
【００７２】
なお、上記各実施形態では、エレクトロマイグレーションを引き起こさないという基準から設定される許容電流密度について説明したが、例えば発熱量などの他のパラメータによる基準から設定される許容電流密度についても、上記各実施形態と同様の手法による信頼性検証方法及び配置配線方法が可能である。
【００７３】
【発明の効果】
本発明の第１の半導体集積回路装置の信頼性検証方法によれば、ネットリスト及び遅延ライブラリーを利用して、ネットのファンアウト数から仮想配線容量を演算し、さらに、負荷容量、信号のスルーレートを計算した後、負荷容量とスルーレートの積として電流量を計算することにより、許容電流密度を越えない配線幅が確保されているか否かを検証するようにしたので、別途特別なテーブルなどを作成しなくても、実際の配線が生成される以前に配線を流れる電流量の高速かつ正確な解析を行なって信頼性の検証を行なうことができる。
【００７４】
本発明の第２の半導体集積回路装置の信頼性検証方法によれば、配線生成後においては、配線に付随する抵抗と容量から配線の実効容量を算出し、セルの遅延時間および出力端子の駆動能力から信号のスルーレートを計算して、このスルーレートと実効容量から電流量を計算することにより、許容電流密度を越えない配線幅が確保されているか否かを検証するようにしたので、別途特別なテーブルなどを作成しなくても、高い精度で信頼性の検証を行なうことができる。
【００７５】
本発明の第１の配置配線方法によれば、配線を生成する前に、ネットリスト及び遅延ライブラリーを利用して、ネットのファンアウト数から仮想配線容量を演算し、さらに、負荷容量、信号のスルーレートを計算した後、負荷容量とスルーレートの積として電流量を計算することにより、許容電流密度を越えない配線幅が確保されているか否かを検証し、その検証結果に基づいて配線を生成するようにしたので、別途特別なテーブルなどを作成しなくても、信頼性を維持しうるように配置又は配線の改善を行なうことができる。
【００７６】
本発明の第２の配置配線方法によれば、配線生成後においては、配線に付随する抵抗と容量から配線の実効容量を算出し、セルの遅延時間および出力端子の駆動能力から信号のスルーレートを計算して、このスルーレートと実効容量から電流量を計算することにより、許容電流密度を越えない配線幅が確保されているか否かを検証し、その検証結果に基づいて配置又は配線を改善するようにしたので、別途特別なテーブルなどを作成しなくても、高い精度で信頼性を維持し得るように配置又は配線の改善を行なうことができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャート図である。
【図２】 本発明の第１の実施形態におけるファンアウト数と仮想配線容量の関係を示す図である。
【図３】 それぞれ、本発明の第１の実施形態におけるスルーレートの定義を説明するための論理回路図、入力信号波形図及び出力信号波形図である。
【図４】 本発明の信号のスルーレートを利用する方法の妥当性を確認するために測定された電流波形，電圧波形をそれぞれ示す実測信号波形図である。
【図５】 本発明の第２の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャート図である。
【図６】 本発明の第２の実施形態における配線の抽出で得られるＲＣネットワークの例と、このＲＣネットワークを縮退して実効容量で置き換えた例とをそれぞれ示す回路図である。
【図７】 本発明の第２の実施形態における実効容量を変更した後のＲＣネットワークの例を示す回路図である。
【図８】 本発明の第３の実施形態におけるフリップフロップを備えた回路の例を示す回路図である。
【図９】 本発明の第３の実施形態における信頼性検証方法と配置配線方法のアルゴリズムを示すフローチャート図である。
【符号の説明】
Ｌibdl 遅延ライブラリ
１１ 入力端子
１２ 出力端子
１３ セル
１４ 負荷容量
２１ 出力端子
２２，２３，２４ 入力端子
２５ 抵抗
２６ 負荷容量
２７ 実効容量
３１ 信号端子
３２ 信号端子
３３，３６ フリップフロップ
３４，３５ セル
３７ 配線
３８ 抵抗
３９ 負荷容量
Claims (11)
- 論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続してなる半導体集積回路装置の信頼性検証方法であって、
ネットリストからネットのファンアウト数に関する情報を取り出して、ファンアウト数に基づき仮想配線容量を推定する第１のステップと、
上記仮想配線容量および上記ネットに接続される端子容量を加算して負荷容量を計算するとともに、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第２のステップと、
上記スルーレートと上記負荷容量とに基づいて、上記配線を通過する電流量を計算する第３のステップと、
上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように、配線の幅が確保されているか否かを検証する第４のステップと
を備えていることを特徴とする半導体集積回路装置の信頼性検証方法。 - 請求項１記載の半導体集積回路装置の信頼性検証方法において、
上記第３のステップでは、上記負荷容量と上記スルーレートとの積を上記電流量とすることを特徴とする半導体集積回路装置の信頼性検証方法。 - 請求項１又は２記載の半導体集積回路装置の信頼性検証方法において、
上記第４のステップにおける検証の結果、上記配線の信頼性を維持するために必要な配線幅が確保されていないときには、配線幅を改善する第５のステップをさらに備えていることを特徴とする半導体集積回路装置の信頼性検証方法。 - 請求項１又は２記載の半導体集積回路装置の信頼性検証方法において、
上記第４のステップの結果に基づいて、配置配線を行なう第５のステップと、
生成された配線に付随する抵抗と容量を抽出する第６のステップと、
上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第７のステップと、
上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第８のステップと、
上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第９のステップと、
上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように、配線の幅が確保されているか否かを検証する第１０のステップと
をさらに備えていることを特徴とする半導体集積回路装置の信頼性検証方法。 - 論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続してなる半導体集積回路装置の信頼性検証方法であって、
生成された配線に付随する抵抗と容量を抽出する第１のステップと、
上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第２のステップと、
上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第３のステップと、
上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第４のステップと、
上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように、配線の幅が確保されているか否かを検証する第５のステップと
を備えていることを特徴とする半導体集積回路装置の信頼性検証方法。 - 論理機能を有する複数のセルを配置して、上記セルの端子間を配線で接続して形成される半導体集積回路装置の配置配線方法であって、
ネットリストからネットのファンアウト数に関する情報を取り出して、ファンアウト数に基づき仮想配線容量を推定する第１のステップと、
上記仮想配線容量および上記ネットに接続される端子容量を加算して負荷容量を計算するとともに、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第２のステップと、
上記スルーレートと上記負荷容量とに基づいて、上記配線を通過する電流量を計算する第３のステップと、
上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように、配線の幅が確保されているか否かを検証しながら、上記信頼性を維持する配線を生成する第４のステップと
を備えていることを特徴とする半導体集積回路装置の配置配線方法。 - 請求項６記載の半導体集積回路装置の配置配線方法において、
上記第４のステップでは、上記信頼性の維持に必要な配線幅が確保されていない場合には、ネットリストを変更して上記セルの駆動能力を調整することにより、信頼性を維持しうる配線を生成することを特徴とする半導体集積回路装置の配置配線方法。 - 論理機能を有する複数のセルを配置し、上記セルの端子間を配線で接続してなる半導体集積回路装置の配置配線方法であって、
配置配線を行なう第１のステップと、
生成された配線に付随する抵抗と容量を抽出する第２のステップと、
上記抵抗と上記容量とを用いて上記配線の実効容量を算出する第３のステップと、
上記実効容量を用い、遅延ライブラリーに格納された上記セルの入力スルーレートと負荷容量に対応した上記セルの出力端子の出力スルーレートを取り出して、上記セルの出力端子によって駆動される配線を通過する信号のスルーレートを計算する第４のステップと、
上記スルーレートと上記実効容量とに基づいて、上記配線を通過する電流量を計算する第５のステップと、
上記電流量から算出される配線の電流密度が信頼性維持のための許容電流密度を越えないように、配線の幅が確保されているか否かを検証しながら、上記配置又は配線を改善する第６のステップと
を備えていることを特徴とする半導体集積回路装置の配置配線方法。 - 請求項８記載の半導体集積回路装置の配置配線方法において、
上記第６のステップでは、上記配線幅を上記許容電流密度を満たすように変更することにより配置又は配線を改善することを特徴とする半導体集積回路装置の配置配線方法。 - 請求項８記載の半導体集積回路装置の配置配線方法において、
上記第６のステップでは、配線形状を変更して上記実効容量を減少させることにより配置又は配線を改善することを特徴とする半導体集積回路装置の配置配線方法。 - 請求項８記載の半導体集積回路装置の配置配線方法において、
上記第６のステップでは、上記信頼性の維持のために必要な配線幅が確保されていない場合であって、ネットの遅延時間に余裕があるときには、セルの駆動能力を減少させることにより配置又は配線を改善することを特徴とする半導体集積回路装置の配置配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33891398A JP4216936B2 (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33891398A JP4216936B2 (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000163460A JP2000163460A (ja) | 2000-06-16 |
| JP4216936B2 true JP4216936B2 (ja) | 2009-01-28 |
Family
ID=18322524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33891398A Expired - Fee Related JP4216936B2 (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4216936B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001155053A (ja) * | 1999-12-01 | 2001-06-08 | Mitsubishi Electric Corp | 半導体集積回路の信頼性検証方法及びセルライブラリデータベース |
| US6654712B1 (en) | 2000-02-18 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Method to reduce skew in clock signal distribution using balanced wire widths |
| GB2395325B (en) * | 2000-02-18 | 2004-07-28 | Hewlett Packard Co | System to reduce skew in clock signal distribution using balanced wire widths |
| JP4480868B2 (ja) * | 2000-09-18 | 2010-06-16 | 株式会社図研 | プリント基板における部品の配置の計算方法、その装置およびコンピュータ読み取り可能な記録媒体 |
| JP4462745B2 (ja) * | 2000-10-13 | 2010-05-12 | 株式会社ルネサステクノロジ | 遅延時間計算方法及び記録媒体 |
| JP2002312413A (ja) | 2001-04-09 | 2002-10-25 | Nec Corp | 電子回路のレイアウト方法 |
| KR100545748B1 (ko) | 2002-08-09 | 2006-01-24 | 마쯔시다덴기산교 가부시키가이샤 | 반도체 집적회로 장치의 설계 방법 및 설계 장치 |
| US7966587B2 (en) | 2006-05-18 | 2011-06-21 | Renesas Electronics Corporation | Information storage medium on which is stored an interconnection program, interconnection method, interconnection apparatus, and semiconductor device |
-
1998
- 1998-11-30 JP JP33891398A patent/JP4216936B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000163460A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239997B2 (en) | Apparatus for statistical LSI delay simulation | |
| Chen et al. | Test generation in VLSI circuits for crosstalk noise | |
| US6047247A (en) | Method of estimating degradation with consideration of hot carrier effects | |
| US8266559B2 (en) | Nonlinear driver model for multi-driver systems | |
| US6634015B2 (en) | Computer-readable storage media stored with a delay library for designing a semiconductor integrated circuit device | |
| US20030145296A1 (en) | Formal automated methodology for optimal signal integrity characterization of cell libraries | |
| JP2001022813A (ja) | 不要輻射解析方法 | |
| KR101690378B1 (ko) | 상이한 회로 토폴로지를 고려하는 입력 파형 발생을 이용한 셀의 특성화 | |
| US8032342B2 (en) | Segmentation and interpolation of current waveforms | |
| JP4216936B2 (ja) | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 | |
| Ns et al. | A practical approach to static signal electromigration analysis | |
| US6138267A (en) | Reliability verification device for detecting portion of design that may cause malfunction of semiconductor integrated circuit and its verifying method | |
| JP2006339610A (ja) | 半導体集積回路装置の信頼性検証方法、半導体集積回路装置の信頼性検証装置、及びコンピュータプログラム | |
| Posser et al. | Electromigration Inside Logic Cells | |
| US7496491B2 (en) | Delay calculation method capable of calculating delay time with small margin of error | |
| EP2899653A1 (en) | Method, system and computer program product for characterizing the variability of an integrated circuit design | |
| Forzan et al. | Accurate and efficient macromodel of submicron digital standard cells | |
| Park et al. | Analytical model for switching transitions of submicron CMOS logics | |
| Taylor | The challenge of designing global signals in UDSM CMOS | |
| Jat et al. | Electromigration and Power Analysis of Digital Circuits at 10 nm Technology Node Before Signoff | |
| Avadhani MD | Future of Timing Analysis in VLSI Circuits | |
| TRIPATHI | MODELLING MULTI–INPUT SWITCHING IN TIMING ANALYSIS | |
| EP2899654A1 (en) | Method, system and computer program product for characterizing the variability of an integrated circuit design | |
| Rossello et al. | A compact model to identify delay faults due to crosstalk | |
| Drop | Techniques in Deep Sub-Micron technologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |