JP2002312413A - 電子回路のレイアウト方法 - Google Patents
電子回路のレイアウト方法Info
- Publication number
- JP2002312413A JP2002312413A JP2001110251A JP2001110251A JP2002312413A JP 2002312413 A JP2002312413 A JP 2002312413A JP 2001110251 A JP2001110251 A JP 2001110251A JP 2001110251 A JP2001110251 A JP 2001110251A JP 2002312413 A JP2002312413 A JP 2002312413A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layout
- wiring length
- maximum
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路配線レイアウト設計時において、信号信
頼性を保証することができる電子回路のレイアウト方法
を提供する。 【解決手段】 設計対象の電子回路のネットリストを入
力し、レイアウト案を設定する（ステップＳ１）。配置
された配線の構造とそれに接続された電子部品の電気的
特性（ステップＳ２）と、配線のレシーバにおける信号
の正常動作条件とを入力する（ステップＳ３）。これら
の入力データから最大配線長を算出し（ステップＳ
４）、レイアウト案での配線長と比較して（ステップＳ
５）、レイアウトの配線長が最大配線長以下になるまで
レイアウトの再配置を行うことによって正常動作を保証
したレイアウトを得る（ステップＳ６）。
頼性を保証することができる電子回路のレイアウト方法
を提供する。 【解決手段】 設計対象の電子回路のネットリストを入
力し、レイアウト案を設定する（ステップＳ１）。配置
された配線の構造とそれに接続された電子部品の電気的
特性（ステップＳ２）と、配線のレシーバにおける信号
の正常動作条件とを入力する（ステップＳ３）。これら
の入力データから最大配線長を算出し（ステップＳ
４）、レイアウト案での配線長と比較して（ステップＳ
５）、レイアウトの配線長が最大配線長以下になるまで
レイアウトの再配置を行うことによって正常動作を保証
したレイアウトを得る（ステップＳ６）。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路のレイア
ウトを設計するとき、各配線単位での正常動作を保証す
る最大配線長を算出する電子回路のレイアウト方法に関
する。
ウトを設計するとき、各配線単位での正常動作を保証す
る最大配線長を算出する電子回路のレイアウト方法に関
する。
【０００２】
【従来の技術】従来、電子回路の配線レイアウトにおい
ては、デジタル論理回路情報の幾何学的配置情報への変
換の問題が、最も重要視されており、様々な手法が取り
入れられ、非常に高密度で効率のよいレイアウトが可能
となってきた。しかし、信号信頼性という観点からの明
確な指標を与えられてこなかったため、完成した回路が
動作しないとか不安定であるとかの問題が、特にＬＳＩ
（Large Scale Integration）など高密度実装回路で
起きている。
ては、デジタル論理回路情報の幾何学的配置情報への変
換の問題が、最も重要視されており、様々な手法が取り
入れられ、非常に高密度で効率のよいレイアウトが可能
となってきた。しかし、信号信頼性という観点からの明
確な指標を与えられてこなかったため、完成した回路が
動作しないとか不安定であるとかの問題が、特にＬＳＩ
（Large Scale Integration）など高密度実装回路で
起きている。
【０００３】安定に動作する回路の開発には、経験的な
見識による対策が必要となる。例えば、回路素子のイン
ピーダンスの整合をとるためや、パスの遅延制約を満足
するために、レイアウト設計時に当該回路素子を予め近
くに手作業にて配置したり、また、論理接続関係を変更
することがある。そのため経験の浅い技術者と経験を積
んだ技術者との差が大きい。しかし、経験を積んだから
といって、常に正常に動作する回路を設計できるとは限
らず、ここに不確定性が存在していた。
見識による対策が必要となる。例えば、回路素子のイン
ピーダンスの整合をとるためや、パスの遅延制約を満足
するために、レイアウト設計時に当該回路素子を予め近
くに手作業にて配置したり、また、論理接続関係を変更
することがある。そのため経験の浅い技術者と経験を積
んだ技術者との差が大きい。しかし、経験を積んだから
といって、常に正常に動作する回路を設計できるとは限
らず、ここに不確定性が存在していた。
【０００４】このような問題を設計段階で解決しようす
る方法が提案されている。特開２０００−１６３４６０
号公報には、レイアウト設計時に仮想的な配線の配線容
量を導出し、配線の許容電流量と許容電流を流すことが
できる配線幅を算出し、当該許容電流量と、配線幅に基
づいてレイアウト処理を実施する。
る方法が提案されている。特開２０００−１６３４６０
号公報には、レイアウト設計時に仮想的な配線の配線容
量を導出し、配線の許容電流量と許容電流を流すことが
できる配線幅を算出し、当該許容電流量と、配線幅に基
づいてレイアウト処理を実施する。
【０００５】
【発明が解決しようとする課題】しかし、特開２０００
−１６３４６０号公報に開示された従来技術によれば、
信号信頼性の評価に用いたのが配線容量という集中定数
系の物理量であり、伝送線路としての特性が顕著となる
高速デジタル回路においては、そぐわない指標であり、
また、予め遅延ライブラリが必要という不便さもあっ
た。
−１６３４６０号公報に開示された従来技術によれば、
信号信頼性の評価に用いたのが配線容量という集中定数
系の物理量であり、伝送線路としての特性が顕著となる
高速デジタル回路においては、そぐわない指標であり、
また、予め遅延ライブラリが必要という不便さもあっ
た。
【０００６】本発明は、上記の事情を考慮してなされた
もので、その目的は、信号信頼性の観点からの配線長の
制限を明確化し、レイアウト設計時に信号信頼性を保証
することができる電子回路のレイアウト方法を提供する
ことにある。
もので、その目的は、信号信頼性の観点からの配線長の
制限を明確化し、レイアウト設計時に信号信頼性を保証
することができる電子回路のレイアウト方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明は、上記の課題を
解決すべくなされたもので、請求項１に記載の発明は、
設計対象の電子回路のネットリストを入力し、前記ネッ
トリストからレイアウトの案を設定する第１のステップ
と、前記ネットリストに基づいて、各配線の構造と前記
配線に接続された回路素子の電気的特性を入力する第２
のステップと、前記配線の終端に接続された回路素子が
正常に動作するための条件を入力する第３のステップ
と、前記第２のステップと前記第３のステップにおいて
入力されたパラメータを用いて、正常に動作することを
保証する最大配線長を算出する第４のステップと、前記
レイアウトの案に基づいた配線長と、前記最大配線長を
比較する第５のステップと、前記第５のステップにおい
て比較した結果、前記レイアウトの案に基づいた配線長
が、前記最大配線長より長くなった場合、再度レイアウ
トの案を設定する第６のステップとを有することを特徴
とする電子回路のレイアウト方法である。
解決すべくなされたもので、請求項１に記載の発明は、
設計対象の電子回路のネットリストを入力し、前記ネッ
トリストからレイアウトの案を設定する第１のステップ
と、前記ネットリストに基づいて、各配線の構造と前記
配線に接続された回路素子の電気的特性を入力する第２
のステップと、前記配線の終端に接続された回路素子が
正常に動作するための条件を入力する第３のステップ
と、前記第２のステップと前記第３のステップにおいて
入力されたパラメータを用いて、正常に動作することを
保証する最大配線長を算出する第４のステップと、前記
レイアウトの案に基づいた配線長と、前記最大配線長を
比較する第５のステップと、前記第５のステップにおい
て比較した結果、前記レイアウトの案に基づいた配線長
が、前記最大配線長より長くなった場合、再度レイアウ
トの案を設定する第６のステップとを有することを特徴
とする電子回路のレイアウト方法である。
【０００８】また、請求項２に記載の発明は、請求項１
に記載の電子回路のレイアウト方法において、前記第２
のステップは、基板の比誘電率、配線の経路インピーダ
ンス、前記配線の両端に接続された回路素子のインピー
ダンスを入力することを特徴とする。
に記載の電子回路のレイアウト方法において、前記第２
のステップは、基板の比誘電率、配線の経路インピーダ
ンス、前記配線の両端に接続された回路素子のインピー
ダンスを入力することを特徴とする。
【０００９】また、請求項３に記載の発明は、請求項１
に記載の電子回路のレイアウト方法において、前記第３
のステップは、前記配線の両端に接続された回路素子が
正常に動作することのできる、信号の遅延時間の上限値
と電圧のしきい値を入力することを特徴とする。
に記載の電子回路のレイアウト方法において、前記第３
のステップは、前記配線の両端に接続された回路素子が
正常に動作することのできる、信号の遅延時間の上限値
と電圧のしきい値を入力することを特徴とする。
【００１０】また、請求項４に記載の発明は、請求項１
に記載の電子回路のレイアウト方法において、前記第４
のステップは、基板の比誘電率に基づいて、前記伝播速
度を算出し、前記伝播速度に基づいて、反射周期及び反
射周波数を算出し、配線の経路インピーダンスと、回路
素子のインピーダンスに基づいて、前記配線の両端に接
続された回路素子の反射率をそれぞれ算出し、前記配線
を伝搬する信号の時間に対する電圧変化の関係式に、前
記伝播速度、前記反射周期、前記反射周波数、前記反射
率及び、前記第３のステップにおいて入力した条件を代
入し、前記関係式に基づいて、最大配線長を算出するこ
とを特徴とする。
に記載の電子回路のレイアウト方法において、前記第４
のステップは、基板の比誘電率に基づいて、前記伝播速
度を算出し、前記伝播速度に基づいて、反射周期及び反
射周波数を算出し、配線の経路インピーダンスと、回路
素子のインピーダンスに基づいて、前記配線の両端に接
続された回路素子の反射率をそれぞれ算出し、前記配線
を伝搬する信号の時間に対する電圧変化の関係式に、前
記伝播速度、前記反射周期、前記反射周波数、前記反射
率及び、前記第３のステップにおいて入力した条件を代
入し、前記関係式に基づいて、最大配線長を算出するこ
とを特徴とする。
【００１１】また、請求項５に記載の発明は、コンピュ
ータに、設計対象の電子回路のネットリストからレイア
ウトの案を設定する手順と、前記ネットリストに基づい
て入力された、各配線構造と、前記配線に接続された回
路素子の電気的特性と、前記配線の終端に接続された回
路素子が正常に動作するための条件から、正常に動作す
ることが保証された最大配線長を算出する手順と、前記
レイアウトの案に基づいた配線長と、前記最大配線長を
比較する手順と、前記比較結果から前記配線長が前記最
大配線長よりも長くなった場合、再度レイアウトの案を
設定する手順とを実行させるためのプログラムである。
ータに、設計対象の電子回路のネットリストからレイア
ウトの案を設定する手順と、前記ネットリストに基づい
て入力された、各配線構造と、前記配線に接続された回
路素子の電気的特性と、前記配線の終端に接続された回
路素子が正常に動作するための条件から、正常に動作す
ることが保証された最大配線長を算出する手順と、前記
レイアウトの案に基づいた配線長と、前記最大配線長を
比較する手順と、前記比較結果から前記配線長が前記最
大配線長よりも長くなった場合、再度レイアウトの案を
設定する手順とを実行させるためのプログラムである。
【００１２】
【発明の実施の形態】以下、図面を参照しこの発明の実
施の形態について説明する。本実施の形態による電子回
路のレイアウト方法は、デジタル論理回路情報から物理
的配置を決定するという従来の構成に加えて、ドライバ
とレシーバとそれらをつなぐ配線に対し、ドライバから
励起された信号が配線を介してレシーバに伝播する際
に、その信号がドライバ、レシーバ間を収束しながら多
重反射することに着目し、信号信頼性の観点からレシー
バ側で必要とされる時間的、強度的な要件を満たすため
の配線長制限を設けたことを特徴としている。
施の形態について説明する。本実施の形態による電子回
路のレイアウト方法は、デジタル論理回路情報から物理
的配置を決定するという従来の構成に加えて、ドライバ
とレシーバとそれらをつなぐ配線に対し、ドライバから
励起された信号が配線を介してレシーバに伝播する際
に、その信号がドライバ、レシーバ間を収束しながら多
重反射することに着目し、信号信頼性の観点からレシー
バ側で必要とされる時間的、強度的な要件を満たすため
の配線長制限を設けたことを特徴としている。
【００１３】以下、詳述すると、図１は本実施形態によ
るレイアウト方法を説明するためのフローチャートであ
る。まず、回路の論理設計から半導体素子やＬＳＩなど
の配置およびそれらの間をつなぐ配線のレイアウト案が
従来技術により作成される（ステップＳ１）。この時配
線の一つ一つに対して、その両端の信号ドライバおよび
レシーバの反射率と、配線およびその周りの物質の構造
と電気的特性から決まる電気信号の伝播速度を入力し
（ステップＳ２）、また、ドライバで励起された電気信
号を受けるレシーバ側での正常動作するための遅延、信
号強度のしきい値などの信号信頼性条件を入力し（ステ
ップＳ３）、これらの入力データから最大配線長を算出
し（ステップＳ４）、この最大配線長とステップＳ１で
作成したレイアウト案による配線長とを比較し（ステッ
プＳ５）、この最大配線長制限を満たすようにレイアウ
トを変更することにより、動作保証をされたレイアウト
を設計段階で提供する（ステップＳ６）。
るレイアウト方法を説明するためのフローチャートであ
る。まず、回路の論理設計から半導体素子やＬＳＩなど
の配置およびそれらの間をつなぐ配線のレイアウト案が
従来技術により作成される（ステップＳ１）。この時配
線の一つ一つに対して、その両端の信号ドライバおよび
レシーバの反射率と、配線およびその周りの物質の構造
と電気的特性から決まる電気信号の伝播速度を入力し
（ステップＳ２）、また、ドライバで励起された電気信
号を受けるレシーバ側での正常動作するための遅延、信
号強度のしきい値などの信号信頼性条件を入力し（ステ
ップＳ３）、これらの入力データから最大配線長を算出
し（ステップＳ４）、この最大配線長とステップＳ１で
作成したレイアウト案による配線長とを比較し（ステッ
プＳ５）、この最大配線長制限を満たすようにレイアウ
トを変更することにより、動作保証をされたレイアウト
を設計段階で提供する（ステップＳ６）。
【００１４】このように、上記実施形態によれば、レシ
ーバの動作が保証された最大配線長を算出し、該最大配
線長の範囲内でレイアウト処理を施すことにより、信頼
性の高いレイアウトを得ることができる。
ーバの動作が保証された最大配線長を算出し、該最大配
線長の範囲内でレイアウト処理を施すことにより、信頼
性の高いレイアウトを得ることができる。
【００１５】次に、図面を参照し、同実施の形態の最大
配線長算出方法について説明する。図２は、レイアウト
の基本構造であり、図３は、配線に接続された各回路素
子端での信号の電圧に対する時間変化を示す図である。
図４は、最大配線長算出方法の計算手順を示すフローチ
ャートである。図２において、１は、配線を駆動するド
ライバであり、出力インピーダンスがＺ１である。２
は、ドライバ１が励起した信号を受けるレシーバであ
り、入力インピーダンスがＺ２である。また、ドライバ
１とレシーバ２に接続された配線の経路インピーダンス
をＺＬｉｎｅとする。図３において、ｔｄは、レシーバ
２が正常に動作することができる遅延時間の上限値を示
し、δは、レシーバ２が正常に動作することができるし
きい値を示す。
配線長算出方法について説明する。図２は、レイアウト
の基本構造であり、図３は、配線に接続された各回路素
子端での信号の電圧に対する時間変化を示す図である。
図４は、最大配線長算出方法の計算手順を示すフローチ
ャートである。図２において、１は、配線を駆動するド
ライバであり、出力インピーダンスがＺ１である。２
は、ドライバ１が励起した信号を受けるレシーバであ
り、入力インピーダンスがＺ２である。また、ドライバ
１とレシーバ２に接続された配線の経路インピーダンス
をＺＬｉｎｅとする。図３において、ｔｄは、レシーバ
２が正常に動作することができる遅延時間の上限値を示
し、δは、レシーバ２が正常に動作することができるし
きい値を示す。
【００１６】まず、設計対象の電子回路のネットリスト
を入力する。入力されたネットリストに基づいて、各回
路素子を配置し、当該回路素子間を配線して、レイアウ
ト案を設定する。レイアウト案に基づいて、各配線の構
造と該配線の回路素子間の電気的特性を入力する入力さ
れた配線の構造から、ドライバ１が励起した信号は、マ
イクロストリップモードであるＴＥＭ（Transverse El
ectro Magnetic Wave）波と仮定すると、この信号の
伝播速度Ｖｃは、基板の比誘電率の自乗根で光速度を割
った値になることが知られている。ステップＳＴ１で
は、比誘電率から、伝播速度Ｖｃを算出する。
を入力する。入力されたネットリストに基づいて、各回
路素子を配置し、当該回路素子間を配線して、レイアウ
ト案を設定する。レイアウト案に基づいて、各配線の構
造と該配線の回路素子間の電気的特性を入力する入力さ
れた配線の構造から、ドライバ１が励起した信号は、マ
イクロストリップモードであるＴＥＭ（Transverse El
ectro Magnetic Wave）波と仮定すると、この信号の
伝播速度Ｖｃは、基板の比誘電率の自乗根で光速度を割
った値になることが知られている。ステップＳＴ１で
は、比誘電率から、伝播速度Ｖｃを算出する。
【００１７】ステップＳＴ２では、ステップＳＴ１で算
出された伝播速度Ｖｃから、配線上の信号の反射周期Ｔ
及び反射周波数ｆｒｅｆを次式（１）を用いて算出す
る。尚、Ｌは、配線の長さを示す。
出された伝播速度Ｖｃから、配線上の信号の反射周期Ｔ
及び反射周波数ｆｒｅｆを次式（１）を用いて算出す
る。尚、Ｌは、配線の長さを示す。
【数１】
【００１８】ステップＳＴ３では、ドライバとレシーバ
の反射率を導出する。ドライバとレシーバの反射率は、
実測から調べることが可能であり、また、回路素子や配
線の電気的特性からの算出も可能である。例えば、図２
において、ドライバ１の出力インピースがＺ１であり、
レシーバ２の入力インピーダンスがＺ２であり、ドライ
バ１とレシーバ２をつなぐ配線の経路インピーダンスが
ＺＬｉｎｅである。上述のインピーダンスから、ドライ
バ端の反射率Ｒ１とレシーバの反射率Ｒ２を次式
（２）、（３）を用いて導出する。
の反射率を導出する。ドライバとレシーバの反射率は、
実測から調べることが可能であり、また、回路素子や配
線の電気的特性からの算出も可能である。例えば、図２
において、ドライバ１の出力インピースがＺ１であり、
レシーバ２の入力インピーダンスがＺ２であり、ドライ
バ１とレシーバ２をつなぐ配線の経路インピーダンスが
ＺＬｉｎｅである。上述のインピーダンスから、ドライ
バ端の反射率Ｒ１とレシーバの反射率Ｒ２を次式
（２）、（３）を用いて導出する。
【数２】
【００１９】ステップＳＴ４では、ドライバの反射率Ｒ
１とレシーバの反射率Ｒ２が与えられると、伝播する信
号の経過時間に対する電圧変化は、以下に示す関係式
（４）で表すことができる。
１とレシーバの反射率Ｒ２が与えられると、伝播する信
号の経過時間に対する電圧変化は、以下に示す関係式
（４）で表すことができる。
【数３】 図３において、ドライバが励起した信号が、ドライバと
レシーバの間を収束しながら多重反射するため、レシー
バ側が正常に動作するには、ドライバが励起した電気信
号は、レシーバ端で遅延時間ｔｄの間にしきい値δま
で、収束していなければならない。従って、この限界点
にある反射周期Ｔと反射周波数ｆｒｅｆは、上式（４）
を満たさなければならない。
レシーバの間を収束しながら多重反射するため、レシー
バ側が正常に動作するには、ドライバが励起した電気信
号は、レシーバ端で遅延時間ｔｄの間にしきい値δま
で、収束していなければならない。従って、この限界点
にある反射周期Ｔと反射周波数ｆｒｅｆは、上式（４）
を満たさなければならない。
【００２０】ステップＳＴ５では、式（４）に式
（１）、式（２）、式（３）を代入し、この等式を満た
す配線長Ｌは、レシーバが正常に動作することが保証さ
れた最大配線長Ｌｍａｘとなる。
（１）、式（２）、式（３）を代入し、この等式を満た
す配線長Ｌは、レシーバが正常に動作することが保証さ
れた最大配線長Ｌｍａｘとなる。
【数４】 このようにして、信号信頼性の観点から、レイアウトさ
れた配線の最大配線長を算出することができる。
れた配線の最大配線長を算出することができる。
【００２１】尚、上記実施形態において、入力データか
ら最大配線長を算出するステップＳ４を独自に用意する
代わりに汎用の信号信頼性シミュレータを用いて解析す
ることにより、精度の高い設計を行うことができる。ま
た、レイアウト案を作成するステップＳ１に前述した電
子回路配線の最大配線長制限のチェックをあらかじめ組
み込むことも可能で、これにより、より高速な処理を期
待することができる。
ら最大配線長を算出するステップＳ４を独自に用意する
代わりに汎用の信号信頼性シミュレータを用いて解析す
ることにより、精度の高い設計を行うことができる。ま
た、レイアウト案を作成するステップＳ１に前述した電
子回路配線の最大配線長制限のチェックをあらかじめ組
み込むことも可能で、これにより、より高速な処理を期
待することができる。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、信号信頼性の観点からの配線長の制限を明確化する
ことで、レイアウト設計時に信号信頼性を保証すること
ができる効果が得られ、また、レイアウト設計者の経験
的見識が不要になるという効果が得られる。
ば、信号信頼性の観点からの配線長の制限を明確化する
ことで、レイアウト設計時に信号信頼性を保証すること
ができる効果が得られ、また、レイアウト設計者の経験
的見識が不要になるという効果が得られる。
【図１】本発明の一実施の形態によるレイアウト設計方
法を説明するためのフローチャートである。
法を説明するためのフローチャートである。
【図２】同実施の形態によるレイアウト上での配線の基
本構造を示す図である。
本構造を示す図である。
【図３】同実施の形態のドライバ側及びレシーバ側の時
間に対する電圧の変化を示す図である。
間に対する電圧の変化を示す図である。
【図４】同実施の形態のレイアウト設計方法における最
大配線長算出手順を示すフローチャートである。
大配線長算出手順を示すフローチャートである。
１…ドライバ、２…レシーバ
Claims (5)
- 【請求項１】 設計対象の電子回路のネットリストを入
力し、前記ネットリストからレイアウトの案を設定する
第１のステップと、 前記ネットリストに基づいて、各配線の構造と前記配線
に接続された回路素子の電気的特性を入力する第２のス
テップと、 前記配線の終端に接続された回路素子が正常に動作する
ための条件を入力する第３のステップと、 前記第２のステップと前記第３のステップにおいて入力
されたパラメータを用いて、正常に動作することを保証
する最大配線長を算出する第４のステップと、 前記レイアウトの案に基づいた配線長と、前記最大配線
長を比較する第５のステップと、 前記第５のステップにおいて比較した結果、前記レイア
ウトの案に基づいた配線長が、前記最大配線長より長く
なった場合、再度レイアウトの案を設定する第６のステ
ップと、 を有することを特徴とする電子回路のレイアウト方法。 - 【請求項２】 前記第２のステップは、基板の比誘電
率、配線の経路インピーダンス、前記配線の両端に接続
された回路素子のインピーダンスを入力することを特徴
とする請求項１に記載の電子回路のレイアウト方法。 - 【請求項３】 前記第３のステップは、前記配線の両端
に接続された回路素子が正常に動作することのできる、
信号の遅延時間の上限値と電圧のしきい値を入力するこ
とを特徴とする請求項１に記載の電子回路のレイアウト
方法。 - 【請求項４】 前記第４のステップは、基板の比誘電率
に基づいて、前記伝播速度を算出し、 前記伝播速度に基づいて、反射周期及び反射周波数を算
出し、 配線の経路インピーダンスと、回路素子のインピーダン
スに基づいて、前記配線の両端に接続された回路素子の
反射率をそれぞれ算出し、 前記配線を伝搬する信号の時間に対する電圧変化の関係
式に、前記伝播速度、前記反射周期、前記反射周波数、
前記反射率及び、前記第３のステップにおいて入力した
条件を代入し、 前記関係式に基づいて、最大配線長を算出することを特
徴とする請求項１に記載のレイアウト方法。 - 【請求項５】 コンピュータに、 設計対象の電子回路のネットリストからレイアウトの案
を設定する手順と、 前記ネットリストに基づいて入力された、各配線構造
と、前記配線に接続された回路素子の電気的特性と、前
記配線の終端に接続された回路素子が正常に動作するた
めの条件から、正常に動作することが保証された最大配
線長を算出する手順と、 前記レイアウトの案に基づいた配線長と、前記最大配線
長を比較する手順と、 前記比較結果から前記配線長が前記最大配線長よりも長
くなった場合、再度レイアウトの案を設定する手順と、 を実行させるためのプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110251A JP2002312413A (ja) | 2001-04-09 | 2001-04-09 | 電子回路のレイアウト方法 |
| US10/112,703 US6799305B2 (en) | 2001-04-09 | 2002-04-02 | Method for laying out electronic circuit and program thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110251A JP2002312413A (ja) | 2001-04-09 | 2001-04-09 | 電子回路のレイアウト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002312413A true JP2002312413A (ja) | 2002-10-25 |
Family
ID=18962061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001110251A Withdrawn JP2002312413A (ja) | 2001-04-09 | 2001-04-09 | 電子回路のレイアウト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6799305B2 (ja) |
| JP (1) | JP2002312413A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238130A (ja) * | 2008-03-28 | 2009-10-15 | Fujitsu Ltd | プリント基板設計装置およびプリント基板設計方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002092414A (ja) * | 2000-09-18 | 2002-03-29 | Saga Sanyo Industries Co Ltd | 電子部品の機種選択方法および電子部品メーカ・サーバ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6209123B1 (en) * | 1996-11-01 | 2001-03-27 | Motorola, Inc. | Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors |
| JP4216936B2 (ja) | 1998-11-30 | 2009-01-28 | パナソニック株式会社 | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 |
| WO2001054002A1 (en) * | 2000-01-18 | 2001-07-26 | Cadence Design Systems, Inc. | System and method for h-tree clocking layout |
-
2001
- 2001-04-09 JP JP2001110251A patent/JP2002312413A/ja not_active Withdrawn
-
2002
- 2002-04-02 US US10/112,703 patent/US6799305B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238130A (ja) * | 2008-03-28 | 2009-10-15 | Fujitsu Ltd | プリント基板設計装置およびプリント基板設計方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6799305B2 (en) | 2004-09-28 |
| US20020194574A1 (en) | 2002-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510035B1 (ko) | 핫캐리어열화추정방법 | |
| US7426706B2 (en) | Synthesis strategies based on the appropriate use of inductance effects | |
| US7222318B2 (en) | Circuit optimization for minimum path timing violations | |
| US8214785B2 (en) | Method and device for estimating simultaneous switching noise in semiconductor device, and storage medium | |
| US6253359B1 (en) | Method for analyzing circuit delays caused by capacitive coupling in digital circuits | |
| US5841672A (en) | Method and apparatus for verifying signal timing of electrical circuits | |
| JP5088197B2 (ja) | 電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム | |
| US6769098B2 (en) | Method of physical design for integrated circuit | |
| US5663889A (en) | Apparatus for computing delay time of integrated circuit | |
| JP2001093982A (ja) | 配線容量計算方法、クロストークディレイ計算方法、およびそれらのデータを記憶したコンピュータ読み取り可能な記憶媒体 | |
| US7831950B2 (en) | Method and system for designing printed circuit board for electronic circuit | |
| US20020147575A1 (en) | Method and system for modeling dielectric losses in a transmission line | |
| US20080215303A1 (en) | Method, Apparatus and Program for Creating a Power Pin Model of a Semiconductor Integrated Circuit | |
| JP3628973B2 (ja) | 半導体装置の設計方法 | |
| US20010044709A1 (en) | Noise countermeasure determination method and apparatus and storage medium | |
| US20030054577A1 (en) | Method for evaluating property of integrated circuit and method for designing the same | |
| JP2002312413A (ja) | 電子回路のレイアウト方法 | |
| US10452801B2 (en) | Routing of nets of an integrated circuit | |
| US20090150840A1 (en) | Method for acquiring basic characteristic of simultaneous switching noise in method for estimating simultaneous switching noise on semiconductor device | |
| KR20100077405A (ko) | 주파수 종속 특성을 가지는 배선 시스템의 신호 천이 특성 모델링 방법 | |
| US20160253448A1 (en) | Circuit board design system, circuit board design method and program recording medium | |
| US6167557A (en) | Method and apparatus for logic synthesis employing size independent timing optimization | |
| JPH09274623A (ja) | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 | |
| US6567955B1 (en) | Method and system for approximating distributed constant line | |
| WO2010067502A1 (ja) | 電子システム設計手法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |