JP2007080062A - 回路シミュレーション方法および回路シミュレーション装置 - Google Patents
回路シミュレーション方法および回路シミュレーション装置 Download PDFInfo
- Publication number
- JP2007080062A JP2007080062A JP2005268563A JP2005268563A JP2007080062A JP 2007080062 A JP2007080062 A JP 2007080062A JP 2005268563 A JP2005268563 A JP 2005268563A JP 2005268563 A JP2005268563 A JP 2005268563A JP 2007080062 A JP2007080062 A JP 2007080062A
- Authority
- JP
- Japan
- Prior art keywords
- terminal voltage
- model parameter
- voltage condition
- circuit simulation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】トランジスタの特性を高精度に記述できるモデルパラメータを抽出して、高精度回路シミュレーションを行える環境を提供する。
【解決手段】デバイス特性測定データから1次モデルパラメータαを抽出する手段1と、1次モデルパラメータαを用いて第1次の回路シミュレーション処理を行ってデバイスの実際の動作端子電圧条件c1を記録する手段2と、デバイス特性測定データに対して動作端子電圧条件c1において抽出誤差d1を計算をする手段3と、動作端子電圧条件c1でのデバイス特性測定データに対して抽出誤差d1を参照して優先的にフィッティングする最適化された2次モデルパラメータβを抽出する手段4と、2次モデルパラメータβを用いて第2次の回路シミュレーション処理を行う手段5とを備える。実際の動作端子電圧条件でパラメータを最適化し、パラメータ抽出誤差に起因する設計不良を低減できる。
【選択図】図1
【解決手段】デバイス特性測定データから1次モデルパラメータαを抽出する手段1と、1次モデルパラメータαを用いて第1次の回路シミュレーション処理を行ってデバイスの実際の動作端子電圧条件c1を記録する手段2と、デバイス特性測定データに対して動作端子電圧条件c1において抽出誤差d1を計算をする手段3と、動作端子電圧条件c1でのデバイス特性測定データに対して抽出誤差d1を参照して優先的にフィッティングする最適化された2次モデルパラメータβを抽出する手段4と、2次モデルパラメータβを用いて第2次の回路シミュレーション処理を行う手段5とを備える。実際の動作端子電圧条件でパラメータを最適化し、パラメータ抽出誤差に起因する設計不良を低減できる。
【選択図】図1
Description
本発明は、半導体素子の電気特性を記述するためのモデルパラメータを抽出する機能を有する回路シミュレーション方法および回路シミュレーション装置に関する。
回路シミュレーション装置は、入力記述解析部と回路行列生成部と回路行列解析部と出力部とにより構成される。入力記述解析部は回路構成あるいは解析種類を解析し、回路行列生成部は解析結果について入力回路の行列方程式(関数)を作成し、回路行列解析部がこの行列方程式を解くことにより、回路の動作解析が行われる。
行列方程式は、あらかじめ抽出しておいたモデルパラメータを用いて素子特性計算部が半導体素子の各端子電圧条件における特性を計算することにより作成される。したがって、回路シミュレーションの解析精度は、モデルパラメータが実際の素子特性をいかに高精度に記述しているかによって決定される。
図9に従来のモデルパラメータ抽出装置の構成を示す。従来技術の例として、特許文献1では、BSIM3モデルを用いて、中間データ生成手段1aは、デバイス特性測定データD1からデバイスの短チャネル効果、狭チャネル効果、基板効果、サブスレッショルドスイング特性、サーフェスパンチスルー特性などの中間データD2を生成する。モデルパラメータ抽出手段1bは、生成した中間データD2の値と別途測定したデバイス構造データD3からそれぞれの特性に対応したパラメータ値の抽出を行って、モデルパラメータαを出力する。
特開2000−322456号公報(第−頁、第−図)
近年のCMOS型LSIの低消費電力化に伴い、特にMOS型トランジスタの低ゲート電圧領域における回路シミュレーションの精度、特にしきい値電圧(Vth)の近傍のシミュレーション精度が重要になってきている。また、低消費電力のLSIでも従来のLSIと同様に高ゲート電圧領域における精度も必要とされている。
MOSトランジスタの電気的特性を記述するのがモデルパラメータであり、現在、BSIM3やBSIM4、HiSIMなどが一般的に使われている。これらモデル式は改良を加えて性能を向上させてきてはいるが、モデル式の複雑化に伴い、CPU処理時間が増大している。また、物理現象を単純な数式で近似している部分もあり、実特性を高精度に再現できないこともある。特に、弱反転状態から強反転状態へ動作モードが切り替わる場合などが典型的であり、アナログ回路で積極的に使われる端子電圧条件では精度が出ない可能性があった。
図10はMOSトランジスタのあるドレイン電圧におけるドレイン電流のゲート電圧依存性と基板電圧依存性を示すもので、実測の素子特性と従来技術で抽出したモデルパラメータを用いて計算した素子特性を比較した説明図であり、図11に示すオペアンプの差動入力MOSトランジスタに対応している。図10において、四角の点群で示すi0 は基板電圧を印加しない基板電圧0Vにおける実測Id−Vg特性曲線、連続曲線で示すI0 は従来技術で抽出したモデルパラメータでシミュレーションしたときの基板電圧0VにおけるId−Vgシミュレーション特性曲線である。a0 を一定値として、i1 は基板電圧a0 Vにおける実測Id−Vg特性曲線、I1 は同条件でのId−Vgシミュレーション特性曲線、i2 とI2 は基板電圧2a0 Vにおける実測Id−Vg特性曲線とId−Vgシミュレーション特性曲線、i3 とI3 は基板電圧3a0 Vにおける実測Id−Vg特性曲線とId−Vgシミュレーション特性曲線、i4 とI4 は基板電圧4a0 Vにおける実測Id−Vg特性曲線とId−Vgシミュレーション特性曲線である。
しきい値電圧Vth近傍での電流精度は特に悪くなっており、更に基板電圧を印加すると、電流精度が悪くなる。これは基板電圧を印加することで、トランジスタ端にかかる電界が増加するためと推測される。
図12は同端子電圧条件下におけるコンダクタンスgmのゲート電圧依存性と、基板電圧依存性を示すもので、g0 は基板電圧0Vにおける実測gm−Vg特性曲線、G0 は同条件でのgm−Vgシミュレーション特性曲線である。g1 は基板電圧a0Vにおける実測gm−Vg特性曲線、G1 は同条件でのgm−Vgシミュレーション特性曲線、g2 とG2 は基板電圧2a0 Vにおける実測gm−Vg特性曲線とgm−Vgシミュレーション特性曲線、g3 とG3 は基板電圧3a0Vにおける実測gm−Vg特性曲線とgm−Vgシミュレーション特性曲線、g4 とG4 は基板電圧4a0 Vにおける実測gm−Vg特性曲線とgm−Vgシミュレーション特性曲線である。ここでも、やはりしきい値電圧Vthの近傍でのgm精度が悪くなっている。
全端子電圧条件でフィッティングを行うとモデルの性能が十分でないため、特にしきい値電圧Vthの近傍で、かつ基板電圧が印加された場合には、実測の特性とシミュレーション特性が一致せず、充分な精度を得ることができない。ここで問題となるのは、上記の端子電圧条件がアナログ回路で積極的に使用する端子電圧条件となっていることである。
従来技術で抽出したモデルパラメータで図11のNch差動型2段オペアンプを回路シミュレーションした例を図13に示す。実線A2が実測特性で、点線B2がシミュレーション特性になる。動作点におけるコンダクタンスgmの誤差の分だけ、GainとUGF(Unity Gain Frequency)の誤差となって表れている。
UGFの定義はオペアンプのGainが0dBとなるときの周波数であり、オペアンプの性能を示す指標の一つである。
UGFの定義はオペアンプのGainが0dBとなるときの周波数であり、オペアンプの性能を示す指標の一つである。
本発明は、上記の従来の技術における問題を解決するものであり、アナログ回路の動作点を考慮したモデルパラメータ抽出を行うことで高精度な回路性能予測を可能にする回路シミュレーション技術を提供することを目的とする。
本発明による回路シミュレーション方法は、
デバイス特性測定データから1次モデルパラメータを抽出する工程と、
前記1次モデルパラメータを用いて回路ネットリストに対する第1次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する工程と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする工程と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された2次モデルパラメータを抽出する工程と、
前記2次モデルパラメータを用いて回路ネットリストに対する第2次の回路シミュレーション処理を行う工程とを含むものである。
デバイス特性測定データから1次モデルパラメータを抽出する工程と、
前記1次モデルパラメータを用いて回路ネットリストに対する第1次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する工程と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする工程と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された2次モデルパラメータを抽出する工程と、
前記2次モデルパラメータを用いて回路ネットリストに対する第2次の回路シミュレーション処理を行う工程とを含むものである。
この回路シミュレーション方法に対応する本発明の回路シミュレーション装置は、
デバイス特性測定データから1次モデルパラメータを抽出する手段と、
前記1次モデルパラメータを用いて回路ネットリストに対する第1次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する手段と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする手段と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された2次モデルパラメータを抽出する手段と、
前記2次モデルパラメータを用いて回路ネットリストに対する第2次の回路シミュレーション処理を行う手段とを備えたものである。
デバイス特性測定データから1次モデルパラメータを抽出する手段と、
前記1次モデルパラメータを用いて回路ネットリストに対する第1次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する手段と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする手段と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された2次モデルパラメータを抽出する手段と、
前記2次モデルパラメータを用いて回路ネットリストに対する第2次の回路シミュレーション処理を行う手段とを備えたものである。
これによれば、回路を構成するトランジスタ等のデバイスについて、実際の動作端子電圧条件でモデルパラメータを最適化した上で第2次のシミュレーションを行うので、回路シミュレーション誤差を削減することができる。
上記の回路シミュレーション方法において、前記2次モデルパラメータを抽出する工程は、前記抽出誤差を計算する工程において前記抽出誤差が所定の許容範囲内であれば、2次モデルパラメータの抽出処理を停止することが好ましい。
これに対応して、上記の回路シミュレーション装置において、前記2次モデルパラメータを抽出する手段は、前記抽出誤差を計算する手段において前記抽出誤差が所定の許容範囲内であれば、2次モデルパラメータの抽出処理を停止するように構成されていることが好ましい。
これによれば、2次モデルパラメータの抽出処理以降の処理の実行は、抽出誤差が許容範囲外のときに限られるので、パラメータ抽出対象のデバイス数を減らせ、CPU処理時間を短縮することができる。
また、上記の回路シミュレーション方法において、前記第2次の回路シミュレーション処理を行う工程は、前記デバイスの実際の動作端子電圧条件を第2次の動作端子電圧条件として記録し、前記した第1次の動作端子電圧条件との差分が所定の許容範囲を超えているときは、前記第2次の動作端子電圧条件のもとで前記2次モデルパラメータを抽出する工程に戻る処理を含むことが好ましい。
これに対応して、上記の回路シミュレーション装置において、前記第2次の回路シミュレーション処理を行う手段は、前記デバイスの実際の動作端子電圧条件を第2次の動作端子電圧条件として記録し、前記した第1次の動作端子電圧条件との差分が所定の許容範囲を超えているときは、前記第2次の動作端子電圧条件のもとで前記2次モデルパラメータを抽出する手段を再起動するように構成されていることが好ましい。
これによれば、2次モデルパラメータを抽出したことで動作点がずれ、抽出した動作端子電圧条件の範囲外でデバイスが動作することを避けることができる。
なお、上記した各工程または手段については、これをコンピュータ上のプログラムにおいて実現してもよいし、あるいはそのようなプログラムを記録した記録媒体において実現してもよい。
本発明によれば、設計回路を構成するトランジスタ等デバイスの実際の動作端子電圧条件にフィッティングした2次モデルパラメータを生成し、この2次モデルパラメータを使って回路シミュレーションを行うので、パラメータ抽出誤差に起因する設計不良を低減することができる。その結果として、設計の修正手間を削減し、半導体集積回路の市場への送り出しの期間を短期間化することが可能となる。
以下、本発明にかかわる回路シミュレーション技術の実施の形態を図面に基づいて詳細に説明する。
図1は本発明の実施の形態におけるシミュレーション装置の構成を示すブロック図を示したものである。
本シミュレーション装置は、従来の技術と同様に全端子電圧範囲を抽出対象とする第1のモデルパラメータ抽出手段1と、第1次回路シミュレーション手段2と、抽出誤差計算手段3と、動作端子電圧範囲を抽出対象とする第2のモデルパラメータ抽出手段4と、第2次回路シミュレーション手段5と、シミュレーション終了判定手段6から構成されている。第1次回路シミュレーション手段2、抽出誤差計算手段3、第2のモデルパラメータ抽出手段4、第2次回路シミュレーション手段5の詳しい構成がそれぞれ図2、図3、図4、図5に示されている。
図2(a)は第1次回路シミュレーション手段2の詳しい構成を示す。1次回路ネットリストn1に対し、回路シミュレーションおよび端子電圧モニタ手段2aにより誤差削減対象デバイスの端子電圧条件を誤差削減対象デバイスの動作端子電圧条件c1として記録媒体に記録している。
図2(b)は3.3V系MOSトランジスタの場合の動作端子電圧条件c1についてのイメージを示す。MOSトランジスタのソースを基準にして、Vgs,Vds,Vbsの回路シミュレーションにおいて動作した電圧範囲を記録媒体に記録している。
図3(a)は抽出誤差計算手段3の詳しい構成を示す。図3(b)は抽出元データ検索手段3aのイメージおよびビンニングの一例を示している。ビンニングとは、ゲート長L、ゲート幅Wを有するデバイスに対して、ゲート長Lとゲート幅Wの領域を格子によりビン(容器)と称する領域に分割する手法である。このビンの4隅のMOSトランジスタがモデルパラメータ抽出に使われ、ビン内のMOSトランジスタのモデルパラメータは、4隅のMOSトランジスタのモデルパラメータを使って表現される。
図3(a)において回路ネットリストのうち抽出誤差削減対象となるトランジスタをMOSトランジスタTr0とすると、MOSトランジスタTr0を表現するモデルパラメータは、MOSトランジスタTr1,Tr2,Tr3,Tr4の各モデルパラメータから内挿計算される。
MOSトランジスタTr1(W=W1,L=L1)
MOSトランジスタTr2(W=W2,L=L1)
MOSトランジスタTr3(W=W2,L=L2)
MOSトランジスタTr4(W=W1,L=L2)
誤差削減対象のMOSトランジスタTr0(W1≦W≦W2,L1≦L≦L2)
抽出元データ検索手段3aは、上記4個のデバイスの電流電圧特性をデバイス特性測定データからそれぞれ読み込み、動作端子電圧条件における抽出誤差を抽出誤差計算手段3bで計算し、誤差削減対象デバイスの端子電圧条件における抽出誤差データを記録する。
MOSトランジスタTr2(W=W2,L=L1)
MOSトランジスタTr3(W=W2,L=L2)
MOSトランジスタTr4(W=W1,L=L2)
誤差削減対象のMOSトランジスタTr0(W1≦W≦W2,L1≦L≦L2)
抽出元データ検索手段3aは、上記4個のデバイスの電流電圧特性をデバイス特性測定データからそれぞれ読み込み、動作端子電圧条件における抽出誤差を抽出誤差計算手段3bで計算し、誤差削減対象デバイスの端子電圧条件における抽出誤差データを記録する。
抽出誤差判定手段3cにより、許容抽出誤差範囲(Ids±2〜5%、gm±3〜5%、gds±5〜10%)であれば、処理を終了する。
図4は第2のモデルパラメータ抽出手段4の詳しい構成を示す。
抽出元実測データおよび端子電圧条件読み込み手段4aによって、上記のMOSトランジスタTr1〜Tr4のデバイス特性測定データd2を記録媒体から呼び出し、その特性測定データd2に対し、電圧電流特性フィッティング手段4bにより実際の動作端子電圧条件で高精度の2次モデルパラメータβを得る。
図5は第2次回路シミュレーション手段5の詳しい構成を示す。
1次回路ネットリストn1に対し2次モデルパラメータβと1次モデルパラメータαの混載使用ができるよう、回路ネットリスト変換手段5aを使って1次回路ネットリストn1を変換して2次回路ネットリストn2を出力させ、2次回路ネットリストn2と1次モデルパラメータα、2次モデルパラメータβを用いて回路シミュレーションおよび端子電圧モニタ手段5bの処理を行うことで、回路シミュレーション結果d3と、誤差削減対象デバイスの端子電圧条件d4を生成し、記録媒体に記録させている。
図1に示す回路シミュレーション装置における各構成要素間のデータの流れを、実施の形態ごとに以下説明する。
(実施の形態1)
図1における第1のモデルパラメータ抽出手段1は、従来技術と同様にして実測電流特性から得られた全端子電圧条件でシミュレーション可能な1次モデルパラメータαを抽出する。
図1における第1のモデルパラメータ抽出手段1は、従来技術と同様にして実測電流特性から得られた全端子電圧条件でシミュレーション可能な1次モデルパラメータαを抽出する。
次いで、第1次回路シミュレーション手段2は、その回路シミュレーションおよび端子電圧モニタ手段2aにより、抽出した1次モデルパラメータαを用いて1次回路ネットリストn1のSPICE(Simulation Program with Integrated Circuit Emphasis)シミュレーションを行い、1次回路ネットリストn1を構成している各トランジスタの実際の動作端子電圧条件c1を記録媒体に記録する。その実際の動作端子電圧条件c1は、MOSトランジスタのソースを基準にしたゲート‐ソース間電圧Vgs、ドレイン‐ソース間電圧Vds、基板‐ソース間電圧Vbsについての電圧範囲を伴っている。
次いで、抽出誤差計算手段3は、その抽出元データ検索手段3aにより、デバイス特性測定データから上記4個のデバイスの電流電圧特性をそれぞれ読み込み(図3(a)参照)、抽出誤差計算手段3bにより動作端子電圧条件における誤差削減対象デバイスの抽出誤差を計算し、その抽出誤差データd1を記録媒体に記録する。なお、本実施の形態では抽出誤差判定手段3dはないものとする。
次いで、第2のモデルパラメータ抽出手段4は、その抽出元実測データおよび端子電圧条件読み込み手段4aによって、記録媒体から上記のMOSトランジスタTr1〜Tr4の動作端子電圧条件でのデバイス特性測定データd2を読み出す。これには、Id−Vg特性とId−Vd特性が含まれている。さらに、電圧電流特性フィッティング手段4bにより、動作端子電圧条件c1の範囲内で、デバイス特性測定データd2に対し優先的にフィッティングを行うことで、抽出誤差を削減した高精度の2次モデルパラメータβを得る(モデルパラメータの最適化)。
次いで、第2次回路シミュレーション手段5は、その回路ネットリスト変換手段5aにより、1次モデルパラメータαと抽出誤差を削減して最適化された2次モデルパラメータβとの混載使用ができるようにするために、1次回路ネットリストn1を変換して2次回路ネットリストn2を生成する。そして、回路シミュレーションおよび端子電圧モニタ手段5bにより、2次回路ネットリストn2に対して1次モデルパラメータαと最適化された2次モデルパラメータβを用いて第2次の回路シミュレーション処理を行い、回路シミュレーション結果d3を生成する。なお、本実施の形態では、誤差削減対象デバイスの動作端子電圧条件c2の生成はないものとする。
本実施の形態によれば、モデルパラメータの抽出の端子電圧範囲を実際に動作する端子電圧条件に限定することで、抽出誤差を削減して最適化された高精度な2次モデルパラメータβを得、その2次モデルパラメータβを用いて2次の回路シミュレーションを行うようにしたので、回路シミュレーション誤差を削減することができる。
(実施の形態2)
本発明の実施の形態2は、図3における抽出誤差判定手段3cが有効となっているものに相当する。
本発明の実施の形態2は、図3における抽出誤差判定手段3cが有効となっているものに相当する。
抽出誤差計算手段3の処理において、抽出誤差判定手段3cは抽出誤差が所定の許容範囲内であるか否かを判定し、許容範囲内あれば、2次モデルパラメータの抽出処理以降の処理を停止する。許容範囲を超えているときには、実施の形態1と同様に2次モデルパラメータの抽出処理以降の処理へ進む。
ここで、例えば、ドレイン電流Idsについては±2〜5%の許容範囲が考えられる。また、コンダクタンスgmについては±3〜5%の許容範囲が考えられ、コンダクタンスgdsについては±5〜10%の許容範囲が考えられる。
本実施の形態によれば、実施の形態1の場合と同様に回路シミュレーション誤差を削減しつつ、許容誤差が許容範囲内にあるトランジスタについては、これを処理対象から除外することにより、CPU処理時間の増大を抑制することができる。
なお、上記抽出誤差の許容範囲は、実設計において実績のあるモデルパラメータの抽出基準とする。
(実施の形態3)
本発明の実施の形態3は、図1におけるシミュレーション終了判定手段6および図5の誤差削減対象デバイスの動作端子電圧条件c2の生成が有効となっているものに相当する。
本発明の実施の形態3は、図1におけるシミュレーション終了判定手段6および図5の誤差削減対象デバイスの動作端子電圧条件c2の生成が有効となっているものに相当する。
実施の形態1または2における第2次回路シミュレーション手段5によるシミュレーション処理のあとで、シミュレーション終了判定手段6が動作し、動作端子電圧条件c2を第1次回路シミュレーション手段2による動作端子電圧条件c1と比較し、両者の差分が所定の許容範囲を超えているときは、2次モデルパラメータβが不適切なものであると判断して、第2次の動作端子電圧条件c2のもとで第2のモデルパラメータ抽出手段4および第2次回路シミュレーション手段5を再起動するようになっている。そうでない場合にシミュレーションを終了させる。
例えば、DC動作点の変動が3〜10mV以上あった場合には、第2のモデルパラメータ抽出手段4の処理へ戻る。この3〜10mVという数値の基準は、一般的なトランジスタモデルを使って抽出したときのしきい値電圧Vthの抽出誤差を参考値としている。
本実施の形態によれば、2次モデルパラメータを抽出したことで動作点がずれ、抽出した動作端子電圧条件の範囲外でトランジスタが動作することを避けることができる。
なお、第2のモデルパラメータ抽出手段4において、動作端子電圧条件を上下で0.1V広げておいてもよい。
本発明において、用いるモデルはBSIM3に限らず、BSIM4、hspiceのLevel28など、全てのモデルで適用が可能であるものとする。
以上のような回路シミュレーション装置は、ワークステーション、ディスプレイ装置、ハードディスク等の外部記憶装置を備えたコンピュータシステムで構成可能である。あるいは、上述の機能は現行の抽出ツール(アジレント・テクノロジ社のiccap、シルバコ社のUTMOST等)に大規模回路シミュレーション機能を追加しても実現できる。
図6はMOSトランジスタの線形領域におけるドレイン電流のゲート電圧依存性と基板電圧依存性を示した図である。
四角の点群で示すi0 は基板電圧を印加しない基板電圧0Vにおける実測Id−Vg特性曲線、連続曲線で示すI0 は従来技術で抽出したモデルパラメータでシミュレーションしたときの基板電圧0VにおけるId−Vgシミュレーション特性曲線である。p1 は本発明実施の形態での基板電圧印加時における実測Id−Vg特性曲線、P1 はId−Vgシミュレーション特性曲線である。
図7は同端子電圧条件下におけるコンダクタンスgmのゲート電圧依存性と、基板電圧依存性を示すもので、g0 は基板電圧0Vにおける実測gm−Vg特性曲線、G0 は従来技術による基板電位0Vでのgm−Vgシミュレーション特性曲線である。q1 は本発明実施の形態での基板電圧印加時における実測gm−Vg特性曲線、Q1 は同条件でのgm−Vgシミュレーション特性曲線である。
従来技術の場合の図10、図12に比べて動作電圧範囲が絞り込めており、抽出誤差が削減できていることが分かる。
図8は本発明実施の形態でNch差動型2段オペアンプを回路シミュレーションした例であり、実線A1が実測特性で、点線B1がシミュレーション特性になる。従来技術の場合の図13に比べてシミュレーション誤差を削減できているのが分かる。
本発明の回路シミュレーション技術は、高精度に回路の性能を見積もる能力を有し、半導体アナログ回路設計ツールとして有用である。また、MOSトランジスタに限らず、バイポーラトランジスタやダイオードなどのモデルパラメータ抽出ツールにも応用できる。
1 第1のモデルパラメータ抽出手段
2 第1次回路シミュレーション手段
2a 回路シミュレーションおよび端子電圧モニタ手段
3 抽出誤差計算手段
3a 抽出元データ検索手段
3b 抽出誤差計算手段
3c 抽出誤差判定手段
4 第2のモデルパラメータ抽出手段
4a 抽出元実測データおよび端子電圧条件読み込み手段
4d 電圧電流特性フィッティング手段
5 第2次回路シミュレーション手段
5a 回路ネットリスト変換手段
5b 回路シミュレーションおよび端子電圧モニタ手段
6 シミュレーション終了判定手段
α 1次モデルパラメータ
β 2次モデルパラメータ
c1 1次モデルパラメータでの誤差削減対象デバイスの動作端子電圧条件
c2 2次モデルパラメータでの誤差削減対象デバイスの動作端子電圧条件
d1 誤差削減対象デバイスの動作端子電圧条件での抽出誤差
d2 動作端子電圧条件でのデバイス特性測定データ
d3 回路シミュレーション結果
n1 1次回路ネットリスト
n2 2次回路ネットリスト
2 第1次回路シミュレーション手段
2a 回路シミュレーションおよび端子電圧モニタ手段
3 抽出誤差計算手段
3a 抽出元データ検索手段
3b 抽出誤差計算手段
3c 抽出誤差判定手段
4 第2のモデルパラメータ抽出手段
4a 抽出元実測データおよび端子電圧条件読み込み手段
4d 電圧電流特性フィッティング手段
5 第2次回路シミュレーション手段
5a 回路ネットリスト変換手段
5b 回路シミュレーションおよび端子電圧モニタ手段
6 シミュレーション終了判定手段
α 1次モデルパラメータ
β 2次モデルパラメータ
c1 1次モデルパラメータでの誤差削減対象デバイスの動作端子電圧条件
c2 2次モデルパラメータでの誤差削減対象デバイスの動作端子電圧条件
d1 誤差削減対象デバイスの動作端子電圧条件での抽出誤差
d2 動作端子電圧条件でのデバイス特性測定データ
d3 回路シミュレーション結果
n1 1次回路ネットリスト
n2 2次回路ネットリスト
Claims (6)
- デバイス特性測定データから1次モデルパラメータを抽出する工程と、
前記1次モデルパラメータを用いて回路ネットリストに対する第1次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する工程と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする工程と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された2次モデルパラメータを抽出する工程と、
前記2次モデルパラメータを用いて回路ネットリストに対する第2次の回路シミュレーション処理を行う工程とを含む回路シミュレーション方法。 - 前記2次モデルパラメータを抽出する工程は、前記抽出誤差を計算する工程において前記抽出誤差が所定の許容範囲内であれば、2次モデルパラメータの抽出処理を停止する請求項1に記載の回路シミュレーション方法。
- 前記第2次の回路シミュレーション処理を行う工程は、前記デバイスの実際の動作端子電圧条件を第2次の動作端子電圧条件として記録し、前記した第1次の動作端子電圧条件との差分が所定の許容範囲を超えているときは、前記第2次の動作端子電圧条件のもとで前記2次モデルパラメータを抽出する工程に戻る処理を含む請求項1または請求項2に記載の回路シミュレーション方法。
- デバイス特性測定データから1次モデルパラメータを抽出する手段と、
前記1次モデルパラメータを用いて回路ネットリストに対する第1次の回路シミュレーション処理を行って、前記回路ネットリストを構成するデバイスの実際の動作端子電圧条件を記録する手段と、
前記デバイス特性測定データに対して前記動作端子電圧条件において抽出誤差を計算をする手段と、
前記動作端子電圧条件でのデバイス特性測定データに対して前記抽出誤差を参照して優先的にフィッティングする最適化された2次モデルパラメータを抽出する手段と、
前記2次モデルパラメータを用いて回路ネットリストに対する第2次の回路シミュレーション処理を行う手段とを備えた回路シミュレーション装置。 - 前記2次モデルパラメータを抽出する手段は、前記抽出誤差を計算する手段において前記抽出誤差が所定の許容範囲内であれば、2次モデルパラメータの抽出処理を停止する請求項4に記載の回路シミュレーション装置。
- 前記第2次の回路シミュレーション処理を行う手段は、前記デバイスの実際の動作端子電圧条件を第2次の動作端子電圧条件として記録し、前記した第1次の動作端子電圧条件との差分が所定の許容範囲を超えているときは、前記第2次の動作端子電圧条件のもとで前記2次モデルパラメータを抽出する手段を再起動する請求項4または請求項5に記載の回路シミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268563A JP2007080062A (ja) | 2005-09-15 | 2005-09-15 | 回路シミュレーション方法および回路シミュレーション装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268563A JP2007080062A (ja) | 2005-09-15 | 2005-09-15 | 回路シミュレーション方法および回路シミュレーション装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007080062A true JP2007080062A (ja) | 2007-03-29 |
Family
ID=37940288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005268563A Pending JP2007080062A (ja) | 2005-09-15 | 2005-09-15 | 回路シミュレーション方法および回路シミュレーション装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007080062A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8805665B2 (en) | 2009-11-02 | 2014-08-12 | Fujitsu Limited | Input parameter value set identifying apparatus and method |
CN104142451A (zh) * | 2014-06-16 | 2014-11-12 | 贵州电网公司培训与评价中心 | 电力系统中二次回路模拟故障排查仿真实现方法及系统 |
JP2019220156A (ja) * | 2018-06-15 | 2019-12-26 | パロ アルト リサーチ センター インコーポレイテッド | 物理システムのハイブリッドモデル生成 |
-
2005
- 2005-09-15 JP JP2005268563A patent/JP2007080062A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8805665B2 (en) | 2009-11-02 | 2014-08-12 | Fujitsu Limited | Input parameter value set identifying apparatus and method |
CN104142451A (zh) * | 2014-06-16 | 2014-11-12 | 贵州电网公司培训与评价中心 | 电力系统中二次回路模拟故障排查仿真实现方法及系统 |
JP2019220156A (ja) * | 2018-06-15 | 2019-12-26 | パロ アルト リサーチ センター インコーポレイテッド | 物理システムのハイブリッドモデル生成 |
JP7303665B2 (ja) | 2018-06-15 | 2023-07-05 | パロ アルト リサーチ センター インコーポレイテッド | 物理システムのハイブリッドモデル生成 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7761275B2 (en) | Synthesizing current source driver model for analysis of cell characteristics | |
McConaghy et al. | Variation-aware design of custom integrated circuits: a hands-on field guide | |
JP4202120B2 (ja) | 集積回路の最適化設計装置 | |
JP4664231B2 (ja) | タイミング解析方法及びタイミング解析装置 | |
US7917872B2 (en) | Simulation method and computer-readable storage medium | |
JP2004200461A5 (ja) | ||
JP2004200461A (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
US9607684B2 (en) | Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design | |
US20110191091A1 (en) | Extremely Compact Table Lookup Method for Fast and Accurate Physics Based Models for SPICE-Like Simulators | |
JP2005183583A (ja) | 半導体装置の設計用シミュレーションモデル、ドレイン電流熱雑音の解析方法、シミュレーション方法及びシミュレーション装置 | |
US20080295054A1 (en) | Methods for Measurement and Prediction of Hold-Time and Exceeding Hold Time Limits Due to Cells with Tied Input Pins | |
Jiang et al. | Topological analysis for leakage prediction of digital circuits | |
JP6877374B2 (ja) | 画像に対応するタグセットを表すベクトルを出力するモデルを訓練する方法 | |
JP2007080062A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
US8683401B2 (en) | Information processing device and design supporting method | |
JP2010225056A (ja) | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 | |
US20070233447A1 (en) | Circuit simulation method and circuit simulation apparatus | |
US8290759B1 (en) | Negative bias temperature instability in dynamic operation of an integrated circuit | |
US7350163B2 (en) | System and method for automatically calculating parameters of an MOSFET | |
Tang et al. | Transistor level waveform evaluation for timing analysis | |
US20080177523A1 (en) | Method for quality assured semiconductor device modeling | |
JP2007200290A (ja) | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 | |
US20110314434A1 (en) | Computer product, apparatus, and method for supporting design | |
US20120245904A1 (en) | Waveform-based digital gate modeling for timing analysis | |
JP2011215749A (ja) | 半導体装置設計支援方法、半導体装置設計支援プログラム、及び半導体装置設計支援装置 |