CN114429099B - 一种模拟集成电路参数优化方法及系统 - Google Patents
一种模拟集成电路参数优化方法及系统 Download PDFInfo
- Publication number
- CN114429099B CN114429099B CN202210101247.7A CN202210101247A CN114429099B CN 114429099 B CN114429099 B CN 114429099B CN 202210101247 A CN202210101247 A CN 202210101247A CN 114429099 B CN114429099 B CN 114429099B
- Authority
- CN
- China
- Prior art keywords
- circuit
- sample
- training
- transistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 238000005457 optimization Methods 0.000 title claims abstract description 77
- 238000012549 training Methods 0.000 claims abstract description 95
- 238000013461 design Methods 0.000 claims abstract description 68
- 230000004044 response Effects 0.000 claims abstract description 60
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 44
- 238000004088 simulation Methods 0.000 claims abstract description 27
- 238000012545 processing Methods 0.000 claims abstract description 11
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000012804 iterative process Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 11
- 238000004590 computer program Methods 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000010801 machine learning Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000035772 mutation Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000002922 simulated annealing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/373—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/12—Computing arrangements based on biological models using genetic models
- G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- Geometry (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Biology (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Biomedical Technology (AREA)
- Genetics & Genomics (AREA)
- Physiology (AREA)
- Probability & Statistics with Applications (AREA)
- Algebra (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种模拟集成电路参数优化方法及系统，所述方法包括以下步骤：获取待参数优化的模拟集成电路的电路结构、性能指标要求、基于gm/ID设计方法学的电路设计参数及其取值范围、ID/W‑gm/ID查找表、迭代停止条件；根据获取的所述基于gm/ID设计方法学的电路设计参数及其取值范围，采样得到训练样本集；将所述训练样本集中的每个样本分别输入电路仿真器进行仿真，获得对应的训练响应集；基于所述训练样本集和训练响应集进行迭代处理，实现模拟集成电路参数优化。本发明的方法相当于在电路的特征空间对电路进行优化，能够显著提高算法的优化效果与加速收敛速度。
Description
技术领域
本发明属于模拟集成电路参数优化技术领域，涉及基于机器学习的模拟集成电路的设计参数优化领域，特别涉及一种模拟集成电路参数优化方法及系统。
背景技术
随着工艺节点的进步与电源电压的降低，模拟集成电路的非理想响应显著增加，使得电路的设计愈发具有挑战性，也愈发费时费力。在产品周期的压力及需求下，模拟集成电路的自动化设计愈发受到人们的关注。
随着人工智能的发展与计算资源的提升，基于机器学习的模拟集成电路参数优化方法近些年来受到了广泛的关注；当下基于机器学习的模拟集成电路优化方法是将电路设计参数优化的问题转为最优化问题，即将电路视作一个黑盒函数，将设计参数输入到电路仿真器中后，基于电路仿真器的输出进而调整输入值，达到不断提升电路性能的目的；示例性的，已被应用的算法有贝叶斯优化、深度强化学习、遗传算法、粒子群算法、模拟退火等。
然而，已有的技术中采取的均是直接优化晶体管的宽度与长度的方式；由于晶体管的宽度、长度与电路性能之间的关系是间接、非线性的，故直接优化晶体管宽度与长度的方式效率十分低下，在复杂电路优化任务中优化算法也难以收敛。
发明内容
本发明的目的在于提供一种模拟集成电路参数优化方法及系统，以解决上述存在的一个或多个技术问题。本发明的方法相当于在电路的特征空间对电路进行优化，能够显著提高算法的优化效果与加速收敛速度。
为达到上述目的，本发明采用以下技术方案：
本发明提供的一种模拟集成电路参数优化方法，包括以下步骤：
获取待参数优化的模拟集成电路的电路结构、性能指标要求、基于gm/ID设计方法学的电路设计参数及其取值范围、ID/W-gm/ID查找表、迭代停止条件；其中，W为晶体管宽度值，gm为晶体管的跨导，ID为晶体管的沟道电流，ID/W的物理含义为电流密度，gm/ID的物理含义为跨导效率；
根据获取的所述基于gm/ID设计方法学的电路设计参数及其取值范围，采样得到训练样本集，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流；
基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值后，将各个样本中所有晶体管的宽度值、沟道长度分别代入电路仿真器中进行电路仿真，获得对应的训练响应集；
基于所述训练样本集和训练响应集进行迭代处理，实现模拟集成电路参数优化；
其中，所述迭代处理的每一轮迭代包括：
采用预设启发式优化算法输出若干个样本，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流；
基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值；
将各个样本中所有晶体管的宽度值、长度值分别代入电路仿真器中进行电路仿真，获得样本响应；其中，若样本响应达到性能指标要求或满足迭代停止条件，则退出迭代，否则更新训练样本集和训练响应集进入下一轮迭代。
本发明方法的进一步改进在于，所述基于gm/ID设计方法学的电路设计参数及其取值范围中，电路设计参数包括晶体管的沟道电流、gm/ID值和沟道长度。
本发明方法的进一步改进在于，所述预设启发式优化算法为贝叶斯优化方法或NSGA-II算法。
本发明方法的进一步改进在于，所述基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值的步骤具体包括：
对于每个样本中的每个晶体管，基于ID/W-gm/ID查找表进行查表操作，获得电流密度；通过沟道电流除以电流密度，获得晶体管的宽度值。
本发明方法的进一步改进在于，所述否则更新训练样本集和训练相应集进入下一轮迭代的步骤具体包括：
将采用预设启发式优化算法输出的若干个样本与训练样本集合并，获得更新后的训练样本集；将采用预设启发式优化算法输出的若干个样本对应的样本响应与训练响应集合并，获得更新后的训练响应集。
本发明提供的一种模拟集成电路参数优化系统，包括：
初始化模块，用于获取待参数优化的模拟集成电路的电路结构、性能指标要求、基于gm/ID设计方法学的电路设计参数及其取值范围、ID/W-gm/ID查找表、迭代停止条件；其中，W为晶体管宽度值，gm为晶体管的跨导，ID为晶体管的沟道电流，ID/W的物理含义为电流密度，gm/ID的物理含义为跨导效率；
训练样本集获取模块，用于根据获取的所述基于gm/ID设计方法学的电路设计参数及其取值范围，采样得到训练样本集，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流；
训练响应集获取模块，基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值后，将各个样本中所有晶体管的宽度值、沟道长度分别代入电路仿真器中进行电路仿真，获得对应的训练响应集；
参数优化模块，用于基于所述训练样本集和训练响应集进行迭代处理，实现模拟集成电路参数优化；
其中，所述迭代处理的每一轮迭代包括：
采用预设启发式优化算法输出若干个样本，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流；
基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值；
将各个样本中所有晶体管的宽度值、长度值分别代入电路仿真器中进行电路仿真，获得样本响应；其中，若样本响应达到性能指标要求或满足迭代停止条件，则退出迭代，否则更新训练样本集和训练响应集进入下一轮迭代。
本发明系统的进一步改进在于，所述基于gm/ID设计方法学的电路设计参数及其取值范围中，电路设计参数包括晶体管的沟道电流、gm/ID值和沟道长度。
本发明系统的进一步改进在于，所述预设启发式优化算法为贝叶斯优化方法或NSGA-II算法。
本发明系统的进一步改进在于，所述基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值的步骤具体包括：对于每个样本中的每个晶体管，基于ID/W-gm/ID查找表进行查表操作，获得电流密度；通过沟道电流除以电流密度，获得晶体管的宽度值。
本发明系统的进一步改进在于，所述否则更新训练样本集和训练相应集进入下一轮迭代的步骤具体包括：将采用预设启发式优化算法输出的若干个样本与训练样本集合并，获得更新后的训练样本集；将采用预设启发式优化算法输出的若干个样本对应的样本响应与训练响应集合并，获得更新后的训练响应集。
与现有技术相比，本发明具有以下有益效果：
本发明中，结合模拟集成电路gm/ID设计方法学提出了一套优化算法，可显著提高算法的优化效果与加速收敛速度；需要指出的是，本发明提出的基于gm/ID的优化方法不需要额外的专家知识。具体解释性的，相较已有方法，本发明方法最显著的特点是改变了电路设计参数的搜索空间，即不再是直接优化晶体管的宽度与长度，而是晶体管的gm/ID值、沟道电流与沟道长度，进而通过ID/W-gm/ID查找表得到晶体管的电流密度，通过电流密度与沟道电流计算得到最终的晶体管宽度(其中，W为晶体管的宽度，gm为晶体管的跨导，ID为晶体管的沟道电流，ID/W的物理含义为电流密度，gm/ID的物理含义为跨导效率)；由于gm、ID与gm/ID在电路设计中有明确的物理含义，故而这种方法相当于在电路的特征空间对电路进行优化，可以显著提高算法的优化效果与加速收敛速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面对实施例或现有技术描述中所需要使用的附图做简单的介绍；显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的一种基于gm/ID方法学的模拟集成电路参数优化方法的流程示意框图；
图2是本发明实施例针对单目标优化的实施例，为折叠式共源共栅放大器示意图；
图3是本发明实施例中，针对单目标优化的优化结果示意图；
图4是本发明实施例针对多目标优化的实施例，为两级放大器电路示意图；
图5是本发明实施例中，针对多目标优化的优化结果示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述：
请参阅图1，本发明实施例提供的一种模拟集成电路的参数优化方法，具体是一种基于gm/ID方法学的模拟集成电路参数自动化优化方法，包括以下步骤：
获取待参数优化的模拟集成电路的电路结构、性能指标要求、基于gm/ID设计方法学的电路设计参数(即各晶体管的沟道电流、gm/ID值、沟道长度)及其取值范围、ID/W-gm/ID查找表、迭代停止条件；示例性解释的，ID/W-gm/ID查找表是根据gm/ID设计方法学提前生成的，在此不再赘述；
基于获取的设计参数及其取值范围，采样得到训练样本集；
基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值，将各个样本中所有晶体管的宽度值、长度值分别代入电路仿真器中进行电路仿真，获得对应的训练响应集；
完成了上述训练样本集与训练响应集的获取后，进入迭代过程：
(1)在每次迭代时，采用预设启发式优化算法输出一个新的样本xt或若干个样本Xt。每个样本均包括预设数量的晶体管长度值、gm/ID值、沟道电流；
(2)获取每一个晶体管的宽度值；示例性的，对xt或Xt中的每一个晶体管进行查找表操作，获得电流密度；第i个晶体管的电流密度(ID/W)i通过ID/W-gm/ID查找表得到，对应的宽度Wi通过电流除以电流密度(ID/W)i得到；
(3)将查找表后得到的晶体管宽度与及xt或Xt中的对应的长度代入电路仿真器中进行电路仿真，进而得到其响应yt或Yt。样本的响应；该响应值达到了性能指标的要求或满足迭代停止条件，则退出迭代，否则更新训练样本，进入下一轮迭代。具体示例性的，对yt或Yt中每一个样本判断，是否达到电路的指标要求。若达到指标要求，则终止迭代。若未达到指标要求，则将xt或Xt与原始训练样本集合并构成新的训练样本集，将yt或Yt与原始训练响应集合并构成新的训练响应集。
本发明实施例提供的方法具有的显著进步总结为：其一，由于gm、ID与gm/ID在电路设计中有明确的物理含义，故而本发明提出的这种方法相当于在电路的特征空间对电路进行优化后再变换到原始空间，故而取得的效果更佳显著；其二、gm/ID取值大约为4～25(具体值与工艺有关)，具有天然的归一化属性，有利于算法的处理；其三，gm、ID与gm/ID在电路设计中有明确的物理含义，故而可以根据电路性能指标，通过限制设计参数搜索范围，更直接的对电路优化加以约束，加快收敛速度；其四，在gm/ID设计方法学中，电路的偏置电路的设计是基于规则的，故而降低了优化变量的维度，一定程度缓解了维数灾难。
本发明实施例提供参数优化方法的具体阐述如下：
1.实验设定步骤S1：给定待优化电路结构、电路的指标要求、基于gm/ID设计方法学的电路设计参数电路设计参数(即各晶体管的沟道电流、gm/ID值、沟道长度)及其取值范围、迭代停止条件。
2.初始化步骤S2：初始化N个样本，构成训练样本集X＝[x1,x2,...xi,...xN]，xi代表第i个样本，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流。基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值，将各个样本中所有晶体管的宽度值、长度值分别代入电路仿真器中进行电路仿真，得到训练样本集X的训练响应集Y，Y为各指标的打分结果，用于评价每个指标的好坏。其中，X为N×D维的矩阵，Y为N×K的矩阵，D代表设计变量的维度，K代表电路指标的个数，X中的每一个元素包含了电路中每一个晶体管的gm/ID值、长度与值与ID值。此后进入迭代步骤S3至S6，每一次迭代产生一个新的样本xt或若干样本Xt，与新的样本对应的响应yt或Yt，故而样本集X与Y随着迭代进行不断的扩充。
3.算法输出步骤S3：在第t次迭代时，优化算法输出一个新的样本xt或若干个样本Xt。
4.查找表步骤S4：对xt或Xt中的每一个晶体管进行查找表操作，通过gm/ID值、长度值与ID值得到对应的宽度值。第i个晶体管的电流密度(ID/W)i通过ID/W-gm/ID查找表得到，如公式(1)所示，对应的的宽度Wi通过电流除以电流密度(ID/W)i得到。
(ID/W)i＝fLUT(gm/ID i，Li) (1)
其中，fLUT(·)代表查找表操作，L为对应晶体管的长度，查找表操作是gm/ID设计方法学的基础操作，在此不在赘述。
5.仿真评估步骤S5：将步骤S4查找表后得到的晶体管宽度及xt或Xt中的对应的长度代入仿真器中进行电路仿真，进而得到其响应yt或Yt。
6.迭代判断步骤S6：对yt或Yt中每一个样本判断，是否达到电路的指标要求。若达到指标要求，则终止迭代。若未达到指标要求，则xt或Xt与原训练样本集X合并，yt与Yt与原训练响应集Y合并，返回步骤S3继续迭代。
具体实施例1，基于本发明实施例提出的优化方法框架，采用贝叶斯优化算法对图1中的实施例进行参数优化。
请参阅图2和图3，图2中以折叠式共源共栅放大器为例，包括主支路与偏置电路，该放大器的电源电压为1.8V，其负载为10pF的电容。
本发明实施例采用贝叶斯优化方法，基于gm/ID模拟集成电路参数的单目标自动优化方法，该优化方法为迭代执行的方式，包括以下步骤：实验设定步骤S1、初始化步骤S2、算法输出步骤S3、查找表步骤S4、仿真评估步骤S5、迭代判断步骤S6。其中步骤S3至步骤S5迭代执行，每次迭代后，步骤S3输出一组设计变量，步骤S5来判断该设计变量是否达到电路指标要求，进而选择是否退出迭代步骤。
实验设定步骤S1：1)给定电路结构如图2所示；2)给定电路指标要求：电路指标要求由公式(3)描述，其中Iq为静态电路，GAIN为直流增益，UGB为单位增益带宽，No为输出噪声，SR为压摆率，PSRR为电源抑制比。期望Iq越小越小，其余指标只需大于或小于某一个阈值即可，具体数值大小如公式(3)所述；3)基于gm/ID设计方法学的电路设计参数电路设计参数及其取值范围：考虑到电路的匹配性，本实施例中待设计参数有13个，每个晶体管的gm/ID的宽度取值范围为4～25，长度的取值范围位0.18um-4um，每条支路的电流的取值范围为小于100uA。4)给定迭代停止条件：迭代200次停止。
minimize Iq
s.t.Iq<100uA
GAIN>60dB
UGB>1MHz
SR>10V/us
No<350uV/sqrt(Hz)@1kHz
PSRR>60dB≤1kHz (3)
初始化步骤S2：随机采样30个样本，构成训练样本集X，由于该电路设计参数数目为13，因此X为30×13的矩阵。通过HSPICE进行电路仿真，得到仿真结果后进行打分得到训练响应集Y。由于考虑的电路指标有6个，Y为30×6的矩阵。打分按照公式(4)所述。
其中，qc用于表征每一个指标的好坏，wi为每一项的权重，默认值为1。下面阐述qc的计算方式。对于某一指标c，若期望该指标需要大于某一阈值，qc由公式(5)计算；若期望该指标需要小于某一阈值，由公式(6)计算。若期望该指标越大越好，qc由(7)式计算，若期望该指标越小越好，由(8)式计算。
其中mc为电路仿真后的指标大小，为该指标期望值。需要指出的是，对于(7)式与(8)式对应的指标，当其未达到指标要求前，该指标的qc由(5)或(6)来计算，当其达到指标要求后，该指标的qc由(7)或(8)来计算。
算法输出步骤S3：在第t次迭代时，贝叶斯优化算法根据历史数据点训练样本集X与训练响应集Y构建高斯过程，最大化采集函数后输出一个最具潜力的样本点xt。高斯过程的构建与最大化采集函数是贝叶斯优化领域内的通用步骤，在此不在赘述。
查找表操作S4：对xt中的每一个晶体管进行查找表操作，通过gm/ID值、长度与值与ID值得到对应的宽度值。第i个晶体管的电流密度(ID/W)i通过ID/W-gm/ID查找表得到，如公式(1)所示，对应的宽度Wi通过电流除以电流密度(ID/W)i得到，如公式(2)所述。ID/W-gm/ID查找表是根据gm/ID设计方法学提前生成的，在此不再赘述。
仿真评估步骤S5：将步骤S4查找表后得到的晶体管宽度及xt中的每一个晶体管的长度代入仿真器中进行电路仿真，进而得到其响应yt。
迭代判断步骤S6：判断迭代是否进行了200次，若到达200次则终止迭代，否则返回步骤S3继续迭代。则xt与原训练样本集X合并，yt与原训练响应集Y合并，返回步骤S3继续迭代。
由于算法具有随机性，故而将实验重复进行了10次，将实验结果求平均，绘制学习曲线如图3所示，横坐标为迭代次数，纵坐标为FoM值。由于本实施例有6个指标，因此黑色虚线(y＝6.0)可以用于判断优化是否满足指标要求。从图3可以看出，当搜索变量为gm/ID时，无论初始化结果还是最终的得分都显著提高。
具体实施例2，基于本发明提出的优化方法框架，采用NSGA-II算法的多目标优化方法实施例。请参阅图4和图5，图4中以两级放大器为例，包括主支路、偏置电路与补偿网络，该放大器的电源电压为1.8V，其负载为10pF的电容。
本发明实施例的采用NSGA-II算法、基于gm/ID模拟集成电路参数的单目标自动优化方法，该优化方法为迭代执行的方式，包括以下步骤：实验设定步骤S1、初始化步骤S2、算法输出步骤S3、查找表步骤S4、仿真评估步骤S5、迭代判断步骤S6。其中步骤S3至步骤S5迭代执行，每次迭代后，步骤S3输出一组设计变量，步骤S5来判断该设计变量是否达到电路指标要求，进而选择是否退出迭代步骤。
实验设定步骤S1：1)给定电路结构如图4所示；2)给定电路指标要求如公式(9)所示，其中Iq为静态电路，GAIN为直流增益，UGB为单位增益带宽，PM为相位裕度。即要求最大化增益、最大化单位增益带宽、最小化电流，限制相位裕度在52.5度以内。3)基于gm/ID设计方法学的电路设计参数电路设计参数及其取值范围：考虑到电路的匹配性，本实施例中待设计参数有12个，每个晶体管的gm/ID的宽度取值范围为4～25，长度的取值范围位0.18um-4um，每条支路的电流的取值范围小于200uA。4)给定迭代停止条件：迭代30代后停止。
maximize(GAIN,UGB,-Iq)
s.t.PM>52.5° (9)
初始化步骤S2：设定种群大小为50，对种群随机初始化，构成训练样本集X，由于该电路设计参数数目为12，因此X为30×12的矩阵。对X中，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流，基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值，将各个样本中所有晶体管的宽度值、沟道长度值分别代入电路仿真器中进行电路仿真，得到对应的性能指标响应集Y。
算法输出步骤S3：在第t次迭代时，NSGA-II算法进行交叉、变异与选择操作，种群完成进化，得到新的训练样本集Xt。行交叉、变异与选择操作是多目标优化领域内的通用步骤，在此不再赘述。
查找表步骤S4：对Xt中的每一个晶体管进行查找表操作，通过gm/ID值、长度与值与ID值得到对应的宽度值。第i个晶体管的电流密度(ID/W)i通过ID/W-gm/ID查找表得到，如公式(1)所示，对应的宽度Wi通过电流除以电流密度(ID/W)i得到，如公式(2)所述。ID/W-gm/ID查找表是根据gm/ID设计方法学提前生成的，在此不再赘述。
仿真评估步骤S5：将步骤S4查找表后得到的晶体管宽度及Xt中的每一个晶体管的长度代入仿真器中进行电路仿真，进而得到其响应集Yt。
迭代判断步骤S6：判断种群是否迭代是否进行了30次，若到达30次则终止迭代，否则返回步骤S3继续迭代。
实验重复进行了5次，将找到的帕累托前沿绘制到了图5中，图例中，gm/ID表示优化变量为gm/ID，W表示优化变量为宽度。从图5可以看出，本框架中找到的帕累托前沿(三角形点集)分布更广且更均匀，明显优秀直接优化晶体管宽度得到的帕累托前沿(五角星点集)。
下述为本发明的装置实施例，可以用于执行本发明方法实施例。对于装置实施例中未纰漏的细节，请参照本发明方法实施例。
本发明再一实施例中，本发明实施例提供的一种模拟集成电路参数优化系统，包括：
初始化模块，用于获取待参数优化的模拟集成电路的电路结构、性能指标要求、基于gm/ID设计方法学的电路设计参数及其取值范围、ID/W-gm/ID查找表、迭代停止条件；其中，W为晶体管宽度值，gm为晶体管的跨导，ID为晶体管的沟道电流，ID/W的物理含义为电流密度，gm/ID的物理含义为跨导效率；
训练样本集获取模块，用于根据获取的所述基于gm/ID设计方法学的电路设计参数及其取值范围，采样得到训练样本集；
训练响应集获取模块，用于将所述训练样本集中的每个样本分别输入电路仿真器进行仿真，获得对应的训练响应集；
参数优化模块，用于基于所述训练样本集和训练响应集进行迭代处理，实现模拟集成电路参数优化；
其中，所述迭代处理的每一轮迭代包括：
采用预设启发式优化算法输出若干个样本，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流；
基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值；
将各个样本中所有晶体管的宽度值、长度值分别代入电路仿真器中进行电路仿真，获得样本响应；其中，若样本响应达到性能指标要求或满足迭代停止条件，则退出迭代，否则更新训练样本集和训练响应集进入下一轮迭代。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (8)
1.一种模拟集成电路参数优化方法，其特征在于，包括以下步骤：
获取待参数优化的模拟集成电路的电路结构、性能指标要求、基于gm/ID设计方法学的电路设计参数及其取值范围、ID/W-gm/ID查找表、迭代停止条件；其中，W为晶体管宽度值，gm为晶体管的跨导，ID为晶体管的沟道电流，ID/W的物理含义为电流密度，gm/ID的物理含义为跨导效率；
根据获取的所述基于gm/ID设计方法学的电路设计参数及其取值范围，采样得到训练样本集，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流；
基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值后，将各个样本中所有晶体管的宽度值、沟道长度分别代入电路仿真器中进行电路仿真，获得对应的训练响应集；
基于所述训练样本集和训练响应集进行迭代处理，实现模拟集成电路参数优化；
其中，所述迭代处理的每一轮迭代包括：
采用预设启发式优化算法输出若干个样本，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流；
基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值；
将各个样本中所有晶体管的宽度值、长度值分别代入电路仿真器中进行电路仿真，获得样本响应；其中，若样本响应达到性能指标要求或满足迭代停止条件，则退出迭代，否则更新训练样本集和训练响应集进入下一轮迭代；
其中，所述基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值的步骤具体包括：对于每个样本中的每个晶体管，基于ID/W-gm/ID查找表进行查表操作，获得电流密度；通过沟道电流除以电流密度，获得晶体管的宽度值。
2.根据权利要求1所述的一种模拟集成电路参数优化方法，其特征在于，所述基于gm/ID设计方法学的电路设计参数及其取值范围中，电路设计参数包括晶体管的沟道电流、gm/ID值和沟道长度。
3.根据权利要求1所述的一种模拟集成电路参数优化方法，其特征在于，所述预设启发式优化算法为贝叶斯优化方法或NSGA-II算法。
4.根据权利要求1所述的一种模拟集成电路参数优化方法，其特征在于，所述否则更新训练样本集和训练相应集进入下一轮迭代的步骤具体包括：
将采用预设启发式优化算法输出的若干个样本与训练样本集合并，获得更新后的训练样本集；将采用预设启发式优化算法输出的若干个样本对应的样本响应与训练响应集合并，获得更新后的训练响应集。
5.一种模拟集成电路参数优化系统，其特征在于，包括：
初始化模块，用于获取待参数优化的模拟集成电路的电路结构、性能指标要求、基于gm/ID设计方法学的电路设计参数及其取值范围、ID/W-gm/ID查找表、迭代停止条件；其中，W为晶体管宽度值，gm为晶体管的跨导，ID为晶体管的沟道电流，ID/W的物理含义为电流密度，gm/ID的物理含义为跨导效率；
训练样本集获取模块，用于根据获取的所述基于gm/ID设计方法学的电路设计参数及其取值范围，采样得到训练样本集；
训练响应集获取模块，用于将所述训练样本集中的每个样本分别输入电路仿真器进行仿真，获得对应的训练响应集；
参数优化模块，用于基于所述训练样本集和训练响应集进行迭代处理，实现模拟集成电路参数优化；
其中，所述迭代处理的每一轮迭代包括：
采用预设启发式优化算法输出若干个样本，每个样本均包括若干个晶体管的沟道长度、gm/ID值、沟道电流；
基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值后，将各个样本中所有晶体管的宽度值、沟道长度分别代入电路仿真器中进行电路仿真，获得样本响应；其中，若样本响应达到性能指标要求或满足迭代停止条件，则退出迭代，否则更新训练样本集和训练响应集进入下一轮迭代；
其中，所述基于ID/W-gm/ID查找表进行查表并计算，获取每个样本中每个晶体管的宽度值的步骤具体包括：
对于每个样本中的每个晶体管，基于ID/W-gm/ID查找表进行查表操作，获得电流密度；通过沟道电流除以电流密度，获得晶体管的宽度值。
6.根据权利要求5所述的一种模拟集成电路参数优化系统，其特征在于，所述基于gm/ID设计方法学的电路设计参数及其取值范围中，电路设计参数包括晶体管的沟道电流、gm/ID值和沟道长度。
7.根据权利要求5所述的一种模拟集成电路参数优化系统，其特征在于，所述预设启发式优化算法为贝叶斯优化方法或NSGA-II算法。
8.根据权利要求5所述的一种模拟集成电路参数优化系统，其特征在于，所述否则更新训练样本集和训练相应集进入下一轮迭代的步骤具体包括：
将采用预设启发式优化算法输出的若干个样本与训练样本集合并，获得更新后的训练样本集；将采用预设启发式优化算法输出的若干个样本对应的样本响应与训练响应集合并，获得更新后的训练响应集。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210101247.7A CN114429099B (zh) | 2022-01-27 | 2022-01-27 | 一种模拟集成电路参数优化方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210101247.7A CN114429099B (zh) | 2022-01-27 | 2022-01-27 | 一种模拟集成电路参数优化方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114429099A CN114429099A (zh) | 2022-05-03 |
| CN114429099B true CN114429099B (zh) | 2024-01-19 |
Family
ID=81313818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210101247.7A Active CN114429099B (zh) | 2022-01-27 | 2022-01-27 | 一种模拟集成电路参数优化方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114429099B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109145389A (zh) * | 2018-07-25 | 2019-01-04 | 清华大学 | 集成电路模型复用方法及装置 |
| CN110750948A (zh) * | 2018-07-06 | 2020-02-04 | 复旦大学 | 一种基于多目标获取函数集成并行贝叶斯优化的模拟电路优化算法 |
| WO2020253055A1 (zh) * | 2019-06-19 | 2020-12-24 | 山东大学 | 一种基于遗传算法和机器学习的并行模拟电路优化方法 |
| CN113158608A (zh) * | 2021-02-26 | 2021-07-23 | 北京大学 | 确定模拟电路参数的处理方法、装置、设备及存储介质 |
| WO2021252324A1 (en) * | 2020-06-10 | 2021-12-16 | Texas Instruments Incorporated | Automated analog and mixed-signal circuit design and validation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11486925B2 (en) * | 2020-05-09 | 2022-11-01 | Hefei University Of Technology | Method for diagnosing analog circuit fault based on vector-valued regularized kernel function approximation |
-
2022
- 2022-01-27 CN CN202210101247.7A patent/CN114429099B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110750948A (zh) * | 2018-07-06 | 2020-02-04 | 复旦大学 | 一种基于多目标获取函数集成并行贝叶斯优化的模拟电路优化算法 |
| CN109145389A (zh) * | 2018-07-25 | 2019-01-04 | 清华大学 | 集成电路模型复用方法及装置 |
| WO2020253055A1 (zh) * | 2019-06-19 | 2020-12-24 | 山东大学 | 一种基于遗传算法和机器学习的并行模拟电路优化方法 |
| WO2021252324A1 (en) * | 2020-06-10 | 2021-12-16 | Texas Instruments Incorporated | Automated analog and mixed-signal circuit design and validation |
| CN113158608A (zh) * | 2021-02-26 | 2021-07-23 | 北京大学 | 确定模拟电路参数的处理方法、装置、设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 短沟道模型模拟集成电路的几何规划优化设计;李丹;戎蒙恬;殳国华;;上海交通大学学报(03);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114429099A (zh) | 2022-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Klaučo et al. | Machine learning-based warm starting of active set methods in embedded model predictive control | |
| Karaboga | A new design method based on artificial bee colony algorithm for digital IIR filters | |
| CN114492279B (zh) | 一种模拟集成电路的参数优化方法及系统 | |
| Amoshahy et al. | A novel flexible inertia weight particle swarm optimization algorithm | |
| Liu et al. | Global maximum likelihood estimation procedure for multinomial probit (MNP) model parameters | |
| Shokouhifar et al. | Simplified symbolic transfer function factorization using combined artificial bee colony and simulated annealing | |
| CN113240105B (zh) | 一种基于图神经网络池化的电网稳态判别方法 | |
| Krejić et al. | Descent direction method with line search for unconstrained optimization in noisy environment | |
| CN110782030A (zh) | 深度学习权值更新方法、系统、计算机设备及存储介质 | |
| CN114970345A (zh) | 短期负荷预测模型构建方法、装置、设备及可读存储介质 | |
| Nguyen | Tutorial on hidden markov model | |
| Fang et al. | LASSO isotone for high-dimensional additive isotonic regression | |
| CN114841106A (zh) | 一种基于规则引导的遗传算法的集成电路优化方法及系统 | |
| CN114429099B (zh) | 一种模拟集成电路参数优化方法及系统 | |
| CN110956261A (zh) | 一种评价指标的确定方法及系统 | |
| JP2020184123A (ja) | 回路設計装置、回路設計方法及びプログラム | |
| CN111967941B (zh) | 一种构建序列推荐模型的方法和序列推荐方法 | |
| Gupta et al. | Order reduction of linear time-invariant systems using Eigen permutation and Jaya algorithm | |
| US8700541B2 (en) | Modeling method of neuro-fuzzy system | |
| JP2023123636A (ja) | ハイパーパラメータチューニング方法、装置及びプログラム | |
| Geurts et al. | Gradient boosting for kernelized output spaces | |
| CN115081323A (zh) | 求解多目标约束优化问题的方法及其存储介质 | |
| Lv et al. | Subgradient based multiple-starting-point algorithm for non-smooth optimization of analog circuits | |
| Kang et al. | Uniform opposition-based particle swarm | |
| Zhang et al. | Variational reinforcement learning for hyper-parameter tuning of adaptive evolutionary algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |