CN116245061A - 一种多源异构数据的异常辨识和特征筛选方法 - Google Patents

一种多源异构数据的异常辨识和特征筛选方法 Download PDF

Info

Publication number
CN116245061A
CN116245061A CN202211221775.2A CN202211221775A CN116245061A CN 116245061 A CN116245061 A CN 116245061A CN 202211221775 A CN202211221775 A CN 202211221775A CN 116245061 A CN116245061 A CN 116245061A
Authority
CN
China
Prior art keywords
circuit
node
graph
analog integrated
source heterogeneous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211221775.2A
Other languages
English (en)
Inventor
曾衍瀚
林培东
李成霖
俞晓飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou University
Original Assignee
Guangzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou University filed Critical Guangzhou University
Priority to CN202211221775.2A priority Critical patent/CN116245061A/zh
Publication of CN116245061A publication Critical patent/CN116245061A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及模拟电路设计技术领域，且公开了一种多源异构数据的异常辨识和特征筛选方法，在模拟电路下进行自定义多参数多约束的电路拓扑生成及优化，在多约束自定义电路环境，将模拟集成电路网表作为图论输入。该多源异构数据的异常辨识和特征筛选方法，通过多约束自定义电路，将初定电路结构作为图论输入，再利用最大似然对模拟集成电路的尺寸进行预测，仿真网表作为图论更新；通过比较，不断更新尺寸，最终从待变化结构到具体结构，实现电路结构的自动生成；通过状态观察，利用图神经网络模型实现电路拓扑优化，最终输出可行性强的电路拓扑结构，使其生成的电路性能参数可以达到甚至优于人工设计水平的模拟集成电路。

Description

一种多源异构数据的异常辨识和特征筛选方法
技术领域
本发明涉及模拟电路设计技术领域，具体为一种多源异构数据的异常辨识和特征筛选方法。
背景技术
模拟集成电路在电路系统中起着不可或缺的作用，在电子市场绝大多数电子设备内部都要模拟电路的参与，设计模拟电路依然是一项需要大量耗费时间和精力的艰巨工作，但是市面上大部分的EDA软件都不支持模拟电路的电路拓扑生成及优化，而且时间效率也较低。与数字集成电路(IC)设计相比，参数演化复杂的电压参考等模拟集成电路设计，应同时考虑功耗、温度系数(TC)、线路灵敏度(LS)等多种因素。因此，人工设计周期长、效率低，产生了自动电路设计的要求。与数字集成电路中成熟的电子设计自动化(EDA)技术不同，一些模拟集成电路中带隙电压参考、误差放大器、传统LDO等自动设计系统的设计报道较少。同时目前现有技术方案还存在以下问题：电路拓扑局限生成，电路拓扑优化效率低，人工干预较多，优化方法耗时等缺点。
发明内容
本发明的目的在于提供一种多源异构数据的异常辨识和特征筛选方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种多源异构数据的异常辨识和特征筛选方法包括在模拟电路下进行自定义多参数多约束的电路拓扑生成及优化，在多约束自定义电路环境，将模拟集成电路网表作为图论输入，利用最大似然比较预测功能对模拟集成电路尺寸进行预测，利用图神经网络模型进行电路拓扑优化，针对含有MOS管的复杂设计优化，生成性能指标优于人工设计的电路结构，具体包括以下步骤：
1)首先进行多约束自定义，具体步骤如下：
a.输入电路约束条件，电路作为图论输入，划分为具体结构和待变化结构；
b.将两大结构作为模拟集成电路自定义的系统环境；
c.根据初始系统环境，以生成全MOS电压基准源电路为例，以多约束条件作为基础，进行模拟集成电路尺寸比较；
d.对电路系统环境，增加约束条件，增加电路可行性，在推导输出电压时，利用VDS≥4VT条件来进行简化，常温下VT为26mV，则MOS管的VDS需大于104mV，而Vref＝VDS6+VDS7，即Vref的最小电压应该是有一个限定值。
2)采用最大似然法实现模拟集成电路尺寸预测，具体步骤如下：
a.将MOS管状态作为观测数据，随机采样生成MOS管数据结构；
b.对具体的MOS管数据结构进行观测预测，进行优势对比，先从待变化结构开始采样观察；
c.通过优势对比，把优势的MOS管数据保留下来，以此作为子辈结构，保留个体，在子辈数据基础上，进行数据扩充，实现对待进化结构的自动生成；
d.从待进化结构到具体结构，实现对结构的扩充生成，对模拟集成电路尺寸预测后，实现整个电路的自动生成。
3)在模拟集成电路自动设计中，网表相当于一个图，为更好地与模拟集成电路进行智能学习交互，采用图神经网络进行电路拓扑的优化，具体步骤如下：
a.采用HSPICE仿真工具对初始电路拓扑结构导出网表，利用图神经网络将其网表中可改变的部分进行归一化，使其成为图神经网络算法的个体，图神经网络(GNN)模型基于信息传播机制，通过模拟集成电路尺寸预测后，将每一个节点通过交换信息更新自己的节点状态，直至达到MOS管稳定状态，设一个图-节点对的数据集合是
Figure SMS_1
其中/>
Figure SMS_2
表示图的集合，/>
Figure SMS_3
表示MOS管节点集合，建立模拟集成电路拓扑框架，其数据集/>
Figure SMS_4
为
Figure SMS_5
b.根据节点的期望目标，实现优化，定义xn∈Rs为节点n的状态，on为该节点的输出，则更新节点的状态的函数fw和节点的输出函数on的更新定义如下：
xn＝fw(ln,lc[n],xn[n],ln[n]) (2)
on＝gw(xn,ln) (3)
c.再让上述值各自叠加，得到所有值叠加而成的向量：状态x，标签l，输出o和节点标签ln，从而得到fw和on的叠加形式Fw和Gw：
x＝Fw(x,l) (4)
o＝Gw(x,lN) (5)
d.由Banach的不动点理论，可以证明上述表达式存在唯一解，并且可以通过以下表达式来迭代计算出这个唯一解：
x(t+1)＝Fw(x(t),l) (6)
e.最后通过迭代更新，利用图神经算法实现预测优化，可计算出：
xn(t+1)＝fw(ln,lc[n],xn[n](t),ln[n]) (7)
on(t)＝gw(xn(t),ln), n∈N (8)
即为每一个MOS管电路拓扑的最优结果，以此类推，实现对整体电路结构的拓扑优化。
优选的，所述步骤1的c中将处理后的最终数据作为电路拓扑初始值。
优选的，所述步骤1的d中，在电路正常工作的状态下，确保输出电压不能太高。
优选的，所述因此在利用算法寻优时给予一定的输出电压范围，设定输出电压范围为0.3-1.2V。
优选的，所述步骤1中对电路工作的电流设置约束条件，确保在算法自动优化时电流不会太大，保证电路功耗在合理的范围之内，设定电流范围为50nA-500nA。
优选的，所述步骤3的a中ni,j∈Ni表示集合
Figure SMS_6
中的第j个节点，ti,j表示节点nij的期望目标。
优选的，所述步骤3的b中ln,lc[n],xn[n],ln[n]，分别表示n的标签，n的边的标签，节点状态以及n各个邻域节点的标签。
优选的，所述步骤3的d中x(t)表示x在第t次迭代的值，Fw是使x(t)状态更新的过渡函数，则对于任意初始值，该动态系统都能以指数速度收敛出解。
与现有技术相比，本发明的有益效果是：
1.该多源异构数据的异常辨识和特征筛选方法，通过多约束自定义电路，将初定电路结构作为图论输入，再利用最大似然对模拟集成电路的尺寸进行预测，仿真网表作为图论更新。
2.通过比较，不断更新尺寸，最终从待变化结构到具体结构，实现电路结构的自动生成。
3.通过状态观察，利用图神经网络模型实现电路拓扑优化，最终输出可行性强的电路拓扑结构，使其生成的电路性能参数可以达到甚至优于人工设计水平的模拟集成电路。
4.本发明具有时间效率高，集成完整性强，优化时间速度短，自动生成电路结构并进行优化，最终电路性能指标优越的优点。
附图说明
图1为本发明基本思路步骤流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种技术方案：一种多源异构数据的异常辨识和特征筛选方法包括在模拟电路下进行自定义多参数多约束的电路拓扑生成及优化，在多约束自定义电路环境，将模拟集成电路网表作为图论输入，利用最大似然比较预测功能对模拟集成电路尺寸进行预测，利用图神经网络模型进行电路拓扑优化，针对含有MOS管的复杂设计优化，生成性能指标优于人工设计的电路结构，具体包括以下步骤：
1)首先进行多约束自定义，具体步骤如下：
a.输入电路约束条件，电路作为图论输入，划分为具体结构和待变化结构；
b.将两大结构作为模拟集成电路自定义的系统环境；
c.根据初始系统环境，以生成全MOS电压基准源电路为例，以多约束条件作为基础，进行模拟集成电路尺寸比较，将处理后的最终数据作为电路拓扑初始值；
d.对电路系统环境，增加约束条件，增加电路可行性，在推导输出电压时，利用VDS≥4VT条件来进行简化，常温下VT为26mV，则MOS管的VDS需大于104mV，而Vref＝VDS6+VDS7，即Vref的最小电压应该是有一个限定值，在电路正常工作的状态下，确保输出电压不能太高，因此在利用算法寻优时给予一定的输出电压范围，设定输出电压范围为0.3-1.2V；对电路工作的电流设置约束条件，确保在算法自动优化时电流不会太大，保证电路功耗在合理的范围之内，设定电流范围为50nA-500nA。
2)采用最大似然法实现模拟集成电路尺寸预测，具体步骤如下：
a.将MOS管状态作为观测数据，随机采样生成MOS管数据结构；
b.对具体的MOS管数据结构进行观测预测，进行优势对比，先从待变化结构开始采样观察；
c.通过优势对比，把优势的MOS管数据保留下来，以此作为子辈结构，保留个体，在子辈数据基础上，进行数据扩充，实现对待进化结构的自动生成；
d.从待进化结构到具体结构，实现对结构的扩充生成，对模拟集成电路尺寸预测后，实现整个电路的自动生成。
3)在模拟集成电路自动设计中，网表相当于一个图，为更好地与模拟集成电路进行智能学习交互，采用图神经网络进行电路拓扑的优化，具体步骤如下：
a.采用HSPICE仿真工具对初始电路拓扑结构导出网表，利用图神经网络将其网表中可改变的部分进行归一化，使其成为图神经网络算法的个体，图神经网络(GNN)模型基于信息传播机制，通过模拟集成电路尺寸预测后，将每一个节点通过交换信息更新自己的节点状态，直至达到MOS管稳定状态，设一个图-节点对的数据集合是
Figure SMS_7
其中/>
Figure SMS_8
表示图的集合，/>
Figure SMS_9
表示MOS管节点集合，建立模拟集成电路拓扑框架，其数据集/>
Figure SMS_10
为
Figure SMS_11
ni,j∈Ni表示集合
Figure SMS_12
中的第j个节点，ti,j表示节点nij的期望目标；
b.根据节点的期望目标，实现优化，定义xn∈Rs为节点n的状态，on为该节点的输出，则更新节点的状态的函数fw和节点的输出函数on的更新定义如下：
xn＝fw(ln,lc[n],xn[n],ln[n]) (2)
on＝gw(xn,ln) (3)
ln,lc[n],xn[n],ln[n]，分别表示n的标签，n的边的标签，节点状态以及n各个邻域节点的标签；
c.再让上述值各自叠加，得到所有值叠加而成的向量：状态x，标签l，输出o和节点标签ln，从而得到fw和on的叠加形式Fw和Gw：
x＝Fw(x,l) (4)
o＝Gw(x,lN) (5)
d.由Banach的不动点理论，可以证明上述表达式存在唯一解，并且可以通过以下表达式来迭代计算出这个唯一解：
x(t+1)＝Fw(x(t),l) (6)
x(t)表示x在第t次迭代的值，Fw是使x(t)状态更新的过渡函数，则对于任意初始值，该动态系统都能以指数速度收敛出解；
e.最后通过迭代更新，利用图神经算法实现预测优化，可计算出：
xn(t+1)＝fw(ln,lc[n],xn[n](t),ln[n]) (7)
on(t)＝gw(xn(t),ln),n∈N (8)
即为每一个MOS管电路拓扑的最优结果，以此类推，实现对整体电路结构的拓扑优化。
使用时，该多源异构数据的异常辨识和特征筛选方法，通过多约束自定义电路，将初定电路结构作为图论输入，再利用最大似然对模拟集成电路的尺寸进行预测，仿真网表作为图论更新；通过比较，不断更新尺寸，最终从待变化结构到具体结构，实现电路结构的自动生成；通过状态观察，利用图神经网络模型实现电路拓扑优化，最终输出可行性强的电路拓扑结构，使其生成的电路性能参数可以达到甚至优于人工设计水平的模拟集成电路；本发明具有时间效率高，集成完整性强，优化时间速度短，自动生成电路结构并进行优化，最终电路性能指标优越的优点。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种多源异构数据的异常辨识和特征筛选方法，其特征在于：包括在模拟电路下进行自定义多参数多约束的电路拓扑生成及优化，在多约束自定义电路环境，将模拟集成电路网表作为图论输入，利用最大似然比较预测功能对模拟集成电路尺寸进行预测，利用图神经网络模型进行电路拓扑优化，针对含有MOS管的复杂设计优化，生成性能指标优于人工设计的电路结构，具体包括以下步骤：
1)首先进行多约束自定义，具体步骤如下：
a.输入电路约束条件，电路作为图论输入，划分为具体结构和待变化结构；
b.将两大结构作为模拟集成电路自定义的系统环境；
c.根据初始系统环境，以生成全MOS电压基准源电路为例，以多约束条件作为基础，进行模拟集成电路尺寸比较；
d.对电路系统环境，增加约束条件，增加电路可行性，在推导输出电压时，利用VDS≥4VT条件来进行简化，常温下VT为26mV，则MOS管的VDS需大于104mV，而Vref＝VDS6+VDS7，即Vref的最小电压应该是有一个限定值；
2)采用最大似然法实现模拟集成电路尺寸预测，具体步骤如下：
a.将MOS管状态作为观测数据，随机采样生成MOS管数据结构；
b.对具体的MOS管数据结构进行观测预测，进行优势对比，先从待变化结构开始采样观察；
c.通过优势对比，把优势的MOS管数据保留下来，以此作为子辈结构，保留个体，在子辈数据基础上，进行数据扩充，实现对待进化结构的自动生成；
d.从待进化结构到具体结构，实现对结构的扩充生成，对模拟集成电路尺寸预测后，实现整个电路的自动生成；
3)在模拟集成电路自动设计中，网表相当于一个图，为更好地与模拟集成电路进行智能学习交互，采用图神经网络进行电路拓扑的优化，具体步骤如下：
a.采用HSPICE仿真工具对初始电路拓扑结构导出网表，利用图神经网络将其网表中可改变的部分进行归一化，使其成为图神经网络算法的个体，图神经网络(GNN)模型基于信息传播机制，通过模拟集成电路尺寸预测后，将每一个节点通过交换信息更新自己的节点状态，直至达到MOS管稳定状态，设一个图-节点对的数据集合是
Figure QLYQS_1
其中/>
Figure QLYQS_2
表示图的集合，/>
Figure QLYQS_3
表示MOS管节点集合，建立模拟集成电路拓扑框架，其数据集/>
Figure QLYQS_4
为
Figure QLYQS_5
b.根据节点的期望目标，实现优化，定义xn∈Rs为节点n的状态，on为该节点的输出，则更新节点的状态的函数fw和节点的输出函数on的更新定义如下：
xn＝fw(ln,lc[n],xn[n],ln[n]) (2)
on＝gw(xn,ln) (3)；
c.再让上述值各自叠加，得到所有值叠加而成的向量：状态x，标签l，输出o和节点标签ln，从而得到fw和on的叠加形式Fw和Gw：
x＝Fw(x,l) (4)
o＝Gw(x,lN) (5)；
d.由Banach的不动点理论，可以证明上述表达式存在唯一解，并且可以通过以下表达式来迭代计算出这个唯一解：
x(t+1)＝Fw(x(t),l) (6)；
e.最后通过迭代更新，利用图神经算法实现预测优化，可计算出：
xn(t+1)＝fw(ln,lc[n],xn[n](t),ln[n]) (7)
on(t)＝gw(xn(t),ln),n∈N (8)
即为每一个MOS管电路拓扑的最优结果，以此类推，实现对整体电路结构的拓扑优化。
2.根据权利要求1所述的一种多源异构数据的异常辨识和特征筛选方法，其特征在于：所述步骤1的c中，将处理后的最终数据作为电路拓扑初始值。
3.根据权利要求1所述的一种多源异构数据的异常辨识和特征筛选方法，其特征在于：所述步骤1的d中，在电路正常工作的状态下，确保输出电压不能太高。
4.根据权利要求3所述的一种多源异构数据的异常辨识和特征筛选方法，其特征在于：所述因此在利用算法寻优时给予一定的输出电压范围，设定输出电压范围为0.3-1.2V。
5.根据权利要求1所述的一种多源异构数据的异常辨识和特征筛选方法，其特征在于：所述步骤1中对电路工作的电流设置约束条件，确保在算法自动优化时电流不会太大，保证电路功耗在合理的范围之内，设定电流范围为50nA-500nA。
6.根据权利要求1所述的一种多源异构数据的异常辨识和特征筛选方法，其特征在于：所述步骤3的a中ni,j∈Ni表示集合
Figure QLYQS_6
中的第j个节点，ti,j表示节点nij的期望目标。
7.根据权利要求1所述的一种多源异构数据的异常辨识和特征筛选方法，其特征在于：所述步骤3的b中ln,lc[n],xn[n],ln[n]，分别表示n的标签，n的边的标签，节点状态以及n各个邻域节点的标签。
8.根据权利要求1所述的一种多源异构数据的异常辨识和特征筛选方法，其特征在于：所述步骤3的d中x(t)表示x在第t次迭代的值，Fw是使x(t)状态更新的过渡函数，则对于任意初始值，该动态系统都能以指数速度收敛出解。
CN202211221775.2A 2022-10-08 2022-10-08 一种多源异构数据的异常辨识和特征筛选方法 Pending CN116245061A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211221775.2A CN116245061A (zh) 2022-10-08 2022-10-08 一种多源异构数据的异常辨识和特征筛选方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211221775.2A CN116245061A (zh) 2022-10-08 2022-10-08 一种多源异构数据的异常辨识和特征筛选方法

Publications (1)

Publication Number Publication Date
CN116245061A true CN116245061A (zh) 2023-06-09

Family

ID=86623040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211221775.2A Pending CN116245061A (zh) 2022-10-08 2022-10-08 一种多源异构数据的异常辨识和特征筛选方法

Country Status (1)

Country Link
CN (1) CN116245061A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117473931A (zh) * 2023-12-28 2024-01-30 贝叶斯电子科技(绍兴)有限公司 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117473931A (zh) * 2023-12-28 2024-01-30 贝叶斯电子科技(绍兴)有限公司 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置
CN117473931B (zh) * 2023-12-28 2024-04-05 贝叶斯电子科技(绍兴)有限公司 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置

Similar Documents

Publication Publication Date Title
Lourenço et al. Using polynomial regression and artificial neural networks for reusable analog IC sizing
CN104361036A (zh) 告警事件关联规则挖掘方法
CN115204076B (zh) 集成电路的逻辑优化方法、装置、电子设备及可读介质
CN114492279A (zh) 一种模拟集成电路的参数优化方法及系统
CN110750948A (zh) 一种基于多目标获取函数集成并行贝叶斯优化的模拟电路优化算法
JP2023536765A (ja) 人工知能に基づく回路設計方法及び実装システム
CN116245061A (zh) 一种多源异构数据的异常辨识和特征筛选方法
CN114841106A (zh) 一种基于规则引导的遗传算法的集成电路优化方法及系统
CN116362123A (zh) 基于改进奖励函数的芯片布局预训练及优化方法
CN115562069B (zh) 基于rt-lab的储能并网测试系统及其测试方法
CN110414118B (zh) 一种基于分离式建模的Boost变换器建模方法及应用
CN114580534B (zh) 一种工业数据异常检测方法、装置、电子设备和存储介质
CN112836394A (zh) 基于相关性和高斯过程回归的设计空间参数迁移学习方法
Zhang et al. Automated design of complex analog circuits with multiagent based reinforcement learning
He et al. Reinforcement learning driven physical synthesis
CN118714028A (zh) 基于小波分解和改进型lstm的算力网络流量预测方法
CN116646945A (zh) 无功电压优化模型的建立方法、电子设备及存储介质
CN115310209B (zh) 基于vae的气动形状迁移优化方法及相关装置
CN115864385A (zh) 一种考虑负荷电压功率耦合特性的电压灵敏度计算方法
CN114722658B (zh) 一种基于数据驱动的多信任度协同元模型在预测燃料舱焊接变形的应用方法
CN115879412A (zh) 一种基于迁移学习的版图层级电路图尺寸参数优化方法
CN107908814A (zh) 基于amg算法的射频功放互连可靠性建模方法
CN115238620A (zh) 一种响应曲面结合支持向量回归机的复合算法辅助模拟ic设计方法
CN113922369A (zh) 用于输配电网可靠性评估的方法、终端及存储介质
Zhou et al. A Transferable GNN-based Multi-Corner Performance Variability Modeling for Analog ICs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination