KR101983856B1 - 기억 소자, 기억 장치 - Google Patents

기억 소자, 기억 장치 Download PDF

Info

Publication number
KR101983856B1
KR101983856B1 KR1020120051401A KR20120051401A KR101983856B1 KR 101983856 B1 KR101983856 B1 KR 101983856B1 KR 1020120051401 A KR1020120051401 A KR 1020120051401A KR 20120051401 A KR20120051401 A KR 20120051401A KR 101983856 B1 KR101983856 B1 KR 101983856B1
Authority
KR
South Korea
Prior art keywords
layer
magnetization
oxide
storage
storage layer
Prior art date
Application number
KR1020120051401A
Other languages
English (en)
Other versions
KR20120130701A (ko
Inventor
히로유끼 우찌다
마사노리 호소미
히로유끼 오모리
가즈히로 벳쏘
유따까 히고
데쯔야 아사야마
가즈따까 야마네
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Priority to KR1020120051401A priority Critical patent/KR101983856B1/ko
Publication of KR20120130701A publication Critical patent/KR20120130701A/ko
Application granted granted Critical
Publication of KR101983856B1 publication Critical patent/KR101983856B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Abstract

본 발명은 수직 자화를 갖는 스핀 토크형 자기 메모리에 있어서, 수직 자기 이방성을 강화하고, 높은 정보 유지 특성을 실현시킨다.
본 발명에 따르면, 기억 소자는 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층(17)과, 기억층(17)에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층(15)과, 기억층(17)과 자화 고정층(15) 사이에 설치되는 비자성체에 의한 중간층(16)에 의한 MTJ 구조를 갖는 것으로 한다. 이 경우, 중간층(16)과 반대측에서 기억층(17)에 인접하는, 2층 이상의 산화물로 형성된 캡층(18)을 설치하도록 한다.

Description

기억 소자, 기억 장치 {STORAGE ELEMENT AND STORAGE DEVICE}
본 개시는 강자성층의 자화 상태를 정보로서 기억하는 기억층과, 자화의 방향이 고정된 자화 고정층을 갖고, 전류를 흘림으로써 기억층의 자화의 방향을 변화시키는 기억 소자 및 이 기억 소자를 구비한 기억 장치에 관한 것이다.
대용량 서버부터 모바일 단말기에 이르기까지 각종 정보 기기의 비약적인 발전에 따라, 이를 구성하는 메모리나 로직 등의 소자에 있어서도 고집적화, 고속화, 저소비 전력화 등 새로운 고성능화가 추구되고 있다. 특히 반도체 불휘발성 메모리의 진보는 현저하고, 그 중에서도 대용량 파일 메모리로서의 플래시 메모리는 하드디스크 드라이브를 쫓아낼 기세로 보급이 진행되고 있다.
한편, 코드 스토리지용 또는 워킹 메모리로의 전개를 노리고, 현재 일반적으로 사용되고 있는 NOR 플래시 메모리, DRAM 등을 치환하기 위해 FeRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), PCRAM(Phase-Change Random Access Memory) 등의 개발이 진행되고 있고, 일부는 이미 실용화되어 있다.
그 중에서도 MRAM은, 자성체의 자화 방향에 의해 데이터 기억을 행하기 위해 고속 또한 거의 무한(1015회 이상)의 재기록이 가능하며, 이미 산업 오토메이션이나 항공기 등의 분야에서 사용되고 있다.
MRAM은 그의 고속 동작과 신뢰성으로부터, 향후 코드 스토리지나 워킹 메모리로의 전개가 기대되고 있지만, 현실적으로는 저소비전력화, 대용량화에 과제를 갖고 있다.
이는 MRAM의 기록 원리, 즉 배선으로부터 발생하는 전류 자계에 의해 자화를 반전시킨다는 방식에 기인하는 본질적인 과제이다. 이 문제를 해결하기 위한 하나의 방법으로서, 전류 자계에 의하지 않는 기록(즉 자화 반전) 방식이 검토되고 있고, 그 중에서도 스핀 토크 자화 반전에 관한 연구는 활발하다.
스핀 토크 자화 반전의 기억 소자는 MRAM과 동일하게 MTJ(Magnetic Tunnel Junction)에 의해 구성되어 있고, 특정 방향으로 고정된 자성층을 통과하는 스핀 편극 전자가, 다른 자유로운(방향을 고정시키지 않은) 자성층에 진입할 때에 그 자성층에 토크를 부여하는 것을 이용한 것으로, 어느 임계값 이상의 전류를 흘리면 자유 자성층이 반전한다. 0/1의 재기록은 전류의 극성을 바꿈으로써 행한다.
이 반전을 위한 전류의 절대값은 0.1μm 정도의 스케일의 소자에서 1mA 이하이다.
게다가 이 전류값이 소자 체적에 비례해서 감소하기 때문에 스케일링이 가능하다. 게다가 MRAM에서 필요했던 기록용 전류 자계 발생용의 워드선이 불필요하기 때문에, 셀 구조가 단순해진다는 이점도 있다.
이하, 스핀 토크 자화 반전을 이용한 MRAM을 "스핀 토크형 MRAM" 또는 "ST-MRAM(Spin Torque-Magnetic Random Access Memory)"이라 칭한다. 스핀 토크 자화 반전은, 또한 스핀 주입 자화 반전이라 불리는 경우도 있다.
고속 또한 재기록 횟수가 거의 무한대라는 MRAM의 이점을 유지한 상태에서, 저소비전력화, 대용량화를 가능하게 하는 불휘발 메모리로서, ST-MRAM에 큰 기대가 모아지고 있다.
ST-MRAM으로는, 예를 들어 상기 특허문헌 1과 같이 면내 자화를 사용한 것과, 예를 들어 상기 특허문헌 2와 같이 수직 자화를 사용한 것이 개발되어 있다.
일본 특허 공개 제2004-193595호 공보 일본 특허 공개 제2009-81215호 공보
Nature Materials, Vol 9, p.721(2010)
ST-MRAM에 사용하는 강자성체로서 다양한 재료가 검토되고 있지만, 일반적으로 면내 자기 이방성을 갖는 것보다도 수직 자기 이방성을 갖는 쪽이 저전력화, 대용량화에 적합하다고 여겨지고 있다.
이는 수직 자화쪽이 스핀 토크 자화 반전시에 초과해야 할 에너지 배리어가 낮고, 또한 수직 자화막이 갖는 높은 자기 이방성이 대용량화에 의해 미세화한 기억 담체의 열 안정성을 유지하는 데에도 유리하기 때문이다.
그러나, 수직 이방성을 갖는 자성 재료에 따라서는 이방성 에너지가 작고, 기억 소자로서의 정보의 유지 특성이 염려된다.
따라서 본 개시에서는 수직 자기 이방성을 보다 강화하여 기억 소자로서 높은 정보 유지 특성을 실현시켜, 안정적이고 저전류에서 기록 가능한 ST-MRAM 소자를 제공하는 것을 목적으로 한다.
본 개시의 기억 소자는 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 설치되는 비자성체에 의한 중간층과, 상기 기억층에 인접하고, 상기 중간층과 반대측에 설치되는 2층 이상의 산화물로 형성된 캡층을 갖는다. 그리고 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행한다.
본 개시의 기억 장치는, 정보를 자성체의 자화 상태에 의해 유지하는 기억 소자와, 서로 교차하는 2종류의 배선을 구비한다. 상기 기억 소자는 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 설치되는 비자성체에 의한 중간층과, 상기 기억층에 인접하고, 상기 중간층과 반대측에 설치되는 2층 이상의 산화물로 형성된 캡층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행하는 구성으로 한다. 그리고 상기 2종류의 배선 사이에 상기 기억 소자가 배치되고, 상기 2종류의 배선을 통해서, 상기 기억 소자에 상기 적층 방향의 전류가 흐르고, 이에 따라 스핀 토크 자화 반전이 일어나는 기억 장치이다.
이러한 본 개시의 기술은, ST-MRAM으로서, 기억층, 중간층(터널 배리어층), 자화 고정층으로서, MTJ 구조를 채용한다. 그 후, 기억층에 인접하는 캡층을 2층 이상의 산화물로 형성한다.
캡층을 산화물 적층 구조로 함으로써, 단층의 산화물을 사용한 구성보다도 수직 자기 이방성을 강화시킬 수 있다.
본 개시의 기술에 의하면, 수직 자화형의 ST-MRAM에 의한 불휘발 메모리로서 수직 자기 이방성을 강화하여, 기억 소자로서 높은 정보 유지 특성(열 안정성)을 실현할 수 있다. 이에 따라 안정적이고 저전류에서 기록 가능한 ST-MRAM 기억 소자, 기억 장치를 실현할 수 있다.
도 1은 실시 형태의 기억 장치의 개략 구성의 사시도이다.
도 2는 실시 형태의 기억 장치의 단면도이다.
도 3은 실시 형태의 기억 소자의 층 구조를 도시하는 단면도이다.
도 4는 실시 형태에 관한 실험 1의 시료의 설명도이다.
도 5는 실험 1의 결과로서의 보자력을 도시하는 도면이다.
도 6은 실시 형태에 관한 실험 2의 시료의 설명도이다.
도 7은 실험 2의 결과를 도시하는 도면이다.
이하, 본 개시의 실시 형태를 다음의 순서로 설명한다.
<1. 실시 형태의 기억 장치의 구성>
<2. 실시 형태의 기억 소자의 개요>
<3. 실시 형태의 구체적 구성>
<4. 실시 형태에 관한 실험>
<1. 실시 형태의 기억 장치의 구성>
우선, 본 개시의 실시 형태가 되는 기억 장치의 구성에 대해서 설명한다.
실시 형태의 기억 장치의 모식도를 도 1 및 도 2에 도시한다. 도 1은 사시도, 도 2는 단면도이다.
도 1에 도시한 바와 같이, 실시 형태의 기억 장치는, 서로 직교하는 2종류의 어드레스 배선(예를 들어 워드선과 비트선)의 교점 부근에, 자화 상태로 정보를 유지할 수 있는 ST-MRAM에 의한 기억 소자(3)가 배치되어 이루어진다.
즉, 실리콘 기판 등의 반도체 기체(10)의 소자 분리층(2)에 의해 분리된 부분에, 각 기억 장치를 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(8), 소스 영역(7) 및 게이트 전극(1)이 각각 형성되어 있다. 이 중, 게이트 전극(1)은, 도면 중 전후 방향으로 연장되는 한쪽 어드레스 배선(워드선)을 겸하고 있다.
드레인 영역(8)은, 도 1 중 좌우의 선택용 트랜지스터에 공통되어 형성되어 있고, 이 드레인 영역(8)에는 배선(9)이 접속되어 있다.
그리고, 소스 영역(7)과, 상방에 배치된 도 1 중 좌우 방향으로 연장되는 비트선(6) 사이에, 스핀 토크 자화 반전에 의해 자화의 방향이 반전하는 기억층을 갖는 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)는, 예를 들어 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다.
도 2에 도시한 바와 같이, 기억 소자(3)는 2개의 자성층(15, 17)을 갖는다. 이 2층의 자성층(15, 17) 중, 한쪽의 자성층을 자화 M15의 방향이 고정된 자화 고정층(15)으로 하고, 다른 쪽의 자성층을 자화 M17의 방향이 변화하는 자화 자유층 즉 기억층(17)으로 한다.
또한, 기억 소자(3)는 비트선(6)과, 소스 영역(7)에 각각 상하의 콘택트층(4)을 개재해서 접속되어 있다.
이에 따라, 2종류의 어드레스 배선(1, 6)을 통해서 기억 소자(3)에 상하 방향의 전류를 흘려서, 스핀 토크 자화 반전에 의해 기억층(17)의 자화 M17의 방향을 반전시킬 수 있다.
이러한 기억 장치에서는, 선택 트랜지스터의 포화 전류 이하의 전류에서 기입을 행할 필요가 있고, 트랜지스터의 포화 전류는 미세화에 따라 저하되는 것이 알려져 있기 때문에, 기억 장치의 미세화를 위해서는 스핀 트랜스퍼의 효율을 개선하여, 기억 소자(3)에 흘리는 전류를 저감시키는 것이 적합하다.
또한, 판독 신호를 크게 하기 위해서는, 큰 자기 저항 변화율을 확보할 필요가 있으며, 이를 위해서는 상술한 바와 같은 MTJ 구조를 채용하는 것, 즉 2층의 자성층(15, 17) 사이에 중간층을 터널 절연층(터널 배리어층)으로 한 기억 소자(3)의 구성으로 하는 것이 효과적이다.
이와 같이 중간층으로서 터널 절연층을 사용한 경우에는, 터널 절연층이 절연 파괴하는 것을 방지하기 위해, 기억 소자(3)에 흘리는 전류량에 제한이 발생한다. 즉 기억 소자(3)의 반복 기입에 대한 신뢰성 확보의 관점에서도, 스핀 토크 자화 반전에 필요한 전류를 억제하는 것이 바람직하다. 또한, 스핀 토크 자화 반전에 필요한 전류는, 반전 전류, 기억 전류 등으로 불리는 경우가 있다.
또한 기억 장치는 불휘발 메모리 장치이기 때문에, 전류에 의해 기입된 정보를 안정적으로 기억할 필요가 있다. 즉, 기억층의 자화의 열 요동에 대한 안정성(열 안정성)을 확보할 필요가 있다.
기억층의 열 안정성이 확보되어 있지 않으면, 반전한 자화의 방향이 열(동작 환경에 있어서의 온도)에 의해 재반전하는 경우가 있어, 기입 에러가 되어 버린다.
본 기억 장치에 있어서의 기억 소자(3)(ST-MRAM)는, 종래의 MRAM과 비교하여, 스케일링에 있어서 유리, 즉 체적을 작게 하는 것은 가능하지만, 체적이 작아지는 것은, 다른 특성이 동일하다면, 열 안정성을 저하시키는 방향에 있다.
ST-MRAM의 대용량화를 진행시킨 경우, 기억 소자(3)의 체적은 한층 작아지므로, 열 안정성의 확보는 중요한 과제가 된다.
그로 인해, ST-MRAM에 있어서의 기억 소자(3)에 있어서, 열 안정성은 매우 중요한 특성이며, 체적을 감소시켜도 이 열 안정성이 확보되도록 설계할 필요가 있다.
<2. 실시 형태의 기억 소자의 개요>
다음에 본 개시의 실시 형태의 기억 소자의 개요에 대해서 설명한다.
실시 형태의 기억 소자는 ST-MRAM으로서 구성된다. ST-MRAM은 스핀 토크 자화 반전에 의해, 기억 소자의 기억층의 자화의 방향을 반전시켜서 정보의 기억을 행한다.
기억층은 강자성층을 포함하는 자성체에 의해 구성되며, 정보를 자성체의 자화 상태(자화의 방향)에 의해 유지하는 것이다.
상세하게는 후술하지만, 실시 형태의 기억 소자(3)는, 예를 들어 도 3에 일례를 나타내는 층 구조가 되어, 적어도 2개의 강자성체층으로서의 기억층(17), 자화 고정층(15)을 구비하고, 또한 그 2개의 자성층 사이의 중간층(16)을 구비한다.
기억층(17)은 막면에 수직인 자화를 갖고, 정보에 대응해서 자화의 방향이 변화된다.
자화 고정층(15)은, 기억층(17)에 기억된 정보의 기준이 되는 막면에 수직인 자화를 갖는다.
중간층(16)은, 예를 들어 비자성체에 의한 절연층이 되어, 기억층(17)과 자화 고정층(15) 사이에 설치된다.
그리고 기억층(17), 중간층(16), 자화 고정층(15)을 갖는 층 구조의 적층 방향에 스핀 편극한 전자를 주입함으로써, 기억층(17)의 자화의 방향이 변화하여, 기억층(17)에 대하여 정보의 기억이 행해진다.
여기서 스핀 토크 자화 반전에 대해서 간단하게 설명한다.
전자는 2종류의 스핀 각운동량을 가진다. 임시로 이를 상향, 하향이라 정의한다. 비자성체 내부에서는 양자가 동수이고, 강자성체 내부에서는 양자의 수에 차가 있다. 기억 소자(3)를 구성하는 2층의 강자성체인 자화 고정층(15) 및 기억층(17)에 있어서, 서로의 자기 모멘트의 방향이 반대 방향 상태일 때에, 전자를 자화 고정층(15)으로부터 기억층(17)으로 이동시킨 경우에 대해서 생각한다.
자화 고정층(15)은, 높은 보자력 때문에 자기 모멘트의 방향이 고정된 고정 자성층이다.
자화 고정층(15)을 통과한 전자는 스핀 편극, 즉 상향과 하향의 수에 차가 발생한다. 비자성층인 중간층(16)의 두께가 충분히 얇게 구성되어 있으면, 자화 고정층(15)의 통과에 의한 스핀 편극이 완화되어 통상의 비자성체에 있어서의 비편극(상향과 하향이 동수) 상태가 되기 전에 다른 쪽의 자성체, 즉 기억층(17)에 전자가 도달한다.
기억층(17)에서는, 스핀 편극도의 부호가 반대가 되어 있음으로써, 계의 에너지를 낮추기 위해서 일부의 전자는 반전, 즉 스핀 각운동량의 방향을 변경시키게 된다. 이때, 계의 전체 각운동량은 보존되어야 하기 때문에, 방향을 바꾼 전자에 의한 각운동량 변화의 합계와 등가인 반작용이 기억층(17)의 자기 모멘트에도 부여된다.
전류 즉 단위 시간에 통과하는 전자의 수가 적은 경우에는, 방향을 바꾸는 전자의 총 수도 적기 때문에 기억층(17)의 자기 모멘트에 발생하는 각운동량 변화도 작지만, 전류가 증가하면 많은 각운동량 변화를 단위 시간 내에 부여할 수 있다.
각운동량의 시간 변화는 토크이며, 토크가 특정 경계값을 초과하면 기억층(17)의 자기 모멘트는 세차(歲差) 운동을 개시하고, 그 1축 이방성에 의해 180도 회전한 곳에서 안정된다. 즉 반대 방향 상태로부터 동일한 방향 상태로의 반전이 일어난다.
자화가 동일 방향 상태에 있을 때, 전류를 반대로 기억층(17)으로부터 자화 고정층(15)에 전자를 보내는 방향으로 흐르게 하면, 다음번에는 자화 고정층(15)에서 반사되었을 때에 스핀 반전한 전자가 기억층(17)에 진입할 때에 토크를 부여하고, 반대 방향 상태로 자기 모멘트를 반전시킬 수 있다. 단 이때, 반전을 일으키는 데에 필요한 전류량은, 반대 방향 상태로부터 동일 방향 상태로 반전시키는 경우보다도 많아진다.
자기 모멘트의 동일 방향 상태로부터 반대 방향 상태로의 반전은 직감적인 이해가 곤란하지만, 자화 고정층(15)이 고정되어 있기 때문에 자기 모멘트를 반전할 수 없고, 계 전체의 각운동량을 보존하기 위해서 기억층(17)이 반전한다고 생각해도 좋다. 이와 같이 0/1의 기억은, 자화 고정층(15)으로부터 기억층(17)의 방향 또는 그 반대 방향으로, 각각의 극성에 대응하는 특정 임계값 이상의 전류를 흘림으로써 행해진다.
정보의 판독은, 종래 형의 MRAM과 마찬가지로 자기 저항 효과를 사용해서 행해진다. 즉 상술한 기억의 경우와 마찬가지로 막면 수직 방향으로 전류를 흘린다. 그리고, 기억층(17)의 자기 모멘트가, 자화 고정층(15)의 자기 모멘트에 대하여 동일 방향인지 반대 방향인지에 따라, 소자가 나타내는 전기 저항이 변화하는 현상을 이용한다.
자화 고정층(15)과 기억층(17) 사이의 중간층(16)으로서 사용하는 재료는 금속이든 절연체이든 상관없지만, 보다 높은 판독 신호(저항의 변화율)가 얻어지고, 또한 보다 낮은 전류에 의해 기억이 가능해지는 것은, 중간층으로서 절연체를 사용한 경우이다. 이때의 소자를 강자성 터널 접합(Magnetic Tunnel Junction: MTJ)이라 칭한다.
스핀 토크 자화 반전에 의해, 자성층의 자화 방향을 반전시킬 때에, 필요해지는 전류의 임계값 Ic는, 자성층의 자화 용이축이 면내 방향인지, 수직 방향인지에 따라 상이하다.
본 실시 형태의 기억 소자는 수직 자화형이지만, 종전의 면내 자화형의 기억 소자인 경우의 자성층의 자화 방향을 반전시키는 반전 전류를 Ic_para라 한다.
동일 방향으로부터 반대 방향(또한, 동일 방향, 반대 방향이란, 자화 고정층의 자화 방향을 기준으로 하여 본 기억층의 자화 방향)으로 반전시키는 경우,
Ic_para=(A·α·Ms·V/g(0)/P)(Hk+2πMs)
가 되고, 반대 방향으로부터 동일 방향으로 반전시키는 경우,
Ic_para=-(A·α·Ms·V/g(π)/P)(Hk+2πMs)
가 된다.
한편, 본 예와 같은 수직 자화형의 기억 소자의 반전 전류를 Ic_perp라 하면, 동일 방향으로부터 반대 방향으로 반전시키는 경우,
Ic_perp=(A·α·Ms·V/g(0)/P)(Hk-4πMs)
가 되고, 반대 방향으로부터 동일 방향으로 반전시키는 경우,
Ic_perp=-(A·α·Ms·V/g(π)/P)(Hk-4πMs)
가 된다.
단, A는 상수, α는 덤핑 상수, Ms는 포화 자화, V는 소자 체적, P는 스핀 분극률, g(0), g(π)는 각각 동일 방향시, 반대 방향시에 스핀 토크가 상대의 자성층에 전달되는 효율에 대응하는 계수, Hk는 자기 이방성이다.
상기 각 식에 있어서, 수직 자화형인 경우의 (Hk-4πMs)와 면내 자화형인 경우의 (Hk+2πMs)를 비교하면, 수직 자화형이 저기억 전류화에 보다 적합한 것을 이해할 수 있다.
수직 이방성을 갖는 자성 재료로서 Co-Fe-B 합금 등이 있고, ST-MRAM에 있어서 큰 판독 신호를 부여하는 고자기 저항 변화율을 실현하기 위해서, 터널 장벽(중간층(16))으로서의 MgO와 조합이 가능하다는 점에서 유망하다.
그러나, 수직 자기 이방성의 기원으로서 산화물과의 계면 이방성을 갖는 본 구성에서는, 다른 수직 자화 재료에 비해 낮은 수직 이방성 에너지에 의한 낮은 유지 특성(열 안정성)이 염려되고 있다.
유지 특성을 향상시키기 위해서는 자성층의 체적을 증가시키는 등의 방법이 있지만, 막 두께가 증가함으로써 저하되는 계면 이방성과의 트레이드 오프(상반)가 되어 바람직하지 않다.
메모리로서 존재할 수 있기 위해서는, 기입된 정보를 유지할 수 있어야 한다.
정보를 유지하는 능력의 지표로서, 열 안정성의 지표Δ(=KV/kBT)의 값으로 판단된다. 이 Δ는 하기 수학식에 의해 표현된다.
Δ=KV/kBT=Ms·V·Hk·(1/2kB·T)
여기서, Hk: 실효적인 이방성 자계, kB: 볼츠만 상수, T: 절대 온도, Ms: 포화 자화량, V: 기억층(17)의 체적, K: 이방성 에너지다.
실효적인 이방성 자계 Hk에는 형상 자기 이방성, 유도 자기 이방성, 결정 자기 이방성 등의 영향이 도입되어 있고, 단자구의 일제 회전 모델을 가정한 경우, 이는 보자력과 동등해진다.
<3. 실시 형태의 구체적 구성>
계속해서, 본 개시의 실시 형태의 구체적 구성에 대해서 설명한다.
기억 장치의 구성은 먼저 도 1에서 설명한 바와 같이, 직교하는 2종류의 어드레스 배선(1, 6)(예를 들어 워드선과 비트선)의 교점 부근에, 자화 상태에서 정보를 유지할 수 있는 기억 소자(3)가 배치되는 것이다.
그리고 2종류의 어드레스 배선(1, 6)을 통해 기억 소자(3)에 상하 방향의 전류를 흘려, 스핀 토크 자화 반전에 의해 기억층(17)의 자화의 방향을 반전시킬 수 있다.
도 3은 실시 형태의 기억 소자(3)(ST-MRAM)의 층 구조의 예를 나타내고 있다.
기억 소자(3)는 하지층(14), 자화 고정층(15), 중간층(16), 기억층(17), 산화물 캡층(18), 캡 보호층(19)을 갖는다.
이 도 3의 예와 같이, 기억 소자(3)는 스핀 토크 자화 반전에 의해 자화 M17의 방향이 반전하는 기억층(17)에 대하여, 하층에 자화 고정층(15)을 설치하고 있다.
ST-MRAM에 있어서는, 기록층(17)의 자화 M17과 자화 고정층(15)의 자화 M15의 상대적인 각도에 의해 정보의 0, 1을 규정하고 있다.
기억층(17)은, 자화의 방향이 층면 수직 방향에 자유롭게 변화하는 자기 모멘트를 갖는 강자성체로 구성되어 있다. 자화 고정층(15)은, 자화가 막면 수직 방향으로 고정된 자기 모멘트를 갖는 강자성체로 구성되어 있다.
정보의 기억은 1축 이방성을 갖는 기억층(17)의 자화의 방향에 의해 행한다. 기입은 막면 수직 방향으로 전류를 인가하고, 스핀 토크 자화 반전을 일으킴으로써 행한다. 이와 같이, 스핀 주입에 의해 자화의 방향이 반전하는 기억층에 대하여, 하층에 자화 고정층(15)이 설치되고, 기억층(17)의 기억 정보(자화 방향)의 기준이 된다.
기억층(17)과 자화 고정층(15) 사이에는, 터널 배리어층(터널 절연층)이 되는 중간층(16)이 설치되고, 기억층(17)과 자화 고정층(15)에 의해, MTJ 소자가 구성되어 있다.
또한, 자화 고정층(15) 아래에는 하지층(14)이 형성되어 있다.
기억층(17) 위(즉 기억층(17)에서 볼 때 중간층(16)과는 반대측)에는 산화물 캡층(18)이 형성되어 있다.
또한 산화물 캡층(18) 위(즉 보자력 강화층(18)에서 볼 때 기억층(17)과는 반대측)에 캡 보호층(19)이 형성되어 있다.
본 실시 형태에서는, 기억층(17) 및 자화 고정층(15)으로는 Co-Fe-B를 사용한다.
또한, 기억층(17) 및 자화 고정층(15)을 구성하는 자성체는 Co-Fe-B 합금으로 한정되지 않고, Co-Fe-C 합금, Ni-Fe-B 합금, Ni-Fe-C 합금일 수도 있다.
자화 고정층(15)은 정보의 기준이므로, 기록이나 판독에 의해 자화의 방향이 변화해서는 안되지만, 반드시 특정한 방향으로 고정되어 있을 필요는 없고, 기억층(17)보다도 보자력을 크게 하거나, 막 두께를 두껍게 하거나, 혹은 자기 덤핑 상수를 크게 해서 기억층(17)보다도 움직이기 어렵게 하면 좋다.
중간층(16)(터널 배리어층)은 예를 들어 MgO라 한다. MgO(산화마그네슘)층으로 한 경우에는, 자기 저항 변화율(MR비)을 높게 할 수 있다. 이와 같이 MR비를 높게 함으로써, 스핀 주입의 효율을 향상시켜 기억층(17)의 자화 M17의 방향을 반전시키기 위해서 필요한 전류 밀도를 저감시킬 수 있다.
또한 중간층(16)은, 산화마그네슘으로 이루어지는 구성으로 하는 것 이외에도, 예를 들어 산화알루미늄, 질화알루미늄, SiO2, Bi2O3, MgF2, CaF, SrTiO2, AlLaO3, Al-N-O 등의 각종 절연체, 유전체, 반도체를 사용해서 구성할 수도 있다.
하지층(14) 및 캡 보호층(19)으로는, Ta, Ti, W, Ru 등 각종 금속 및 TiN 등의 도전성 질화물을 사용할 수 있다. 또한, 하지층(14) 및 보호층(20)은 단층으로 사용해도 좋고, 상이한 재료를 복수 적층해도 좋다.
산화물 캡층(18)은, 이 예에서는 제1 캡층(18a), 제2 캡층(18b)의 2층의 적층 구조가 되어 있다.
제1 캡층(18a), 제2 캡층(18b) 각각은 산화규소, 산화마그네슘, 산화탄탈, 산화알루미늄, 산화코발트, 페라이트, 산화티타늄, 산화크롬, 티탄산스트론튬, 산화알루미늄란탄, 산화아연에 의한 층, 혹은 이들 산화물의 혼합물에 의한 층으로서 형성하는 것이 바람직하다.
또한, 기억층(17)에 인접하는 측인 제1 캡층(18a)은, 산화마그네슘의 층으로 하는 것이 바람직하다.
또한, 도 3의 예에서는 제1 캡층(18a), 제2 캡층(18b)의 2층의 적층 구조로 했지만, 3층 이상의 산화물층의 적층 구조로 해도 좋다.
본 실시 형태에 있어서는, 특히 기억층(17)이 받는 실효적인 반자계의 크기가 기억층(17)의 포화 자화량 Ms보다도 작아지도록, 기억층(17)의 조성이 조정되어 있다.
상술한 바와 같이, 기억층(17)의 강자성 재료 Co-Fe-B 조성을 선정하고, 기억층(17)이 받는 실효적인 반자계의 크기를 낮게 하여, 기억층의 포화 자화량 Ms보다도 작아지도록 한다. 이에 따라 기억층(17)의 자화는 막면 수직 방향을 향한다.
또한, 본 실시 형태에 있어서, 중간층(16)인 절연층을 산화마그네슘층(MgO)으로 했을 경우에는, 자기 저항 변화율(MR비)을 높게 할 수 있다. 이와 같이 MR비를 높게 함으로써, 스핀 주입의 효율을 향상시켜, 기억층(17)의 자화의 방향을 반전시키기 위해서 필요한 전류 밀도를 저감시킬 수 있다.
기억 소자(3)의 기억층(17)이, 기억층(17)이 받는 실효적인 반자계의 크기가 기억층(17)의 포화 자화량 Ms보다도 작아지도록 구성되어 있으므로, 기억층이 받는 반자계가 낮게 되어 있고, 기억층의 자화의 방향을 반전시키기 위해서 필요해지는 기입 전류량을 저감시킬 수 있다. 이는 수직 자기 이방성을 기억층(17)이 갖기 때문에 수직 자화형 ST-MRAM의 반전 전류를 적용할 수 있어, 반자계의 점에서 유리해지기 때문이다.
한편, 기억층(17)의 포화 자화량 Ms를 저감시키지 않아도 기입 전류량을 저감시킬 수 있기 때문에, 기억층(17)의 포화 자화량 Ms를 충분한 양으로 하여, 기억층(17)의 열 안정성을 확보하는 것이 가능해진다.
또한 본 실시 형태에서는, 기억층(17)에 접하는 2층의 산화물층에 의한 산화물 캡층(18)을 설치하고 있다.
산화물 적층 구조인 산화물 캡층(18)을 설치함으로써, 수직 자기 이방성을 조정할 수 있고, 단층의 산화물을 사용한 구성보다도 기억층(17)의 보자력 및 정보 유지 특성(열 안정성 지표Δ)을 증대시킬 수 있다.
이에 따라 특성 밸런스가 우수한 기억 소자를 구성할 수 있다.
본 실시 형태의 기억 소자(3)는, 하지층(14)부터 캡 보호층(19)까지의 각 층을 진공 장치 내에서 차례로 연속적으로 성막해서 적층 구조를 형성한다. 그 후 에칭 등의 가공에 의해 기억 소자(3)의 패턴을 형성함으로써 제조할 수 있다.
또한, 자화 고정층(15)은, 단층이 강자성층으로 이루어지는 구성, 혹은 복수층의 강자성층을, 비자성층을 개재하여 적층한 적층 페리핀 구조로 할 수 있다.
적층 페리핀 구조의 자화 고정층(15)을 구성하는 강자성층의 재료로는 Co, CoFe, CoFeB 등을 사용할 수 있다. 또한, 비자성층의 재료로는, Ru, Re, Ir, Os 등을 사용할 수 있다.
혹은 반강자성층과 강자성층의 반강자성 결합을 이용함으로써, 그 자화의 방향이 고정된 구성으로 할 수 있다.
반강자성층의 재료로는, FeMn 합금, PtMn 합금, PtCrMn 합금, NiMn 합금, IrMn 합금, NiO, Fe2O3 등의 자성체를 들 수 있다.
또한, 이들의 자성체에 Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, Nb 등의 비자성 원소를 첨가하여 자기 특성을 조정하거나, 그 밖의 결정 구조나 결정성이나 물질의 안정성 등의 각종 물성을 조정할 수 있다.
자화 고정층(15)을 적층 페리핀 구조로 하면, 자화 고정층(15)을 외부 자계에 대하여 둔화시키고, 자화 고정층(15)에 기인하는 누설 자계를 차단함과 함께 복수의 자성층의 층간 결합에 의한, 자화 고정층(15)의 수직 자기 이방성의 강화를 도모할 수 있다.
<4. 실시 형태에 관한 실험>
[실험 1]
본 실험은, 도 3과 같이 기억 소자(3)에 산화물의 적층 구조로 한 산화물 캡층(18)을 설치한 경우의 자기 특성을 평가한 것이다. 자화 곡선의 측정을 행하고, 보자력 Hc를 측정했다.
시료는, 시료 1 내지 시료 8의 8종류를 준비했다. 시료 2 내지 시료 8이 실시 형태의 기억 소자(3)에 상당하는 것이며, 시료 1이 비교예가 되는 비교용 시료이다.
각 시료의 층 구조를 도 4에 도시한다.
산화물 캡층(18) 이외에는 시료 1 내지 시료 8과 마찬가지이며, 도 4A에 나타낸다.
·하지층(14): 막 두께 15nm의 Ta막과, 막 두께 10nm의 Ru막의 적층막
·자화 고정층(15): 막 두께 2nm의 Co-Pt층과, 막 두께 0.7nm의 Ru막과, 막 두께 1.2nm의 [Co20Fe80]70B30막의 적층막
·중간층(16)(터널 절연층): 막 두께 1nm의 산화마그네슘막
·기억층(17): 막 두께 2nm의 [Co20Fe80]70B30
기억층(17)에 인접하는 산화물 캡층(18)의 구조를 도 4B에 나타내고 있다.
·시료 1(비교예): 막 두께 0.9nm의 산화마그네슘
·시료 2: 막 두께 0.5nm의 산화마그네슘과 막 두께 0.4nm의 산화알루미늄
·시료 3: 막 두께 0.5nm의 산화마그네슘과 막 두께 1.0nm의 산화탄탈
·시료 4: 막 두께 0.5nm의 산화마그네슘과 막 두께 1.0nm의 산화크롬
·시료 5: 막 두께 0.4nm의 산화알루미늄과 막 두께 0.5nm의 산화마그네슘
·시료 6: 막 두께 1.0nm의 산화탄탈과 막 두께 0.5nm의 산화마그네슘
·시료 7: 막 두께 1.0nm의 산화크롬과 막 두께 0.5nm의 산화마그네슘
·시료 8: 막 두께 0.5nm의 산화알루미늄과 막 두께 0.5nm의 산화탄탈
또한, 각 시료의 산화물 캡층(18)의 상부에는, 캡 보호층(18)(Ta, Ru, W 등)을 적층시키고 있다.
시료 2 내지 시료 4는, 기억층(17)에 접하는 제1 캡층(18a)에 산화마그네슘을 사용한 것으로 했다.
시료 5 내지 시료 7은, 기억층(17)에 접하지 않는 제2 캡층(18a)에 산화마그네슘을 사용하고, 제1 캡층(18a)은 산화마그네슘 이외로 했다.
시료 8은 제1 캡층(18a), 제2 캡층(18b) 모두 산화마그네슘 이외로 한 것이다.
각 시료는 두께 0.725mm의 실리콘 기판 상에 두께 300nm의 열산화막을 형성하고, 그 위에 상기한 구성의 기억 소자를 형성했다.
또한 하지층과 실리콘 기판 사이에 도시하지 않은 막 두께 100nm의 Cu막을 설치했다.
중간층(16) 이외의 각 층은, DC 마그네트론 스퍼터법을 사용해서 성막했다. 산화물을 사용한 중간층(16)은, RF 마그네트론 스퍼터법 혹은 DC 마그네트론 스퍼터법을 사용해서 금속층을 성막한 후 산화 챔버에서 산화했다.
기억 소자를 구성하는 각 층을 성막한 후에, 자장 중 열처리로에서 300℃·1시간의 열처리를 행했다.
(자화 곡선의 측정)
각 시료로서의 기억 소자의 자화 곡선을, 자기력 효과 측정에 의해 측정했다.
이때, 측정에는 미세 가공 후의 소자가 아닌, 웨이퍼 상에 자화 곡선 평가용으로 특별히 설치한 8mm×8mm 정도의 벌크 필름 부분을 사용했다. 또한 측정 자계는, 막면 수직 방향으로 인가했다.
도 5는, 시료 1 내지 시료 8에 대해서 자화 곡선으로부터 구해지는 보자력 Hc를 나타낸 것이다.
캡층의 자화 곡선의 형상은, 어느 구성에서도 자화 곡선은 양호한 각형을 나타내고, 기억층(17)인 Co-Fe-B 합금이 계면 이방성에 의해 수직 자기 이방성을 충분히 발현하고 있다.
캡층이 2층인 산화물의 적층 구조인 시료 2 내지 시료 8에 있어서는, 비교예(시료 1)와 같은 단층의 산화물을 사용한 구성보다도 보자력의 값이 증가하여, 최대 2배 정도로 증대되어 있다.
이는, 기억층(17)/산화물 캡(18) 사이의 비틀림의 영향이 완화되었기 때문이라 생각된다. 실제의 재료에 있어서는, 열처리에 따라 결정화한 Co-Fe-B 합금과 산화마그네슘에 의한 중간층(16)과 같이, 고배향인 자성층/산화물 계면에는 국소적인 비틀림이 도입되어 있고, 자기 특성을 열화시키고 있다.
특히 CoFe계 자성막과 산화마그네슘막 사이에는, 격자 정수의 미스매치가 커서, 비틀림에 의한 영향이 크다는 것이 알려져 있다.
시료 2 내지 시료 8에서는, 산화마그네슘 단체의 캡층에 대하여 미스매치가 상이한 산화물을 조합해서 적층시킴으로써 비틀림이 변조·보상되고, 자기 특성이 개선되어 있다고 생각된다.
추가로 시료 2 내지 시료 8에서는, 격자 정수가 상이한 산화물이 적층 구조를 취함으로써, 적층 상부 혹은 하부 중 어느 하나에 막면 내 방향의 압축 비틀림이 발생하고, 캡 보호층(19)으로서 적층하고 있는 Ru나 W, Ta층의 열처리에 의한 산화물로의 확산이 억제되어 있다고 생각된다.
그 결과, 확산된 캡 보호층(19)과 산화물이 혼합됨으로써 발생하는 계면 이방성의 열화를 방지하는 효과가 비틀림의 보상 효과와 동시에 얻어지고 있다.
또한, 수직 자기 이방성을 조정하기 위해서 적층하는 산화물은 3층 이상이어도 좋다. 또한 각 시료에서 나타낸 산화물 이외에, 산화규소, 산화코발트, 페라이트, 산화티타늄, 티탄산스트론튬, 산화알루미늄란탄, 산화아연, 혹은 이들의 산화물의 혼합층을 포함하는 것이어도 좋다.
시료 2, 3, 4와, 시료 5, 6, 7을 비교하면, 산화마그네슘이 기억층(17)과의 계면에 있는 구성인 것이, 없는 구성에 비해 1.2배 정도의 보자력을 갖는다.
이것으로부터 자성층과의 계면 이방성을 효과적으로 발현할 수 있는 산화마그네슘이 계면측에서 특정 제1 캡층(18a)이 되는 것이 바람직하다. 단 기억층(17)에 인접하고 있는 산화물은 산화마그네슘 이외에도 단층 산화물인 경우(시료 1)에 비교해서 보자력을 증강하는 효과는 얻어지고 있다.
또한, 실험에서는 Co-Fe-B 합금의 B 조성을 30%로 했지만, TMR값이나 내열성의 관점에서 B 조성을 20 내지 40% 정도로 변화시켜도 좋다.
기억층(17)을 구성하는 자성체는 Co-Fe-B 합금에 한정되지 않고, Co-Fe-C 합금, Ni-Fe-B 합금, Ni-Fe-C 합금이어도 좋다.
기억층(17) 및 자화 고정층(15)의 Co-Fe-B 합금에 비자성 원소를 첨가하는 것도 유효하며, 이 경우 비자성층의 재료로는 Ru, Os, Re, Ir, Au, Ag, Cu, Al, Bi, Si, B, C, Cr, Ta, Pd, Pt, Zr, Hf, W, Mo, Nb 또는 그들의 합금을 사용하여 자기 특성을 조정할 수 있다.
[실험 2]
본 실험은, 도 3의 기억 소자(3)에 적층 구조의 산화물 캡층(18)을 설치한 경우의 특성을 조사한 것이다. 자기 저항 곡선의 측정, 반전 전류값으로부터의 열 안정성 측정을 행했다. 시료는 시료 9 내지 시료 11의 3종류를 준비했다. 시료 10, 시료 11이 실시 형태의 기억 소자(3)에 상당하는 것이며, 시료 9는 비교용 시료이다.
각 시료의 층 구조를 도 4에 도시한다.
산화물 캡층(18) 이외에는 시료 9 내지 시료 11과 마찬가지이며, 도 6의 a에 나타낸다.
·하지층(14): 막 두께 15nm의 Ta막과, 막 두께 10nm의 Ru막의 적층막
·자화 고정층(15): 막 두께 2nm의 Co-Pt층과, 막 두께 0.7nm의 Ru막과, 막 두께 1.2nm의 [Co20Fe80]70B30막의 적층막
·중간층(16)(터널 절연층): 막 두께 1nm의 산화마그네슘막
·기억층(17): 막 두께 2nm의 [Co20Fe80]70B30
기억층(17)에 인접하는 산화물 캡층(18)의 구조를 도 6의 b에 나타내고 있다.
·시료 9(비교예): 막 두께 0.9nm의 산화마그네슘
·시료 10: 막 두께 0.5nm의 산화마그네슘과 막 두께 0.4nm의 산화알루미늄
·시료 11: 막 두께 0.5nm의 산화마그네슘과 막 두께 1.0nm의 산화크롬
어느 구성도, 산화물 캡층(18)의 상부에 막 두께 5nm의 Ru와 막 두께 3nm의 Ta에 의한 캡 보호층(19)이 형성되어 있다.
각 시료는, 두께 0.725mm의 실리콘 기판 상에 두께 300nm의 열산화막을 형성하고, 그 위에 상기한 구성의 기억 소자를 형성했다. 또한 하지층과 실리콘 기판 사이에 도시하지 않은 막 두께 100nm의 Cu막(후술하는 워드선이 되는 것)을 설치했다.
중간층(16) 이외의 각 층은, DC 마그네트론 스퍼터법을 사용해서 성막했다. 산화물을 사용한 중간층(16)은, RF 마그네트론 스퍼터법 혹은 DC 마그네트론 스퍼터법을 사용해서 금속층을 성막한 후 산화 챔버에서 산화했다.
또한, 기억 소자를 구성하는 각 층을 성막한 후에, 자장 중 열처리로에서 300℃·1시간의 열처리를 행했다.
이어서, 워드선 부분을 포토리소그래피에 의해 마스크한 후에, 워드선 이외의 부분의 적층막에 대하여 Ar 플라즈마에 의해 선택 에칭을 행함으로써, 워드선(하부 전극)을 형성했다.
이때, 워드선 부분 이외에는, 기판의 깊이 5nm까지 에칭되었다. 그 후, 전자 빔 묘화 장치에 의해 기억 소자의 패턴의 마스크를 형성하고, 적층막에 대하여 선택 에칭을 행하고, 기억 소자를 형성했다.
기억 소자 부분 이외에는, 워드선의 Cu층 바로 위까지 에칭했다.
또한, 특성 평가용 기억 소자에는, 자화 반전에 필요한 스핀 토크를 발생시키기 위해서, 기억 소자에 충분한 전류를 흘릴 필요가 있기 때문에, 중간층(16)(터널 절연층)의 저항값을 억제할 필요가 있다.
따라서, 기억 소자의 패턴을 단축 0.07μm×장축 0.07μm의 원 형상으로 하여, 기억 소자의 면적 저항값(Ωμm2)이 20Ωμm2이 되도록 했다.
이어서, 기억 소자 부분 이외를, 두께 100nm 정도의 Al2O3의 스퍼터링에 의해 절연했다. 그 후, 포토리소그래피를 사용하여 상부 전극이 되는 비트선 및 측정용 패드를 형성했다.
이와 같이 하여 기억 소자(3)에 상당하는 각 시료를 제작했다.
제작한 기억 소자의 각 시료 9 내지 시료 11에 대하여 각각 이하와 같이 하야 특성의 평가를 행했다. 측정에 앞서, 반전 전류의 플러스 방향과 마이너스 방향의 값을 대칭이 되도록 제어하는 것을 가능하게 하기 위해서, 기억 소자에 대하여 외부로부터 자계를 부여할 수 있도록 구성했다. 또한, 기억 소자에 인가되는 전압이, 절연층이 파괴되지 않는 범위 내인 1V까지 되도록 설정했다.
(자기 저항 곡선의 측정(TMR 측정))
기억 소자의 자기 저항 곡선을 자장을 인가하면서, 소자 저항을 측정함으로써 평가했다.
(반전 전류값 및 열 안정성의 측정)
실시 형태의 기억 소자(3)의 기입 특성을 평가할 목적으로, 반전 전류값의 측정을 행했다. 기억 소자에 10μs 내지 100ms의 펄스폭의 전류를 흘리고, 그 후의 기억 소자의 저항값을 측정했다.
또한, 기억 소자에 흘리는 전류량을 변화시켜, 이 기억 소자의 기억층의 자화 방향이 반전하는 전류값을 구했다.
또한, 기억 소자의 자기 저항 곡선을 복수회 측정함으로써 얻어지는 보자력 Hc의 분산이 기억 소자의 상술한 유지 특성(열 안정성)의 지표(Δ)에 대응한다.
측정되는 보자력 Hc의 분산이 적을수록 높은 Δ값을 갖는다.
그리고, 기억 소자간의 편차를 고려하기 위해, 동일 구성의 기억 소자를 각각 20개 정도 제작하여, 상술한 측정을 행하여 반전 전류값 및 열 안정성의 지표Δ의 평균값을 구했다.
도 7은, 시료 9 내지 시료 11의 자기 저항 곡선 및 전류에 의한 기입에서의 자화 반전 특성의 평가를 통합한 것이다.
TMR(터널 자기 저항 효과)값, 보자력 Hc, 열 안정성 지표Δ, 반전 전류 밀도 JcO를 나타내고 있다.
시료 10, 시료 11에서는, 실험 1의 벌크 필름에 있어서의 비교를 반영하고 있으며, TMR(터널 자기 저항 효과)값이나 반전 전류 밀도를 비교예(시료 9)와 동일 정도로 유지하면서, 보자력 Hc과 유지 특성값(열 안정성 지표Δ)이 1.1 내지 1.4배로 상승하고 있는 것을 알 수 있다.
이것으로부터, 산화물 캡층(18)을 적층 구조로 하는 것의 우위성이 확인되었다.
또한, 시료 10, 시료 11의 구성에 한정되지 않고, 실험 1에서 예로 든 바와 같이 효과가 있는 범위에서 산화물 캡층의 적층 구조를 변화시켜도 좋다.
또한 산화물 캡층(18)과 접하는 캡 보호층(19)을 Ru 이외로 바꿈으로써 반전 전류를 낮추는 구성으로 해도 좋다.
이상의 실험 1, 실험 2로부터도 알 수 있는 바와 같이, 본 실시 형태의 기억 소자(3)는, 수직 자화형의 MTJ 및 이를 사용한 대용량, 저소비 전력인 ST-MRAM 기억 소자, 기억 장치의 제조를 용이하게 하는 효과를 갖는다.
또한 본 기술은 이하와 같은 구성도 채용할 수 있다.
(1) 막면에 대하여 수직의 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과,
상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과,
상기 기억층과 상기 자화 고정층 사이에 설치되는 비자성체에 의한 중간층과,
상기 기억층에 인접하고, 상기 중간층과 반대측에 설치되는 2층 이상의 산화물로 형성된 캡층을 갖고,
상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행하는 기억 소자.
(2) 상기 (1)에 있어서, 상기 캡층은 산화규소, 산화마그네슘, 산화탄탈, 산화알루미늄, 산화코발트, 페라이트, 산화티타늄, 산화크롬, 티탄산스트론튬, 산화알루미늄란탄, 산화아연에 의한 층, 혹은 이들 산화물의 혼합물에 의한 층 중 어느 하나를 포함하는 기억 소자.
(3) 상기 (1) 또는 (2)에 있어서, 2층 이상으로 형성되는 상기 캡층에 있어서, 상기 기억층에 인접하는 층은 산화마그네슘의 층인 기억 소자.
(4) 상기 (1) 내지 (3) 중 어느 하나에 있어서, 상기 기억층을 구성하는 강자성층 재료가 Co-Fe-B인 기억 소자.
1: 게이트 전극
2: 소자 분리층
3: 기억 소자
4: 콘택트층
6: 비트선
7: 소스 영역
8: 드레인 영역
9: 배선
10: 반도체 기체
14: 하지층
15: 자화 고정층
16: 중간층
17: 기억층
18: 산화물 캡층
19: 캡 보호층

Claims (5)

  1. 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과,
    상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과,
    상기 기억층과 상기 자화 고정층 사이에 설치되는 비자성체에 의한 중간층과,
    상기 기억층에 인접하고, 상기 중간층과 반대측에 설치되는, 2층 이상의 산화물로 형성된 캡층으로서, 상기 기억층에 인접하는 제1 산화물 층은 산화 마그네슘을 포함하고, 상기 제1 산화물 층에 인접하는 다른 제2 산화물 층은 산화탄탈 및 산화알루미늄 중 적어도 하나를 포함하는, 캡층을 갖고,
    상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행하는 기억 소자.
  2. 제1항에 있어서, 상기 캡층은 산화규소, 산화마그네슘, 산화탄탈, 산화알루미늄, 산화코발트, 페라이트, 산화티타늄, 산화크롬, 티탄산스트론튬, 산화알루미늄란탄, 산화아연에 의한 층, 혹은 이들 산화물의 혼합물에 의한 층 중 어느 하나를 포함하는 기억 소자.
  3. 삭제
  4. 제1항에 있어서, 상기 기억층을 구성하는 강자성층 재료가 Co-Fe-B인 기억 소자.
  5. 정보를 자성체의 자화 상태에 의해 유지하는 기억 소자와,
    서로 교차하는 2종류의 배선을 구비하고,
    상기 기억 소자는
    막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 설치되는 비자성체에 의한 중간층과, 상기 기억층에 인접하고, 상기 중간층과 반대측에 설치되는 2층 이상의 산화물로 형성된 캡층으로서, 상기 기억층에 인접하는 제1 산화물 층은 산화 마그네슘을 포함하고 상기 제1 산화물 층에 인접하는 다른 제2 산화물 층은 산화탄탈 및 산화알루미늄 중 적어도 하나를 포함하는, 캡층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행하는 구성이 되고,
    상기 2종류의 배선 사이에 상기 기억 소자가 배치되고,
    상기 2종류의 배선을 통해서 상기 기억 소자에 상기 적층 방향의 전류가 흐르고, 이에 따라 스핀 토크 자화 반전이 일어나는 기억 장치.
KR1020120051401A 2011-05-23 2012-05-15 기억 소자, 기억 장치 KR101983856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120051401A KR101983856B1 (ko) 2011-05-23 2012-05-15 기억 소자, 기억 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-114440 2011-05-23
JP2011114440A JP5768498B2 (ja) 2011-05-23 2011-05-23 記憶素子、記憶装置
KR1020120051401A KR101983856B1 (ko) 2011-05-23 2012-05-15 기억 소자, 기억 장치

Publications (2)

Publication Number Publication Date
KR20120130701A KR20120130701A (ko) 2012-12-03
KR101983856B1 true KR101983856B1 (ko) 2019-05-29

Family

ID=47199843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120051401A KR101983856B1 (ko) 2011-05-23 2012-05-15 기억 소자, 기억 장치

Country Status (5)

Country Link
US (2) US8854876B2 (ko)
JP (1) JP5768498B2 (ko)
KR (1) KR101983856B1 (ko)
CN (1) CN102800803B (ko)
TW (1) TWI540684B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
JP2014072393A (ja) * 2012-09-28 2014-04-21 Sony Corp 記憶素子、記憶装置、磁気ヘッド
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element
US9178137B2 (en) * 2013-03-22 2015-11-03 Youngmin EEH Magnetoresistive element and magnetic memory
KR102105078B1 (ko) 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
TWI569483B (zh) * 2013-06-05 2017-02-01 財團法人工業技術研究院 垂直磁化穿隧式磁阻元件及其製造方法
US9147833B2 (en) 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
KR102268187B1 (ko) 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104733606B (zh) * 2015-04-01 2017-12-15 上海磁宇信息科技有限公司 一种具有双层优化层的磁电阻元件
CN104868052B (zh) * 2015-04-16 2017-12-15 上海磁宇信息科技有限公司 一种可调的垂直式磁电阻元件
US9472281B1 (en) * 2015-06-30 2016-10-18 HGST Netherlands B.V. Non-volatile memory with adjustable cell bit shape
KR20170012791A (ko) * 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치의 제조 방법
US9647034B2 (en) * 2015-09-09 2017-05-09 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
US10256399B2 (en) * 2016-05-18 2019-04-09 International Business Machines Corporation Fabricating a cap layer for a magnetic random access memory (MRAM) device
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
KR102511914B1 (ko) * 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10230043B2 (en) * 2017-03-21 2019-03-12 International Business Machines Corporation Boron segregation in magnetic tunnel junctions
WO2018182644A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low oxygen precipitation
WO2018182651A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced anisotropy and methods to form the same
US10014465B1 (en) 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
KR102514506B1 (ko) 2017-12-19 2023-03-29 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10431275B2 (en) 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
JP2019164848A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 磁気記憶装置
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
JP2021044369A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置
CN112635653A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性存储单元
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
WO2021101585A1 (en) * 2019-11-22 2021-05-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US10991407B1 (en) * 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11005034B1 (en) * 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11361805B2 (en) * 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
CN111208455A (zh) * 2020-01-08 2020-05-29 华东师范大学 一种铁磁体探针探测反铁磁体磁各向异性的方法
US20230180628A1 (en) * 2020-06-10 2023-06-08 Sony Semiconductor Solutions Corporation Magnetoresistive effect element, semiconductor device, and electronic equipment
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228501A1 (en) * 2006-03-29 2007-10-04 Shiho Nakamura Magnetic recording element and magnetic memory
JP2010021580A (ja) 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621667B1 (en) * 2000-08-15 2003-09-16 Seagate Technology Llc Giant magnetoresistive sensor with a multilayer cap layer
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US7190557B2 (en) * 2004-04-14 2007-03-13 Hitachi Global Storage Technologies Netherlands B.V. Current-in-the-plane spin valve magnetoresistive sensor with dual metal oxide capping layers
JP2006060044A (ja) * 2004-08-20 2006-03-02 Canon Anelva Corp 磁気抵抗効果素子の製造方法
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP2007165572A (ja) * 2005-12-14 2007-06-28 Alps Electric Co Ltd 磁気検出素子
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2009081215A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US8411494B2 (en) * 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
US10446209B2 (en) * 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021580A (ja) 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
US20070228501A1 (en) * 2006-03-29 2007-10-04 Shiho Nakamura Magnetic recording element and magnetic memory

Also Published As

Publication number Publication date
US20140374752A1 (en) 2014-12-25
JP2012244031A (ja) 2012-12-10
KR20120130701A (ko) 2012-12-03
US20120300542A1 (en) 2012-11-29
TWI540684B (zh) 2016-07-01
CN102800803B (zh) 2016-12-14
US9356230B2 (en) 2016-05-31
CN102800803A (zh) 2012-11-28
US8854876B2 (en) 2014-10-07
JP5768498B2 (ja) 2015-08-26
TW201248785A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
KR101983856B1 (ko) 기억 소자, 기억 장치
US10971175B2 (en) Storage element
TWI530945B (zh) Memory elements and memory devices
CN106887247B (zh) 信息存储元件和存储装置
KR101943651B1 (ko) 저장 소자 및 저장 장치
US9818932B2 (en) Storage element, storage device, and magnetic head
KR101891829B1 (ko) 기억 소자 및 메모리 장치
JP2012235015A (ja) 記憶素子及び記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
KR20120023560A (ko) 기억 소자 및 기억 장치
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant