JP2012244031A - 記憶素子、記憶装置 - Google Patents

記憶素子、記憶装置 Download PDF

Info

Publication number
JP2012244031A
JP2012244031A JP2011114440A JP2011114440A JP2012244031A JP 2012244031 A JP2012244031 A JP 2012244031A JP 2011114440 A JP2011114440 A JP 2011114440A JP 2011114440 A JP2011114440 A JP 2011114440A JP 2012244031 A JP2012244031 A JP 2012244031A
Authority
JP
Japan
Prior art keywords
layer
magnetization
storage
oxide
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011114440A
Other languages
English (en)
Other versions
JP2012244031A5 (ja
JP5768498B2 (ja
Inventor
Hiroyuki Uchida
裕行 内田
Masakatsu Hosomi
政功 細見
Hiroyuki Omori
広之 大森
Kazuhiro Bessho
和宏 別所
Yutaka Higo
豊 肥後
Tetsuya Asayama
徹哉 浅山
Kazuaki Yamane
一陽 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011114440A priority Critical patent/JP5768498B2/ja
Priority to TW101111507A priority patent/TWI540684B/zh
Priority to US13/462,538 priority patent/US8854876B2/en
Priority to KR1020120051401A priority patent/KR101983856B1/ko
Priority to CN201210152403.9A priority patent/CN102800803B/zh
Publication of JP2012244031A publication Critical patent/JP2012244031A/ja
Publication of JP2012244031A5 publication Critical patent/JP2012244031A5/ja
Priority to US14/478,642 priority patent/US9356230B2/en
Application granted granted Critical
Publication of JP5768498B2 publication Critical patent/JP5768498B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】垂直磁化を有するスピントルク型磁気メモリにおいて、垂直磁気異方性を強化し、高い情報保持特性を実現させる。
【解決手段】記憶素子は、膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層17と、記憶層17に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層15と、記憶層17と磁化固定層15の間に設けられる非磁性体による中間層16とによるMTJ構造を持つものとする。この場合に、中間層16と反対側で記憶層17に隣接する、2層以上の酸化物で形成されたキャップ層18を設けるようにする。
【選択図】図3

Description

本開示は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とを有し、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えた記憶装置に関する。
特開2004−193595号公報 特開2009−81215号公報
Nature Materials,Vol9,p.721(2010).
大容量サーバからモバイル端末に至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化など、さらなる高性能化が追求されている。特に半導体不揮発性メモリの進歩は著しく、就中大容量ファイルメモリとしてのフラッシュメモリはハードディスクドライブを駆逐する勢いで普及が進んでいる。
一方、コードストレージ用さらにはワーキングメモリへの展開を睨み、現在一般に用いられているNORフラッシュメモリ、DRAMなどを置き換えるべくFeRAM(Ferroelectric Random Access Memory)、MRAM(Magnetic Random Access Memory)、PCRAM(Phase-Change Random Access Memory)などの開発が進められており、一部はすでに実用化されている。
なかでもMRAMは、磁性体の磁化方向によりデータ記憶を行うために高速かつほぼ無限(1015回以上)の書換えが可能であり、すでに産業オートメーションや航空機などの分野で使用されている。
MRAMはその高速動作と信頼性から、今後コードストレージやワーキングメモリへの展開が期待されているが、現実には低消費電力化、大容量化に課題を有している。
これはMRAMの記録原理、すなわち配線から発生する電流磁界により磁化を反転させるという方式に起因する本質的な課題である。この問題を解決するための一つの方法として、電流磁界によらない記録(すなわち磁化反転)方式が検討されており、なかでもスピントルク磁化反転に関する研究は活発である。
スピントルク磁化反転の記憶素子はMRAMと同じくMTJ(Magnetic Tunnel Junction)により構成されており、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な(方向を固定されない)磁性層に進入する際にその磁性層にトルクを与えることを利用したもので、あるしきい値以上の電流を流せば自由磁性層が反転する。0/1の書換えは電流の極性を変えることにより行う。
この反転のための電流の絶対値は0.1μm程度のスケールの素子で1mA以下である。
しかもこの電流値が素子体積に比例して減少するためスケーリングが可能である。しかもMRAMで必要であった記録用電流磁界発生用のワード線が不要であるため、セル構造が単純になるという利点もある。
以下、スピントルク磁化反転を利用したMRAMを、「スピントルク型MRAM」又は「ST−MRAM(Spin Torque-Magnetic Random Access Memory)」と呼ぶ。スピントルク磁化反転は、またスピン注入磁化反転と呼ばれることもある。
高速かつ書換え回数がほぼ無限大であるというMRAMの利点を保ったまま、低消費電力化、大容量化を可能とする不揮発メモリとして、ST−MRAMに大きな期待が寄せられている。
ST−MRAMとしては、例えば上記特許文献1のように面内磁化を用いたものと、例えば上記特許文献2のように垂直磁化を用いたものが開発されている。
ST−MRAMに用いる強磁性体として、さまざまな材料が検討されているが、一般に面内磁気異方性を有するものよりも垂直磁気異方性を有するものの方が低電力化、大容量化に適しているとされている。
これは垂直磁化の方がスピントルク磁化反転の際に超えるべきエネルギバリアが低く、また垂直磁化膜の有する高い磁気異方性が大容量化により微細化した記憶担体の熱安定性を保持するのに有利であるためである。
しかし、垂直異方性を有する磁性材料によっては異方性エネルギーが小さく、記憶素子としての情報の保持特性が懸念される。
そこで本開示では垂直磁気異方性をより強化し記憶素子として高い情報保持特性を実現させ、安定かつ低電流で記録可能なST−MRAM素子を提供することを目的とする。
本開示の記憶素子は、膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層と、上記記憶層に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層と、上記記憶層に隣接し、上記中間層と反対側に設けられる、2層以上の酸化物で形成されたキャップ層とを有する。そして上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行う。
本開示の記憶装置は、情報を磁性体の磁化状態により保持する記憶素子と、互いに交差する2種類の配線とを備える。上記記憶素子は、膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層と、上記記憶層に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層と、上記記憶層に隣接し、上記中間層と反対側に設けられる、2層以上の酸化物で形成されたキャップ層とを有し、上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行う構成とされる。そして上記2種類の配線の間に上記記憶素子が配置され、上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、これに伴ってスピントルク磁化反転が起こる記憶装置である。
このような本開示の技術は、ST−MRAMとして、記憶層、中間層(トンネルバリア層)、磁化固定層として、MTJ構造を採る。その上で、記憶層に隣接するキャップ層を、2層以上の酸化物で形成する。
キャップ層を酸化物積層構造とすることで、単層の酸化物を用いた構成よりも垂直磁気異方性を強化することができる。
本開示の技術によれば、垂直磁化型のST−MRAMによる不揮発メモリとして、垂直磁気異方性を強化して、記憶素子として高い情報保持特性(熱安定性)を実現することができる。これにより安定かつ低電流で記録可能なST−MRAM記憶素子、記憶装置を実現できる。
実施の形態の記憶装置の概略構成の斜視図である。 実施の形態の記憶装置の断面図である。 実施の形態の記憶素子の層構造を示す断面図である。 実施の形態に関する実験1の試料の説明図である。 実験1の結果としての保磁力を示す図である。 実施の形態に関する実験2の試料の説明図である。 実験2の結果を示す図である。
以下、本開示の実施の形態を次の順序で説明する。
<1.実施の形態の記憶装置の構成>
<2.実施の形態の記憶素子の概要>
<3.実施の形態の具体的構成>
<4.実施の形態に関する実験>
<1.実施の形態の記憶装置の構成>

まず、本開示の実施の形態となる記憶装置の構成について説明する。
実施の形態の記憶装置の模式図を、図1及び図2に示す。図1は斜視図、図2は断面図である。
図1に示すように、実施の形態の記憶装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができるST−MRAMによる記憶素子3が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各記憶装置を選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(ワード線)を兼ねている。
ドレイン領域8は、図1中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
そして、ソース領域7と、上方に配置された、図1中左右方向に延びるビット線6との間に、スピントルク磁化反転により磁化の向きが反転する記憶層を有する記憶素子3が配置されている。この記憶素子3は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
図2に示すように、記憶素子3は2つの磁性層15、17を有する。この2層の磁性層15、17のうち、一方の磁性層を磁化M15の向きが固定された磁化固定層15として、他方の磁性層を磁化M17の向きが変化する磁化自由層即ち記憶層17とする。
また、記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1、6を通じて、記憶素子3に上下方向の電流を流して、スピントルク磁化反転により記憶層17の磁化M17の向きを反転させることができる。
このような記憶装置では、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、トランジスタの飽和電流は微細化に伴って低下することが知られているため、記憶装置の微細化のためには、スピントランスファの効率を改善して、記憶素子3に流す電流を低減させることが好適である。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには上述のようなMTJ構造を採用すること、すなわち2層の磁性層15、17の間に中間層をトンネル絶縁層(トンネルバリア層)とした記憶素子3の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子3に流す電流量に制限が生じる。すなわち記憶素子3の繰り返し書き込みに対する信頼性の確保の観点からも、スピントルク磁化反転に必要な電流を抑制することが好ましい。なお、スピントルク磁化反転に必要な電流は、反転電流、記憶電流などと呼ばれることがある。
また記憶装置は不揮発メモリ装置であるから、電流によって書き込まれた情報を安定に記憶する必要がある。つまり、記憶層の磁化の熱揺らぎに対する安定性(熱安定性)を確保する必要がある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱(動作環境における温度)により再反転する場合があり、書き込みエラーとなってしまう。
本記憶装置における記憶素子3(ST−MRAM)は、従来のMRAMと比較して、スケーリングにおいて有利、すなわち体積を小さくすることは可能であるが、体積が小さくなることは、他の特性が同一であるならば、熱安定性を低下させる方向にある。
ST−MRAMの大容量化を進めた場合、記憶素子3の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、ST−MRAMにおける記憶素子3において、熱安定性は非常に重要な特性であり、体積を減少させてもこの熱安定性が確保されるように設計する必要がある。
<2.実施の形態の記憶素子の概要>

つぎに本開示の実施の形態の記憶素子の概要について説明する。
実施の形態の記憶素子はST−MRAMとして構成される。ST−MRAMはスピントルク磁化反転により、記憶素子の記憶層の磁化の向きを反転させて、情報の記憶を行う。
記憶層は、強磁性層を含む磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
詳しくは後述するが、実施の形態の記憶素子3は、例えば図3に一例を示す層構造とされ、少なくとも2つの強磁性体層としての記憶層17、磁化固定層15を備え、またその2つの磁性層の間の中間層16を備える。
記憶層17は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される。
磁化固定層15は、記憶層17に記憶された情報の基準となる膜面に垂直な磁化を有する。
中間層16は、例えば非磁性体による絶縁層とされ、記憶層17と磁化固定層15の間に設けられる。
そして記憶層17、中間層16、磁化固定層15を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層17の磁化の向きが変化して、記憶層17に対して情報の記憶が行われる。
ここでスピントルク磁化反転について簡単に説明する。
電子は2種類のスピン角運動量をもつ。仮にこれを上向き、下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。記憶素子3を構成する2層の強磁性体である磁化固定層15及び記憶層17において、互いの磁気モーメントの向きが反方向状態のときに、電子を磁化固定層15から記憶層17への移動させた場合について考える。
磁化固定層15は、高い保磁力のために磁気モーメントの向きが固定された固定磁性層である。
磁化固定層15を通過した電子はスピン偏極、すなわち上向きと下向きの数に差が生じる。非磁性層である中間層16の厚さが充分に薄く構成されていると、磁化固定層15の通過によるスピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に他方の磁性体、すなわち記憶層17に電子が達する。
記憶層17では、スピン偏極度の符号が逆になっていることにより、系のエネルギを下げるために一部の電子は反転、すなわちスピン角運動量の向きをかえさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が記憶層17の磁気モーメントにも与えられる。
電流すなわち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために記憶層17の磁気モーメントに発生する角運動量変化も小さいが、電流が増えると多くの角運動量変化を単位時間内に与えることができる。
角運動量の時間変化はトルクであり、トルクがあるしきい値を超えると記憶層17の磁気モーメントは歳差運動を開始し、その一軸異方性により180度回転したところで安定となる。すなわち反方向状態から同方向状態への反転が起こる。
磁化が同方向状態にあるとき、電流を逆に記憶層17から磁化固定層15へ電子を送る向きに流すと、今度は磁化固定層15で反射される際にスピン反転した電子が記憶層17に進入する際にトルクを与え、反方向状態へと磁気モーメントを反転させることができる。ただしこの際、反転を起こすのに必要な電流量は、反方向状態から同方向状態へと反転させる場合よりも多くなる。
磁気モーメントの同方向状態から反方向状態への反転は直感的な理解が困難であるが、磁化固定層15が固定されているために磁気モーメントが反転できず、系全体の角運動量を保存するために記憶層17が反転する、と考えてもよい。このように、0/1の記憶は、磁化固定層15から記憶層17の方向またはその逆向きに、それぞれの極性に対応する、あるしきい値以上の電流を流すことによって行われる。
情報の読み出しは、従来型のMRAMと同様、磁気抵抗効果を用いて行われる。すなわち上述の記憶の場合と同様に膜面垂直方向に電流を流す。そして、記憶層17の磁気モーメントが、磁化固定層15の磁気モーメントに対して同方向であるか反方向であるかに従い、素子の示す電気抵抗が変化する現象を利用する。
磁化固定層15と記憶層17の間の中間層16として用いる材料は金属でも絶縁体でも構わないが、より高い読み出し信号(抵抗の変化率)が得られ、かつより低い電流によって記憶が可能とされるのは、中間層として絶縁体を用いた場合である。このときの素子を強磁性トンネル接合(Magnetic Tunnel Junction:MTJ)と呼ぶ。
スピントルク磁化反転によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは、磁性層の磁化容易軸が面内方向であるか、垂直方向であるかによって異なる。
本実施の形態の記憶素子は垂直磁化型であるが、従前の面内磁化型の記憶素子の場合における磁性層の磁化の向きを反転させる反転電流をIc_paraとする。
同方向から逆方向(なお、同方向、逆方向とは、磁化固定層の磁化方向を基準としてみた記憶層の磁化方向)に反転させる場合、
Ic_para=(A・α・Ms・V/g(0)/P)(Hk+2πMs)
となり、逆方向から同方向に反転させる場合、
Ic_para=−(A・α・Ms・V/g(π)/P)(Hk+2πMs)
となる。
一方、本例のような垂直磁化型の記憶素子の反転電流をIc_perpとすると、同方向から逆方向に反転させる場合、
Ic_perp=(A・α・Ms・V/g(0)/P)(Hk−4πMs)
となり、逆方向から同方向に反転させる場合、
Ic_perp=−(A・α・Ms・V/g(π)/P)(Hk−4πMs)
となる。
ただし、Aは定数、αはダンピング定数、Msは飽和磁化、Vは素子体積、Pはスピン分極率、g(0)、g(π)はそれぞれ同方向時、逆方向時にスピントルクが相手の磁性層に伝達される効率に対応する係数、Hkは磁気異方性である。
上記各式において、垂直磁化型の場合の(Hk−4πMs)と面内磁化型の場合の(Hk+2πMs)とを比較すると、垂直磁化型が低記憶電流化により適していることが理解できる。
垂直異方性を有する磁性材料にとしてCo−Fe−B合金等があり、ST−MRAMにおいて大きな読み出し信号を与える高磁気抵抗変化率を実現するために、トンネル障壁(中間層16)としてのMgOと組み合わせが可能な点で有望である。
しかしながら、垂直磁気異方性の起源として酸化物との界面異方性を持つ本構成では、他の垂直磁化材料に比べ低い垂直異方性エネルギーによる低い保持特性(熱安定性)が懸念されている。
保持特性を向上させるためには磁性層の体積を増やすなどの方法があるが、膜厚が増加することで低下する界面異方性とのトレードオフとなり好ましくない。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。
情報を保持する能力の指標として、熱安定性の指標Δ(=KV/kBT)の値で判断される。このΔは、下記式により表される。
Δ=KV/kBT=Ms・V・Hk・(1/2kB・T)
ここで、Hk:実効的な異方性磁界、kB:ボルツマン定数、T:絶対温度、Ms:飽和磁化量、V:記憶層17の体積、K:異方性エネルギーである。
実効的な異方性磁界Hkには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区の一斉回転モデルを仮定した場合、これは保磁力と同等となる。
<3.実施の形態の具体的構成>

続いて、本開示の実施の形態の具体的構成について説明する。
記憶装置の構成は先に図1で述べたとおり、直交する2種類のアドレス配線1,6(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子3が配置されるものである。
そして2種類のアドレス配線1、6を通じて、記憶素子3に上下方向の電流を流して、スピントルク磁化反転により記憶層17の磁化の向きを反転させることができる。
図3は実施の形態の記憶素子3(ST−MRAM)の層構造の例を表している。
記憶素子3は、下地層14、磁化固定層15、中間層16、記憶層17、酸化物キャップ層18、キャップ保護層19を有する。
この図3の例のように、記憶素子3は、スピントルク磁化反転により磁化M17の向きが反転する記憶層17に対して、下層に磁化固定層15を設けている。
ST−MRAMにおいては、記録層17の磁化M17と磁化固定層15の磁化M15の相対的な角度によって情報の0、1を規定している。
記憶層17は、磁化の方向が層面垂直方向に自由に変化する磁気モーメントを有する強磁性体から構成されている。磁化固定層15は、磁化が膜面垂直方向に固定された磁気モーメントを有する強磁性体から構成されている。
情報の記憶は一軸異方性を有する記憶層17の磁化の向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。このように、スピン注入により磁化の向きが反転する記憶層に対して、下層に磁化固定層15が設けられ、記憶層17の記憶情報(磁化方向)の基準とされる。
記憶層17と磁化固定層15との間には、トンネルバリア層(トンネル絶縁層)となる中間層16が設けられ、記憶層17と磁化固定層15とにより、MTJ素子が構成されている。
また、磁化固定層15の下には下地層14が形成されている。
記憶層17の上(つまり記憶層17から見て中間層16とは反対側)には酸化物キャップ層18が形成されている。
さらに酸化物キャップ層18の上(つまり保磁力強化層18からみて記憶層17とは反対側)にキャップ保護層19が形成されている。
本実施の形態では、記憶層17及び磁化固定層15としてはCo−Fe−Bを用いる。
なお、記憶層17及び磁化固定層15を構成する磁性体はCo−Fe−B合金に限らず、Co−Fe−C合金、Ni−Fe−B合金、Ni−Fe−C合金でも良い。
磁化固定層15は情報の基準であるので、記録や読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、記憶層17よりも保磁力を大きくするか、膜厚を厚くするか、あるいは磁気ダンピング定数を大きくして記憶層17よりも動きにくくすればよい。
中間層16(トンネルバリア層)は例えばMgOとする。MgO(酸化マグネシウム)層とした場合には、磁気抵抗変化率(MR比)を高くすることができる。このようにMR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度を低減することができる。
なお中間層16は、酸化マグネシウムから成る構成とする他にも、例えば酸化アルミニウム、窒化アルミニウム、SiO2、Bi23、MgF2、CaF、SrTiO2、AlLaO3、Al−N−O等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
下地層14およびキャップ保護層19としては、Ta、Ti、W、Ru等各種金属およびTiN等の導電性窒化物を用いることができる。また、下地層14および保護層20は単層で用いても良いし、異なる材料を複数積層しても良い。
酸化物キャップ層18は、この例では第1キャップ層18a、第2キャップ層18bの2層の積層構造とされている。
第1キャップ層18a、第2キャップ層18bのそれぞれは、酸化ケイ素、酸化マグネシウム、酸化タンタル、酸化アルミニウム、酸化コバルト、フェライト、酸化チタン、酸化クロム、チタン酸ストロンチウム、酸化アルミニウムランタン、酸化亜鉛による層、もしくはこれらの酸化物の混合物による層として形成することが好ましい。
また、記憶層17に隣接する側である第1キャップ層18aは、酸化マグネシウムの層とすることが好ましい。
なお、図3の例では第1キャップ層18a、第2キャップ層18bの2層の積層構造としたが、3層以上の酸化物層の積層構造としてもよい。
本実施の形態においては、特に、記憶層17が受ける実効的な反磁界の大きさが記憶層17の飽和磁化量Msよりも小さくなるように、記憶層17の組成が調整されている。
前述したように、記憶層17の強磁性材料Co−Fe−B組成を選定し、記憶層17が受ける実効的な反磁界の大きさを低くして、記憶層の飽和磁化量Msよりも小さくなるようにする。これにより記憶層17の磁化は膜面垂直方向を向く。
さらに、本実施の形態において、中間層16である絶縁層を、酸化マグネシウム層(MgO)とした場合には、磁気抵抗変化率(MR比)を高くすることができる。このようにMR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化の向きを反転させるために必要な電流密度を低減することができる。
記憶素子3の記憶層17が、記憶層17が受ける実効的な反磁界の大きさが記憶層17の飽和磁化量Msよりも小さくなるように構成されているので、記憶層が受ける反磁界が低くなっており、記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を低減することができる。これは垂直磁気異方性を記憶層17がもつために垂直磁化型ST−MRAMの反転電流が適用でき、反磁界の点で有利になるためである。
一方、記憶層17の飽和磁化量Msを低減しなくても書き込み電流量を低減することができるため、記憶層17の飽和磁化量Msを充分な量として、記憶層17の熱安定性を確保することが可能になる。
さらに本実施の形態では、記憶層17に接する2層の酸化物層による酸化物キャップ層18を設けている。
酸化物積層構造である酸化物キャップ層18を設けることで、垂直磁気異方性を調整することができ、単層の酸化物を用いた構成よりも記憶層17の保磁力及び情報保持特性(熱安定性指標Δ)を増大させることができる。
これにより特性バランスに優れた記憶素子を構成することができる。
本実施の形態の記憶素子3は、下地層14からキャップ保護層19までの各層を真空装置内で順次連続的に成膜して積層構造を形成する。その後エッチング等の加工により記憶素子3のパターンを形成することにより、製造することができる。
なお、磁化固定層15は、単層の強磁性層から成る構成、或いは複数層の強磁性層を、非磁性層を介して積層した、積層フェリピン構造とすることが出来る。
積層フェリピン構造の磁化固定層15を構成する強磁性層の材料としては、Co,CoFe,CoFeB等を用いることができる。また、非磁性層の材料としては、Ru,Re,Ir,Os等を用いることができる。
或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とすることができる。
反強磁性層の材料としては、FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe23等の磁性体を挙げることができる。
また、これらの磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
磁化固定層15を積層フェリピン構造とすれば、磁化固定層15を外部磁界に対して鈍化させ、磁化固定層15に起因する漏洩磁界を遮断するとともに複数の磁性層の層間結合による、磁化固定層15の垂直磁気異方性の強化を図ることが出来る。
<4.実施の形態に関する実験>

[実験1]
本実験は、図3のように記憶素子3に酸化物の積層構造とした酸化物キャップ層18を設けた場合の磁気特性を評価したものである。磁化曲線の測定を行い、保磁力Hcを測定した。
試料は、試料1〜試料8の8種類を用意した。試料2〜試料8が実施の形態の記憶素子3に相当するものであり、試料1が比較例となる比較用の試料である。
各試料の層構造を図4に示す。
酸化物キャップ層18以外は試料1〜試料8で同様であり、図4Aに示す。
・下地層14:膜厚15nmのTa膜と、膜厚10nmのRu膜の積層膜
・磁化固定層15:膜厚2nmのCo−Pt層と、膜厚0.7nmのRu膜と、膜厚1.2nmの[Co20Fe807030膜の積層膜
・中間層16(トンネル絶縁層):膜厚1nmの酸化マグネシウム膜
・記憶層17:膜厚2nmの[Co20Fe807030
記憶層17に隣接する酸化物キャップ層18の構造を図4Bに示している。
・試料1(比較例):膜厚0.9nmの酸化マグネシウム
・試料2:膜厚0.5nmの酸化マグネシウムと膜厚0.4nmの酸化アルミニウム
・試料3:膜厚0.5nmの酸化マグネシウムと膜厚1.0nmの酸化タンタル
・試料4:膜厚0.5nmの酸化マグネシウムと膜厚1.0nmの酸化クロム
・試料5:膜厚0.4nmの酸化アルミニウムと膜厚0.5nmの酸化マグネシウム
・試料6:膜厚1.0nmの酸化タンタルと膜厚0.5nmの酸化マグネシウム
・試料7:膜厚1.0nmの酸化クロムと膜厚0.5nmの酸化マグネシウム
・試料8:膜厚0.5nmの酸化アルミニウムと膜厚0.5nmの酸化タンタル
尚、各試料の酸化物キャップ層18の上部には、キャップ保護層18(Ta,Ru,W等)を積層させている
試料2〜試料4は、記憶層17に接する第1キャップ層18aに酸化マグネシウムを用いたものとした。
試料5〜試料7は、記憶層17に接しない第2キャップ層18aに酸化マグネシウムを用い、第1キャップ層18aは酸化マグネシウム以外とした。
試料8は、第1キャップ層18a,第2キャップ層18bとも、酸化マグネシウム以外としたものである。
各試料は、厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に上記の構成の記憶素子を形成した。
また下地層とシリコン基板との間に図示しない膜厚100nmのCu膜を設けた。
中間層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。酸化物を用いた中間層16は、RFマグネトロンスパッタ法もしくは、DCマグネトロンスパッタ法を用いて金属層を成膜した後酸化チャンバーで酸化した。
記憶素子を構成する各層を成膜した後に、磁場中熱処理炉で、300℃・1時間の熱処理を行った。
(磁化曲線の測定)
各試料としての記憶素子の磁化曲線を、磁気カー効果測定によって、測定した。
このとき、測定には微細加工後の素子ではなく、ウェハ上に磁化曲線評価用に特別に設けた8mm×8mm程度のバルクフィルム部分を用いた。また測定磁界は、膜面垂直方向に印加した。
図5は、試料1〜試料8について磁化曲線から求められる保磁力Hcを示したものである。
キャップ層の磁化曲線の形状は、いずれの構成においても磁化曲線は良好な角型を示し、記憶層17であるのCo−Fe−B合金が界面異方性によって垂直磁気異方性を十分に発現している。
キャップ層が2層の酸化物の積層構造である試料2〜試料8においては、比較例(試料1)のような単層の酸化物を用いた構成よりも保磁力の値が増え、最大で2倍程度に増大している。
これは、記憶層17/酸化物キャップ18間の歪の影響が緩和したためと考えられる。実際の材料においては、熱処理に伴って結晶化したCo−Fe−B合金と酸化マグネシウムによる中間層16のように、高配向な磁性層/酸化物界面には局所的な歪が導入されており、磁気特性を劣化させている。
特にCoFe系磁性膜と酸化マグネシウム膜の間には、格子定数のミスマッチが大きく、歪による影響が大きいことが知られている。
試料2〜試料8では、酸化マグネシウム単体のキャップ層に対しミスマッチの異なる酸化物を組み合わせて積層させることによって、歪が変調・補償され、磁気特性が改善されていると考えられる。
加えて試料2〜試料8では、格子定数の異なる酸化物が積層構造をとることによって、積層上部もしくは下部いずれかに膜面内方向の圧縮歪が生じ、キャップ保護層19として積層しているRuやW、Ta層の熱処理による酸化物への拡散が抑制されていると考えられる。
結果、拡散したキャップ保護層19と酸化物が混ざることによって起きる界面異方性の劣化を防ぐ効果が歪の補償効果と同時に得られている。
なお、垂直磁気異方性を調整するために積層する酸化物は3層以上でもよい。また各試料で示した酸化物に加えて、酸化ケイ素、酸化コバルト、フェライト、酸化チタン、チタン酸ストロンチウム、酸化アルミニウムランタン、酸化亜鉛、もしくはこれらの酸化物の混合層を含むものでも良い。
試料2,3,4と、試料5,6,7を比較すると、酸化マグネシウムが記憶層17との界面にある構成の方が、無い構成に比べ1.2倍程度の保磁力を持つ。
このことから磁性層との界面異方性を効果的に発現できる酸化マグネシウムが界面側で或る第1キャップ層18aとされることが好ましい。但し記憶層17に隣接している酸化物は酸化マグネシウム以外でも単層酸化物の場合(試料1)に比較して保磁力を増強する効果は得られている。
また、実験ではCo−Fe−B合金のB組成を30%としたが、TMR値や耐熱性の観点からB組成を20〜40%程度と変化させても良い。
記憶層17を構成する磁性体はCo−Fe−B合金に限らず、Co−Fe−C合金、 Ni−Fe−B合金、Ni−Fe−C合金でも良い。
記憶層17および磁化固定層15のCo−Fe−B合金に非磁性元素を添加することも有効であり、この場合の非磁性層の材料としては、Ru,Os,Re,Ir,Au,Ag,Cu,Al,Bi,Si,B,C,Cr,Ta,Pd,Pt,Zr,Hf,W,Mo,Nbまたはそれらの合金を用いて、磁気特性を調整することができる。
[実験2]
本実験は、図3の記憶素子3に積層構造の酸化物キャップ層18を設けた場合の特性を調べたものである。磁気抵抗曲線の測定、反転電流値からの熱安定性測定を行った。試料は、試料9〜試料11の3種類を用意した。試料10、試料11が実施の形態の記憶素子3に相当するものであり、試料9は比較用の試料である。
各試料の層構造を図4に示す。
酸化物キャップ層18以外は試料9〜試料11で同様であり、図6Aに示す。
・下地層14:膜厚15nmのTa膜と、膜厚10nmのRu膜の積層膜
・磁化固定層15:膜厚2nmのCo−Pt層と、膜厚0.7nmのRu膜と、膜厚1.2nmの[Co20Fe807030膜の積層膜
・中間層16(トンネル絶縁層):膜厚1nmの酸化マグネシウム膜
・記憶層17:膜厚2nmの[Co20Fe807030
記憶層17に隣接する酸化物キャップ層18の構造を図6Bに示している。
・試料9(比較例):膜厚0.9nmの酸化マグネシウム
・試料10:膜厚0.5nmの酸化マグネシウムと膜厚0.4nmの酸化アルミニウム
・試料11:膜厚0.5nmの酸化マグネシウムと膜厚1.0nmの酸化クロム
いずれの構成も、酸化物キャップ層18の上部に膜厚5nmのRuと膜厚3nmのTaによるキャップ保護層19が形成されている。
各試料は、厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に上記の構成の記憶素子を形成した。また下地層とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けた。
中間層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。酸化物を用いた中間層16は、RFマグネトロンスパッタ法もしくは、DCマグネトロンスパッタ法を用いて金属層を成膜した後酸化チャンバーで酸化した。
さらに、記憶素子を構成する各層を成膜した後に、磁場中熱処理炉で、300℃・1時間の熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。
この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。その後、電子ビーム描画装置により記憶素子のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子を形成した。
記憶素子部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、中間層16(トンネル絶縁層)の抵抗値を抑える必要がある。
そこで、記憶素子のパターンを、短軸0.07μm×長軸0.07μmの円形状として、記憶素子の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
次に、記憶素子部分以外を、厚さ100nm程度のAl23のスパッタリングによって絶縁した。その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3に相当する各試料を作製した。
作製した記憶素子の各試料9〜試料11に対して、それぞれ以下のようにして、特性の評価を行った。測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。また、記憶素子に印加される電圧が、絶縁層が破壊しない範囲内の1Vまでとなるように設定した。
(磁気抵抗曲線の測定(TMR測定))
記憶素子の磁気抵抗曲線を磁場を印加しながら、素子抵抗を測定することで評価した。
(反転電流値及び熱安定性の測定)
実施の形態の記憶素子3の書き込み特性を評価する目的で、反転電流値の測定を行った。記憶素子に10μsから100msのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。
さらに、記憶素子に流す電流量を変化させて、この記憶素子の記憶層の磁化の向きが反転する電流値を求めた。
また、記憶素子の磁気抵抗曲線を複数回測定することによって得られる保磁力Hcの分散が記憶素子の前述した保持特性(熱安定性)の指標(Δ)に対応する。
測定される保磁力Hcの分散が少ないほど高いΔ値を持つ。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を各々20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
図7には、試料9〜試料11の磁気抵抗曲線および電流による書き込みでの磁化反転特性の評価をまとめた。
TMR(トンネル磁気抵抗効果)値、保磁力Hc、熱安定性指標Δ、反転電流密度JcOを示している。
試料10,試料11では、実験1のバルクフィルムにおける比較を反映しており、TMR(トンネル磁気抵抗効果)値や反転電流密度を比較例(試料9)と同程度に保ちながら、保磁力Hcと保持特性値(熱安定性指標Δ)が1.1〜1.4倍に上昇していることがわかる。
このことから、酸化物キャップ層18を積層構造とすることの優位性が確認された。
なお、試料10,試料11の構成に限らず、実験1で挙げたように効果のある範囲で酸化物キャップ層の積層構造を変化させてもよい。
また酸化物キャップ層18と接するキャップ保護層19をRu以外に変えることによって反転電流を下げるような構成としてもよい。
以上の実験1,実験2からもわかるように、本実施の形態の記憶素子3は、垂直磁化型のMTJおよびこれを用いた大容量、低消費電力なST−MRAM記憶素子、記憶装置の製造を容易にする効果を有する。
なお本技術は以下のような構成も採ることができる。
(1) 膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層と、
上記記憶層に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層と、
上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層と、
上記記憶層に隣接し、上記中間層と反対側に設けられる、2層以上の酸化物で形成されたキャップ層と、
を有し、
上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行う記憶素子。
(2)上記キャップ層は、酸化ケイ素、酸化マグネシウム、酸化タンタル、酸化アルミニウム、酸化コバルト、フェライト、酸化チタン、酸化クロム、チタン酸ストロンチウム、酸化アルミニウムランタン、酸化亜鉛による層、もしくはこれらの酸化物の混合物による層のいずれかを含む上記(1)に記載の記憶素子。
(3)2層以上で形成される上記キャップ層において、上記記憶層に隣接する層は、酸化マグネシウムの層である上記(1)又は(2)に記載の記憶素子。
(4)上記記憶層を構成する強磁性層材料がCo−Fe−Bである上記(1)乃至(3)のいずれかに記載の記憶素子。
1 ゲート電極、2 素子分離層、3 記憶素子、4 コンタクト層、6 ビット線、7 ソース領域、8 ドレイン領域、9 配線、10 半導体基体、14 下地層、15 磁化固定層、16 中間層、17 記憶層、18 酸化物キャップ層、19 キャップ保護層

Claims (5)

  1. 膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層と、
    上記記憶層に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層と、
    上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層と、
    上記記憶層に隣接し、上記中間層と反対側に設けられる、2層以上の酸化物で形成されたキャップ層と、
    を有し、
    上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行う記憶素子。
  2. 上記キャップ層は、酸化ケイ素、酸化マグネシウム、酸化タンタル、酸化アルミニウム、酸化コバルト、フェライト、酸化チタン、酸化クロム、チタン酸ストロンチウム、酸化アルミニウムランタン、酸化亜鉛による層、もしくはこれらの酸化物の混合物による層のいずれかを含む請求項1に記載の記憶素子。
  3. 2層以上で形成される上記キャップ層において、上記記憶層に隣接する層は、酸化マグネシウムの層である請求項1に記載の記憶素子。
  4. 上記記憶層を構成する強磁性層材料がCo−Fe−Bである請求項1に記載の記憶素子。
  5. 情報を磁性体の磁化状態により保持する記憶素子と、
    互いに交差する2種類の配線とを備え、
    上記記憶素子は、
    膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層と、上記記憶層に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層と、上記記憶層に隣接し、上記中間層と反対側に設けられる、2層以上の酸化物で形成されたキャップ層とを有し、上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行う構成とされ、
    上記2種類の配線の間に上記記憶素子が配置され、
    上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、これに伴ってスピントルク磁化反転が起こる記憶装置。
JP2011114440A 2011-05-23 2011-05-23 記憶素子、記憶装置 Expired - Fee Related JP5768498B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011114440A JP5768498B2 (ja) 2011-05-23 2011-05-23 記憶素子、記憶装置
TW101111507A TWI540684B (zh) 2011-05-23 2012-03-30 Memory elements and memory devices
US13/462,538 US8854876B2 (en) 2011-05-23 2012-05-02 Perpendicular magnetization storage element and storage device
KR1020120051401A KR101983856B1 (ko) 2011-05-23 2012-05-15 기억 소자, 기억 장치
CN201210152403.9A CN102800803B (zh) 2011-05-23 2012-05-16 存储元件和存储设备
US14/478,642 US9356230B2 (en) 2011-05-23 2014-09-05 Perpendicular magnetization storage element and storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114440A JP5768498B2 (ja) 2011-05-23 2011-05-23 記憶素子、記憶装置

Publications (3)

Publication Number Publication Date
JP2012244031A true JP2012244031A (ja) 2012-12-10
JP2012244031A5 JP2012244031A5 (ja) 2014-06-19
JP5768498B2 JP5768498B2 (ja) 2015-08-26

Family

ID=47199843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114440A Expired - Fee Related JP5768498B2 (ja) 2011-05-23 2011-05-23 記憶素子、記憶装置

Country Status (5)

Country Link
US (2) US8854876B2 (ja)
JP (1) JP5768498B2 (ja)
KR (1) KR101983856B1 (ja)
CN (1) CN102800803B (ja)
TW (1) TWI540684B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056377A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
JP2016534576A (ja) * 2013-09-13 2016-11-04 マイクロン テクノロジー, インク. メモリセル、製造方法、半導体デバイス、メモリシステムおよび電子システム
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9786841B2 (en) 2013-09-18 2017-10-10 Micron Technology, Inc. Semiconductor devices with magnetic regions and attracter material and methods of fabrication
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US10516095B2 (en) 2017-09-21 2019-12-24 Toshiba Memory Corporation Magnetic memory device
WO2021251003A1 (ja) * 2020-06-10 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗効果素子、半導体装置及び電子機器
US12052929B2 (en) 2014-04-09 2024-07-30 Micron Technology, Inc. Methods of forming electronic devices

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
JP2014072393A (ja) * 2012-09-28 2014-04-21 Sony Corp 記憶素子、記憶装置、磁気ヘッド
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element
US9178137B2 (en) * 2013-03-22 2015-11-03 Youngmin EEH Magnetoresistive element and magnetic memory
KR102105078B1 (ko) 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
TWI569483B (zh) * 2013-06-05 2017-02-01 財團法人工業技術研究院 垂直磁化穿隧式磁阻元件及其製造方法
US9147833B2 (en) 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
CN104733606B (zh) * 2015-04-01 2017-12-15 上海磁宇信息科技有限公司 一种具有双层优化层的磁电阻元件
CN104868052B (zh) * 2015-04-16 2017-12-15 上海磁宇信息科技有限公司 一种可调的垂直式磁电阻元件
US9472281B1 (en) 2015-06-30 2016-10-18 HGST Netherlands B.V. Non-volatile memory with adjustable cell bit shape
KR20170012791A (ko) 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치의 제조 방법
US9647034B2 (en) * 2015-09-09 2017-05-09 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US10256399B2 (en) * 2016-05-18 2019-04-09 International Business Machines Corporation Fabricating a cap layer for a magnetic random access memory (MRAM) device
KR102511914B1 (ko) * 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US10230043B2 (en) * 2017-03-21 2019-03-12 International Business Machines Corporation Boron segregation in magnetic tunnel junctions
WO2018182644A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low oxygen precipitation
WO2018182651A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced anisotropy and methods to form the same
US10014465B1 (en) 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
KR102514506B1 (ko) 2017-12-19 2023-03-29 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10431275B2 (en) 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
JP2019164848A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 磁気記憶装置
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
JP2021044369A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置
CN112635653A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性存储单元
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
WO2021101585A1 (en) * 2019-11-22 2021-05-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11005034B1 (en) * 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11361805B2 (en) * 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US10991407B1 (en) * 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
CN111208455A (zh) * 2020-01-08 2020-05-29 华东师范大学 一种铁磁体探针探测反铁磁体磁各向异性的方法
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060044A (ja) * 2004-08-20 2006-03-02 Canon Anelva Corp 磁気抵抗効果素子の製造方法
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
JP2007165572A (ja) * 2005-12-14 2007-06-28 Alps Electric Co Ltd 磁気検出素子
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621667B1 (en) * 2000-08-15 2003-09-16 Seagate Technology Llc Giant magnetoresistive sensor with a multilayer cap layer
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US7190557B2 (en) * 2004-04-14 2007-03-13 Hitachi Global Storage Technologies Netherlands B.V. Current-in-the-plane spin valve magnetoresistive sensor with dual metal oxide capping layers
JP2008283207A (ja) * 2005-10-19 2008-11-20 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2009081215A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US8411494B2 (en) * 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) * 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060044A (ja) * 2004-08-20 2006-03-02 Canon Anelva Corp 磁気抵抗効果素子の製造方法
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
JP2007165572A (ja) * 2005-12-14 2007-06-28 Alps Electric Co Ltd 磁気検出素子
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290799B2 (en) 2013-09-13 2019-05-14 Micron Technology, Inc. Magnetic memory cells and semiconductor devices
JP2016534576A (ja) * 2013-09-13 2016-11-04 マイクロン テクノロジー, インク. メモリセル、製造方法、半導体デバイス、メモリシステムおよび電子システム
US11211554B2 (en) 2013-09-13 2021-12-28 Micron Technology, Inc. Electronic systems including magnetic regions
KR101838416B1 (ko) * 2013-09-13 2018-03-13 마이크론 테크놀로지, 인크. 메모리 셀들, 제조 방법들, 반도체 디바이스들 메모리 시스템들, 및 전자 시스템들
US10020446B2 (en) 2013-09-13 2018-07-10 Micron Technology, Inc. Methods of forming magnetic memory cells and semiconductor devices
US9786841B2 (en) 2013-09-18 2017-10-10 Micron Technology, Inc. Semiconductor devices with magnetic regions and attracter material and methods of fabrication
US10014466B2 (en) 2013-09-18 2018-07-03 Micron Technology, Inc. Semiconductor devices with magnetic and attracter materials and methods of fabrication
US10396278B2 (en) 2013-09-18 2019-08-27 Micron Technology, Inc. Electronic devices with magnetic and attractor materials and methods of fabrication
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US12052929B2 (en) 2014-04-09 2024-07-30 Micron Technology, Inc. Methods of forming electronic devices
US10355044B2 (en) 2014-10-16 2019-07-16 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of formation
US10680036B2 (en) 2014-10-16 2020-06-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
KR102268187B1 (ko) * 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
KR20160056377A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US11563169B2 (en) 2015-11-18 2023-01-24 Tohoku University Magnetic tunnel junction element and magnetic memory
JPWO2017086481A1 (ja) * 2015-11-18 2018-09-20 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
US10516095B2 (en) 2017-09-21 2019-12-24 Toshiba Memory Corporation Magnetic memory device
WO2021251003A1 (ja) * 2020-06-10 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗効果素子、半導体装置及び電子機器

Also Published As

Publication number Publication date
TWI540684B (zh) 2016-07-01
US8854876B2 (en) 2014-10-07
JP5768498B2 (ja) 2015-08-26
TW201248785A (en) 2012-12-01
US20120300542A1 (en) 2012-11-29
CN102800803A (zh) 2012-11-28
CN102800803B (zh) 2016-12-14
KR20120130701A (ko) 2012-12-03
KR101983856B1 (ko) 2019-05-29
US20140374752A1 (en) 2014-12-25
US9356230B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
JP5768498B2 (ja) 記憶素子、記憶装置
JP5867030B2 (ja) 記憶素子、記憶装置
TWI530945B (zh) Memory elements and memory devices
US8565013B2 (en) Storage element and storage device
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5782715B2 (ja) 記憶素子及び記憶装置
JP2013115413A (ja) 記憶素子、記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013033881A (ja) 記憶素子及び記憶装置
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2012238631A (ja) 記憶素子、記憶装置
JP2012243933A (ja) 記憶素子、記憶装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
US9299916B2 (en) Memory element and memory device
JP2013115412A (ja) 記憶素子、記憶装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置
JP2012248811A (ja) 記憶素子及び記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R151 Written notification of patent or utility model registration

Ref document number: 5768498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees