JPWO2017086481A1 - 磁気トンネル接合素子及び磁気メモリ - Google Patents

磁気トンネル接合素子及び磁気メモリ Download PDF

Info

Publication number
JPWO2017086481A1
JPWO2017086481A1 JP2017551969A JP2017551969A JPWO2017086481A1 JP WO2017086481 A1 JPWO2017086481 A1 JP WO2017086481A1 JP 2017551969 A JP2017551969 A JP 2017551969A JP 2017551969 A JP2017551969 A JP 2017551969A JP WO2017086481 A1 JPWO2017086481 A1 JP WO2017086481A1
Authority
JP
Japan
Prior art keywords
layer
protective layer
tunnel junction
magnetic tunnel
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017551969A
Other languages
English (en)
Other versions
JP6806375B2 (ja
Inventor
佐藤　英夫
英夫 佐藤
喜久 堀川
喜久 堀川
俊輔 深見
俊輔 深見
正二 池田
正二 池田
松倉　文▲礼▼
文▲礼▼ 松倉
大野　英男
英男 大野
哲郎 遠藤
哲郎 遠藤
本庄　弘明
弘明 本庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of JPWO2017086481A1 publication Critical patent/JPWO2017086481A1/ja
Application granted granted Critical
Publication of JP6806375B2 publication Critical patent/JP6806375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁気トンネル接合素子（１０）は、強磁性体から構成される参照層（１４）と、Ｏを含む障壁層（１５）と、Ｃｏ又はＦｅを含む強磁性体から構成される記録層（１６）と、Ｏを含む第１の保護層（１７）と、Ｐｔ、Ｒｕ、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ又はＣｏＦｅＢの少なくとも１つを含む第２の保護層（１８）と、が積層された構成を有する。

Description

この発明は、磁気トンネル接合素子及び磁気メモリに関する。
特許文献１には、ＣｏＦｅＢから構成される記録層を、酸素を含む障壁層（ＭｇＯ）と保護層（ＭｇＯ）とで挟んだ構造（二重界面構造）を有するＭＴＪ素子が開示されている。二重界面構造を有するＭＴＪ素子は、特許文献２（段落００１１、図１）にも開示されている。特許文献２に開示されたＭＴＪ素子の保護層は導電性酸化物層から構成されている。特許文献２には、さらに、酸化物キャップ層３１（保護層）の上に金属キャップ層１３が形成された構成を開示している。
特開２０１４−２０７４６９号公報 国際公開第２０１３／０６９０９１号
特許文献１及び２に記載のＭＴＪ素子は、現在の技術世代では、十分な特性を示しうる。しかし、ＭＴＪ素子がより小型化されると、十分な特性が得られなくなるおそれがある。
この点をより詳細に説明する。ＭＴＪ素子の性能は、トンネル磁気抵抗比ＴＭＲ、熱安定性Δ、閾値電流で表される。トンネル磁気抵抗比ＴＭＲは、式ＴＭＲ＝（Ｒａｐ−Ｒｐ）／Ｒｐで表される。Ｒｐは、障壁膜に隣接する参照層と自由層の磁化が平行に配列した時のＭＴＪ素子の電流路の抵抗値，Ｒａｐは、障壁膜に隣接する参照層と自由層の磁化が反平行に配列した時の電流路の抵抗値である。また、熱安定性Δは、Ｋｅｆｆ・Ｖ／ｋＢＴにほぼ比例する。ここで、Ｋｅｆｆ：実効磁気異方性エネルギー密度，Ｖ：体積、ｋＢ：ボルツマン定数、Ｔ：絶対温度である。一般に、トンネル磁気抵抗比ＴＭＲは大きい方が好適であり、また、熱安定性Δを閾値電流で除した値が大きいほど好適である。
ＭＴＪ素子を大容量記憶素子として使用するためには、１０年以上のデータ保持期間が必要である。このデータ保持期間を確保するためには、８０以上の熱安定性Δが必要となる。しかし、８０以上の熱安定性Δを確保することは容易ではない。一例として、ＣｏＦｅＢから形成される強磁性電極とＭｇＯ層の磁気トンネル接合の接合面を円形とした場合の、接合面のサイズ（直径）と熱安定性Δ＝８０を確保するために必要となる界面磁気異方性との関係を図１９に示す。
図１９に示すように、接合面のサイズの縮小により、熱安定性Δ＝８０を確保するために必要となる界面磁気異方性は増大する。特に、接合面のサイズが３０ｎｍ以下になると、熱安定性Δ＝８０を確保するために必要となる界面磁気異方性は急激に上昇する。接合面のサイズが２０ｎｍ以下になると、２．５［ｍＪ／ｍ２］以上の界面磁気異方性が必要となる。
しかし、特許文献１、２に開示された構成では、このような大きな界面磁気異方性を得ることはできない。
本発明は、上記実情に鑑みてなされたものであり、より熱安定性の高い磁気トンネル接合素子及び磁気メモリを提供することを目的とする。
上記目的を達成するため、本発明の磁気トンネル接合素子は、
強磁性体から構成される参照層と、
Ｏを含む障壁層と、
Ｃｏ又はＦｅを含む強磁性体から構成される記録層と、
Ｏを含む第１の保護層と、
Ｐｔ、Ｒｕ、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ又はＣｏＦｅＢの少なくとも１つを含む第２の保護層と、
が積層して構成されている。
前記第２の保護層は、例えば、Ｐｔ又はＲｕを少なくとも１つ含む層から構成され、０．３〜３．５ｎｍの厚さを有する。
前記第２の保護層は、例えば、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ又はＣｏＦｅＢを少なくとも１つを含む層から構成され、０．１〜３．５ｎｍの厚さを有する。
例えば、前記参照層と前記障壁層との接合面、前記障壁層と前記記録層との接合面、前記記録層と前記第１の保護層との接合面、の少なくとも１つは、直径３０ｎｍの円の面積よりも小さな接合面である。
前記記録層は、例えば、接触している障壁層又は第１の保護層との界面の磁気異方性に起因して、磁化の方向が界面に垂直である。
前記磁気トンネル接合素子は、前記第２の保護層の上に、Ｒｕ、Ｒｈ、Ｐｄ、Ｃｕ、Ｉｒ、Ａｕ、Ｔａ、Ｈｆ、Ｗ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｉ、Ｖ、Ｃｒ又はこれらの合金を含む第３の保護層を備えてもよい。
前記第２の保護層は、例えば、０．６〜１．５ｎｍの厚さを有する。
前記第２の保護層は、０．６〜１．０ｎｍの厚さを有することが望ましい。
前記第２の保護層は非磁性体であることが望ましい。
例えば、前記第２の保護層は磁性を有し、前記磁気トンネル接合素子は、前記第２の保護層の上に形成された非磁性層と、前記非磁性層の上に形成され、前記第２の保護層の磁化の方向と平行で反対方向に磁化された強磁性層と、をさらに備えてもよい。
前記第２の保護層は、例えば、０．６〜３．５ｎｍの厚さを有する。
前記強磁性層は、例えば、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ、ＣｏＦｅＢ、ＣｏＰｔ合金、ＣｏＰｄ合金、ＦｅＰｔ合金、ＦｅＰｄ合金、フェリ磁性体の少なくとも１つを含む。
この発明に係る磁気メモリは、
上述の記載の磁気トンネル接合素子から構成された記憶セルと、
前記記憶セルを選択してデータを書き込む書き込み回路と、
前記記憶セルを選択してデータを読み出す読み出し回路と、
を備える。
本発明によれば、熱安定性の高い磁気トンネル接合素子とそれを用いた磁気メモリを得ることができる。
本発明の実施の形態１に係る磁気トンネル接合素子（ＭＴＪ素子）の積層構造を示す図である。 実施の形態１に係るＭＴＪ素子の磁気トンネル接合面の形状を示す図である。 図１に示すＭＴＪ素子の実際の素子構造の例を示す図である。 図１に示す第２の保護層の種類と磁気トンネル接合面の磁気異方性の関係を示す図である。 実施の形態１に係るＭＴＪ素子を含む磁気メモリ回路の構成を示す図である。 （Ａ）と（Ｂ）は、ＭＴＪ素子の障壁層に隣接する記録層と参照層の磁化の平行状態（低抵抗状態）と反平行状態（高抵抗状態）とを説明するための図である。 図１に示すＭＴＪ素子の変形例を示す図である。 図１に示すＭＴＪ素子の変形例を示す図である。 図１に示すＭＴＪ素子の変形例を示す図である。 図１に示すＭＴＪ素子の変形例を示す図である。 図１に示すＭＴＪ素子の変形例を示す図である。 本発明の実施の形態２に係るＭＴＪ素子の構造を示す図である。 図１２に示すＭＴＪ素子の第２の保護層の膜厚と飽和磁化の大きさとの関係を示す図である。 （ａ）〜（ｅ）は、図１２に示すＭＴＪ素子の層面に垂直に磁界を印加したときの磁界の強度と記録層の磁化の大きさとの関係を、第２の保護層の膜厚毎に示す図である。 （ａ）〜（ｅ）は、図１２に示すＭＴＪ素子の層面に垂直に磁界を印加したときの磁界の強度とＭＴＪ素子の磁化の大きさとの関係を、第２の保護層の膜厚毎に示す図である。 図１２に示すＭＴＪ素子の第２の保護層を異なる材料で形成し、層面に垂直に磁界を外部から印加したときの、印加磁界の強度と記録層の磁化の大きさとの関係を示す図である。 図１２に示すＭＴＪ素子の第３の保護層を異なる材料で形成したときの、第３の保護層の有無と材質と記録層の磁気異方性と膜厚の積（Ｋeff・ｔ）との関係を示す図である。 本発明の実施の形態３に係るＭＴＪ素子の構造を示す図である。 磁気トンネル接合のサイズと、熱安定性＝８０を確保するために必要な界面磁気異方性の大きさとの関係を示すグラフである。
以下、本発明の実施の形態に係る磁気トンネル接合素子とそれを用いた磁気メモリを説明する。
（実施の形態１）
本実施形態に係る磁気トンネル接合素子（ＭＴＪ（Ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ）素子）１０は、高い界面磁気異方性を示す磁気トンネル接合を有する。ＭＴＪ素子１０は、図１に示すように、参照層１４と、障壁層１５と、記録層１６と、第１の保護層１７と、第２の保護層１８とがこの順番で積層された構造を備える。なお、図１では上から第２の保護層１８、第１の保護層１７、記録層１６、障壁層１５、参照層１４の順番となっているが、上下逆でも構わない。他の図面についても同様である。
参照層（固定層）１４は、厚さ１．０ｎｍのＣｏＦｅＢの層から構成され、磁化の方向が、界面に垂直な一方向に固定されている。
障壁層１５は、厚さ１ｎｍ程度のＭｇＯの層から構成される。
記録層（自由層）１６は、厚さ１．８ｎｍのＦｅＢの層から構成され、磁化の方向が界面に垂直な方向で、スピン注入書き込みにより、その向きが変化する。なお、記録層１６の厚さは１．８ｎｍに限らず、１．８ｎｍ〜４ｎｍにあることが好ましい。
第１の保護層１７（キャップ層）は、厚さ１．２ｎｍのＭｇＯの層から構成される。
第２の保護層（キャップ層）１８は、１ｎｍの厚さに形成され、非結晶系の材料としてＣｏＦｅＢ、結晶系の材料としてＲｕ、Ｐｔから構成される。第２の保護層１８は、スパッタリングにより形成されている。なお、第２の保護層１８の厚さは１ｎｍに限らず、１ｎｍ〜４ｎｍの範囲にあることが好ましい。
参照層１４と障壁層１５との界面、及び、障壁層１５と記録層１６との界面は、磁気トンネル接合Ｊを構成する。磁気トンネル接合Ｊは、図２に示すように、ほぼ円形の接合面を有し、その直径Ｄは３０ｎｍ以下が好ましい。記録層１６と第１の保護層１７との界面も、図２に示すように、ほぼ円形の接合面を有しており、その直径Ｄが３０ｎｍ以下であることが好ましい。
あるいは、参照層１４と障壁層１５との界面、障壁層１５と記録層１６との界面、記録層１６と第１の保護層１７との界面の少なくとも１つが直径Ｄが３０ｎｍ以下のほぼ円形の接合面を有していてもよい。接合面は円形でなくてもよく、その場合は接合面の実効的な面積が直径３０ｎｍの円の面積よりも小さい方が好ましい。
実際のＭＴＪ素子１０は、図３に示すように、基板１１と、基板１１の上に形成された下部電極層１２と、下部電極１２の上に形成された下地層１３を備える。下地層１３の上に、参照層１４から第２の保護層１８が、順番に形成されている。第２の保護層１８の上に、上部電極層１９が形成されている。
図３では基板１１は、Ｓｉ層と、その上に形成されたＳｉＯ２層から構成されている。本実施形態に係るＭＴＪ素子１０を用いて磁気メモリを作製する場合、基板１１はトランジスタや多層の配線層を含んだ構造を有する。
下部電極層１２は、Ａｕ等の導体の層から構成される。
下地層１３は、厚さ５ｎｍ程度のＴａの層から構成される。下地層１３は、Ｃｕ、ＣｕＮ、Ａｕ、Ａｇ、Ｒｕなどの金属材料、それらの合金などから構成されてもよい。下地層１３は、複数の金属材料の層を積層した構造、例えばＴａ層／Ｒｕ層／Ｔａ層といった構造であってもよい。下地層１３は、ＭＴＪ素子１０の層を形成する下地となる層であり、表面が平坦に形成されている。
上部電極層１９は、Ａｕ等の導電層から構成される。また、ＴａやＴｉやそれらの化合物などの材料も用いられる。
図１〜図３に示す構成を有するＭＴＪ素子１０は、第２の保護層１８の材質をＰｔ，Ｒｕ又はＣｏＦｅＢとすることにより、高い界面磁気異方性を得ている。この点について、具体的に説明する。
図４は、第２の保護層１８を、Ｔａ、Ｗ、Ｐｔ、Ｒｕ、ＣｏＦｅＢで１ｎｍの厚さに成膜し、且つ、記録層１６をＦｅＢで１．８ｎｍ〜４ｎｍの厚さに成膜したときの、ＭＴＪ素子１０の、障壁層１５と記録層１６との接合面Ｊの界面磁気異方性の強度を示す。なお、第２の保護層１８は、例えば、スパッタリングで成膜され、その後のアニール温度は３００℃である。
図示するように、第２の保護層１８をＴａ又はＷで形成した場合には、接合面Ｊの界面磁気異方性の値は約１．８〜１．９［ｍＪ／ｍ２］である。これに対し、第２の保護層１８をＰｔ、Ｒｕ又はＣｏＦｅＢで形成した場合は、接合面Ｊの界面磁気異方性はおよそ２．５［ｍＪ／ｍ２］以上である。
このことから、第２の保護層１８がＰｔ、Ｒｕ又はＣｏＦｅＢで形成されたＭＴＪ素子１０の接合面Ｊの界面磁気異方性は、第２の保護層１８がＴａ又はＷで形成されたＭＴＪ素子１０の接合面Ｊの界面磁気異方性の値よりも大きい、ことが判明した。
図１９を参照して説明したように、熱安定性Δ＝８０を確保できる界面磁気異方性の値は、トンネル接合面Ｊの直径Ｄが小さくなるに従って、大きくなる。特に、直径Ｄが３０ｎｍより小さくなると急激に大きくなる。磁気トンネル接合面Ｊの直径Ｄが４０ｎｍの場合には、第２の保護層１８としてＴａやＷを用いても十分な熱安定性Δが得られる。しかし、磁気トンネル接合面Ｊが小さくなり、例えば、磁気トンネル接合面Ｊの直径Ｄが３０ｎｍや２０ｎｍの場合には、ＴａやＷを第２の保護層１８として用いると熱安定性Δが不足する。
一方、第２の保護層１８として、ＰｔやＲｕ、ＣｏＦｅＢを用いた場合には、２．５［ｍＪ／ｍ２］以上の界面磁気異方性が得られる。従って、直径Ｄが２０ｎｍ程度の磁気トンネル接合面Ｊでも十分な熱安定性Δを得ることが可能である。上述したように、本実施形態のＭＴＪ素子１０は、第２の保護層１８としてＰｔやＲｕ、ＣｏＦｅＢを用いており、２．５［ｍＪ／ｍ２］以上の界面磁気異方性が得られ、直径Ｄが３０ｎｍ以下で、例えば、直径Ｄ＝２０ｎｍ程度の磁気トンネル接合面Ｊでも十分な熱安定性Δを得ることが可能である。これにより、磁気トンネル接合を用いた集積回路やメモリを高性能化することも可能である。
ＴａやＷなどの材料を第２の保護層１８として用いた場合に界面磁気異方性が低くなる理由は、第２の保護層１８が直下の第１の保護層１７を構成しているＭｇＯ層にダメージを与えるためである。ＭｇＯ層にダメージを与えてしまう物理的な原因は、第２の保護層を構成する物質と酸素との親和性が関係している。ＴａやＷは、酸素との親和性が高く（酸化物を生成するエネルギーが小さく）、室温で安定な酸化物を形成する。したがって、スパッタリングによりＴａやＷで第２の保護層１８を形成する際に、堆積されたＴａやＷが第１の保護層１７を構成しているＭｇＯ中の酸素と反応し、ＭｇＯ層にダメージを与える。一方、Ｐｔ、Ｒｕ、ＣｏＦｅＢは、酸素との親和性が低い。このために、第２の保護層１８を形成する過程で、堆積されたＰｔ、Ｒｕ、ＣｏＦｅＢは、第１の保護層１７を構成しているＭｇＯにダメージを与えることなく、薄膜を形成できる。
次に、上記構成を有するＭＴＪ素子１０をメモリセルとして用いた磁気メモリ回路１００について図５を参照して説明する。
図５に示すように、磁気メモリ回路１００は、ＭＴＪ素子１０と選択トランジスタ２０とを１ビット分のメモリセルとし、メモリセルが、マトリクス状に配列された構造を有する。
選択トランジスタ２０のソース電極はソース線ＳＬに、ドレイン電極はＭＴＪ素子１０の下部電極層１２に、ゲート電極はワード線ＷＬにそれぞれ電気的に接続されている。また、ＭＴＪ素子１０の上部電極層１９は、ビット線ＢＬに接続されている。
ワード線ＷＬは、Ｘドライバ（ワード線ドライバ）１０１に、ビット線ＢＬは、Ｙドライバ（ビット線ドライバ）１０２とセンスアンプ１０３とに接続され、ソース線ＳＬは、ソース線ドライバ１０４に接続されている。
ワード線ＷＬ、ビット線ＢＬ、ソース線ＳＬ、Ｘドライバ１０１、Ｙドライバ１０２、ソース線ドライバ１０４は、メモリセル（ＭＴＪ素子１０）を選択してデータを書き込む書き込み回路として機能し、ワード線ＷＬ、ビット線ＢＬ、ソース線ＳＬ、Ｘドライバ１０１、センスアンプ１０３、ソース線ドライバ１０４は、メモリセルを選択して記憶データを読み出す読み出し回路として機能する。
図６（Ａ）に示すように、参照層１４の磁化Ｍｆの方向と記録層１６の磁化Ｍｒの方向が互いに平行で同一方向（Ｐ状態）のとき、下部電極層１２と上部電極層１９との間が低抵抗になる。このときＭＴＪ素子１０は低抵抗になる。一方、図６（Ｂ）に示すように、反平行（平行で反対方向：ＡＰ状態）のときＭＴＪ素子１０は高抵抗になる。この抵抗値の高低をビット情報の「０」と「１」に対応させる。この実施形態では、低抵抗に「０」を、高抵抗に「１」を割り当てることとする。
ＭＴＪ素子１０に情報を書き込む場合、Ｘドライバ１０１は書き込み対象のＭＴＪ素子１０に接続されたワード線ＷＬの電圧を制御して、対応する選択トランジスタ２０をオンする。続いて、Ｙドライバ１０２とソース線ドライバ１０４は、書き込み対象のＭＴＪ素子１０に接続されたビット線ＢＬとソース線ＳＬとの間に印加する電圧を調整して、ＭＴＪ素子１０を流れる書き込み電流Ｉｗの向きと大きさを制御して、スピン注入磁化反転によって所望のデータを書き込む。
書き込み電流Ｉｗが記録層１６から参照層１４に流れるとき、記録層１６の磁化Ｍｒは参照層１４の磁化Ｍｆに対して同一方向になり、「０」が書き込まれ、書き込み電流Ｉｗが参照層１４から記録層１６に流れるとき、記録層１６の磁化Ｍｒは参照層１４の磁化Ｍｆに対して反対方向になり、「１」が書き込まれる。
一方、読み出し時には、Ｘドライバ１０１は、ワード線ＷＬに選択電圧を印加して読み出し対象のＭＴＪ素子１０に接続された選択トランジスタ２０をオンし、Ｙドライバ１０２とソース線ドライバ１０４は、読み出し対象のＭＴＪ素子１０に接続されたビット線ＢＬとソース線ＳＬの間に読み出し電圧を印加する。読み出し電圧の印加により、ＭＴＪ素子１０に、その抵抗値に応じた電流が流れる。センスアンプ１０３は、この電流を電圧に変換することで、記録されているデータを読み出す。
以上説明したように、本実施の形態に係るＭＴＪ素子１０は、参照層１４と記録層１６との間に障壁層１５を備え、記録層１６の上に第１の保護層１７を備え、さらに、第１の保護層１７の上に第２の保護層１８を備えている。そして、第２の保護層１８が、第１の保護層１７にダメージを与えないため、大きな磁気異方性が得られ、高い熱安定性が得られる。
なお、この発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
参照層１４として、１．０ｎｍのＣｏＦｅＢ層を使用したが、その厚さは任意である。ただし、界面磁気異方性に起因する垂直磁化を利用するためには、５ｎｍ、望ましくは３ｎｍ以下、さらに、望ましくは、１．６ｎｍ以下の厚さとする。これにより、界面磁気異方性に起因する垂直磁化が参照層１４の磁化の主要部となる。
参照層１４の材質も、Ｃｏ又はＦｅを含んでいればよく、Ｂを含まなくてもよい。さらに、ＦｅＰｔ、ＴｂＴｅＣｏ等、従来から知られている垂直磁気異方性材料でもよい。
さらに、参照層１４は、単層である必要はなく、積層膜でもよい。例えば、Ｃｏ膜とＰｔ膜の積層膜、Ｎｉ膜とＣｏ膜の積層膜、さらにそれらの多層膜、積層フェリ構造等を参照層１４として使用することも可能である。
障壁層１５として、１．２ｎｍのＭｇＯ層を使用したが、その厚さは、１０ｎｍ以下、特に５ｎｍ以下が望ましい。また、その材質はＭｇＯに限定されず、酸素を含み、磁気トンネル接合を生成するＡｌ２Ｏ３、ＳｉＯ２，ＭｇＺｎＯなど他の材質でもよい。
記録層１６として、１．８〜４．０ｎｍのＦｅＢ層を使用したが、その厚さは任意である。ただし、界面磁気異方性に起因する垂直磁化を利用するためには、５ｎｍ、望ましくは３ｎｍ以下、さらに、望ましくは、１．６ｎｍ以下の厚さとする。これにより、界面磁気異方性に起因する垂直磁化が記録層１６の磁化の主要部となる。
記録層１６の材質は、ＦｅＢに限られず、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ、ＣｏＦｅＢを少なくとも１つ含めばよい。さらに、微量の他の元素を含んでいてもよい。その厚さも任意である。
さらに、記録層１６の材質は、ＣｏＦｅＢＭ（ここでＭはＮｉ，Ｚｒ，Ｈｆ，Ｔａ，Ｍｏ，Ｎｂ，Ｐｔ，Ｃｒ，Ｓｉ又はＶを少なくとも１つ含む）などを利用できる。
記録層１６は、単層である必要はなく、積層膜を記録層１６として使用することも可能である。例えば、Ｆｅを含む層と、ＦｅＢ又はＣｏＢを含む層との積層膜を記録層１６として使用することが可能である。この場合、隣接する障壁層１５又は第１の保護層１７を構成するＭｇＯとＢを含む層（ＦｅＢ，ＣｏＢなど）が隣接しないように配置することが望ましい。
例えば、ＭｇＯ層（１５又は１７）、Ｆｅ層、ＣｏＦｅＢ層、ＭｇＯ層（１７又は１５）という配置構成、ＭｇＯ層（１５）、Ｆｅ層、ＣｏＦｅＢ層、Ｆｅ層、ＭｇＯ層（１７）という配置構成等を採用することが望ましい。これは、高い界面磁気異方性を得るためには、ＭｇＯとの界面には、Ｂが極力存在しない方が望ましいからである。
第１の保護層１７として、１．２ｎｍのＭｇＯ層を使用したが、その厚さは５．０ｎｍ以下、３．０ｎｍ以下が望ましい。第１の保護層１７の材質は、ＭｇＯ以外でも、酸素を含めばよく、Ａｌ２Ｏ３，ＳｉＯ２，ＭｇＺｎＯ、Ｔａ２Ｏ５などの絶縁物を使用してもよい。
また、第１の保護層１７の材質として、ＲｕＯ２、Ｖｏ２、ＴｉＯ、Ｔｉ２Ｏ３、ＺｎＯ、ＴａＯ２などの導電性酸化物を使用してよい。第１の保護層１７を構成する導電性酸化物は、例えば、ＲｕＯ２、ＶＯ２、ＣｒＯ２、ＮｂＯ２、ＭｏＯ２、ＷＯ２、ＲｅＯ２、ＲｈＯ２、ＯｓＯ２、ＩｒＯ２、ＰｔＯ２、Ｖ３Ｏ５、Ｔｉ３Ｏ５などのルチル−ＭｏＯ２型酸化物を含んでいてもよい。あるいは、第１の保護層１７を構成する導電性酸化物は、ＴｉＯ、ＶＯ、ＮｂＯ、ＬａＯ、ＮｄＯ、ＳｍＯ、ＥｕＯ、ＳｒＯ、ＢａＯ、ＮｉＯなどのＮａＣｌ型酸化物を含んでいてもよい。
第１の保護層１７を構成する導電性酸化物膜は、ＬｉＴｉ２Ｏ４、ＬｉＶ２Ｏ４、Ｆｅ３Ｏ４などのスピネル型酸化物を含んでいてもよい。あるいは、第１の保護層１７を構成する導電性酸化物膜は、ＲｅＯ３、ＣａＣｒＯ３、ＳｒＣｒＯ３、ＢａＭｏＯ３、ＳｒＭｏＯ３、ＣａＭｏＯ３、ＬａＣｕＯ３、ＣａＲｕＯ３、ＳｒＶＯ３、ＢａＴｉＯ３などのペロブスカイト−ＲｅＯ３型酸化物を含んでいてもよい。
第１の保護層１７を構成する導電性酸化物層は、Ｔｉ２Ｏ３、Ｖ２Ｏ３、Ｒｈ２Ｏ３などのコランダム型酸化物を含んでいてもよい。あるいは、第１の保護層１７を構成する導電性酸化物層は、ＺｎＯ、ＴｉＯ２、ＳｎＯ２、Ｃｕ２Ｏ、Ａｇ２Ｏ、Ｉｎ２Ｏ３、ＷＯ３のである酸化物半導体を含んでいてもよい。
記録層１６は、第１の保護層１７との界面において界面磁気異方性が生じるように酸素を含む膜を適宜選択できる。
また、第１の保護層１７の膜厚は、障壁層１５の膜厚以下に形成されることが望ましい。
第２の保護層１８として、Ｐｔ，Ｒｕ，ＣｏＦｅＢの１．０ｎｍの層を使用したが、その厚さは任意である。ただし、厚すぎると、磁気トンネル接合の加工が困難となる。一方、薄すぎると、その効果を発揮できなくなる。このため、Ｐｔ，Ｒｕの場合は、第２の保護層１８の厚さを３．５ｎｍ以下、好ましくは０．３〜３．０ｎｍ、さらに好ましくは、０．５〜２．０ｎｍとすることが望ましい。また、ＣｏＦｅＢの場合には、第２の保護層１８の厚さを３．５ｎｍ以下、好ましくは０．１〜３．０ｎｍ、さらに好ましくは、０．１〜１．０ｎｍとすることが望ましい。
また、第２の保護層１８は、単層である必要はなく、積層構造としてもよい。例えば、ＣｏＦｅＢとＰｔとＲｕの積層構造としたり、ＰｔとＲｕの交互積層とする等してもよい。
さらに、第２の保護層１８は、Ｐｔ，Ｒｕ，ＣｏＦｅＢの層以外にも、Ｃｏ，Ｆｅ，ＣｏＢ，ＦｅＢを主要構成として含む層であってもよい。これらの材料は、Ｐｔ等と同様に、隣接して配置される第１の保護層１７を構成するＭｇＯにダメージを与えづらいからである。Ｃｏ、Ｆｅ，ＣｏＢ又はＦｅＢを含む層の場合についても、ＣｏＦｅＢを含む層と同様に、第２の保護層１８の厚さを３．５ｎｍ以下、好ましくは０．１〜３．０ｎｍ、さらに好ましくは、０．１〜１．０ｎｍとすることが望ましい。
また、第２の保護層１８におけるＦｅ，ＣｏＦｅＢ，ＣｏＢ，ＦｅＢ等の層は、磁性層としてではなく隣接する第１の保護層に対する保護層として機能する。従って、第２の保護層１８は、界面磁気異方性の値Ｋｉには影響を与えないように膜厚等を調整して形成することが望ましい。このため、例えば、第２の保護層１８を記録層１６よりも薄く形成することが望ましい。
また、基板１１を、Ｓｉ層とＳｉＯ２層の積層体としたが、基板の材質・厚さは任意である。下部電極層１２、上部電極層１９の材質としてＡｕを例示したが、Ａｌ等他の任意の導体を使用可能である。
上記実施の形態では、強磁性体層からなる参照層１４、記録層１６を備えるＭＴＪ素子１０を例示したが、各強磁性体層は複数層でもよい。例えば、図７に例示するように、図１の記録層１６を、記録層１６Ａと１６Ｂの２層構造とし、間に薄い非磁性結合層１７Ｂ、例えば、０．１〜１．０ｎｍ程度のＴａ層を配置する等してもよい。非磁性結合層１７Ｂの材料としては、Ｔａの他、Ｗ、Ｈｆ、Ｚｒ，Ｎｂ、Ｍｏ，Ｔｉ、Ｍｇ，ＭｇＯ等がある。なお図７の１７Ａは第１の保護層である。
また、図８に例示するように、図１の参照層１４を、参照層１４Ａと１４Ｂの２層構造とし、間に薄い非磁性結合層１５Ｂ、例えば、０．１〜１．０ｎｍ程度のＴａ層を配置する等してもよい。非磁性結合層１５Ｂの材料としては、Ｔａの他、Ｗ、Ｈｆ、Ｚｒ，Ｎｂ、Ｍｏ，Ｔｉ、Ｍｇ，ＭｇＯ等がある。なお、図８の１５Ａは障壁層である。さらに、図９に例示するように、記録層（１６Ａ，１６Ｂ）、参照層（１４Ａ，１４Ｂ）の両方に非磁性結合層１７Ｂ，１５Ｂを用いる構成にしてもよい。
また、前述したように、参照層１４として積層フェリ構造を使用することが可能であり、その例を図１０に示す。図１０に示す例では、参照層１４は、参照層１４Ａと結合層１４Ｃと参照層１４Ｂとが積層された積層構造を有する。参照層１４Ａと１４Ｂとは強磁性体層からなる。参照層１４以外の構成については、図８と同様である。
参照層１４Ａと１４Ｂとは、結合層１４Ｃによって反強磁的に結合している。結合層１４Ｃとして例えばＲｕを使用することができる。積層フェリ構造を使用することで、記録層１６に印加される参照層１４からの磁界を減少させることが可能であり、その結果、０状態と１状態の熱安定性の非対称性を小さくすることが出来る。
上述の多層構造の例では、参照層と記録層を２層構造とする例を示したが、３層構造以上であってもよい。
図２に例示する磁気トンネル接合Ｊも、円形に限定されない。楕円形でも、方形などでもよい。なお、この場合の、磁気トンネル接合のサイズとしては、実効面積が等しい円形の磁気トンネル接合Ｊの直径Ｄを採用すればよい。
以上の説明では、垂直磁化型のＭＴＪ素子について説明した、図１１に示すような面内磁化方式のＭＴＪ素子にも本願発明を適用可能である。
面内磁化方式の場合も、Ｐｔ、Ｒｕ、ＣｏＦｅＢ等から構成される第２の保護層をＭＴＪ素子に適用すると、界面磁気異方性による垂直磁気異方性成分を増加させることで、スピン注入磁化反転の時に記録層の磁化を面直方向へ傾けることが助長できる。従って、面内磁化ＭＴＪ素子のスピン注入磁化反転の効率を高めることができる。
本発明におけるＭＴＪを微細化した際に熱安定性を増加させる保護層は、初めにＳＴＴ磁化反転に基づくＭＴＪ素子において見出したものである。ただし、磁壁移動素子、電界誘起による磁気異方性を変調する素子、及びスピン軌道トルクを利用した素子などを微細化したときにもこの保護膜技術は有効である。
（実施の形態２）
段落００６８に記載したように、第２の保護層１８は、磁性層としてではなく隣接する第１の保護層１７を保護する保護層として機能する。また、第２の保護層１８は、界面磁気異方性の値には影響を与えないこと、即ち、非磁性体であることが望ましい。
しかし、第２の保護層１８がＣｏＦｅＢ（又はＣｏ、Ｆｅ、ＣｏＢ、ＦｅＢ等）から形成される場合、ＣｏＦｅＢは膜厚が小さい場合は非磁性であるが、膜厚が厚くなると磁化を持つ。このため、膜厚を厚くしたときに第２の保護層１８を非磁性に維持することは困難である。ＣｏＦｅＢから形成された第２の保護層１８を非磁性層に維持するためには、段落００６６に記載したように、第２の保護層１８の上にＲｕ等から構成された第３の保護層を配置することが有効である。以下、第２の保護層１８の上にＲｕの第３の保護層１８１を配置した構成を有するＭＴＪ素子１０ａについて説明する。
ＭＴＪ素子１０ａは、図１２に示すように、ＣｏＦｅＢから構成された第２の保護層１８の上に１ｎｍ程度のＲｕから構成された第３の保護層１８１を備える。
この構成によれば、第３の保護層１８１中のＲｕ原子と第２の保護層１８中の原子が相互に拡散する。このため、第２の保護層１８単体の場合比較して、第２の保護層１８が磁性層になりにくい、換言すれば、非磁性層になりやすいという特性を有する。また、第３の保護層１８１が、第１の保護層１７を構成するＭｇＯからＯが脱離することを防止し、さらに、上層の材料が第１の保護層１７に拡散することを防止することで、ＭＴＪ素子１０ａの磁気特性が劣化することを防止することができる。
図１２に示す構成を有するＭＴＪ素子１０ａの第２の保護層１８の膜厚（０．５ｎｍ〜２．０ｎｍ）とＭＴＪ素子１０ａの飽和磁化Ｍｓの大きさとの関係を図１３に示す。なお、図１３の横軸は、第２の保護層１８の厚さ、縦軸はＭＴＪ素子１０ａの飽和磁化Ｍｓの大きさ［Ｔ・ｎｍ］を示す。
図１３に示すように、第２の保護層１８の厚さが０（即ち存在しない場合）のＭＴＪ素子１０ａの飽和磁化Ｍｓは、１０．９［Ｔ・ｎｍ］程度であり、第２の保護層１８の厚さが０．５、１．０ｎｍでも、飽和磁化Ｍｓの大きさはほぼ同様である。一方、第２の保護層１８の厚さが１．５ｎｍと２．０ｎｍでは、飽和磁化Ｍｓの大きさは膜厚の増加と共に増加する。すなわち、第２の保護層１８は厚さが１．５ｎｍ以上では磁性を有する。
次に、厚さの異なる第２の保護層１８を備える５つのＭＴＪ素子１０ａに、各層の膜面に垂直に磁界を印加したときの記録層１６と参照層１４の磁化曲線を図１４と図１５に示す。
図１４（ａ）〜（ｅ）は、外部磁界を−４００［Ｏｅ］〜＋４００［Ｏｅ］の範囲で変化させたときの記録層１６の磁化曲線を示す。各図の横軸は、外部磁界の強度［Ｏｅ］、縦軸は、磁化の大きさ［ｅｍｕ／ｃｍ２］を示す。図１４（ａ）〜（ｄ）に示すように、第２の保護層１８の厚さが０．０〜１．５ｎｍの範囲では、磁化曲線は良好な角型を示している。一方、図１４（ｅ）に示すように、第２の保護層１８の厚さが２．０ｎｍでは、磁化曲線の角型は悪化している。これは、ＭＴＪ素子１０ａの垂直磁気異方性に第２の保護層１８の面内の磁気異方性の成分が混じっていることを示している。
図１５（ａ）〜（ｅ）は、外部磁界を−１０，０００［Ｏｅ］〜＋１０，０００「Ｏｅ］の範囲で変化させたときの参照層１４の磁化曲線を示す。各図の横軸は、外部磁界の強度［Ｏｅ］、縦軸は、磁化の大きさ［ｅｍｕ／ｃｍ２］を示す。図示するように、第２の保護層１８の厚さが１．５ｎｍ以下では、外部磁界が０［Ｏｅ］付近で磁化が変化しない領域（プラトー領域）が存在する。これに対し、第２の保護層１８の厚さが２．０ｎｍのときは、外部磁界が０［Ｏｅ］付近でプラトー領域が存在しない。これは、垂直磁気異方性に面内の磁気異方性の成分が混じっていることを示している。
以上説明したように、第２の保護層１８（ＣｏＦｅＢ等）は厚さが０〜１．５ｎｍで非磁性であり、ＭＴＪ素子１０ａは、垂直磁気異方性を示す。また、第２の保護層１８は厚さが１．５ｎｍでは磁性を有するが、図１４，図１５で示したように、ＭＴＪ素子１０ａは依然として垂直磁気異方性を示す。そして、第２の保護層１８が厚さ２．０ｎｍを越えると面内磁性膜となり、ＭＴＪ素子１０ａは垂直磁気異方性が得られない。第２の保護層１８は、面内磁性膜になると、静磁気的な相互作用により、等価的に垂直磁化容易軸を有する記録層１６及び参照層１４に大きな面内磁界が印加される。この面内磁界は、記録層１６の熱安定性Δを劣化させる。そうすると、ＭＴＪ素子１０ａが垂直磁気異方性を有するように、第２の保護層１８の厚さを１．５ｎｍ以下とすることが望ましい。
ところで、第３の保護層１８１が存在しない場合には、第２の保護層１８は、その厚さがおおむね０．６ｎｍ程度以上で磁性膜となる。本実施形態例の第２の保護層１８が０．６ｎｍ〜１．５ｎｍでも非磁性となる理由の１つとしては、上層のＲｕが第２の保護層１８に拡散することが考えられる。このため、第３の保護層１８１の材質の選択が重要であり、第２の保護層１８を非磁性に維持する材料を選択することが望ましい。
なお、参照層１４及び記録層１６に大きな垂直磁化異方性を得るためには、第１の保護層１７の酸素組成が化学量論に近い必要があり、第１の保護層１７から酸素が失われると、垂直磁化の確保が難しくなる。この観点からは、第２の保護層１８は厚い方が望ましい。そこで、第２の保護層１８は、非磁性を維持する範囲で厚いことが望ましく、厚さが０．６〜１．５ｎｍが望ましく、０．６〜１．０ｎｍがより望ましい。
なお、第３の保護層１８１の材質は、Ｒｕに限定されない。第３の保護層１８１の材料として、貴金属の材料としてＲｕ，Ｒｈ、Ｐｄ、Ｃｕ、Ｉｒ、Ａｕ、又はこれらの合金、卑金属系の材料としてＴａ、Ｈｆ、Ｗ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｉ、Ｖ、Ｃｒ又はこれらの合金を使用できる。なお、ＭｇＯ層からの酸素の脱離を防止する観点からは、貴金属系の材料の使用が望ましい。
一例として、第３の保護層１８１の材質をＲｕ、Ｔｉ又はＰｔとしたときと、第３の保護層１８１を設けない各ＭＴＪ素子１０ａの特性を図１６と図１７に示す。
図１６は、各ＭＴＪ素子１０ａに、各層と垂直な方向に−１０，０００［Ｏｅ］〜＋１０，０００［Ｏｅ］の範囲で外部磁界を印加したときの、記録層１６の磁化の大きさＭ［ｅｍｕ／ｃｍ２］を示す。
図示するように、第３の保護層１８１をＲｕで形成したＭＴＪ素子１０ａ、第３の保護層１８１をＴａで形成したＭＴＪ素子１０ａ、第３の保護層１８１を設けていないＭＴＪ素子、第３の保護層１８１をＰｔで形成したＭＴＪ素子１０ａの順で、磁化の大きさＭが大きくなっている。
また、第３の保護層１８１をＰｔで形成したＭＴＪ素子１０ａでは、０磁界付近で急峻に磁化の大きさＭが変化している。これは、第２の保護層１８を構成するＣｏＦｅＢが面内の磁化を持っていることを示している。
また、図１７に示すように、垂直磁気異方性Ｋｅｆｆ・ｔ［ｍＪ／ｍ２］は、第３の保護層１８１をＲｕ、Ｔａで形成したときに、大きい値が得られている。一方、第３の保護層１８１がＰｔで形成されたときには、第３の保護層１８１が配置されていないときよりも、わずかしか、垂直磁気異方性Ｋｅｆｆ・ｔは大きくならない。これは、Ｐｔは第２の保護膜１８に拡散しても、その磁化を低減する効果が小さく、第２の保護膜１８の磁化が記録層１６の垂直磁化異方性に害を与えているからである。ただし、この場合、ＣｏＦｅＢから形成される第２の保護層１８は、磁化を持っており、図１６に示すように、記録層１７の面内磁化は大きくなっている。なお、Ｋｅｆｆ：実効磁気異方性エネルギー密度，ｔ：記録層１６の厚さである。
（実施の形態３）
第２の保護層１８が磁性層で且つ面内方向に磁化容易軸がある場合、静磁気的な相互作用により、垂直磁化容易性を有する記録層１６に大きな面内磁界が印加される。印加された面内磁界は、記録層１６の熱安定性Δを劣化させ、ＭＴＪ素子の性能を劣化させる。
このような面内磁界を減少させるためには、図１８に示すように、ＣｏＦｅＢ層などの磁性層から構成された第２の保護層１８と、その上に形成され、非磁性層から構成された結合層２１と、その上に形成され、第２の保護層１８とは逆向きの面内磁化を有する強磁性層２２を備えるＭＴＪ素子１０ｂを用いればよい。
この場合、第２の保護層１８は、例えば、０．１〜３．５ｎｍ、望ましくは、０．６〜３．５ｎｍの厚さを有する。
なお、結合層２１には、Ｒｕ、Ｃｒ、Ｉｒといった大きな層間結合磁界を発生させる材料が好適である。ただし、面内磁化容易軸を有する２つの強磁性層の間には、静磁気的な相互作用により、反強磁性結合が働く。このため、非磁性材料であればどのような材料を用いても同様の効果が得られる。また、強磁性層２２は、参照層１４、記録層１６等と同様に、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ、ＣｏＦｅＢ等の任意の材料を使用可能である。
結合層２１の膜厚は、第２の保護層１８と強磁性層２２との間に反強磁性的な層間結合を発生させるように適宜調整されることが望ましい。また、強磁性層２２は、第２の保護膜１８を構成するＣｏＦｅＢ層の磁化と同じもしくは小さい材料を用いる場合には、第２の保護膜１８よりも厚い膜厚が必要となる。一方、第２の保護層１８の磁化よりも大きな材料を用いる場合には、膜厚を適宜調整して、面内方向の漏洩磁界が出来るだけ小さくなるように適宜、調整される。
第２の保護層１８が磁性層で面直方向に磁化容易軸がある場合、記録層１６の磁化の方向が第２の保護層１８の磁化の方向に対して逆向きとなる状態では、ＭＴＪ素子１０の動作が不安定となり、同方向の状態は安定となる。このため、情報保持時間と磁化反転電流の非対称性が大きくなる。
この問題を解決するためには、上述した面内磁化を用いる場合と同様に、第２の保護層１８の上に非磁性層から構成される結合層２１を積層し、更にその上に第２の保護層１８の磁化の方向と逆向きの磁化の方向を持つ垂直磁化の強磁性層２２を積層することが有効である。但し、面内磁化の場合とは異なり、垂直磁化の場合には静磁気的な相互作用により強磁性結合が安定となる。この強磁性結合はＭＴＪ素子１０ｂのサイズが小さくなると大きくなる。したがって、面内磁化を用いる場合と異なり、第２の保護層１８とその上の強磁性層２２の間に大きな反強磁性結合を生じるＲｕ、Ｃｒ、Ｉｒならびにそれらを含む材料で結合層２１を形成することが望ましい。第２の保護層１８と強磁性層２２の反強磁性結合が大きくなるように結合層２１の膜厚が適宜調整される。
垂直磁化を有する材料としては、ＣｏやＣｏＰｔ合金、ＣｏＰｄ合金、ＦｅＰｔ合金、ＦｅＰｄ合金、ＣｏＦｅＢ、ＦｅＢなどの材料が用いられる。また、ＴｂＦｅＣｏなどのフェリ磁性体もその候補である。
なお、結合層２１と強磁性層２２とは、第２の保護層１８の膜厚にかかわらず、また、第２の保護層１８が磁性層であるか非磁性層であるかにかかわらず、配置されてもよい。
なお、本願発明の優先日（２０１５年１１月１８日）後に公開された米国特許公開公報ＵＳ２０１６／０１５５９３１Ａ１及び国際公開公報ＷＯ２０１６／０８９５３５Ａ１はＭｇＯ層１０８とＣｏＦｅＢ層１１０を備えるＭＴＪ素子を開示する。しかしながら、この文献は、その段落００２７等にＣｏＦｅＢ層１１０の厚さは、非磁性膜であるためには、０．５ｎｍ以下が必要であり、磁気モーメントを与えるために１ｎｍ〜３ｎｍの厚さとすることを記載している。即ち、これらの文献によれば、ＣｏＦｅＢ層は０．５ｎｍより厚い時は磁性膜である。本願の実施の形態２では、ＣｏＦｅＢ等から構成された第２の保護層１８の上にＲｕ等から構成された第３の保護層１８１を配置する。これにより、第２の保護層１８は、０．６〜１．０ｎｍでも非磁性膜であり、１．５ｎｍでもＭＴＪ素子１０ａの垂直磁気異方性に影響を与えない。従って、本願発明は、上記文献の技術とは全く異なる。また、本願の実施の形態３では、第２の保護層１８が面内磁性層であるときに、第２の保護層１８の上に非磁性層２１と強磁性層２２を積層し、第２の保護層１８の磁化の方向と強磁性層２２の磁化の向きを反対向きとする。これにより、第２の保護層１８の磁化が参照層１４及び記録層１６の垂直磁気異方性に与える影響を低減する。上記文献は、このような技術を全く開示していない。従って、本願発明は、上記文献の技術とは全く異なる。
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。
本出願は、２０１５年１１月１８日に出願された、日本国特許出願特願２０１５−２２５９９４号に基づく。本明細書中に日本国特許出願特願２０１５−２２５９９４号の明細書、特許請求の範囲、図面全体を参照として取り込むものとする。
１０、１０ａ、１０ｂ 磁気トンネル接合素子（ＭＴＪ素子）
１１ 基板
１２ 下部電極層
１３ 下地層
１４、１４Ａ，１４Ｂ 参照層（固定層）
１５、１５Ａ 障壁層（絶縁層）
１５Ｂ、１７Ｂ 非磁性結合層
１６、１６Ａ，１６Ｂ 記録層（自由層）
１７、１７Ａ 第１の保護層（絶縁層）
１８ 第２の保護層（キャップ層）
１９ 上部電極層
２０ 選択トランジスタ
２１ 非磁性層
２２ 強磁性層
１００ 磁気メモリ回路
１０１ Ｘドライバ
１０２ Ｙドライバ
１０３ センスアンプ
１０４ ソース線ドライバ
ＷＬ ワード線
ＢＬ ビット線
ＳＬ ソース線

Claims (13)

  1. 強磁性体から構成される参照層と、
    Ｏを含む障壁層と、
    Ｃｏ又はＦｅを含む強磁性体から構成される記録層と、
    Ｏを含む第１の保護層と、
    Ｐｔ、Ｒｕ、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ又はＣｏＦｅＢの少なくとも１つを含む第２の保護層と、
    が積層して構成された磁気トンネル接合素子。
  2. 前記第２の保護層は、Ｐｔ又はＲｕを少なくとも１つ含む層から構成され、０．３〜３．５ｎｍの厚さを有する、
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  3. 前記第２の保護層は、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ又はＣｏＦｅＢを少なくとも１つを含む層から構成され、０．１〜３．５ｎｍの厚さを有する、
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  4. 前記参照層と前記障壁層との接合面、前記障壁層と前記記録層との接合面、前記記録層と前記第１の保護層との接合面、の少なくとも１つは、直径３０ｎｍの円の面積よりも小さな接合面である、
    ことを特徴とする請求項１乃至３の何れか１項に記載の磁気トンネル接合素子。
  5. 前記記録層は、接触している障壁層又は第１の保護層との界面の磁気異方性に起因して、磁化の方向が界面に垂直である、
    ことを特徴とする請求項１乃至４の何れか１項に記載の磁気トンネル接合素子。
  6. 前記第２の保護層の上に、Ｒｕ、Ｒｈ、Ｐｄ、Ｃｕ、Ｉｒ、Ａｕ、Ｔａ、Ｈｆ、Ｗ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｉ、Ｖ、Ｃｒ又はこれらの合金を含む第３の保護層を備える、
    ことを特徴とする請求項３に記載の磁気トンネル接合素子。
  7. 前記第２の保護層は０．６〜１．５ｎｍの厚さを有する、
    ことを特徴とする請求項６に記載の磁気トンネル接合素子。
  8. 前記第２の保護層は０．６〜１．０ｎｍの厚さを有する、
    ことを特徴とする請求項７に記載の磁気トンネル接合素子。
  9. 前記第２の保護層は非磁性体である、
    ことを特徴とする請求項７又は８に記載の磁気トンネル接合素子。
  10. 前記第２の保護層は磁性を有し、
    前記第２の保護層の上に形成された非磁性層と、前記非磁性層の上に形成され、前記第２の保護層の磁化の方向と平行で反対方向に磁化された強磁性層と、をさらに備える、
    ことを特徴とする請求項３に記載の磁気トンネル接合素子。
  11. 前記第２の保護層は０．６〜３．５ｎｍの厚さを有する、
    ことを特徴とする請求項１０に記載の磁気トンネル接合素子。
  12. 前記強磁性層は、Ｃｏ、Ｆｅ、ＣｏＢ、ＦｅＢ、ＣｏＦｅＢ、ＣｏＰｔ合金、ＣｏＰｄ合金、ＦｅＰｔ合金、ＦｅＰｄ合金、フェリ磁性体の少なくとも１つを含む、
    ことを特徴とする請求項１０又は１１に記載の磁気トンネル接合素子。
  13. 請求項１乃至１２の何れか１項に記載の磁気トンネル接合素子から構成された記憶セルと、
    前記記憶セルを選択してデータを書き込む書き込み回路と、
    前記記憶セルを選択してデータを読み出す読み出し回路と、
    を備える磁気メモリ。
JP2017551969A 2015-11-18 2016-11-18 磁気トンネル接合素子及び磁気メモリ Active JP6806375B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015225994 2015-11-18
JP2015225994 2015-11-18
PCT/JP2016/084372 WO2017086481A1 (ja) 2015-11-18 2016-11-18 磁気トンネル接合素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
JPWO2017086481A1 true JPWO2017086481A1 (ja) 2018-09-20
JP6806375B2 JP6806375B2 (ja) 2021-01-06

Family

ID=58718105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551969A Active JP6806375B2 (ja) 2015-11-18 2016-11-18 磁気トンネル接合素子及び磁気メモリ

Country Status (4)

Country Link
US (1) US11563169B2 (ja)
JP (1) JP6806375B2 (ja)
KR (1) KR20180098248A (ja)
WO (1) WO2017086481A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10255935B2 (en) 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
US11963458B2 (en) * 2018-03-30 2024-04-16 Tohoku University Magnetic tunnel junction device, method for manufacturing magnetic tunnel junction device, and magnetic memory
JP7258363B2 (ja) * 2018-03-30 2023-04-17 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
CN111492491B (zh) * 2018-05-31 2024-04-09 Tdk株式会社 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件以及磁存储器
US20210257541A1 (en) * 2018-07-04 2021-08-19 Sony Semiconductor Solutions Corporation Magnetic tunnel junction element and semiconductor device
US11765981B1 (en) 2018-08-02 2023-09-19 Tohoku University Magnetoresistance effect element and magnetic memory
JPWO2020045655A1 (ja) * 2018-08-30 2021-10-14 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ、及び、該磁気抵抗効果素子の成膜方法
JP7398770B2 (ja) * 2019-04-11 2023-12-15 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
US20210265561A1 (en) * 2019-07-21 2021-08-26 HeFeChip Corporation Limited Magnetic tunneling junction element with a composite capping layer and magnetoresistive random access memory device using the same
CN113013325B (zh) * 2019-12-19 2023-04-07 上海磁宇信息科技有限公司 具漏磁场平衡层的磁性隧道结单元及磁性随机存储器
US11251360B2 (en) 2020-02-06 2022-02-15 International Business Machines Corporation MTJ capping layer structure for improved write error rate slopes and thermal stability
CN115700064A (zh) * 2020-06-10 2023-02-03 索尼半导体解决方案公司 磁阻效应元件、半导体装置和电子设备
KR20220014143A (ko) * 2020-07-28 2022-02-04 삼성전자주식회사 자기 메모리 소자
JP2023059471A (ja) * 2021-10-15 2023-04-27 ソニーセミコンダクタソリューションズ株式会社 記憶素子及び記憶装置
WO2023228389A1 (ja) * 2022-05-26 2023-11-30 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005518106A (ja) * 2002-02-25 2005-06-16 富士通株式会社 磁気抵抗型スピンバルブセンサ及び磁気記憶装置
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2008103728A (ja) * 2006-10-17 2008-05-01 Magic Technologies Inc 磁気トンネル接合素子およびその製造方法
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
JP2012238631A (ja) * 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置
JP2012244031A (ja) * 2011-05-23 2012-12-10 Sony Corp 記憶素子、記憶装置
WO2013069091A1 (ja) * 2011-11-08 2013-05-16 国立大学法人東北大学 トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
JP2013115401A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115399A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US20140197504A1 (en) * 2013-01-11 2014-07-17 Headway Technologies, Inc. Mg Discontinuous Insertion Layer for Improving MTJ Shunt
JP2015088520A (ja) * 2013-10-28 2015-05-07 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
US20160155931A1 (en) * 2014-12-02 2016-06-02 Qualcomm Incorporated Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device
JP2016178301A (ja) * 2015-03-20 2016-10-06 エイチジーエスティーネザーランドビーブイ 垂直磁気異方性の強化のための二重ＭｇＯ界面およびＣｏＦｅＢ層を有する垂直スピントランスファートルク（ＳＴＴ）メモリセル

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237171B2 (ja) * 2005-09-14 2009-03-11 Ｔｄｋ株式会社 磁気抵抗効果素子および薄膜磁気ヘッド
US7508042B2 (en) 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
US7696551B2 (en) 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
FR2931011B1 (fr) 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
JP5117421B2 (ja) * 2009-02-12 2013-01-16 株式会社東芝 磁気抵抗効果素子及びその製造方法
JP4908540B2 (ja) 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
US8722543B2 (en) 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US9082951B2 (en) * 2011-02-16 2015-07-14 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
FR2966636B1 (fr) 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
WO2012127722A1 (ja) 2011-03-22 2012-09-27 ルネサスエレクトロニクス株式会社 磁気メモリ
JP5655689B2 (ja) 2011-04-21 2015-01-21 Tdk株式会社 スピン伝導素子
US9105832B2 (en) 2011-08-18 2015-08-11 Cornell University Spin hall effect magnetic apparatus, method and applications
JP5809903B2 (ja) * 2011-09-21 2015-11-11 株式会社東芝 不揮発性記憶装置
US9293694B2 (en) 2011-11-03 2016-03-22 Ge Yi Magnetoresistive random access memory cell with independently operating read and write components
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
CN104704564B (zh) 2012-08-06 2017-05-31 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
US9478309B2 (en) 2012-10-25 2016-10-25 Nec Corporation Magnetic-domain-wall-displacement memory cell and initializing method therefor
US9099641B2 (en) 2012-11-06 2015-08-04 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
US9093148B2 (en) * 2013-03-22 2015-07-28 Kabushiki Kaisha Toshiba Resistance change type memory
US9691458B2 (en) 2013-10-18 2017-06-27 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
JP6414754B2 (ja) 2013-11-06 2018-10-31 日本電気株式会社 磁気抵抗効果素子および磁気メモリ
US10008248B2 (en) 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
WO2016021468A1 (ja) * 2014-08-08 2016-02-11 国立大学法人東北大学 磁気抵抗効果素子、及び磁気メモリ装置
US9218864B1 (en) 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
TWI581261B (zh) 2016-03-15 2017-05-01 賴志煌 自旋軌道扭力式磁性隨存記憶體及其寫入方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005518106A (ja) * 2002-02-25 2005-06-16 富士通株式会社 磁気抵抗型スピンバルブセンサ及び磁気記憶装置
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2008103728A (ja) * 2006-10-17 2008-05-01 Magic Technologies Inc 磁気トンネル接合素子およびその製造方法
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
JP2012238631A (ja) * 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置
JP2012244031A (ja) * 2011-05-23 2012-12-10 Sony Corp 記憶素子、記憶装置
WO2013069091A1 (ja) * 2011-11-08 2013-05-16 国立大学法人東北大学 トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
JP2013115401A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115399A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US20140197504A1 (en) * 2013-01-11 2014-07-17 Headway Technologies, Inc. Mg Discontinuous Insertion Layer for Improving MTJ Shunt
JP2015088520A (ja) * 2013-10-28 2015-05-07 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
US20160155931A1 (en) * 2014-12-02 2016-06-02 Qualcomm Incorporated Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device
JP2016178301A (ja) * 2015-03-20 2016-10-06 エイチジーエスティーネザーランドビーブイ 垂直磁気異方性の強化のための二重ＭｇＯ界面およびＣｏＦｅＢ層を有する垂直スピントランスファートルク（ＳＴＴ）メモリセル

Also Published As

Publication number Publication date
WO2017086481A1 (ja) 2017-05-26
JP6806375B2 (ja) 2021-01-06
KR20180098248A (ko) 2018-09-03
US20190019944A1 (en) 2019-01-17
US11563169B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
JP6806375B2 (ja) 磁気トンネル接合素子及び磁気メモリ
US10217501B2 (en) Memory element and memory apparatus
US9153306B2 (en) Tunnel magnetoresistive effect element and random access memory using same
US8637947B2 (en) Memory element and memory apparatus
JP6934673B2 (ja) 磁気トンネル接合素子および磁気メモリ
US9818932B2 (en) Storage element, storage device, and magnetic head
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2009094104A (ja) 磁気抵抗素子
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP6876335B2 (ja) 磁気トンネル接合素子およびその製造方法
JP2013115412A (ja) 記憶素子、記憶装置
JP2018157091A (ja) 磁気抵抗素子及び磁気メモリ
KR20220092548A (ko) 터널 접합 적층막, 자기 메모리 소자 및 자기 메모리
WO2023276273A1 (ja) 磁気メモリ素子及び半導体装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201127

R150 Certificate of patent or registration of utility model

Ref document number: 6806375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250