WO2021251003A1 - 磁気抵抗効果素子、半導体装置及び電子機器 - Google Patents

磁気抵抗効果素子、半導体装置及び電子機器 Download PDF

Info

Publication number
WO2021251003A1
WO2021251003A1 PCT/JP2021/015942 JP2021015942W WO2021251003A1 WO 2021251003 A1 WO2021251003 A1 WO 2021251003A1 JP 2021015942 W JP2021015942 W JP 2021015942W WO 2021251003 A1 WO2021251003 A1 WO 2021251003A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film
oxide insulating
insulating layer
film thickness
Prior art date
Application number
PCT/JP2021/015942
Other languages
English (en)
French (fr)
Inventor
英嗣 苅屋田
陽 佐藤
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/999,746 priority Critical patent/US20230180628A1/en
Priority to CN202180040309.1A priority patent/CN115700064A/zh
Priority to KR1020227040855A priority patent/KR20230022163A/ko
Publication of WO2021251003A1 publication Critical patent/WO2021251003A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Definitions

  • the present technology (technology according to the present disclosure) relates to magnetoresistive elements, semiconductor devices and electronic devices.
  • MRAM Magnetic Random Access Memory
  • MTJ Magnetic Tunnel Junction
  • a first non-magnetic layer is provided between a first ferromagnetic layer having a fixed magnetization direction and a second ferromagnetic layer having a variable magnetization direction, and further, a first non-magnetic layer is provided.
  • a magnetic resistance effect element having a laminated structure in which a second non-magnetic layer is provided on a side opposite to the first non-magnetic layer side of the ferromagnetic layer 2. It is also disclosed that the first ferromagnetic layer acts as a fixed layer, the second ferromagnetic layer acts as a recording layer, and the first non-magnetic layer is an oxygen-containing insulator.
  • At least one of the first and second ferromagnetic layers is composed of a ferromagnetic material containing at least one type of 3d transition metal, and the interface with the first non-magnetic layer is adjusted by adjusting the film thickness to 3 nm or less. It is also disclosed that the magnetization direction is controlled in the direction perpendicular to the film surface by the magnetic anisotropy in. It is also disclosed that the second non-magnetic layer acts as a control layer for controlling the magnetization direction of the second ferromagnetic layer.
  • the MgO film which is usually the first non-magnetic layer and the second magnetic layer, is set to a film thickness of about 0.9 nm to 1.1 nm.
  • the element resistance (RA) is designed to be about 8-10 ( ⁇ ⁇ um 2 )
  • the film thickness of the MgO film in the first non-magnetic layer is limited to around 0.9 nm to 1 nm.
  • the film thickness of the MgO film in the second non-magnetic layer was also generally formed in the same film thickness range from the viewpoint of film formation time.
  • a second strength is obtained after a process at a relatively high temperature and a relatively long time. It was found that the magnetic properties of the magnetic layer deteriorated. It was found that it is essential to use a thicker MgO film as the second non-magnetic layer in order to suppress such deterioration of magnetic properties and enhance the vertical magnetic anisotropy of the ferromagnetic layer. I came.
  • the resistance area product product of the resistance R of the element and the area A: RA (Resistance Area product)
  • MA magnetoresistance ratio
  • An object of the present technology is to provide a magnetoresistive effect element having a relatively high magnetoresistive ratio (MR ratio) by suppressing element resistance (RA), and a semiconductor device and an electronic device equipped with the magnetoresistive effect element.
  • MR ratio magnetoresistive ratio
  • RA element resistance
  • the magnetoresistive sensor is Magnetized fixed layer and The first oxide insulating layer provided on one side of the magnetization fixing layer and A magnetized free layer provided on the side opposite to the magnetized fixed layer side of the first oxide insulating layer and having vertical magnetic anisotropy, A second oxide insulating layer provided on the opposite side of the magnetization free layer to the first oxide insulating layer side, A metal cap layer provided on the side opposite to the magnetization free layer side of the second oxide insulating layer is provided.
  • the film thickness of the second oxide insulating layer is thicker than the film thickness of the first oxide insulating layer.
  • the semiconductor device is It is equipped with a memory cell in which a magnetoresistive sensor and a selection transistor are connected in series.
  • the magnetoresistive sensor is Magnetized fixed layer and The first oxide insulating layer provided on one side of the magnetization fixing layer and A magnetized free layer provided on the side opposite to the magnetized fixed layer side of the first oxide insulating layer and having vertical magnetic anisotropy, A second oxide insulating layer provided on the opposite side of the magnetization free layer to the first oxide insulating layer side, A metal cap layer provided on the side opposite to the magnetization free layer side of the second oxide insulating layer is provided.
  • the film thickness of the second oxide insulating layer is thicker than the film thickness of the first oxide insulating layer.
  • the magnetoresistive sensor is Magnetized fixed layer and The first oxide insulating layer provided on one side of the magnetization fixing layer and A magnetized free layer provided on the side opposite to the magnetized fixed layer side of the first oxide insulating layer and having vertical magnetic anisotropy, A second oxide insulating layer provided on the opposite side of the magnetization free layer to the first oxide insulating layer side, A metal cap layer provided on the side opposite to the magnetization free layer side of the second oxide insulating layer is provided.
  • the film thickness of the second oxide insulating layer is thicker than the film thickness of the first oxide insulating layer.
  • FIG. 2 is a characteristic diagram showing the dependence between the element resistance (RA) and the magnetoresistive ratio (MR ratio) and the film thickness of the second oxide insulating layer in the conventional magnetoresistive effect element of FIG. 2A.
  • FIG. 7 is a characteristic diagram showing the relationship of FIG.
  • the definition of the vertical direction in the following description is merely a definition for convenience of explanation, and does not limit the technical idea of the present technology. For example, if the object is rotated by 90 ° and observed, the top and bottom are converted to left and right and read, and if the object is rotated by 180 ° and observed, the top and bottom are reversed and read.
  • the magnetic resistance effect element 50 has a magnetization fixing layer (reference layer) 53 and a first oxide insulation provided on one surface side of the magnetization fixing layer 53.
  • the layer (first non-magnetic layer) 54 and the magnetized free layer (recording layer) 55 provided on the side opposite to the magnetized fixed layer 53 side of the first oxide insulating layer 54 and having vertical magnetic anisotropy.
  • the second oxide insulating layer (second non-magnetic layer) 56 provided on the opposite side of the magnetization free layer 55 from the first oxide insulating layer 54, and the magnetization free layer of the second oxide insulating layer 56. It is provided with a metal cap layer 57 provided on the side opposite to the 55 side.
  • the magnetized fixed layer 53, the first oxide insulating layer 54, the magnetized free layer 55, and the second oxide insulating layer 56 constitute a magnetic tunnel junction.
  • the film thickness of the second oxide insulating layer 56 is thicker than the film thickness of the first oxide insulating layer 54. Further, as shown in FIG.
  • the magnetoresistive element 50 according to the first embodiment of the present technology has a lower electrode 51 provided on the side opposite to the first oxide insulating layer 54 side of the magnetization fixing layer 53.
  • a multilayer metal layer 52 provided between the lower electrode 51 and the magnetization fixing layer 53 is provided.
  • the lower electrode 51 is made of, for example, a Ta (tantalum) film.
  • the multilayer metal layer 52 is formed by, for example, sequentially laminating a laminated film 52a in which a Pt (platinum) film and a Co (cobalt) film are sequentially laminated from the lower electrode 51 side and a laminated film 52a on the side opposite to the lower electrode 51 side of the laminated film 52a. It has a Co (cobalt) film 52b, an Ir (iridium) film 52c, a Co (cobalt) film 52d, and a Mo (molybdenum) film 52e.
  • the magnetization fixing layer 53 and the magnetization free layer 55 are composed of, for example, a CoFeB film.
  • the first oxide insulating layer 54 is made of, for example, an MgO film.
  • the second oxide insulating layer 56 includes a lower oxide insulating layer 56a, a crystallization inhibition layer 56b, and an upper oxidation layer sequentially laminated in this order on the side opposite to the first oxide insulating layer 54 side of the magnetization free layer 55. It contains a material insulating layer 56c. That is, the second oxide insulating layer 56 has a multilayer structure in which the crystallization inhibition layer 56b is inserted between the lower oxide insulating layer 56a and the upper oxide insulating layer 56c.
  • the second oxide insulating layer 56 that is, the lower oxide insulating layer 56a and the upper oxide insulating layer 56c are composed of, for example, an MgO film.
  • the crystallization inhibition layer 56b is composed of any one of Ta (tantalum) film, Ir film, Cr film, Mo film, CoFeB30 film, and Mg (magnesium) film, and in this first embodiment, for example, Mo film. It is composed of.
  • the film thickness of the upper oxide insulating layer 56c is thicker than the film thickness of the lower oxide insulating layer 56a.
  • the metal cap layer 57 is composed of a multilayer film in which a Ta film, a Ru film, and an MgO film are sequentially laminated in this order from the second oxide insulating layer 56 side.
  • FIG. 1B shows the element resistance (RA) and the magnetoresistive ratio (MR ratio) and the lower and upper oxide insulating layers 56a and 56c of the second oxide insulating layer 56 in the magnetoresistive effect element 50 according to the first embodiment. It is a characteristic diagram which shows the dependence with the film thickness of the MgO film in.
  • FIG. 2A is a schematic cross-sectional view showing a configuration example of a conventional magnetoresistive element. 2B is a characteristic diagram showing the dependence of the element resistance (RA) and the magnetoresistive ratio (MR ratio) on the film thickness of the second oxide insulating layer 156 in the conventional magnetoresistive element 150 of FIG. 2A. Is.
  • the conventional magnetoresistive element 150 includes a lower electrode 151, a multilayer metal layer 152 sequentially laminated on the lower electrode 151 in this order, a magnetization fixing layer (reference layer) 153, and a first. It includes an oxide insulating layer 154, a magnetization free layer (recording layer) 155, a second oxide insulating layer 156, and a metal cap layer 157. Other than the second oxide insulating layer 156, the material is the same as that of the magnetoresistive element 50 of the present technology. That is, the lower electrode 151 is made of a Ta film.
  • the multilayer metal layer 152 includes a laminated film 152a in which a Pt film and a Co film are sequentially laminated from the lower electrode 51 side, and a Co film 152b and Ir in which the Pt film and the Co film are sequentially laminated on the side opposite to the lower electrode 151 side of the laminated film 152a. It has a film 152c, a Co film 152d, and a Mo film 152e.
  • the magnetization fixed layer 153 and the magnetization free layer 155 are composed of a CoFeB film.
  • the first oxide insulating layer 154 and the second oxide insulating layer 156 are composed of, for example, an MgO film.
  • the metal cap layer 157 is composed of a multilayer film in which a Ta film, a Ru film, and an MgO film are sequentially laminated in this order from the multilayer non-magnetic layer 56 side.
  • the film thickness of the second oxide insulating layer (2nd-MgO film) 156 is 1. It was found that when the thickness is set to be higher than 2 nm, the element resistance (RA) of the magnetoresistive element 150 increases sharply. As an estimation of the mechanism of this behavior, the element resistance (RA) also increases because the crystallization of the MgO film proceeds rapidly in the region where the thickness of the second oxide insulating layer (2nd-MgO film) 156 is thicker than 1.2 nm. I thought it would increase rapidly.
  • the increase in device resistance (RA) with respect to the increase in the film thickness of the 2nd-Mg film can also be suppressed. I thought.
  • FIG. 3 is a characteristic diagram showing the relationship between the material of the crystallization inhibition layer 56b and the magnetoresistance ratio (MR ratio).
  • Ta, Ir, Cr, Mo, CoFeB30, and Mg are selected as insertion materials (additional materials) to the 2nd-MgO film, inserted with a film thickness of 0.5 nm, and the vertical magnetism of the magnetization free layer 55.
  • insertion materials additional materials
  • MR ratio magnetoresistance ratio
  • ⁇ Regulation of Mo insertion film thickness> 4A to 4F show the magnetic resistance effect element 50 shown in FIG. 1 of the first embodiment between the lower oxide insulating layer 56a and the upper oxide insulating layer 56c of the second oxide insulating layer 56 (FIG. 4A to 4F).
  • MR ratio magnetoresistive ratio
  • Hc holding force
  • FIG. 5A is a characteristic diagram showing the Mo insertion film thickness dependence of the element resistance (RA) and the magnetoresistance ratio (MR ratio), and FIG. 5B is a Mo insertion film thickness dependence of the holding force (Hc) of the magnetization free layer. It is a figure which shows sex.
  • the element resistance (RA) gradually increases with the increase in the Mo insertion film thickness
  • the magnetoresistance ratio (MR ratio) sharply increases in the range of 0.2 nm ⁇ 0.3 nm. After that, it gradually increases as the Mo film thickness increases.
  • the range of Mo insertion film thickness is specified in the range of magnetic resistance ratio (MR ratio)> 100% and holding force (Hc)> 50 (Oe) of the magnetization free layer 55, the range of Mo insertion film thickness is from 0.3 nm to 0. The range of 9.9 nm is desirable.
  • the 2nd-MgO film thickness is set in a range thicker than 1.4 nm.
  • the magnetoresistive element 50 of the present technology when a structure in which Mo is inserted into a 2nd-MgO film with a film thickness of 0.5 nm is used, the element resistance (RA) is in a region thicker than 1.4 nm. ) And the behavior of the magnetoresistive ratio (MR ratio) are shown in FIG.
  • the magnetoresistive ratio (MR ratio) even in a region where the 2nd-MgO film thickness is as thick as 2 nm. It shows> 130%, and provides a magnetoresistive element 50 having a relatively high MR ratio while maintaining the vertical magnetic anisotropy of the magnetization free layer 55 even when the wafer is exposed to a relatively high temperature process. It turns out that it is possible to do.
  • FIG. 7 shows the relationship between the 2nd-MgO film and the Mo film thickness inserted therein, the film thickness of the lower oxide insulating layer (2nd-MgO) 56a is Xnm, the film thickness of the crystallization inhibitory layer 56b is Ynm, and the upper side.
  • the relationship between the magnetoresistance ratio (MR ratio) and MgO (x + z) / Mo (y) at each Mo insertion film thickness when the film thickness of the second oxide insulating layer (2nd-MgO) 56c is Z nm. It is a characteristic diagram which shows.
  • the film thickness ratio that can secure the magnetoresistance ratio (MR ratio)> 100% differs depending on the Mo film thickness to be inserted.
  • the film thickness ratio is [MgO (x + z) / Mo (y)] ⁇ 9.3
  • the film thickness ratio is [MgO (x + z) / Mo (y)] ⁇ 8.0
  • the film thickness ratio is [MgO (x + z) / Mo (y)] ⁇ 7.8.
  • the Mo film thickness to be inserted is set with respect to the desired 2nd-MgO film thickness so as to satisfy this relationship.
  • FIG. 8 is a characteristic diagram showing the relationship of FIG. 7 by the relationship between the MgO (x + z) / Mo (y) upper limit value and the inserted Mo film thickness (@ MR> 100%). From FIG. 8, the upper limit of the [MgO (x + z) / Mo (y)] film thickness ratio with respect to the desired inserted Mo film thickness can be confirmed.
  • Mo, CoFeB30, Ir, Cr, and Mg films are effective as a single layer, but as a plurality of laminated structures.
  • the structure Z into which the crystallization inhibitory material is inserted 2nd-MgO ⁇ MgO / Z / MgO
  • the structure Z is Mo / Cr / Mo Mo / W / Mo Mo Mo / Ir / Mo CoFeB / Cr / CoFeB CoFeB / W / CoFeB CoFeB / Ir / CoFeB Etc.
  • a laminated structure combining Mo, CoFeB and Cr, W, and Ir is inserted into the 2nd-MgO film as a crystallization inhibitory layer, and it has been confirmed that the same effect as described above is obtained.
  • the crystallization inhibitory material to be inserted into the 2nd-MgO film has the same structure in which an oxide layer such as TaO, TiO, SiO, or AlO is inserted as an oxide layer other than MgO in addition to the above-mentioned metal insertion layer. It has been confirmed that it is effective.
  • the magnetization free layer (second ferromagnetic layer) 55 is not limited to the CoFeB layer, and CoFeB is laminated with a plurality of materials selected from Mo, W, Ir, CoFe, Co, and Fe. The same effect can be obtained even with a ferromagnetic layer having a structure.
  • the MgO film is used as the first and second oxide insulating layers 54 and 56, and the MgO film is formed from the MgO target of the oxide by using Ar alone or using Ar and other reactive gas.
  • the Mg film was formed and then post-oxidized with oxygen, Ar and oxygen, or a reactive gas such as Ar and oxygen and nitrogen. It has been confirmed that the same effect can be obtained even when the MgO film is used.
  • FIG. 9 shows the film thickness ratio (z / x) of the 2nd-MgO film above and below the Mo insertion film (upper oxide insulating layer 5c and lower oxide insulating layer 56a) and the vertical magnetic anisotropy of the magnetization free layer 55. It is a characteristic diagram which shows the relationship with (Hk). From the viewpoint of vertical magnetic anisotropy (Hk)> 3 (koe), the film thickness ratio (z / x) of the 2nd-MgO film is preferably in the range of 1 or more. Therefore, a laminated structure of the 2nd-MgO film that satisfies the relationship of 2nd-MgO film thickness (z)> 2nd-MgO film thickness (x) laminated on the upper side of the Mo insertion film is desirable.
  • the magnetoresistive element 50 which suppresses the element resistance (RA) and has a relatively high magnetoresistive ratio (MR ratio).
  • the MRAM 1 has a memory cell array unit 2 in which a plurality of memory cells Mc are arranged in a matrix.
  • a plurality of a pair of source lines 24 and data lines 45 extending in the X direction are arranged in the memory cell array unit 2 in the Y direction at a predetermined arrangement pitch.
  • a plurality of word lines WL extending in the Y direction are arranged in the X direction at a predetermined arrangement pitch.
  • the memory cells Mc are arranged at the intersection of the pair of source lines 24 and the data lines 45 and the word lines WL.
  • the memory cell Mc has a magnetoresistive effect element 50 as a storage element and a cell selection transistor 3 connected in series to the magnetoresistive effect element 50.
  • the cell selection transistor 3 is composed of, for example, a MISFET (Metal Insulator Semicnductor Feild Effect Transistor).
  • MISFET Metal Insulator Semicnductor Feild Effect Transistor
  • the memory cell array unit 2 is surrounded by a peripheral circuit unit in which peripheral circuits such as a word driver circuit, an X decoder circuit, and a Y decoder circuit are arranged.
  • the MRAM 1 is mainly composed of the semiconductor substrate 10.
  • the semiconductor substrate 10 is composed of, for example, a p-type semiconductor substrate made of single crystal silicon.
  • a well region 11 composed of a p-type semiconductor region is provided on the main surface of the semiconductor substrate 10.
  • an element separation region 12 for partitioning an element forming region is provided on the main surface of the semiconductor substrate 10.
  • the element separation region 12 is not limited to this, but is formed by, for example, a well-known STI (Shallow Trench Isolation) technique.
  • the element separation region 12 forms, for example, a shallow groove (for example, a groove having a depth of about 300 [nm]) on the main surface of the semiconductor substrate 10, and then the inside of the shallow groove is included in the semiconductor substrate 10.
  • An insulating film made of, for example, a silicon oxide film is formed on the entire surface of the main surface by the CVD (Chemical Vapor Deposition) method, and then CMP (Chemical Mechanical Polishing: Chemical) so that the insulating film selectively remains inside the shallow groove. It is formed by flattening by the Mechanical Polishing) method.
  • CVD Chemical Vapor Deposition
  • CMP Chemical Mechanical Polishing: Chemical
  • the element separation region 12 can also be formed by a LOCOS (Local Oxidation of Silicon) method using a thermal oxidation method.
  • the cell selection transistor 3 of the memory cell Mc is provided in the element forming region on the main surface of the semiconductor substrate 10.
  • the cell selection transistor 3 is provided on the gate insulating film 13 provided on the main surface of the semiconductor substrate 10, the gate electrode 14 provided on the gate insulating film 13, and the surface layer portion (upper portion) of the well region 11. It also has a pair of first main electrode regions 15 and second main electrode regions 16 that function as source and drain regions.
  • the gate insulating film 13 is formed of, for example, a silicon oxide film formed by oxidizing the main surface of the semiconductor substrate 10.
  • the gate electrode 14 is formed of, for example, a polycrystalline silicon film into which impurities that reduce the resistance value have been introduced.
  • the gate electrode 14 is formed in a pair with the word line WL and is composed of a part of the word line WL.
  • the pair of the first main electrode region 15 and the second main electrode region 16 are provided on the surface layer portion of the well region 11 separated from each other in the gate length direction of the gate electrode 14, and are self-aligned with the gate electrode 14. It is formed.
  • a channel forming region is provided between the pair of first main electrode regions 15 and the second main electrode region 16. In this channel forming region, a channel that electrically connects the pair of first main electrode regions 15 and the second main electrode region 16 is formed by the voltage applied to the gate electrode.
  • the pair of the first main electrode region 15 and the second main electrode region 16 are composed of an n-type semiconductor region.
  • an interlayer insulating film 21 made of, for example, a silicon oxide film is provided on the main surface of the semiconductor substrate 10.
  • the interlayer insulating film 21 is provided with a connection hole 22 that reaches the surface of one of the first main electrode regions 15 of the cell selection transistor 3 from the surface of the interlayer insulating film 21.
  • a conductive plug 23 is embedded inside the connection hole 22.
  • a source wire 24 is provided on the interlayer insulating film 21.
  • the source line 24 has a trunk extending in the Y direction and a branch portion 24b protruding from the trunk onto the conductive plug 23 and electrically connected to the conductive plug 23.
  • the branch portion 24b of the source line 24 is shown.
  • an interlayer insulating film 25 made of, for example, a silicon oxide film is provided on the interlayer insulating film 21 so as to cover the source wire 24.
  • the interlayer insulating film 25 and the interlayer insulating film 21 are provided with a connection hole 26 that reaches the surface of the other second main electrode region 16 of the cell selection transistor 3 from the surface of the interlayer insulating film 25 through the interlayer insulating film 21. ing.
  • a conductive plug 27 is embedded inside the connection hole 26.
  • an interlayer insulating film 44 made of, for example, a silicon oxide film is provided on the interlayer insulating film 25.
  • the magnetoresistive element 50 of the memory cell Mc is embedded at a position facing the conductive plug 27.
  • a data line 45 is provided on the interlayer insulating film 44 so as to cross over the magnetoresistive effect element 50.
  • An interlayer insulating film 46 made of, for example, a silicon oxide film is provided on the interlayer insulating film 44 so as to cover the data line 45.
  • interlayer insulating film 46 Although other wiring and other interlayer insulating films are provided on the interlayer insulating film 46, the wiring above the interlayer insulating film 46 and the illustration of the other interlayer insulating film are omitted in FIG. There is.
  • the magnetoresistive effect element 50 consists of a lower electrode 51 provided on the interlayer insulating film 25 facing the conductive plug 27, and a multilayer metal sequentially provided on the lower electrode 51 in this order.
  • Layer 52 Magnetized fixed layer (reference layer) 53, First oxide insulating layer (first non-magnetic layer) 54, Magnetized free layer (storage layer) 55, Second oxide insulating layer (second non-magnetic layer) 56 And a metal cap layer 57.
  • the second oxide insulating layer 56 includes a lower oxide insulating layer 56a, a crystallization inhibition layer 56b, and an upper oxide insulating layer 56c which are sequentially laminated on the magnetic free layer 55 in this order.
  • the lower electrode 51 is electrically and mechanically connected to the conductive plug 27.
  • the metal cap layer 57 is electrically and mechanically connected to the data line 45.
  • the magnetization fixed layer 53 has a constant magnetization direction, and serves as a reference for the recorded information (magnetization direction) of the magnetization free layer 55. Since the magnetization fixed layer 53 is a reference for information, the direction of magnetization must not be changed by writing or reading, but it does not necessarily have to be fixed in a specific direction, and at least the magnetization moves more than the magnetization free film. It should be difficult.
  • the magnetization free layer 55 changes the direction of magnetization with respect to the voltage applied between the lower electrode 51 and the metal cap layer 57, and the magnetoresistive element 50 records information according to the direction of magnetization. Will be done.
  • the magnetoresistive sensor 50 sets the state in which the magnetization arrangements of the two magnetic layers (magnetization fixed layer 53 and magnetization free layer 55) constituting the magnetic tunnel junction are parallel or antiparallel, respectively, as “1” or "0”. ..
  • the magnetization of the magnetization free layer 55 is reversed by the synthetic magnetic field created by the current flowing through the data line and the word line.
  • the magnetization of the magnetization fixed layer 53 and the magnetization free layer 55 can be controlled to be parallel or antiparallel to each other, whereby information can be rewritten and erased. ..
  • the cell selection transistor 3 When reading, use the TMR effect. That is, the cell selection transistor 3 is turned on and the voltage drop generated by the current flowing through the magnetoresistive sensor 50 is measured. From the size, it is determined that the magnetization arrangements of the magnetization fixed layer 53 and the magnetization free layer 55 are parallel (for example, "1") or antiparallel (for example, "0").
  • the MRAM 1 of the second embodiment it can be expected that data writing and reading can be performed stably and at high speed by using the above-mentioned magnetoresistive sensor 50.
  • the magnetoresistive sensor 50 may be configured such that the lower electrode 51 side is connected to the cell selection transistor 3 and the metal cap layer 57 side is electrically connected to the data line 45.
  • FIG. 13 is a block diagram showing a configuration example of the camera 2000 as an electronic device to which the present technology is applied.
  • the camera 2000 includes an optical unit 2001 including a lens group and the like, an image pickup device (imaging device) 2002, and a DSP (Digital Signal Progressor) circuit 2003 which is a camera signal processing circuit.
  • the camera 2000 also includes a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008.
  • the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, the operation unit 2007, and the power supply unit 2008 are connected to each other via the bus line 2009.
  • the optical unit 2001 captures incident light (image light) from the subject and forms an image on the image pickup surface of the image pickup apparatus 2002.
  • the image pickup apparatus 2002 converts the amount of incident light imaged on the image pickup surface by the optical unit 2001 into an electric signal in pixel units and outputs it as a pixel signal.
  • the display unit 2005 comprises a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays a moving image or a still image captured by the image pickup device 2002.
  • the recording unit 2006 records a moving image or a still image captured by the image pickup apparatus 2002 on a recording medium such as a hard disk or MRAM 1 as a semiconductor memory.
  • the operation unit 2007 issues operation commands for various functions of the camera 2000 under the operation of the user.
  • the power supply unit 2008 appropriately supplies various power sources that serve as operating power sources for the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, and the operation unit 2007.
  • the present technology may have the following configuration.
  • a magnetoresistive sensor in which the film thickness of the second oxide insulating layer is thicker than the film thickness of the first oxide insulating layer.
  • (2) The second oxide insulating layer is composed of an MgO film as a main component, and is composed of an MgO film.
  • the magnetoresistive element according to (1) above wherein a metal layer or an oxide layer other than MgO is inserted in the MgO film.
  • the metal layer includes at least one of a Ta film, an Ir film, a Cr film, a Mo film, a CoFeB film, and an Mg film.
  • the thickness of the metal layer is in the range of 0.3 nm to 0.9 nm.
  • the magnetoresistive effect element according to (2) above, wherein the film thickness ratio between the MgO film and the metal layer is appropriately selected according to the film thickness of the metal layer.
  • the magnetoresistive sensor is Magnetized fixed layer and The first oxide insulating layer provided on one side of the magnetization fixing layer and A magnetized free layer provided on the side opposite to the magnetized fixed layer side of the first oxide insulating layer and having vertical magnetic anisotropy, A second oxide insulating layer provided on the opposite side of the magnetization free layer to the first oxide insulating layer side, A metal cap layer provided on the side of the second oxide insulating layer opposite to the magnetized free layer side is provided.
  • a semiconductor device in which the film thickness of the second oxide insulating layer is thicker than the film thickness of the first oxide insulating layer.
  • the second oxide insulating layer is composed of an MgO film as a main component, and a metal layer or an oxide layer other than MgO is inserted into the MgO film.
  • the metal layer includes at least one of a Ta film, an Ir film, a Cr film, a Mo film, a CoFeB film, and an Mg film.
  • the insertion film thickness of the metal layer is in the range of 0.3 nm to 0.9 nm.
  • the film thickness ratio between the MgO film and the metal layer is appropriately selected according to the film thickness of the metal layer.
  • MRAM semiconductor device
  • Memory cell array part 3 Cell selection transistor 10 ... Semiconductor substrate 11 ... Well region 12 ... Element separation region 13 ... Gate insulating film 14 ... Gate electrode 15 ... First main electrode region 16 ... Second main electrode region 21 ... Between layers Insulating film 22 ... Connection hole 23 ... Conductive plug 24 ... Source wire 25 ... Interlayer insulating film 26 ... Connection hole 27 ... Conductive plug 44 ... Interlayer insulating film 45 ... Data line 46 ... Interlayer insulating film 50 ... Magnetic resistance effect element 51 ... Lower part Electrode 52 ... Multilayer metal layer 53 ... Magnetized fixed layer 54 ... First oxide insulating layer 55 ... Free magnetizing layer 56 ... Second oxide insulating layer 56a ... Lower oxide insulating layer 56b ... Crystallization inhibitory layer 56c ... Upper oxidation Material Insulation layer 57 ... Metal cap layer Mc ... Memory cell WL ... Word wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

素子抵抗（ＲＡ）を抑制し、比較的高い磁気抵抗比（ＭＲ比）を有する磁気抵抗効果素子を提供する。磁気抵抗素子は、磁化固定層の一面側に設けられた第１酸化物絶縁層と、第１酸化物絶縁層の磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、磁化自由層の第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、第２酸化物絶縁層の磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、第２酸化物絶縁層の膜厚が、第１酸化物絶縁層の膜厚よりも厚い。

Description

磁気抵抗効果素子、半導体装置及び電子機器
　本技術（本開示に係る技術）は、磁気抵抗効果素子、半導体装置及び電子機器に関する。
　半導体装置として、ＭＲＡＭ（Ｍagnetic Ｒandom Ａccess Ｍemory）と呼称される不揮発性半導体装置が知られている。このＭＲＡＭでは、メモリセルの記憶素子として、２つの磁性層の間に薄い絶縁膜を設けて積層したＭＴＪ（Ｍagnetic Ｔunnel Ｊunction：磁気トンネル接合）を有する磁気抵抗効果素子が用いられている。
　磁気抵抗効果素子においては、様々な構造が提案されている。例えば、特許文献１には、磁化方向が固定である第１の強磁性層と、磁化方向が可変である第２の強磁性層との間に第１の非磁性層が設けられ、更に第２の強磁性層の第１の非磁性層側とは反対側に第２の非磁性層が設けられた積層構造の磁気抵抗効果素子が開示されている。そして、第１の強磁性層が固定層として作用し、第２の強磁性層が記録層として作用し、第１の非磁性層が酸素を含む絶縁体であることも開示されている。また、第１及び第２の強磁性層の少なくとも一方が、３ｄ遷移金属を少なくとも１種類含む強磁性材料で構成され、膜厚を３ｎｍ以下に調整することによって第１の非磁性層との界面における磁気異方性によって磁化方向が膜面に対して垂直方向に制御されていることも開示されている。また、第２の非磁性層が、第２の強磁性層の磁化方向を制御する制御層として作用していることも開示されている。
特開２０１４－２０７４６９号公報
　ところで、特許文献１に開示された磁気抵抗効果素子のような構造は一般的に用いられており、第１及び第２の非磁性層としてはＭｇＯ（酸化マグネシウム）膜が一般的に用いられている。この構造において、通常、第１の非磁性層及び第２の磁性層であるＭｇＯ膜は、０．９ｎｍ～１．１ｎｍ程度の膜厚に設定される。素子抵抗（ＲＡ）を８－１０（Ω・ｕｍ２）程度に設計する場合、第１の非磁性層でのＭｇＯ膜の膜厚は０．９ｎｍ～１ｎｍ近傍に限定される。第２の非磁性層でのＭｇＯ膜の膜厚も成膜時間の観点から同一膜厚範囲において形成されることが一般的であった。
　このような膜厚のＭｇＯ膜からなる第１及び第２の非磁性層を備えた磁気抵抗効果素子に対して、比較的高い温度、かつ比較的長い時間のプロセスを経ると、第２の強磁性層の磁気特性が劣化することが判明した。そして、このような磁気特性の劣化を抑制し、強磁性層の垂直磁気異方性を高めるためには、第２の非磁性層として、より厚いＭｇＯ膜を用いることが必須であることが判ってきた。
　しかしながら、第２の非磁性層（ＭｇＯ膜）の膜厚を厚くすると、抵抗面積積（素子の抵抗Ｒと面積Ａとの積：ＲＡ（Ｒesistance Ａrea product））が増加し、磁気抵抗比（ＭＡ比）が下がるという問題が生じることが明らかとなった。
　本技術の目的は、素子抵抗（ＲＡ）を抑制し、比較的高い磁気抵抗比（ＭＲ比）を有する磁気抵抗効果素子、及びそれを備えた半導体装置並びに電子機器を提供することにある。
　本技術の一態様に係る磁気抵抗効果素子は、
　磁化固定層と、
　上記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
　上記第１酸化物絶縁層の上記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
　上記磁化自由層の上記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
　上記第２酸化物絶縁層の上記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
　上記第２酸化物絶縁層の膜厚が、上記第１酸化物絶縁層の膜厚よりも厚い。
　本技術の他の態様に係る半導体装置は、
　磁気抵抗効果素子と選択用トランジスタとが直列接続されたメモリセルを備え、
　上記磁気抵抗効果素子は、
　磁化固定層と、
　上記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
　上記第１酸化物絶縁層の上記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
　上記磁化自由層の上記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
　上記第２酸化物絶縁層の上記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
　上記第２酸化物絶縁層の膜厚が、上記第１酸化物絶縁層の膜厚よりも厚い。
　本技術の他の態様に係る電子機器は、
　磁気抵抗効果素子を有する半導体装置を備え、
　上記磁気抵抗効果素子は、
　磁化固定層と、
　上記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
　上記第１酸化物絶縁層の上記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
　上記磁化自由層の上記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
　上記第２酸化物絶縁層の上記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
　上記第２酸化物絶縁層の膜厚が、上記第１酸化物絶縁層の膜厚よりも厚い。
本技術の第１実施形態に係る磁気抵抗効果素子の一構成例を示す模式的断面図である。 本技術の第１実施形態に係る磁気抵抗効果素子の多層において、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）の第２の非磁性層の膜厚依存性を示す特性図である。 従来の磁気抵抗効果素子の一構成例を示す模式的断面図である。 図２Ａの従来の磁気抵抗効果素子において、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）と第２酸化物絶縁層の膜厚との依存性を示す特性図である。 結晶化阻害層の材料と磁気抵抗比（ＭＲ比）との関係を示す特性図である。 Ｍｏ膜厚が０．１ｎｍの場合の磁化自由層の磁化カーブ（Ｍ－Ｈループ）、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性、及び磁化自由層の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す特性図である。 Ｍｏ膜厚が０．２ｎｍの場合の磁化自由層の磁化カーブ（Ｍ－Ｈループ）、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性、及び磁化自由層の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す特性図である。 Ｍｏ膜厚が０．３ｎｍの場合の磁化自由層の磁化カーブ（Ｍ－Ｈループ）、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性、及び磁化自由層の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す特性図である。 Ｍｏ膜厚が０．５ｎｍの場合の磁化自由層の磁化カーブ（Ｍ－Ｈループ）、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性、及び磁化自由層の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す特性図である。 Ｍｏ膜厚が０．７ｎｍの場合の磁化自由層の磁化カーブ（Ｍ－Ｈループ）、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性、及び磁化自由層の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す特性図である。 Ｍｏ膜厚が１．０ｎｍの場合の磁化自由層の磁化カーブ（Ｍ－Ｈループ）、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性、及び磁化自由層の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す特性図である。 素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性を示す特性図である。 磁化自由層の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す特性図である。 ２ｎｄ－ＭｇＯ膜にＭｏを０．５ｎｍの膜厚で挿入した構造を用いた場合、１．４ｎｍより更に膜厚の厚い領域で素子抵抗（ＲＡ）と磁気抵抗比（ＭＲ比）の振る舞いを調べた結果を示す特性図である。 Ｍｏ挿入膜厚における磁気抵抗比（ＭＲ比）とＭｇＯ（ｘ＋ｚ）／Ｍｏ（ｙ）との関係を示す特性図である。 図７の関係をＭｇＯ（ｘ＋ｚ）／Ｍｏ（ｙ）上限値と挿入Ｍｏ膜厚の関係（＠　ＭＲ＞１００％）であらわした特性図である。 Ｍｏ挿入膜の上下の２ｎｄ－ＭｇＯ膜の膜厚比率（ｚ／ｘ）と磁化自由層５５の垂直磁気異方性（Ｈｋ）との関係を示す特性図である。 本技術の第２実施形態に係るＭＲＡＭのメモリセルアレイ部の等価回路図である。 本技術の第２実施形態に係るＭＲＡＭのメモリセルの断面構造を示す模式的断面図である。 図１１の一部を拡大した模式的断面図である。 本技術の半導体装置が適用されたカメラ（電子機器）の全体構成例を示す略図である。
　以下において、図面を参照して本技術の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、本明細書中に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本技術の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
　（実施形態１）
　この第１実施形態では、磁気抵抗効果素子に本技術を適用した例について説明する。
　≪磁気抵抗効果素子の構成≫
　まず、磁気抵抗効果素子の構成について、図１を用いて説明する。
　図１に示すように、本技術の第１実施形態に係る磁気抵抗効果素子５０は、磁化固定層（参照層）５３と、この磁化固定層５３の一面側に設けられた第１酸化物絶縁層（第１非磁性層）５４と、この第１酸化物絶縁層５４の磁化固定層５３側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層（記録層）５５と、この磁化自由層５５の第１酸化物絶縁層５４とは反対側に設けられた第２酸化物絶縁層（第２非磁性層）５６と、この第２酸化物絶縁層５６の磁化自由層５５側とは反対側に設けられたメタルキャップ層５７と、を備えている。この磁化固定層５３、第１酸化物絶縁層５４、磁化自由層５５及び第２酸化物絶縁層５６によって磁気トンネル接合（Ｍagnetic Ｔunnel Ｊunction）が構成されている。第２酸化物絶縁層５６の膜厚は、第１酸化物絶縁層５４の膜厚よりも厚くなっている。
　また、図１に示すように、本技術の第１実施形態に係る磁気抵抗効果素子５０は、磁化固定層５３の第１酸化物絶縁層５４側とは反対側に設けられた下部電極５１と、この下部電極５１と磁化固定層５３との間に設けられた多層金属層５２とを備えている。
　下部電極５１は、例えばＴａ（タンタル）膜で構成されている。多層金属層５２は、例えば下部電極５１側から、Ｐｔ（白金）膜及びＣｏ（コバルト）膜が順次積層された積層膜５２ａと、この積層膜５２ａの下部電極５１側とは反対側に順次積層されたＣｏ（コバルト）膜５２ｂ、Ｉｒ（イリジウム）膜５２ｃ、Ｃｏ（コバルト）膜５２ｄ及びＭｏ（モリブデン）膜５２ｅとを有する。
　磁化固定層５３及び磁化自由層５５は、例えばＣｏＦｅＢ膜で構成されている。第１酸化物絶縁層５４は、例えばＭｇＯ膜で構成されている。
　第２酸化物絶縁層５６は、磁化自由層５５の第１酸化物絶縁層５４側とは反対側にこの順で順次積層された下側酸化物絶縁層５６ａ、結晶化阻害層５６ｂ及び上側酸化物絶縁層５６ｃとを含んでいる。即ち、第２酸化物絶縁層５６は、下側酸化物絶縁層５６ａと上側酸化物絶縁層５６ｃとの間に結晶化阻害層５６ｂが挿入された多層構造になっている。第２酸化物絶縁層５６、即ち下側酸化物絶縁層５６ａ及び上側酸化物絶縁層５６ｃは、例えばＭｇＯ膜で構成されている。結晶化阻害層５６ｂは、Ｔａ（タンタル）膜、Ｉｒ膜、Ｃｒ膜、Ｍｏ膜、ＣｏＦｅＢ３０膜、Ｍｇ（マグネシウム）膜の何れかの膜で構成されており、この第１実施形態では例えばＭｏ膜で構成されている。そして、上側酸化物絶縁層５６ｃの膜厚が下側酸化物絶縁層５６ａの膜厚よりも厚くなっている。メタルキャップ層５７は、第２酸化物絶縁層５６側からＴａ膜、Ｒｕ膜及びＭｇＯ膜がこの順で順次積層された多層膜で構成されている。
　≪第１実施形態の効果≫
　次に、この第１実施形態の主な効果について、従来の磁気抵抗効果素子と比較しながら説明する。
　図１Ｂは、第１実施形態に係る磁気抵抗効果素子５０において、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）と第２酸化物絶縁層５６の下側及び上側酸化物絶縁層５６ａ，５６ｃにおけるＭｇＯ膜の膜厚との依存性を示す特性図である。
　一方、図２Ａは、従来の磁気抵抗効果素子の一構成例を示す模式的断面図である。そして、図２Ｂは、図２Ａの従来の磁気抵抗効果素子１５０において、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）と第２酸化物絶縁層１５６の膜厚との依存性を示す特性図である。
　図２Ａに示すように、従来の磁気抵抗効果素子１５０は、下部電極１５１と、この下部電極１５１上にこの順で順次積層された多層金属層１５２、磁化固定層（参照層）１５３、第１酸化物絶縁層１５４、磁化自由層（記録層）１５５、第２酸化物絶縁層１５６及びメタルキャップ層１５７とを備えている。そして、第２酸化物絶縁層１５６以外は本技術の磁気抵抗効果素子５０と同様の材料で構成されている。即ち、下部電極１５１は、Ｔａ膜で構成されている。多層金属層１５２は、下部電極５１側から、Ｐｔ膜及びＣｏ膜が順次積層された積層膜１５２ａと、この積層膜１５２ａの下部電極１５１側とは反対側に順次積層されたＣｏ膜１５２ｂ、Ｉｒ膜１５２ｃ、Ｃｏ膜１５２ｄ及びＭｏ膜１５２ｅとを有する。磁化固定層１５３及び磁化自由層１５５は、ＣｏＦｅＢ膜で構成されている。第１酸化物絶縁層１５４及び第２酸化物絶縁層１５６は、例えばＭｇＯ膜で構成されている。メタルキャップ層１５７は、多層非磁性層５６側からＴａ膜、Ｒｕ膜及びＭｇＯ膜がこの順で順次積層された多層膜で構成されている。
　図１Ｂに示す本技術の磁気抵抗効果素子５０における素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）と第２酸化物絶縁層５６でのＭｇＯ膜の膜厚との依存性、及び、図２Ｂに示す従来の磁気抵抗効果素子１５０における素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）と第２酸化物絶縁層１５６でのＭｇＯ膜の膜厚との依存性は、ウエハプロセスにおける熱処理を同一条件で実施して測定した。
　図２Ｂから明らかなように、従来の磁気抵抗効果素子１５０では、比較的高温、長時間のウエハプロセスに耐えるために、第２酸化物絶縁層（２ｎｄ－ＭｇＯ膜）１５６の膜厚を１．２ｎｍより更に厚く設定すると、磁気抵抗効果素子１５０の素子抵抗（ＲＡ）が急激に増加することが判った。この振る舞いのメカニズムの推定として、第２酸化物絶縁層（２ｎｄ－ＭｇＯ膜）１５６の膜厚が１．２ｎｍより厚い領域ではＭｇＯ膜の結晶化が急峻に進行するため、素子抵抗（ＲＡ）も急激に増加するものと考えた。従って、この第２酸化物絶縁層１５６での２ｎｄ－ＭｇＯ膜の急激な結晶化過程を抑制することができれば、２ｎｄ－Ｍｇ膜の膜厚の増加に対する素子抵抗（ＲＡ）の増加も抑制できるものと考えた。
　この結晶化を抑制、阻害する手段として、２ｎｄ－ＭｇＯ膜に結晶構造の異なる金属材料を挿入するという発案に至った。ここでは、ＭｇＯ（立方晶系ＮａＣｌ構造）に対して、体心立方構造（Ｍｏ、Ｃｒ、Ｗ）や面心立方構造（Ｉｒ）等の金属材料の挿入を鋭意、検討評価した結果の一部を図３に示す。図３は、結晶化阻害層５６ｂの材料と磁気抵抗比（ＭＲ比）との関係を示す特性図である。
　ここでは、２ｎｄ－ＭｇＯ膜への挿入材料（添加材料）として、Ｔａ、Ｉｒ、Ｃｒ、Ｍｏ、ＣｏＦｅＢ３０、及びＭｇを選択し、０．５ｎｍの膜厚で挿入し、磁化自由層５５の垂直磁気異方性を調べた結果、いずれの挿入材料も磁気抵抗比（ＭＲ比）＞１００％を満たすことを確認した。
　以下の説明では、２ｎｄ－ＭｇＯ膜への挿入材料として、Ｍｏを選択した場合について説明する。
　＜Ｍｏ挿入膜厚の規定＞
　図４Ａから図４Ｆは、この第１実施形態の図１に示す磁気抵抗効果素子５０において、第２酸化物絶縁層５６の下側酸化物絶縁層５６ａと上側酸化物絶縁層５６ｃとの間（２ｎｄ－ＭｇＯ膜）に結晶化阻害層５６ｂとして挿入するＭｏ膜厚を０．１ｎｍから１ｎｍの範囲で変化させた場合の磁化自由層５５の磁化カーブ（Ｍ－Ｈループ）、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性、及び磁化自由層５５の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す特性図である。
　図４から図４Ｆに示すように、Ｍｏの挿入膜厚を０．１ｎｍから１ｎｍの範囲で変化させると、Ｍｏ挿入膜厚の増加に伴い保持力（Ｈｃ）は増加し、０．５ｎｍをピークに減少に転じる。
　図５Ａは、素子抵抗（ＲＡ）及び磁気抵抗比（ＭＲ比）のＭｏ挿入膜厚依存性を示す特性図であり、図５Ｂは、磁化自由層の保持力（Ｈｃ）のＭｏ挿入膜厚依存性を示す図である。
　図５Ａに示すように、素子抵抗（ＲＡ）はＭｏ挿入膜厚の増加に伴い、徐々に増加し、磁気抵抗比（ＭＲ比）は０．２ｎｍ→０．３ｎｍの範囲で急激に増加したのち、その後はＭｏ膜厚の増加に伴い、徐々に増加する。磁気抵抗比（ＭＲ比）＞１００％、磁化自由層５５の保持力（Ｈｃ）＞５０（Ｏｅ）という範囲で、Ｍｏ挿入膜厚を規定すると、Ｍｏ挿入膜厚の範囲は０．３ｎｍから０．９ｎｍの範囲が望ましい。
　上述したように、本技術の磁気抵抗効果素子５０では、比較的温度の高いプロセスにウエハが暴露されるため、２ｎｄ－ＭｇＯ膜厚は１．４ｎｍより厚い範囲に設定されることが望ましい。
　次に、本技術の磁気抵抗効果素子５０において、２ｎｄ－ＭｇＯ膜にＭｏを０．５ｎｍの膜厚で挿入した構造を用いた場合、１．４ｎｍより更に膜厚の厚い領域で素子抵抗（ＲＡ）と磁気抵抗比（ＭＲ比）の振る舞いを調べた結果を図６に示す。
　図６に示すように、下側酸化物絶縁層５６ａ及び上側酸化物絶縁層５６ｃの各々の２ｎｄ－ＭｇＯ膜厚を１．５ｎｍ～２ｎｍの範囲で変化させた場合、素子抵抗（ＲＡ）は２ｎｄ－ＭｇＯ膜厚の増加に伴い、徐々に低下し、１．９ｎｍを超えると、逆に素子抵抗（ＲＡ）は増加する傾向がみられる。また磁気抵抗比（ＭＲ比）は２ｎｄ－ＭｇＯ膜厚の増加に伴い、徐々に減少する。図６から判るように、２ｎｄ－ＭｇＯ膜にＭｏを０．５ｎｍの膜厚で挿入した構造を用いた場合、２ｎｄ－ＭｇＯ膜厚が２ｎｍとかなり厚い領域においても、磁気抵抗比（ＭＲ比）＞１３０％を示しており、比較的高温のプロセスにウエハを暴露しても、磁化自由層５５の垂直磁気異方性を保持しつつ、比較的高いＭＲ比を有する磁気抵抗効果素子５０を提供することが可能であることが判る。
　＜２ｎｄ－ＭｇＯ膜に挿入されたＭｏ膜の膜厚比率とＭＲの関係＞
　図７は、２ｎｄ－ＭｇＯ膜とそれに挿入したＭｏ膜厚との関係を、下側酸化物絶縁層（２ｎｄ－ＭｇＯ）５６ａの膜厚をＸｎｍ、結晶化阻害層５６ｂの膜厚をＹｎｍ、上側第２酸化物絶縁層（２ｎｄ－ＭｇＯ）５６ｃの膜厚をＺｎｍとした場合の、各々のＭｏ挿入膜厚における磁気抵抗比（ＭＲ比）とＭｇＯ（ｘ＋ｚ）／Ｍｏ（ｙ）との関係を示す特性図である。
　図７より、磁気抵抗比（ＭＲ比）＞１００％を確保できる膜厚比率は、挿入するＭｏ膜厚によって異なる。
　Ｍｏ膜厚が０．３ｎｍの場合の膜厚比率は、
［ＭｇＯ（ｘ＋ｚ）／Ｍｏ（ｙ）］≦９．３、
　Ｍｏ膜厚が０．５ｎｍの場合の膜厚比率は、
［ＭｇＯ（ｘ＋ｚ）／Ｍｏ（ｙ）］≦８．０、
　Ｍｏ膜厚が０．９ｎｍの場合の膜厚比率は、
［ＭｇＯ（ｘ＋ｚ）／Ｍｏ（ｙ）］≦７．８となる。
　この関係を満たすように所望の２ｎｄ－ＭｇＯ膜厚に対して挿入するＭｏ膜厚を設定する。
　図８は、図７の関係をＭｇＯ（ｘ＋ｚ）／Ｍｏ（ｙ）上限値と挿入Ｍｏ膜厚の関係（＠　ＭＲ＞１００％）であらわした特性図である。
　この図８より、所望の挿入Ｍｏ膜厚に対する［ＭｇＯ（ｘ＋ｚ）／Ｍｏ（ｙ）］膜厚比率の上限を確認できる。
　なお、上述したように、２ｎｄ－ＭｇＯ膜に挿入する結晶化阻害層５６ｂの材料としては、単層では、Ｍｏ、ＣｏＦｅＢ３０、Ｉｒ、Ｃｒ、Ｍｇ膜が有効的であるが、複数の積層構造として、結晶化阻害材料を挿入する構造Ｚとしては、２ｎｄ－ＭｇＯ→ＭｇＯ／Ｚ／ＭｇＯとすると、構造Ｚは、
　Ｍｏ／Ｃｒ／Ｍｏ
　Ｍｏ／Ｗ／Ｍｏ
　Ｍｏ／Ｉｒ／Ｍｏ
　ＣｏＦｅＢ／Ｃｒ／ＣｏＦｅＢ
　ＣｏＦｅＢ／Ｗ／ＣｏＦｅＢ
　ＣｏＦｅＢ／Ｉｒ／ＣｏＦｅＢ
　等、Ｍｏ、ＣｏＦｅＢ及びＣｒ、Ｗ、Ｉｒを組み合わせた積層構造を結晶化阻害層として２ｎｄ－ＭｇＯ膜に挿入した構成であり、上述と同様の効果があることは確認済みである。
　さらに、２ｎｄ－ＭｇＯ膜に挿入する結晶化阻害材料は、上述した金属挿入層以外にＭｇＯ以外の酸化物層として、ＴａＯ、ＴｉＯ、ＳｉＯ、ＡｌＯ等の酸化物層を挿入した構造においても同様の効果があることは確認済みである。
　また、磁化自由層（第２の強磁性層）５５としては、ＣｏＦｅＢ層に限定されることはなく、ＣｏＦｅＢとＭｏ、Ｗ、Ｉｒ、ＣｏＦｅ、Ｃｏ、Ｆｅから選択される複数の材料との積層構造を有した強磁性層であっても同様の効果が得られる。
　さらに、第１及び第２酸化物絶縁層５４，５６としてＭｇＯ膜を用いているが、ＭｇＯ膜は酸化物のＭｇＯターゲットからＡｒ単独もしくはＡｒとそれ以外の反応性ガスを用いて成膜されたＭｇＯ膜や金属のＭｇターゲットを用い、反応性スパッタ法により生成されたＭｇＯ膜に加え、Ｍｇ膜を形成後、酸素やＡｒと酸素もしくはＡｒと酸素と窒素等の反応性ガスにより後酸化されたＭｇＯ膜を用いた場合においても、同様の効果が得られることは確認済みである。
　＜Ｍｏ挿入膜上下の２ｎｄ－ＭｇＯ膜の膜厚比率（ｚ／ｘ）と垂直磁気異方性（Ｈｋ）の関係＞
　図９は、Ｍｏ挿入膜の上下（上側酸化物絶縁層５ｃ及び下側酸化物絶縁層５６ａ）の２ｎｄ－ＭｇＯ膜の膜厚比率（ｚ／ｘ）と磁化自由層５５の垂直磁気異方性（Ｈｋ）との関係を示す特性図である。
　垂直磁気異方性（Ｈｋ）＞３（ｋＯｅ）の観点から、２ｎｄ－ＭｇＯ膜の膜厚比率（ｚ／ｘ）は、１以上の範囲が望ましい。従って、Ｍｏ挿入膜の上側に積層された２ｎｄ－ＭｇＯ膜厚（ｚ）＞２ｎｄ－ＭｇＯ膜厚（ｘ）の関係を満たす２ｎｄ－ＭｇＯ膜の積層構造が望ましい。
　以上のように、本技術の第１実施形態によれば、素子抵抗（ＲＡ）を抑制し、比較的高い磁気抵抗比（ＭＲ比）を有する磁気抵抗効果素子５０を提供することができる。
　（実施形態２）
　この第２実施形態では、半導体装置としてのＭＲＡＭに本技術を適用した一例を説明する。
　≪ＭＲＡＭの構成≫
　図１０に示すように、本技術の第２実施形態に係るＭＲＡＭ１は、複数のメモリセルＭｃが行列状に配置されたメモリセルアレイ部２を有する。メモリセルアレイ部２には、Ｘ方向に延在する一対のソース線２４及びデータ線４５が所定の配列ピッチでＹ方向に複数本配置されている。また、メモリセルアレイ部２には、Ｙ方向に延在するワード線ＷＬが所定の配列ピッチでＸ方向に複数本配置されている。メモリセルＭｃは、一対のソース線２４及びデータ線４５とワード線ＷＬとの交差部に配置されている。メモリセルＭｃは、記憶素子としての磁気抵抗効果素子５０と、この磁気抵抗効果素子５０に直列接続されたセル選択用トランジスタ３とを有する。セル選択用トランジスタ３は、例えばＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemicnductor Ｆeild Ｅffect Ｔransistor）で構成されている。メモリセルアレイ部２は、詳細に図示していないが、ワードドライバ回路、Ｘデコーダ回路、Ｙデコーダ回路などの周辺回路が配置された周辺回路部で周囲を囲まれている。
　図１１に示すように、ＭＲＡＭ１は、半導体基体１０を主体に構成されている。半導体基体１０は、例えば単結晶シリコンからなるｐ型半導体基板で構成されている。
　半導体基体１０の主面には、ｐ型の半導体領域からなるウエル領域１１が設けられている。また、半導体基体１０の主面には、素子形成領域を区画する素子分離領域１２が設けられている。素子分離領域１２は、これに限定されないが、例えば周知のＳＴＩ（Ｓhallow Ｔrench Ｉsolation）技術によって形成されている。このＳＴＩ技術による素子分離領域１２は、例えば半導体基体１０の主面に浅溝（例えば３００［ｎｍ］程度の深さの溝）を形成し、その後、この浅溝の内部を含む半導体基体１０の主面上の全面に例えば酸化シリコン膜からなる絶縁膜をＣＶＤ（Ｃhemical Ｖapor Ｄeposition）法で形成し、その後、絶縁膜が浅溝の内部に選択的に残るようにＣＭＰ（化学的機械研磨：Ｃｈemical Ｍechanical Ｐolishing）法で平坦化することによって形成される。また、素子分離領域１２の他の形成方法として、熱酸化法を用いたＬＯＣＯＳ（Ｌocal Ｏxidation of Ｓilicon）法によって形成することもできる。
　図１１に示すように、半導体基体１０の主面の素子形成領域にはメモリセルＭｃのセル選択用トランジスタ３が設けられている。セル選択用トランジスタ３は、半導体基体１０の主面に設けられたゲート絶縁膜１３と、このゲート絶縁膜１３上に設けられたゲート電極１４と、ウエル領域１１の表層部（上部）に設けられ、かつソース領域及びドレイン領域として機能する一対の第１主電極領域１５及び第２主電極領域１６と、を有する。ゲート絶縁膜１３は、例えば半導体基体１０の主面を酸化して成膜された酸化シリコン膜で形成されている。ゲート電極１４は、例えば抵抗値を低減する不純物が導入された多結晶シリコン膜で形成されている。ゲート電極１４は、ワード線ＷＬと一対に形成され、ワード線ＷＬの一部で構成されている。一対の第１主電極領域１５及び第２主電極領域１６は、ゲート電極１４のゲート長方向に互いに離間してウエル領域１１の表層部に設けられており、ゲート電極１４に対して自己整合で形成されている。一対の第１主電極領域１５と第２主電極領域１６との間にはチャネル形成領域が設けられている。このチャネル形成領域には、ゲート電極に印加される電圧によって一対の第１主電極領域１５と第２主電極領域１６とを電気的に繋ぐチャネルが形成される。一対の第１主電極領域１５及び第２主電極領域１６は、ｎ型の半導体領域で構成されている。
　図１１に示すように、半導体基体１０の主面上には、例えば酸化シリコン膜からなる層間絶縁膜２１が設けられている。層間絶縁膜２１には、層間絶縁膜２１の表面からセル選択用トランジスタ３の一方の第１主電極領域１５の表面に到達する接続孔２２が設けられている。そして、この接続孔２２の内部には導電プラグ２３が埋め込まれている。
　層間絶縁膜２１上にはソース線２４が設けられている。ソース線２４は、詳細に図示していないが、Ｙ方向に延在する幹部と、この幹部から導電プラグ２３上に突出して導電プラグ２３と電気的に接続された枝部２４ｂとを有する。図１１では、ソース線２４の枝部２４ｂが図示されている。
　図１１に示すように、層間絶縁膜２１上には、ソース線２４を覆うようにして例えば酸化シリコン膜からなる層間絶縁膜２５が設けられている。この層間絶縁膜２５及び層間絶縁膜２１には、層間絶縁膜２５の表面から層間絶縁膜２１を通してセル選択用トランジスタ３の他方の第２主電極領域１６の表面に到達する接続孔２６が設けられている。そして、この接続孔２６の内部には導電プラグ２７が埋め込まれている。
　図１１に示すように、層間絶縁膜２５上には、例えば酸化シリコン膜からなる層間絶縁膜４４が設けられている。この層間絶縁膜４４には、導電プラグ２７と対向する位置にメモリセルＭｃの磁気抵抗効果素子５０が埋め込まれている。
　層間絶縁膜４４上には、磁気抵抗効果素子５０上を横切るようにしてデータ線４５が設けられている。そして、層間絶縁膜４４上には、データ線４５を覆うようにして例えば酸化シリコン膜からなる層間絶縁膜４６が設けられている。
　なお、層間絶縁膜４６上には、他の配線や他の層間絶縁膜が設けられているが、図１１では層間絶縁膜４６よりも上層の配線や他の層間絶縁膜の図示を省略している。
　図１２に示すように、磁気抵抗効果素子５０は、層間絶縁膜２５上に導電プラグ２７と対向して設けられた下部電極５１と、この下部電極５１上にこの順で順次設けられた多層金属層５２、磁化固定層（参照層）５３、第１酸化物絶縁層（第１非磁性層）５４、磁化自由層（記憶層）５５、第２酸化物絶縁層（第２非磁性層）５６及びメタルキャップ層５７とを備えている。第２酸化物絶縁層５６は、磁性自由層５５上にこの順で順次積層された下側酸化物絶縁層５６ａ、結晶化阻害層５６ｂ及び上側酸化物絶縁層５６ｃを含んでいる。下部電極５１は導電プラグ２７と電気的及び機械的に接続されている。メタルキャップ層５７は、データ線４５と電気的及び機械的に接続されている。
　≪メモリセルの書き込み及び読み出し≫
　磁化固定層５３は、一定の磁化方向を有するものであり、磁化自由層５５の記録情報（磁化方向）の基準となる。磁化固定層５３は、情報の基準であるため、書き込みや読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、少なくとも磁化自由膜よりも磁化が動きにくければよい。
　磁化自由層５５は、下部電極５１とメタルキャップ層５７との間に印加される電圧に対して磁化の向きが変化するものであり、磁気抵抗効果素子５０は、この磁化の向きによって情報が記録される。
　磁気抵抗効果素子５０は、磁気トンネル接合を構成する２つの磁性層（磁化固定層５３及び磁化自由層５５）の磁化配列が平行又は反平行な状態を、それぞれ「１」又は「０」とする。
　まず、書き込み時には、データ線及びワード線に流れる電流が作る合成磁場によって磁化自由層５５の磁化を反転させる。このとき、ワード線ＷＬの電流の向きを変えることで磁化固定層５３及び磁化自由層５５の磁化を互いに平行又は反平行に制御することができ、これによって、情報の書き換え及び消去が可能となる。
　読み出し時には、ＴＭＲ効果を利用する。すなわち、セル選択用トランジスタ３をオンにして磁気抵抗効果素子５０を流れる電流によって発生した電圧降下を測定する。その大きさから磁化固定層５３及び磁化自由層５５の磁化配列が平行（例えば「１」）又は反平行（例えば「０」）を判定する。
　この第２実施形態のＭＲＡＭ１によれば、上述した磁気抵抗効果素子５０を用いることで、データの書き込み及び読み出しを安定かつ高速で行うことが期待できる。
　なお、磁気抵抗効果素子５０は、下部電極５１側をセル選択用トランジスタ３と接続し、メタルキャップ層５７側をデータ線４５と電気的に接続する構成としてもよい。
　（電子機器の構成例）
　図１３は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
　カメラ２０００は、レンズ群などからなる光学部２００１、撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Ｄigital Ｓignal Ｐrocessor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
　光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリとしてのＭＲＡＭ１等の記録媒体に記録する。
　操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、記録部２００６の記録媒体として、上述したＭＲＡＭ１等を用いることで、良好な画像の取得が期待できる。
　なお、本技術は、以下のような構成としてもよい。
（１）
　磁化固定層と、
　前記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
　前記第１酸化物絶縁層の前記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
　前記磁化自由層の前記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
　前記第２酸化物絶縁層の前記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
　前記第２酸化物絶縁層の膜厚が、前記第１酸化物絶縁層の膜厚よりも厚い、磁気抵抗効果素子。
（２）
　前記第２酸化物絶縁層が主成分としてＭｇＯ膜から構成され、
　前記ＭｇＯ膜に金属層又はＭｇＯ以外の酸化物層が挿入されている、上記（１）に記載の磁気抵抗効果素子。
（３）
　前記金属層がＴａ膜、Ｉｒ膜、Ｃｒ膜、Ｍｏ膜、ＣｏＦｅＢ膜及びＭｇ膜の少なくとも何れかを含む、上記（２）に記載の磁気抵抗効果素子。
（４）
　前記金属層の膜厚が０．３ｎｍから０．９ｎｍの範囲にある、上記（２）に記載の磁気抵抗効果素子。
（５）
　前記ＭｇＯ膜と金属層との膜厚比を、前記金属層の膜厚に応じて、適宜選択する、上記（２）に記載の磁気抵抗効果素子。
（６）
　前記第２酸化物絶縁層は、前記金属層の上側の膜厚が前記金属層の下側の膜厚よりも厚い、上記（２）に記載の磁気抵抗効果素子。
（７）
　磁気抵抗効果素子と選択用トランジスタとが直列接続されたメモリセルを備え、
　前記磁気抵抗効果素子は、
　磁化固定層と、
　前記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
　前記第１酸化物絶縁層の前記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
　前記磁化自由層の前記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
　前記第２酸化物絶縁層の前記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
　前記第２酸化物絶縁層の膜厚が、前記第１酸化物絶縁層の膜厚よりも厚い、半導体装置。
（８）
　前記第２の酸化物絶縁層が主成分としてＭｇＯ膜から構成され、前記ＭｇＯ膜に金属層又はＭｇＯ以外の酸化物層が挿入されている、上記（７）に記載の半導体装置。
（９）
　前記金属層がＴａ膜、Ｉｒ膜、Ｃｒ膜、Ｍｏ膜、ＣｏＦｅＢ膜及びＭｇ膜の少なくとも何れかを含む、上記（８）に記載の半導体装置。
（１０）
　前記金属層の挿入膜厚が０．３ｎｍから０．９ｎｍの範囲にある、上記（８）に記載の半導体装置。
（１１）
　前記ＭｇＯ膜と金属層との膜厚比を、前記金属層の膜厚に応じて、適宜選択する、上記（８）に記載の半導体装置。
（１２）
　前記第２の酸化物絶縁層は、前記金属層の上側の膜厚が前記金属層の下側の膜厚よりも厚い、上記（８）に記載の半導体装置。
（１３）
　磁気抵抗効果素子を有する半導体装置を備え、
　前記磁気抵抗効果素子は、
　磁化固定層と、
　前記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
　前記第１酸化物絶縁層の前記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
　前記磁化自由層の前記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
　前記第２酸化物絶縁層の前記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
　前記第２酸化物絶縁層の膜厚が、前記第１酸化物絶縁層の膜厚よりも厚い、電子機器。
　本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
　１…ＭＲＡＭ（半導体装置）
　２…メモリセルアレイ部
　３…セル選択用トランジスタ
　１０…半導体基体
　１１…ウエル領域
　１２…素子分離領域
　１３…ゲート絶縁膜
　１４…ゲート電極
　１５…第１主電極領域
　１６…第２主電極領域
　２１…層間絶縁膜
　２２…接続孔
　２３…導電プラグ
　２４…ソース線
　２５…層間絶縁膜
　２６…接続孔
　２７…導電プラグ
　４４…層間絶縁膜
　４５…データ線
　４６…層間絶縁膜
　５０…磁気抵抗効果素子
　５１…下部電極
　５２…多層金属層
　５３…磁化固定層
　５４…第１酸化物絶縁層
　５５…磁化自由層
　５６…第２酸化物絶縁層
　５６ａ…下側酸化物絶縁層
　５６ｂ…結晶化阻害層
　５６ｃ…上側酸化物絶縁層
　５７…メタルキャップ層
　Ｍｃ…メモリセル
　ＷＬ…ワード線

Claims (13)

  1. 　磁化固定層と、
    　前記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
    　前記第１酸化物絶縁層の前記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
    　前記磁化自由層の前記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
    　前記第２酸化物絶縁層の前記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
    　前記第２酸化物絶縁層の膜厚が、前記第１酸化物絶縁層の膜厚よりも厚い、磁気抵抗効果素子。
  2. 　前記第２酸化物絶縁層が主成分としてＭｇＯ膜から構成され、
    　前記ＭｇＯ膜に金属層又はＭｇＯ以外の酸化物層が挿入されている、請求項１に記載の磁気抵抗効果素子。
  3. 　前記金属層がＴａ膜、Ｉｒ膜、Ｃｒ膜、Ｍｏ膜、ＣｏＦｅＢ膜及びＭｇ膜の少なくとも何れかを含む、請求項２に記載の磁気抵抗効果素子。
  4. 　前記金属層の膜厚が０．３ｎｍから０．９ｎｍの範囲にある、請求項２に記載の磁気抵抗効果素子。
  5. 　前記ＭｇＯ膜と金属層との膜厚比を、前記金属層の膜厚に応じて、適宜選択する、請求項２に記載の磁気抵抗効果素子。
  6. 　前記第２酸化物絶縁層は、前記金属層の上側の膜厚が前記金属層の下側の膜厚よりも厚い、請求項２に記載の磁気抵抗効果素子。
  7. 　磁気抵抗効果素子と選択用トランジスタとが直列接続されたメモリセルを備え、
    　前記磁気抵抗効果素子は、
    　磁化固定層と、
    　前記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
    　前記第１酸化物絶縁層の前記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
    　前記磁化自由層の前記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
    　前記第２酸化物絶縁層の前記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
    　前記第２酸化物絶縁層の膜厚が、前記第１酸化物絶縁層の膜厚よりも厚い、半導体装置。
  8. 　前記第２の酸化物絶縁層が主成分としてＭｇＯ膜から構成され、
    　前記ＭｇＯ膜に金属層又はＭｇＯ以外の酸化物層が挿入されている、請求項７に記載の半導体装置。
  9. 　前記金属層がＴａ膜、Ｉｒ膜、Ｃｒ膜、Ｍｏ膜、ＣｏＦｅＢ膜及びＭｇ膜の少なくとも何れかを含む、請求項８に記載の半導体装置。
  10. 　前記金属層の挿入膜厚が０．３ｎｍから０．９ｎｍの範囲にある、請求項８に記載の半導体装置。
  11. 　前記ＭｇＯ膜と金属層との膜厚比を、前記金属層の膜厚に応じて、適宜選択する、請求項８に記載の半導体装置。
  12. 　前記第２の酸化物絶縁層は、前記金属層の上側の膜厚が前記金属層の下側の膜厚よりも厚い、請求項８に記載の半導体装置。
  13. 　磁気抵抗効果素子を有する半導体装置を備え、
    　前記磁気抵抗効果素子は、
    　磁化固定層と、
    　前記磁化固定層の一面側に設けられた第１酸化物絶縁層と、
    　前記第１酸化物絶縁層の前記磁化固定層側とは反対側に設けられ、かつ垂直磁気異方性を有する磁化自由層と、
    　前記磁化自由層の前記第１酸化物絶縁層側とは反対側に設けられた第２酸化物絶縁層と、
    　前記第２酸化物絶縁層の前記磁化自由層側とは反対側に設けられたメタルキャップ層と、を備え、
    　前記第２酸化物絶縁層の膜厚が、前記第１酸化物絶縁層の膜厚よりも厚い、電子機器。
PCT/JP2021/015942 2020-06-10 2021-04-20 磁気抵抗効果素子、半導体装置及び電子機器 WO2021251003A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/999,746 US20230180628A1 (en) 2020-06-10 2021-04-20 Magnetoresistive effect element, semiconductor device, and electronic equipment
CN202180040309.1A CN115700064A (zh) 2020-06-10 2021-04-20 磁阻效应元件、半导体装置和电子设备
KR1020227040855A KR20230022163A (ko) 2020-06-10 2021-04-20 자기 저항 효과 소자, 반도체 장치 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020100685 2020-06-10
JP2020-100685 2020-06-10

Publications (1)

Publication Number Publication Date
WO2021251003A1 true WO2021251003A1 (ja) 2021-12-16

Family

ID=78845561

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015942 WO2021251003A1 (ja) 2020-06-10 2021-04-20 磁気抵抗効果素子、半導体装置及び電子機器

Country Status (4)

Country Link
US (1) US20230180628A1 (ja)
KR (1) KR20230022163A (ja)
CN (1) CN115700064A (ja)
WO (1) WO2021251003A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244031A (ja) * 2011-05-23 2012-12-10 Sony Corp 記憶素子、記憶装置
JP2013115401A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2014187169A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
JP2020088388A (ja) * 2018-11-16 2020-06-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ホウ素非含有自由層のためのハイブリッド酸化物／金属キャップ層。

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244031A (ja) * 2011-05-23 2012-12-10 Sony Corp 記憶素子、記憶装置
JP2013115401A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2014187169A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
JP2020088388A (ja) * 2018-11-16 2020-06-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ホウ素非含有自由層のためのハイブリッド酸化物／金属キャップ層。

Also Published As

Publication number Publication date
US20230180628A1 (en) 2023-06-08
KR20230022163A (ko) 2023-02-14
CN115700064A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
US11839163B2 (en) Storage element and memory
JP6200471B2 (ja) 磁気メモリ
JP5337817B2 (ja) 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US9231192B2 (en) Semiconductor memory device and method for manufacturing the same
JP5096702B2 (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
US8264023B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4661230B2 (ja) 記憶素子及びメモリ
KR20080029852A (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
US8897060B2 (en) Magnetoresistance effect element and magnetic memory
TWI794529B (zh) 磁性元件及記憶體元件
CN111226324A (zh) 隧道磁阻效应元件、磁存储器、内置型存储器及制作隧道磁阻效应元件的方法
JP2007027493A (ja) 磁気抵抗効果素子およびその製造方法
WO2021251003A1 (ja) 磁気抵抗効果素子、半導体装置及び電子機器
WO2021149365A1 (ja) 半導体装置及びその製造方法、並びに電子機器
JP5591888B2 (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21822622

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21822622

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP