WO2021149365A1 - 半導体装置及びその製造方法、並びに電子機器 - Google Patents

半導体装置及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2021149365A1
WO2021149365A1 PCT/JP2020/044916 JP2020044916W WO2021149365A1 WO 2021149365 A1 WO2021149365 A1 WO 2021149365A1 JP 2020044916 W JP2020044916 W JP 2020044916W WO 2021149365 A1 WO2021149365 A1 WO 2021149365A1
Authority
WO
WIPO (PCT)
Prior art keywords
magnetic
film
oxide
semiconductor device
laminate
Prior art date
Application number
PCT/JP2020/044916
Other languages
English (en)
French (fr)
Inventor
正喜 岡本
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2021149365A1 publication Critical patent/WO2021149365A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Definitions

  • the present technology relates to a semiconductor device and its manufacturing method, and an electronic device, and particularly to a semiconductor device having a magnetoresistive sensor, a manufacturing method thereof, and a technique effective applied to the electronic device. Is.
  • MRAM Magnetic Random Access Memory
  • MTJ Magnetic Tunnel Junction
  • the magnetoresistive sensor is formed by selectively etching a magnetic laminated film in which a first magnetic film, a tunnel barrier film, and a second magnetic film are sequentially laminated and patterning them into an island-shaped magnetic laminated body. Will be done. Since it is difficult to process this magnetic laminated film by reactive ion etching (RIE), which is common in the semiconductor field, milling processing using Ar ions of an inert gas is being studied.
  • RIE reactive ion etching
  • the atoms of the workpiece are physically repelled, so that the repelled atoms are deposited on the side wall of the magnetic laminate and extend over the first and second magnetic films on the side wall of the magnetic laminate.
  • a deposited film that stretches is generated. Since this deposited film has conductivity, it causes a decrease in the rate of change in magnetic resistance (rate of change in MR) and a short-circuit defect. Therefore, when milling a magnetic laminated film, it is important to prevent the formation of a deposited film by ion milling on the side wall of the magnetic laminated body.
  • Patent Document 1 A magnetoresistive element having a magnetic tunnel junction is disclosed in Patent Document 1. Further, Patent Document 1 also discloses a technique for patterning a magnetic laminated film by selectively injecting Ar ions into the magnetic laminated film at an angle inclined with respect to the upper surface of the magnetic laminated film to perform milling. ..
  • etching damage regions are generated at the ends of the first and second magnetic films.
  • the elemental bond state and the film composition are altered, which causes a decrease in the MR change rate and a decrease in magnetic anisotropy, which causes deterioration in the magnetic performance of the magnetoresistive sensor.
  • an MRAM that uses a magnetoresistive element as a memory cell storage element
  • an etching damage region having a thickness of about 2 to 3 nm inward from the end face of the magnetic film has a great influence on the deterioration of the magnetic performance of the magnetoresistive sensor. Since the deterioration of the magnetic performance affects the reliability of the MRAM, there is room for improvement from the viewpoint of this reliability.
  • the present technology is to provide a semiconductor device capable of suppressing deterioration of the magnetic performance of a magnetoresistive element, a manufacturing method thereof, and an electronic device.
  • the semiconductor device is Equipped with a magnetoresistive element with a magnetic tunnel junction
  • the magnetoresistive sensor The first magnetic film and The tunnel barrier membrane provided on the first magnetic film and The second magnetic film provided on the tunnel barrier membrane and A first magnetic oxide portion formed by oxidizing the first magnetic film on the side of the first magnetic film, A second magnetic oxide portion formed by oxidizing the second magnetic film on the side of the second magnetic film, Have.
  • a method for manufacturing a semiconductor device is as follows.
  • a magnetic laminated film in which the first magnetic film, the tunnel barrier film, and the second magnetic film are sequentially laminated is formed.
  • the magnetic laminate film is selectively etched to form an island-shaped magnetic laminate.
  • the etching damage region generated at each end of the first and second magnetic films of the magnetic laminate by etching the magnetic laminate is oxidized. Including that.
  • the method for manufacturing a semiconductor device is as follows.
  • a magnetic laminated film in which a first magnetic film, a tunnel barrier membrane, and a second magnetic film are sequentially laminated is formed on the lower electrode film.
  • An upper electrode film is formed on the magnetic laminated film, and the upper electrode film is formed.
  • the upper electrode film is etched to form an upper electrode, and the magnetic laminate film is etched to form an island-shaped magnetic laminate.
  • the etching damage region generated at each end of the first and second magnetic films of the magnetic laminate by etching of the magnetic laminate is oxidized to form a first magnetic oxide portion beside the first magnetic film.
  • a second magnetic acid portion is formed on the side of the second magnetic film.
  • the first and second magnetic oxide parts and the lower electrode film are sequentially etched to contain the magnetic oxidation material of the first and second magnetic oxide parts on the outside of each of the first and second magnetic oxide parts.
  • a deposited metal film containing the metal material of the lower electrode film is formed on the outside of the deposited magnetic oxide film.
  • the deposited metal oxide film is oxidized to form a deposited metal oxide film.
  • the magnetoresistive sensor The first magnetic film and A tunnel barrier membrane provided on the first magnetic film and A second magnetic film provided on the tunnel barrier membrane and A first magnetic oxide film formed by oxidizing the first magnetic film on the side of the first magnetic film, A second magnetic oxide film formed by oxidizing the second magnetic film on the side of the second magnetic film, Have.
  • FIG. It is a process cross-sectional view following FIG. It is a process cross-sectional view following FIG. It is a process cross-sectional view following FIG. It is a process cross-sectional view following FIG. It is a process cross-sectional view following FIG. It is a process cross-sectional view following FIG. It is a process cross-sectional view following FIG. It is a process cross-sectional view following FIG. It is a schematic diagram which shows the whole structure example of the camera (electronic device) to which the semiconductor device of this technology is applied.
  • each drawing is a schematic one and may differ from the actual one.
  • the following embodiments exemplify devices and methods for embodying the technical idea of the present technology, and do not specify the configuration to the following. That is, the technical idea of the present technology can be modified in various ways within the technical scope described in the claims.
  • the first direction and the second direction orthogonal to each other in the same plane are set to the X direction and the Y direction, respectively, and the first direction and the second direction
  • the third direction orthogonal to each of the second directions is defined as the Z direction.
  • the MRAM 1 has a memory cell array unit 2 in which a plurality of memory cells Mc are arranged in a matrix.
  • a plurality of pair of data lines (source lines) 24 and data lines 45 extending in the X direction are arranged in the Y direction at a predetermined arrangement pitch.
  • a plurality of word lines WL extending in the Y direction are arranged in the X direction at a predetermined arrangement pitch.
  • the memory cells Mc are arranged at the intersection of the pair of data lines 24 and 45 and the word line WL.
  • the memory cell Mc has a magnetoresistive sensor 4 as a storage element and a cell selection transistor 3 connected in series to the magnetoresistive sensor 4.
  • the cell selection transistor 3 is composed of, for example, a MISFET (Metal Insulator Semicnductor Feild Effect Transistor).
  • MISFET Metal Insulator Semicnductor Feild Effect Transistor
  • the memory cell array unit 2 is surrounded by a peripheral circuit unit in which peripheral circuits such as a word driver circuit, an X decoder circuit, and a Y decoder circuit are arranged.
  • the MRAM 1 is mainly composed of the semiconductor substrate 10.
  • the semiconductor substrate 10 is composed of, for example, a p-type semiconductor substrate made of single crystal silicon.
  • a well region 11 composed of a p-type semiconductor region is provided on the main surface of the semiconductor substrate 10.
  • an element separation region 12 for partitioning an element formation region is provided on the main surface of the semiconductor substrate 10.
  • the element separation region 12 is formed by, for example, a well-known STI (Shallow Trench Isolation) technique.
  • the element separation region 12 according to this STI technique forms a shallow groove (for example, a groove having a depth of about 300 [nm]) on the main surface of the semiconductor substrate 10, and then the semiconductor substrate 10 including the inside of the shallow groove.
  • An insulating film made of, for example, a silicon oxide film is formed on the entire surface of the main surface by the CVD (Chemical Vapor Deposition) method, and then CMP (Chemical Mechanical Polishing: Chemical) so that the insulating film selectively remains inside the shallow groove. It is formed by flattening by the Mechanical Polishing) method. Further, as another method for forming the element separation region 12, it can also be formed by a LOCOS (Local Oxidation of Silicon) method using a thermal oxidation method.
  • CVD Chemical Vapor Deposition
  • CMP Chemical Mechanical Polishing: Chemical
  • a cell selection transistor 3 of the memory cell Mc is provided in the element forming region on the main surface of the semiconductor substrate 10.
  • the cell selection transistor 3 is provided on the gate insulating film 13 provided on the main surface of the semiconductor substrate 10, the gate electrode 14 provided on the gate insulating film 13, and the surface layer portion (upper portion) of the well region 11. It also has a pair of first main electrode regions 15 and second main electrode regions 16 that function as source regions and drain regions.
  • the gate insulating film 13 is formed of, for example, a silicon oxide film formed by oxidizing the main surface of the semiconductor substrate 10.
  • the gate electrode 14 is formed of, for example, a polycrystalline silicon film into which impurities that reduce the resistance value have been introduced.
  • the gate electrode 14 is formed integrally with the word line WL and is composed of a part of the word line WL.
  • the pair of the first main electrode region 15 and the second main electrode region 16 are provided on the surface layer portion of the well region 11 so as to be separated from each other in the gate length direction of the gate electrode 14, and are self-aligned with the gate electrode 14. It is formed.
  • a channel forming region is provided between the pair of first main electrode regions 15 and the second main electrode region 16. In this channel forming region, a channel that electrically connects the pair of the first main electrode region 15 and the second main electrode region 16 is formed by the voltage applied to the gate electrode.
  • the pair of the first main electrode region 15 and the second main electrode region 16 are composed of an n-type semiconductor region.
  • an interlayer insulating film 21 made of, for example, a silicon oxide film is provided on the main surface of the semiconductor substrate 10.
  • the interlayer insulating film 21 is provided with a connection hole 22 that reaches the surface of one of the first main electrode regions 15 of the cell selection transistor 3 from the surface of the interlayer insulating film 21.
  • a conductive plug 23 is embedded inside the connection hole 22.
  • a data line 24 is provided on the interlayer insulating film 21.
  • the data line 24 has a trunk portion 24a extending in the Y direction and a branch portion 24b protruding from the trunk portion 24a onto the conductive plug 23 and electrically connected to the conductive plug 23.
  • the branch portion 24b of the data line 24 is shown.
  • an interlayer insulating film 25 made of, for example, a silicon oxide film is provided on the interlayer insulating film 21 so as to cover the data line 24.
  • the interlayer insulating film 25 and the interlayer insulating film 21 are provided with a connection hole 26 that reaches the surface of the other second main electrode region 16 of the cell selection transistor 3 from the surface of the interlayer insulating film 25 through the interlayer insulating film 21. ing.
  • a conductive plug 27 is embedded inside the connection hole 26.
  • an interlayer insulating film 44 made of, for example, a silicon oxide film is provided on the interlayer insulating film 25.
  • a magnetoresistive sensor 4 of a memory cell Mc is embedded in the interlayer insulating film 44 at a position facing the conductive plug 27.
  • a data line 45 is provided on the interlayer insulating film 44 so as to cross over the magnetoresistive sensor 4.
  • An interlayer insulating film 46 made of, for example, a silicon oxide film is provided on the interlayer insulating film 44 so as to cover the data line 45.
  • interlayer insulating film 46 Although other wiring and another interlayer insulating film are provided on the interlayer insulating film 46, the wiring above the interlayer insulating film 46 and the other interlayer insulating film are omitted in FIG. There is.
  • the magnetoresistive sensor 4 includes a lower electrode 31 provided on the interlayer insulating film 25 facing the conductive plug 27, and a magnetic laminate 35 provided on the lower electrode 31. It has an upper electrode 36 provided on the magnetic laminate 35 and a conductor 37 provided on the upper electrode 36.
  • the lower electrode 31 is electrically connected to the conductive plug 27.
  • the upper part of the conductor 37 is electrically connected to the data line 45, and the lower part is electrically connected to the upper electrode 36.
  • the conductor 37 is used as a relay wiring for electrically connecting the upper electrode 36 of the magnetoresistive sensor 4 and the data line 45.
  • the conductor 37 has the lower electrode film 31A, the magnetic laminated film 35A, and the upper electrode film 36A (see FIGS. 9 to 11) sequentially laminated on the interlayer insulating film 25 on the upper electrode film 36A side. It is used as an etching mask when sequentially etching from the above to form an upper electrode 36, a magnetic laminate 35, and a lower electrode 31 (see FIGS. 12 to 14) having a predetermined pattern.
  • the magnetic laminate 35 includes a first magnetic film 32 provided on the lower electrode 31, a tunnel barrier film 33 provided on the first magnetic film 32, and the tunnel barrier film 33. It has a second magnetic film 34 provided on the top. That is, the magnetic laminate 35 has an MTJ (magnetic tunnel junction) in which a thin insulating film is inserted between two magnetic films and laminated. Further, the magnetic laminate 35 has a first magnetic oxide portion 32a formed by oxidizing the end portion of the first magnetic film 32 on the side (adjacent) of the first magnetic film 32 and a side (adjacent) of the tunnel barrier film 33.
  • MTJ magnetic tunnel junction
  • the tunnel barrier membrane 33 is made of an insulating material such as Mg (magnesium oxide) and Al2O3 (aluminum oxide).
  • the first magnetic oxide portion 32a contains the magnetic material of the first magnetic film 32
  • the second magnetic oxide portion 34a contains the magnetic material of the second magnetic film 34.
  • the magnetic laminate 35 is formed on the outside of each of the first magnetic oxide portion 32a, the barrier oxide portion 33a and the second magnetic oxide portion 34a, and extends over the first and second magnetic oxide portions 32a and 34a.
  • the deposited magnetic oxide film 41 is provided from the upper electrode 36 to the first magnetic film 32.
  • the deposited metal oxide film 43 is provided from the upper electrode 36 to the lower electrode 31.
  • one of the first magnetic film 32 and the second magnetic film 34 is a magnetization fixing film (reference film), and the other is a magnetization free film (recording film).
  • the first magnetic film 32 is a magnetization-fixing film and the second magnetic film 34 is a magnetization-free film, though not limited to this.
  • the first magnetic film (magnetization fixing film) 32 has a constant magnetization direction, and serves as a reference for the recorded information (magnetization direction) of the second magnetic film (magnetization free film) 34. Since the first magnetic film 32 is a reference for information, the direction of magnetization must not be changed by writing or reading, but it does not necessarily have to be fixed in a specific direction, and at least the magnetization is higher than that of the free magnetization film. It should be hard to move.
  • the second magnetic film 34 changes the direction of magnetization with respect to the voltage applied between the lower electrode 31 and the upper electrode 36, and the magnetoresistive sensor 4 records information according to the direction of this magnetization. Will be done.
  • the magnetoresistive element 4 describes a state in which the magnetization arrangements of the two magnetic films (first magnetic film 32 and second magnetic film 34) constituting the magnetic tunnel junction are parallel or antiparallel, respectively, as “1” or “0”. And.
  • the magnetization of the second magnetic film 34 is reversed by the synthetic magnetic field created by the current flowing through the data line 24 and the word line WL.
  • the magnetization of the first magnetic film 32 and the second magnetic film 34 can be controlled to be parallel or antiparallel to each other by changing the direction of the current of the word line WL, whereby information can be rewritten and erased. It becomes.
  • the cell selection transistor 3 When reading, use the TMR effect. That is, the cell selection transistor 3 is turned on, and the voltage drop generated by the current flowing through the magnetoresistive element 4 is measured. From the size, it is determined that the magnetization arrangements of the first magnetic film 32 and the second magnetic film 34 are parallel (for example, "1") or antiparallel (for example, "0").
  • FIGS. 4 to 17 a method of manufacturing the MRAM 1 will be described with reference to FIGS. 4 to 17.
  • the semiconductor substrate 10 shown in FIG. 4 is prepared.
  • a well region 11 composed of a p-type semiconductor region is formed on the main surface of the semiconductor substrate 10, and then, as shown in FIG. 4, an element separation region 12 for partitioning the element forming region on the main surface of the semiconductor substrate 10 To form.
  • the element separation region 12 is formed by, for example, a well-known STI technique.
  • thermal oxidation treatment is performed to form a gate insulating film 13 made of a silicon oxide film in the element forming region on the main surface of the semiconductor substrate 10.
  • a polycrystalline silicon film in which, for example, an impurity that reduces the resistance value is introduced is formed on the entire surface of the semiconductor substrate 10 including the gate insulating film 13 and the element separation region 12, and then the polycrystalline silicon film is formed.
  • the silicon film is patterned into a predetermined putter to form a word line WL in which the gate electrode 14 is integrated.
  • the gate electrode 14 is formed on the gate insulating film 13.
  • impurities are ion-implanted into the surface layer portion of the well region 11 by self-alignment with respect to the gate electrode 14, and then a heat treatment is performed to activate the ion-implanted impurities.
  • a heat treatment is performed to activate the ion-implanted impurities.
  • first main electrode regions 15 and second main electrode regions 16 that function as source and drain regions.
  • an interlayer insulating film 21 made of, for example, a silicon oxide film is formed on the entire surface of the main surface of the semiconductor substrate 10 including the gate electrode 14 and the word wire WL by a CVD method, and then a cell is formed from the surface of the interlayer insulating film 21.
  • a connection hole 22 that reaches the surface of one of the first main electrode regions 15 of the selection transistor 3 is formed, and then the conductive plug 23 is embedded inside the connection hole 22.
  • a conductive film is formed on the entire surface of the interlayer insulating film 21 including the conductive plug 23, and then the conductive film is patterned into a predetermined pattern, and as shown in FIG. 6, the conductive film is formed on the interlayer insulating film 21.
  • a data line 24 electrically connected to the conductive plug 23 is formed on the surface.
  • the data line 24 has a trunk portion 24a extending in the Y direction and a branch portion 24b protruding from the trunk portion 24a onto the conductive plug 23 and electrically connected to the conductive plug 23.
  • the branch portion 24b is shown in cross section.
  • an interlayer insulating film 25 made of, for example, a silicon oxide film is formed on the entire surface of the interlayer insulating film 21 including the data line 24 by a CVD method, and then cells are selected from the surface of the interlayer insulating film 25 through the interlayer insulating film 21.
  • a connection hole 26 that reaches the surface of the other second main electrode region 16 of the transistor 3 is formed, and then, as shown in FIG. 7, a conductive plug 27 is embedded inside the connection hole 26.
  • the entire surface of the interlayer insulating film 25 including the conductive plug 27 is covered with, for example, a Ru (ruthenium) film or a Ta (tantal) film having a film thickness of about 5 to 10 nm.
  • the lower electrode film 31A is formed by a sputtering method.
  • a magnetic laminated film 35A in which the first magnetic film 32, the tunnel barrier membrane 33, and the second magnetic film 34 are sequentially laminated on the lower electrode film 31A is formed by a sputtering method.
  • the first magnetic film 32 is made of, for example, a CoFeB film or a CoPt film having a film thickness of about 1 to 10 nm.
  • the tunnel barrier membrane 33 is made of, for example, an MgO (magnesium oxide) film having a film thickness of about 0.1 to 1 nm.
  • the second magnetic film 34 is made of, for example, a CoFeB film having a film thickness of about 1 to 10 nm.
  • an upper electrode film 36A made of, for example, a Ru film or a Ta film having a film thickness of about 5 to 10 nm is formed on the magnetic laminated film 35A by a sputtering method.
  • the lower electrode film 31A, the magnetic laminated film 35A, and the upper electrode film 36A are continuously formed by, for example, one sputtering device.
  • a conductor 37 used as an etching mask when patterning the upper electrode film 36A, the magnetic laminated film 35A, and the lower electrode film 31A on the upper electrode film 36A is used as a magnetoresistive sensor.
  • the conductor 37 forms, for example, a metal mask film made of a Ta film, a TaN film, or a TiN film on the upper electrode film 36A, and patterns the metal mask film into a magnetoresistive sensor pattern using lithography technology and etching technology. It is formed by doing.
  • the film thickness of the conductor 37 is set according to the film thickness of the magnetic laminated film 35A. For example, if the film thickness of the magnetic laminated film 35A is about 50 nm, the film thickness of the conductor 37 may be about 100 nm.
  • the conductor 37 is used as an etching mask, and the upper electrode film 36A and the magnetic laminated film 35A are selectively and sequentially etched, and as shown in FIG. 12, the island-shaped upper electrode 36 and the island-shaped magnetic laminated film are laminated.
  • Etching of the magnetic laminated film 35A is performed until the first magnetic film 32 is exposed, and etching of the lower electrode film 31A is not performed.
  • the etching of the magnetic laminated film 35A is an ion milling process in which Ar ions of an inert gas are incident and milled at an angle inclined with respect to the thickness direction (Z direction) of the magnetic laminated film 35A to be processed. Do it with.
  • Ar ions are incident at an inclination angle of, for example, 30 to 60 °.
  • the milling process by obliquely incident Ar ions can prevent the formation of a deposited film by ion milling on the side wall of the patterned magnetic laminate 35.
  • the magnetic laminate 35 is formed in a conical trapezoid with an inclined side wall. Further, in this step, as shown in FIG. 12, an etching damage region 38 is generated at each end of the first magnetic film 32, the tunnel barrier membrane 33, and the second magnetic film 34.
  • the etching damage region 38 generated at each end of the second magnetic film 34, the tunnel barrier film 33, and the first magnetic film 32 of the magnetic laminate 35 by etching the magnetic laminate film 35A is oxidized.
  • the etching damage region 38 is oxidized by an ion implantation method in which oxygen ions are incident along the thickness direction (Z direction) of the magnetic laminate 35.
  • the etching damage region 38 at the end of the second magnetic film 34 is oxidized to form a second magnetic oxide portion 34a containing the magnetic material of the second magnetic film 34 beside the second magnetic film 34. Further, oxygen is injected into the etching damage region 38 at the end of the tunnel barrier membrane 33, and a barrier oxide portion 33a having a high oxygen concentration richer in oxygen than the tunnel barrier membrane 33 is formed beside the tunnel barrier membrane 33. Further, the etching damage region 38 at the end of the first magnetic film 32 is oxidized to form a first magnetic oxide portion 32a containing the magnetic material of the first magnetic film 32 beside the first magnetic film 32.
  • the conductor 37, the upper electrode 36 and the lower electrode 31 are also oxidized, these oxidized portions are included, and the second magnetic oxide portion 34a, the barrier oxide portion 33a and the first magnetic oxide portion 32a are included.
  • An oxide film 39 containing the oxide film 39 is formed. The oxide film 39 is formed so as to cover the conductor 37, the upper electrode 36, the magnetic laminate 35, and the lower electrode film 31A.
  • the oxide film 39 and the lower electrode film 31A including the second magnetic oxide part 34a, the barrier oxide part 33a, and the first magnetic oxide part 32a are selectively and sequentially etched.
  • a deposited metal film 42 containing the metal material of the lower electrode film 31A is formed on the outside of the deposited magnetic oxide film 41.
  • Etching of the lower electrode film 31A is performed until the underlying interlayer insulating film is exposed.
  • the etching of the oxide film 39 and the lower electrode film 31A is performed by a milling process in which oxygen ions are incident along the thickness direction of the magnetic laminate 35, as shown in FIG.
  • the deposited magnetic oxide film 41 is a magnetic oxide material that has been blown off by the milling process of the second magnetic oxide section 34a, a barrier oxide material that has been blown off by the milling process of the barrier oxide section 33a, and a first magnetic oxidation.
  • the magnetic oxidizing material that has been blown off by the milling process of the portion 32a is formed by adhering to and accumulating on the second magnetic oxidizing portion 34a, the barrier oxidizing portion 33a, and the first magnetic oxidizing portion 32a.
  • the deposited metal film 42 is formed by depositing the metal material that has been blown off by the milling process of the lower electrode film 31A on the side wall of the deposited magnetic oxide film 41.
  • the thickness of the barrier oxide portion 33a is considerably thinner than the thickness of the first and second magnetic oxide portions 32a and 34a, the amount of the barrier oxide material contained in the deposited magnetic oxide film 41 is extremely small and is deposited. Most of the components contained in the magnetic oxide film 41 are the magnetic oxidation materials of the first and second magnetic oxide portions 32a and 34a.
  • the deposited metal oxide film 42 is oxidized to form the deposited metal oxide film 43 as shown in FIG.
  • the deposited metal oxide film 43 is formed by exposing oxygen radicals to the semiconductor substrate 10 by the oxygen plasma method. By this step, the magnetoresistive sensor 4 is almost completed.
  • an interlayer insulating film made of, for example, a silicon oxide film is formed on the entire surface of the interlayer insulating film including the magnetoresistive element 4 by the CVD method, and then the interlayer insulating film is formed until the upper surface of the conductor 37 is exposed.
  • the thickness is reduced by, for example, the CMP method.
  • the magnetoresistive effect element 4 is embedded in the interlayer insulating film 44 with the upper surface of the conductor 37 exposed.
  • a data line 45 electrically connected to the conductor 37 is formed on the interlayer insulating film 44, and then, for example, the entire surface of the interlayer insulating film 44 including the data line 45 is covered, for example.
  • the interlayer insulating film 46 made of a silicon oxide film by the CVD method, the MRAM shown in FIGS. 2 and 3 is almost completed.
  • the magnetoresistive sensor 4 has etching damage generated at each end of the second magnetic film 34 and the first magnetic film 32 of the magnetic laminate 35 by etching the magnetic laminate film 35A. It has a second magnetic oxide portion 34a formed on the side of the second magnetic film 34 by oxidizing the region 38 and a first magnetic oxide portion 32a formed on the side of the first magnetic film 32. Therefore, each of the second magnetic film 34 and the first magnetic film 32 of the magnetic laminate 35 does not have an etching damage region 38 that causes a decrease in the MR change rate and a decrease in magnetic anisotropy.
  • deterioration of the magnetic performance of the magnetoresistive sensor 4 can be suppressed. Further, since the deterioration of the magnetic performance of the magnetoresistive sensor 4 can be suppressed, the reliability of the MRAM 1 that uses the magnetoresistive element 4 as the storage element of the memory cell Mc can be improved.
  • the second magnetic oxide portion 34a is provided on the side of the second magnetic film 34, and the first magnetic oxide portion 32a is provided on the side of the first magnetic film 32. Therefore, according to this one embodiment, it is possible to suppress a short circuit between the second magnetic film 34 and the first magnetic film 32 due to the adhesion of the conductive deposition film.
  • a deposited magnetic oxide film 41 formed over the second magnetic oxide portion 34a and the first magnetic oxide portion 32a is provided on the outside of the second magnetic oxide portion 34a and the first magnetic oxide portion 32a. Therefore, according to this one embodiment, it is possible to further suppress a short circuit between the first magnetic film 32 and the second magnetic film 34 due to the adhesion of the conductive deposition film.
  • a deposited metal oxide film 43 is provided on the outside of the deposited magnetic oxide film 41.
  • the deposited metal oxide film 43 is provided over the upper electrode 36 and the lower electrode 31. Therefore, according to this one embodiment, it is possible to suppress a short circuit between the upper electrode 36 and the lower electrode 31 due to the adhesion of the conductive deposit film.
  • the deposited metal film 42 when the deposited metal film 42 is oxidized to form the deposited metal oxide film 43, the second magnetic oxide portion 34a and the deposited magnetic oxide film 41 are present between the second magnetic film 34 and the deposited metal film 42.
  • the first magnetic oxide portion 32a and the deposited magnetic oxide film 41 are present between the first magnetic film 32 and the deposited metal film 42. Therefore, according to this one embodiment, the deposited metal film 42 can be oxidized without oxidizing the second magnetic film 34 and the first magnetic film 32.
  • FIG. 18 is a block diagram showing a configuration example of the camera 2000 as an electronic device to which the present technology is applied.
  • the camera 2000 includes an optical unit 2001 including a lens group and the like, an image pickup device (imaging device) 2002, and a DSP (Digital Signal Processor) circuit 2003 which is a camera signal processing circuit.
  • the camera 2000 also includes a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008.
  • the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, the operation unit 2007, and the power supply unit 2008 are connected to each other via the bus line 2009.
  • the optical unit 2001 captures incident light (image light) from the subject and forms an image on the image pickup surface of the image pickup apparatus 2002.
  • the image pickup apparatus 2002 converts the amount of incident light imaged on the image pickup surface by the optical unit 2001 into an electric signal in pixel units and outputs it as a pixel signal.
  • the display unit 2005 is composed of a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays a moving image or a still image captured by the image pickup device 2002.
  • the recording unit 2006 records a moving image or a still image captured by the imaging device 2002 on a recording medium such as a hard disk or MRAM1 as a semiconductor memory.
  • the operation unit 2007 issues operation commands for various functions of the camera 2000 under the operation of the user.
  • the power supply unit 2008 appropriately supplies various power sources serving as operating power sources for the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, and the operation unit 2007 to these supply targets.
  • good image acquisition can be expected by using the above-mentioned MRAM1 or the like as a recording medium for recording a moving image or a still image captured by the imaging device 2002.
  • the present technology may have the following configuration. (1) Equipped with a magnetoresistive element with a magnetic tunnel junction The magnetoresistive sensor The first magnetic film and A tunnel barrier membrane provided on the first magnetic film and A second magnetic film provided on the tunnel barrier membrane and A first magnetic oxide portion formed by oxidizing the first magnetic film on the side of the first magnetic film, A second magnetic oxide portion formed by oxidizing the second magnetic film on the side of the second magnetic film, Semiconductor device with. (2) The first magnetic oxide portion contains the magnetic material of the first magnetic film, and contains the magnetic material. The second magnetic oxide portion contains the magnetic material of the second magnetic film. The semiconductor device according to (1) above.
  • the magnetoresistive sensor It further has a deposited magnetic oxide film formed on the outside of the first and second magnetic oxide parts over the first and second magnetic oxide parts and containing the magnetic oxidation material of the first and second magnetic oxide parts.
  • the magnetoresistive sensor The lower electrode provided under the first magnetic film and A deposited magnetic oxide film formed on the outside of the first and second magnetic oxide parts over the first and second magnetic oxide parts and containing the magnetic oxide material of the first and second magnetic oxide parts.
  • the semiconductor device according to any one of (1) to (4) above, further comprising a memory cell in which the magnetoresistive sensor and a selection transistor are connected in series.
  • the magnetic laminate film is selectively etched to form an island-shaped magnetic laminate.
  • the etching damage region generated at each end of the first and second magnetic films of the magnetic laminate by etching the magnetic laminate is oxidized.
  • the upper electrode film is etched to form an upper electrode, and the magnetic laminate film is etched to form an island-shaped magnetic laminate.
  • the etching damage region generated at each end of the first and second magnetic films of the magnetic laminate by etching of the magnetic laminate is oxidized to form a first magnetic oxide portion beside the first magnetic film.
  • a second magnetic acid portion is formed on the side of the second magnetic film.
  • the first and second magnetic oxide parts and the lower electrode film are sequentially etched to contain the magnetic oxidation material of the first and second magnetic oxide parts on the outside of each of the first and second magnetic oxide parts.
  • a deposited metal film containing the metal material of the lower electrode film is formed on the outside of the deposited magnetic oxide film.
  • the deposited metal oxide film is oxidized to form a deposited metal oxide film.
  • a method of manufacturing a semiconductor device including the above. (10) The method for manufacturing a semiconductor device according to (9) above, wherein the etching of the magnetic laminated film is performed by a milling process in which Ar ions are incident at an angle inclined with respect to the thickness direction of the magnetic laminated film. (11) The method for manufacturing a semiconductor device according to (9) or (10) above, wherein the oxidation of the etching damage region is performed by an ion implantation method in which oxygen ions are implanted along the thickness direction of the magnetic laminate.
  • MRAM semiconductor device
  • Memory cell array part 3 ... Cell selection transistor 4 ... Magnetic resistance effect element 10 ... Semiconductor substrate 11 ... Well area 12 ... Element separation area 13 ... Gate insulating film 14 ... Gate electrode 15 ... First main electrode area 16 ... Second Main electrode area 21 ... interlayer insulating film 22 ... connection hole 23 ... conductive plug 24 ... data line 25 ... interlayer insulating film 26 ... connection hole 27 ... conductive plug 31 ... lower electrode 31A ... lower electrode film 32 ... first magnetic film 32a ... 1st magnetic oxide part 33 ... Tunnel barrier film 33a Barrier oxide part 34 ... 2nd magnetic film 34a 2nd magnetic oxide part 35 ... Magnetic laminate 35A ...
  • Magnetic laminate film 36 ... Upper electrode 36a ... Upper electrode film 37 ... Conductor 38 ... Etching Damage Area 39 ... Oxide Film 41 ... Depositary Magnetic Oxide Film 42 ... Depositary Metal Oxide Film 43 ... Depositary Metal Oxide Film 44 ... Interlayer Insulation Film 45 ... Data Line 46 ... Interlayer Insulation Film Mc ... Memory Cell WL ... Word Line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

磁気抵抗効果素子の磁気性能の劣化を抑制する。半導体装置は、第１磁性膜と、この第１磁性膜上に設けられたトンネルバリア膜と、このトンネルバリア膜上に設けられた第２磁性膜と、第１磁性膜の脇に第１磁性膜の端部を酸化して形成された第１磁性酸化膜と、第２磁性膜の脇に第２磁性膜を酸化して形成された第２磁性酸化膜とを有する磁気抵抗効果素子を備えている。

Description

半導体装置及びその製造方法、並びに電子機器
　本技術（本開示に係る技術）は、半導体装置及びその製造方法、並びに電子機器に関し、特に、磁気抵抗効果素子を有する半導体装置及びその製造方法、並びに電子機器に適用して有効な技術に関するものである。
　半導体装置として、ＭＲＡＭ（Ｍagnetic Ｒandom Ａccess Ｍemory）と呼称される半導体装置が知られている。このＭＲＡＭでは、メモリセルの記憶素子に、２つの磁性膜の間に薄い絶縁膜を入れて積層したＭＴＪ（Ｍagnetic Ｔunnel Junction：磁気トンネル接合）を有する磁気抵抗効果素子が用いられている。
　磁気抵抗効果素子は、第１磁性膜、トンネルバリア（Ｔunnel Ｂarrier）膜及び第２磁性膜が順次積層された磁性積層膜を選択的にエッチングして島状の磁性積層体にパターニングすることによって形成される。この磁性積層膜においては、半導体分野で一般的な反応性イオンエッチング（Ｒeactive Ｉon Ｅtching：ＲＩＥ）による加工が困難であることから、不活性ガスのＡｒイオンを用いるミリング加工が検討されている。
　Ａｒイオンによるミリング加工は、物理的に被加工物の原子を弾き飛ばすため、弾き飛ばされた原子が磁性積層体の側壁に堆積し、磁性積層体の側壁に第１及び第２磁性膜に亘って延伸する堆積膜が生成される。この堆積膜は導電性を有することから、磁気抵抗変化率（ＭＲ変化率）の低下やショート不良を引き起こす要因となる。したがって、磁性積層膜をミリング加工する場合には、磁性積層体の側壁にイオンミリングによる堆積膜の生成が起こらないようにすることが重要である。
　なお、磁気トンネル接合を有する磁気抵抗効果素子については、特許文献１に開示されている。また、特許文献１には、磁気積層膜のパターンニングにおいて、磁気積層膜の上面に対して傾斜する角度でＡｒイオンを磁気積層膜に選択的に入射してミリング加工する技術も開示されている。
特開２０１８－０４９８８０号公報
　ところで、磁性積層体の側壁における堆積膜の生成は、特許文献１に記載されているように、Ａｒイオンの斜め入射によるミリング加工によって抑制することができる。
　しかしながら、ミリング加工は物理的加工であるがゆえに、第１及び第２磁性膜の端部にエッチングダメージ領域が生成される。このエッチングダメージ領域では元素結合状態や膜組成が変質しているため、ＭＲ変化率の低下や磁気異方性の低下を引き起こし、磁気抵抗効果素子の磁気性能が劣化する要因となる。
　特に、メモリセルの記憶素子として磁気抵抗効果素子を用いるＭＲＡＭでは、高集積化や低電圧化を図るために、磁気抵抗効果素子の平面サイズを直径で３０～４０ｎｍ以下に微細化することが望まれている。そして、このような微細化においては磁性膜の端面から内方に２～３ｎｍ程度の厚さのエッチングダメージ領域が磁気抵抗効果素子の磁気性能の劣化に大きく影響するようになる。磁気性能の劣化はＭＲＡＭの信頼性に影響するため、この信頼性の観点からも改良の余地があった。
　本技術は、磁気抵抗効果素子の磁気性能の劣化を抑制することが可能な半導体装置及びその製造方法、並びに電子機器を提供することにある。
　本技術の一態様に係る半導体装置は、
　磁気トンネル接合を有する磁気抵抗効果素子を備え、
　前記磁気抵抗効果素子は、
　第１磁性膜と、
　上記第１磁性膜上に設けられたトンネルバリア膜と、
　上記トンネルバリア膜上に設けられた第２磁性膜と、
　上記第１磁性膜の脇に前記第１磁性膜を酸化して形成された第１磁性酸化部と、
　上記第２磁性膜の脇に前記第２磁性膜を酸化して形成された第２磁性酸化部と、
　を有する。
　本技術の他の態様に係る半導体装置の製造方法は、
　第１磁性膜、トンネルバリア膜及び第２磁性膜が順次積層された磁性積層膜を形成し、
　前記磁性積層膜を選択的にエッチングして島状の磁性積層体を形成し、
　前記磁性積層膜のエッチングによって前記磁性積層体の前記第１及び第２磁性膜の各々の端部に生成されたエッチングダメージ領域を酸化する、
　ことを含む。
　本技術の他の形態に係る半導体装置の製造方法は、
　下部電極膜上に、第１磁性膜、トンネルバリア膜及び第２磁性膜が順次積層された磁性積層膜を形成し、
　前記磁性積層膜上に上部電極膜を形成し、
　前記上部電極膜をエッチングして上部電極を形成すると共に、前記磁性積層膜をエッチングして島状の磁性積層体を形成し、
　前記磁性積層膜のエッチングによって前記磁性積層体の前記第１及び第２磁性膜の各々の端部に生成されたエッチングダメージ領域を酸化して前記第１磁性膜の脇に第１磁性酸化部を形成すると共に、前記第２磁性膜の脇に第２磁性酸部を形成し、
　前記第１及び第２磁性酸化部及び前記下部電極膜を順次エッチングして前記第１及び第２磁性酸化部の各々の外側に前記第１及び第２磁性酸化部の磁性酸化材料を含む堆積磁性酸化膜を形成すると共に、前記堆積磁性酸化膜の外側に前記下部電極膜の金属材料を含む堆積金属膜を形成し、
　前記堆積金属膜を酸化して堆積金属酸化膜を形成する、
　ことを含む半導体装置の製造方法。
　本技術の他の形態に係る電子機器は、
　磁気抵抗効果素子を有する半導体装置を備え、
　前記磁気抵抗効果素子は、
　第１磁性膜と、
　前記第１磁性膜上に設けられたトンネルバリア膜と、
　前記トンネルバリア膜上に設けられた第２磁性膜と、
　前記第１磁性膜の脇に前記第１磁性膜を酸化して形成された第１磁性酸化膜と、
　前記第２磁性膜の脇に前記第２磁性膜を酸化して形成された第２磁性酸化膜と、
　を有する。
本技術の一実施形態に係るＭＲＡＭのメモセルアレイ部の等価回路図である。 本技術の一実施形態に係るＭＲＡＭのメモリセルの断面構造を示す模式的断面図である。 図２の一部を拡大した模式的拡大断面図である。 本技術の一実施形態に係るＭＲＡＭの製造方法の工程断面図である。 図４に引き続く工程断面図である。 図５に引き続く工程断面図である。 図６に引き続く工程断面図である。 図７に引き続く工程断面図である。 図８の一部を拡大した工程断面図である。 図９に引き続く工程断面図である。 図１０に引き続く工程断面図である。 図１１に引き続く工程断面図である。 図１２に引き続く工程断面図である。 図１３に引き続く工程断面図である。 図１４に引き続く工程断面図である。 図１５に引き続く工程断面図である。 図１６に引き続く工程断面図である。 本技術の半導体装置が適用されたカメラ（電子機器）の全体構成例を示す略図である。
　以下、図面を参照して本技術の実施形態を詳細に説明する。
　なお、本技術の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
　また、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。すなわち、本技術の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
　また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１の方向及び第２の方向をそれぞれＸ方向、Ｙ方向とし、第１の方向及び第２の方向のそれぞれと直交する第３の方向をＺ方向とする。
　（実施形態）
　この一実施形態では、半導体装置として、ＭＲＡＭに本技術を適用した一例を説明する。
　（ＭＲＡＭの構成）
　図１に示すように、本技術の一実施形態に係るＭＲＡＭ１は、複数のメモリセルＭｃが行列状に配置されたメモリセルアレイ部２を有する。メモリセルアレイ部２には、Ｘ方向に延在する一対のデータ線（ソース線）２４及びデータ線４５が所定の配列ピッチでＹ方向に複数本配置されている。また、メモリセルアレイ部２には、Ｙ方向に延在するワード線ＷＬが所定の配列ピッチでＸ方向に複数本配置されている。メモリセルＭｃは、一対のデータ線２４及び４５とワード線ＷＬとの交差部に配置されている。メモリセルＭｃは、記憶素子としての磁気抵抗効果素子４と、この磁気抵抗効果素子４に直列接続されたセル選択用トランジスタ３とを有する。セル選択用トランジスタ３は、例えばＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemicnductor Ｆeild Ｅffect Ｔransistor）で構成されている。メモリセルアレイ部２は、詳細に図示していないが、ワードドライバ回路、Ｘデコーダ回路、Ｙデコーダ回路などの周辺回路が配置された周辺回路部で周囲を囲まれている。
　図２に示すように、ＭＲＡＭ１は、半導体基体１０を主体に構成されている。半導体基体１０は、例えば単結晶シリコンからなるｐ型半導体基板で構成されている。
　半導体基体１０の主面には、ｐ型の半導体領域からなるウエル領域１１が設けられている。また、半導体基体１０の主面には、素子形成領域を区画する素子分離領域１２が設けられている。素子分離領域１２は、これに限定されないが、例えば周知のＳＴＩ（Ｓhallow Ｔrench Ｉsolation）技術によって形成されている。このＳＴＩ技術による素子分離領域１２は、例えば半導体基体１０の主面に浅溝（例えば３００［ｎｍ］程度の深さの溝）を形成し、その後、この浅溝の内部を含む半導体基体１０の主面上の全面に例えば酸化シリコン膜からなる絶縁膜をＣＶＤ（Ｃhemical Ｖapor Ｄeposition）法で形成し、その後、絶縁膜が浅溝の内部に選択的に残るようにＣＭＰ（化学的機械研磨：Ｃｈemical Ｍechanical Ｐolishing）法で平坦化することによって形成される。また、素子分離領域１２の他の形成方法として、熱酸化法を用いたＬＯＣＯＳ（Ｌocal Ｏxidation of Ｓilicon） 法によって形成することもできる。
　図２に示すように、半導体基体１０の主面の素子形成領域にはメモリセルＭｃのセル選択用トランジスタ３が設けられている。セル選択用トランジスタ３は、半導体基体１０の主面に設けられたゲート絶縁膜１３と、このゲート絶縁膜１３上に設けられたゲート電極１４と、ウエル領域１１の表層部（上部）に設けられ、かつソース領域及びドレイン領域として機能する一対の第１主電極領域１５及び第２主電極領域１６と、を有する。ゲート絶縁膜１３は、例えば半導体基体１０の主面を酸化して成膜された酸化シリコン膜で形成されている。ゲート電極１４は、例えば抵抗値を低減する不純物が導入された多結晶シリコン膜で形成されている。ゲート電極１４は、ワード線ＷＬと一体に形成され、ワード線ＷＬの一部で構成されている。一対の第１主電極領域１５及び第２主電極領域１６は、ゲート電極１４のゲート長方向に互いに離間してウエル領域１１の表層部に設けられており、ゲート電極１４に対して自己整合で形成されている。一対の第１主電極領域１５と第２主電極領域１６との間にはチャネル形成領域が設けられている。このチャネル形成領域には、ゲート電極に印加される電圧によって一対の第１主電極領域１５と第２主電極領域１６とを電気的に繋ぐチャネルが形成される。一対の第１主電極領域１５及び第２主電極領域１６は、ｎ型の半導体領域で構成されている。
　図２に示すように、半導体基体１０の主面上には、例えば酸化シリコン膜からなる層間絶縁膜２１が設けられている。層間絶縁膜２１には、層間絶縁膜２１の表面からセル選択用トランジスタ３の一方の第１主電極領域１５の表面に到達する接続孔２２が設けられている。そして、この接続孔２２の内部には導電プラグ２３が埋め込まれている。
　層間絶縁膜２１上にはデータ線２４が設けられている。データ線２４は、図６を参照すれば、Ｙ方向に延在する幹部２４ａと、この幹部２４ａから導電プラグ２３上に突出して導電プラグ２３と電気的に接続された枝部２４ｂとを有する。図２では、データ線２４の枝部２４ｂが図示されている。
　図２に示すように、層間絶縁膜２１上には、データ線２４を覆うようにして例えば酸化シリコン膜からなる層間絶縁膜２５が設けられている。この層間絶縁膜２５及び層間絶縁膜２１には、層間絶縁膜２５の表面から層間絶縁膜２１を通してセル選択用トランジスタ３の他方の第２主電極領域１６の表面に到達する接続孔２６が設けられている。そして、この接続孔２６の内部には導電プラグ２７が埋め込まれている。
　図２に示すように、層間絶縁膜２５上には、例えば酸化シリコン膜からなる層間絶縁膜４４が設けられている。この層間絶縁膜４４には、導電プラグ２７と対向する位置にメモリセルＭｃの磁気抵抗効果素子４が埋め込まれている。
　層間絶縁膜４４上には、磁気抵抗効果素子４上を横切るようにしてデータ線４５が設けられている。そして、層間絶縁膜４４上には、データ線４５を覆うようにして例えば酸化シリコン膜からなる層間絶縁膜４６が設けられている。
　なお、層間絶縁膜４６上には、他の配線や他の層間絶縁膜が設けられているが、図２では層間絶縁膜４６よりも上層の配線や他の層間絶縁膜の図示を省略している。
　図３に示すように、磁気抵抗効果素子４は、層間絶縁膜２５上に導電プラグ２７と対向して設けられた下部電極３１と、この下部電極３１上に設けられた磁性積層体３５と、この磁性積層体３５上に設けられた上部電極３６と、この上部電極３６上に設けられた導電体３７と、を有する。下部電極３１は、導電プラグ２７と電気的に接続されている。導電体３７は、上部がデータ線４５と電気的に接続され、下部が上部電極３６と電気的に接続されている。この導電体３７は、磁気抵抗効果素子４の上部電極３６とデータ線４５とを電気的に接続する中継配線として使用されている。そして、この導電体３７は、製造プロセスにおいて、層間絶縁膜２５上に順次積層された下部電極膜３１Ａ、磁性積層膜３５Ａ及び上部電極膜３６Ａ（図９から図１１参照）を上部電極膜３６Ａ側から順次エッチングして所定のパターンの上部電極３６、磁性積層体３５及び下部電極３１（図１２から図１４参照）を形成するときのエッチングマスクとして使用される。
　図３に示すように、磁性積層体３５は、下部電極３１上に設けられた第１磁性膜３２と、この第１磁性膜３２上に設けられたトンネルバリア膜３３と、このトンネルバリア膜３３上に設けられた第２磁性膜３４と、を有する。すなわち、磁性積層体３５は、２つの磁性膜の間に薄い絶縁膜を入れて積層したＭＴＪ（磁気トンネル接合）を有する。
　また、磁性積層体３５は、第１磁性膜３２の脇（隣）に第１磁性膜３２の端部を酸化して形成された第１磁性酸化部３２ａと、トンネルバリア膜３３の脇（隣）に設けられ、かつトンネルバリア膜３３よりも酸素がリッチな高酸素濃度のバリア酸化部３３ａと、第２磁性膜３４の脇（隣）に第２磁性膜３４を酸化して形成された第２磁性酸化部３４ａと、を更に有する。第１磁性膜３２及び第２磁性膜３４の各々は、例えばＦｅ（鉄）、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｔａ（タンタル）などで構成される金属材料からなる。トンネルバリア膜３３は、Ｍｇ（酸化マグネシウム）、Ａｌ２Ｏ３（酸化アルミニウム）などの絶縁材料で構成されている。第１磁性酸化部３２ａは第１磁性膜３２の磁性材料を含み、第２磁性酸化部３４ａは第２磁性膜３４の磁性材料を含む。
　また、磁性積層体３５は、第１磁性酸化部３２ａ、バリア酸化部３３ａ及び第２磁性酸化部３４ａの各々の外側に第１及び第２磁性酸化部３２ａ，３４ａに亘って形成され、かつ第１及び第２磁性酸化部３２ａ，３４ａの磁性材料を含む堆積磁性酸化膜４１と、この堆積磁性酸化膜４１の外側に形成され、かつ下部電極３１の金属材料を酸化した金属酸化材料を含む堆積金属酸化膜４３と、を更に有する。堆積磁性酸化膜４１は、上部電極３６から第１磁性膜３２に亘って設けられている。堆積金属酸化膜４３は、上部電極３６から下部電極３１に亘って設けられている。
　（メモリセルの書き込み及び読み出し）
　磁気抵抗効果素子４は、第１磁性膜３２及び第２磁性膜３４の何れか一方が磁化固定膜（参照膜）であり、他方が磁化自由膜（記録膜）である。この一実施形態では、これに限定されないが、第１磁性膜３２が磁化固定膜であり、第２磁性膜３４が磁化自由膜である。
　第１磁性膜（磁化固定膜）３２は、一定の磁化方向を有するものであり、第２磁性膜（磁化自由膜）３４の記録情報（磁化方向）の基準となる。第１磁性膜３２は、情報の基準であるため、書き込みや読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、少なくとも磁化自由膜よりも磁化が動きにくければよい。
　第２磁性膜３４は、下部電極３１と上部電極３６との間に印加される電圧に対して磁化の向きが変化するものであり、磁気抵抗効果素子４は、この磁化の向きによって情報が記録される。
　磁気抵抗効果素子４は、磁気トンネル接合を構成する２つの磁性膜（第１磁性膜３２及び第２磁性膜３４）の磁化配列が平行又は反平行な状態を、それぞれ「１」又は「０」とする。
　まず、書き込み時には、データ線２４及びワード線ＷＬに流れる電流が作る合成磁場によって第２磁性膜３４の磁化を反転させる。このとき、ワード線ＷＬの電流の向きを変えることで第１磁性膜３２及び第２磁性膜３４の磁化を互いに平行又は反平行に制御することができ、これによって、情報の書き換え及び消去が可能となる。
　読み出し時には、ＴＭＲ効果を利用する。すなわち、セル選択用トランジスタ３をオンにして磁気抵抗効果素子４を流れる電流によって発生した電圧降下を測定する。その大きさから第１磁性膜３２及び第２磁性膜３４の磁化配列が平行（例えば「１」）又は反平行（例えば「０」）を判定する。
　（ＭＲＡＭの製造方法）
　次に、ＭＲＡＭ１の製造方法について、図４から図１７を用いて説明する。
　まず、図４に示す半導体基体１０を準備する。
　次に、半導体基体１０の主面にｐ型の半導体領域からなるウエル領域１１を形成し、その後、図４に示すように、半導体基体１０の主面に素子形成領域を区画する素子分離領域１２を形成する。素子分離領域１２は、例えば周知のＳＴＩ技術で形成する。
　次に、熱酸化処理を施して半導体基体１０の主面の素子形成領域に酸化シリコン膜からなるゲート絶縁膜１３を形成する。
　次に、ゲート絶縁膜１３上及び素子分離領域１２上を含む半導体基体１０の主面上の全面に例えば抵抗値を低減する不純物が導入された多結晶シリコン膜を形成し、その後、この多結晶シリコン膜を所定のパターにパターンニングして、ゲート電極１４が一体化されたワード線ＷＬを形成する。ゲート電極１４はゲート絶縁膜１３上に形成される。
　次に、半導体基体１０の主面の素子形成領域において、ウエル領域１１の表層部にゲート電極１４に対して自己整合で不純物をイオン注入し、その後、イオン注入された不純物を活性化する熱処理を施して、ソース領域及びドレイン領域として機能する一対の第１主電極領域１５及び第２主電極領域１６を形成する。この工程により、図５に示すように、メモリセルＭｃのセル選択用トランジスタ３がほぼ完成する。
　次に、ゲート電極１４及びワード線ＷＬ上を含む半導体基体１０の主面上の全面に例えば酸化シリコン膜からなる層間絶縁膜２１をＣＶＤ法で形成し、その後、層間絶縁膜２１の表面からセル選択用トランジスタ３の一方の第１主電極領域１５の表面に到達する接続孔２２を形成し、その後、接続孔２２の内部に導電プラグ２３を埋め込む。
　次に、導電プラグ２３上を含む層間絶縁膜２１上の全面に導電膜を形成し、その後、この導電膜を所定のパターンにパターンニングして、図６に示すように、層間絶縁膜２１上に導電プラグ２３と電気的に接続されたデータ線２４を形成する。このデータ線２４は、Ｙ方向に延在する幹部２４ａと、この幹部２４ａから導電プラグ２３上に突出して導電プラグ２３と電気定的に接続された枝部２４ｂとを有する。図６では、枝部２４ｂが断面示されている。
　次に、データ線２４上を含む層間絶縁膜２１上の全面に例えば酸化シリコン膜からなる層間絶縁膜２５をＣＶＤ法で形成し、その後、層間絶縁膜２５の表面から層間絶縁膜２１を通してセル選択用トランジスタ３の他方の第２主電極領域１６の表面に到達する接続孔２６を形成し、その後、図７に示すように、接続孔２６の内部に導電プラグ２７を埋め込む。
　次に、図８及び図９に示すように、導電プラグ２７上を含む層間絶縁膜２５上の全面に、例えば、５～１０ｎｍ程度の膜厚のＲｕ（ルテニウム）膜又はＴａ（タンタル）膜からなる下部電極膜３１Ａをスパッタ法で形成する。
　次に、図１０に示すように、下部電極膜３１Ａ上に、第１磁性膜３２、トンネルバリア膜３３及び第２磁性膜３４が順次積層された磁性積層膜３５Ａをスパッタ法で形成する。第１磁性膜３２は例えば１～１０ｎｍ程度の膜厚のＣｏＦｅＢ膜又はＣｏＰｔ膜からなる。トンネルバリア膜３３は、例えば０．１～１ｎｍ程度の膜厚のＭｇＯ（酸化マグネシウム）膜からなる。第２磁性膜３４は、例えば１～１０ｎｍ程度の膜厚のＣｏＦｅＢ膜からなる。
　次に、図１１に示すように、磁性積層膜３５Ａ上に、例えば５～１０ｎｍ程度の膜厚のＲｕ膜又はＴａ膜からなる上部電極膜３６Ａをスパッタ法で形成する。下部電極膜３１Ａ、磁性積層膜３５Ａ及び上部電極膜３６Ａは、例えば１つのスパッタ装置で連続して形成する。
　次に、図１１に示すように、上部電極膜３６Ａ上に、上部電極膜３６Ａ、磁性積層膜３５Ａ及び下部電極膜３１Ａをパターンニングするときのエッチングマスクとして使用する導電体３７を磁気抵抗効果素子パターンで形成する。導電体３７は、例えば上部電極膜３６Ａ上にＴａ膜、ＴａＮ膜又はＴｉＮ膜からなるメタルマスク膜を形成し、このメタルマスク膜をリソグラフィ技術及びエッチング技術を用いて磁気抵抗効果素子パターンにパターンニングすることによって形成される。導電体３７の膜厚は磁性積層膜３５Ａの膜厚に応じて設定する。例えば磁性積層膜３５Ａの膜厚が５０ｎｍ程度であれば導電体３７の膜厚は１００ｎｍ程度でよい。
　次に、導電体３７をエッチングマスクとして使用し、上部電極膜３６Ａ及び磁性積層膜３５Ａを選択的に順次エッチングして、図１２に示すように、島状の上部電極３６及び島状の磁性積層体３５を形成する。磁性積層膜３５Ａのエッチングは第１磁性膜３２が露出するまで行い、下部電極膜３１Ａのエッチングは行わない。また、この磁性積層膜３５Ａのエッチングは、被加工物である磁性積層膜３５Ａの厚さ方向（Ｚ方向）に対して傾斜する角度で不活性ガスのＡｒイオンを入射してミリングするイオンミリング加工で行う。Ａｒイオンの入射は、例えば３０～６０°の傾斜角度で行う。Ａｒイオンの斜め入射によるミリング加工は、パターンニングされた磁性積層体３５の側壁にイオンミリングによる堆積膜が生成されないようにすることができる。
　この工程において、磁性積層体３５は、側壁が傾斜した円すい台形で形成される。また、この工程において、図１２に示すように、第１磁性膜３２、トンネルバリア膜３３及び第２磁性膜３４の各々の端部にエッチングダメージ領域３８が生成される。
　次に、磁性積層膜３５Ａのエッチングによって磁性積層体３５の第２磁性膜３４、トンネルバリア膜３３及び第１磁性膜３２の各々の端部に生成されたエッチングダメージ領域３８を酸化する。このエッチングダメージ領域３８の酸化は、図１３に示すように、酸素イオンを磁性積層体３５の厚さ方向（Ｚ方向）に沿って入射するイオン注入法で行う。
　この工程において、第２磁性膜３４の端部のエッチングダメージ領域３８が酸化されて第２磁性膜３４の脇に第２磁性膜３４の磁性材料を含む第２磁性酸化部３４ａが形成される。また、トンネルバリア膜３３の端部のエッチングダメージ領域３８に酸素が注入されてトンネルバリア膜３３の脇にトンネルバリア膜３３よりも酸素リッチな高酸素濃度のバリア酸化部３３ａが形成される。また、第１磁性膜３２の端部のエッチングダメージ領域３８が酸化されて第１磁性膜３２の脇に第１磁性膜３２の磁性材料を含む第１磁性酸化部３２ａが形成される。
　また、この工程において、導電体３７、上部電極３６及び下部電極３１も酸化されるため、これらの酸化部を含み、かつ第２磁性酸化部３４ａ、バリア酸化部３３ａ及び第１磁性酸化部３２ａを含む酸化膜３９が形成される。この酸化膜３９は、導電体３７、上部電極３６、磁性積層体３５及び下部電極膜３１Ａを覆うようにして形成される。
　次に、導電体３７をエッチングマスクとして使用し、第２磁性酸化部３４ａ、バリア酸化部３３ａ及び第１磁性酸化部３２ａを含めて酸化膜３９及び下部電極膜３１Ａを選択的に順次エッチングして、図１４に示すように、第２磁性酸化部３４ａ、バリア酸化部３３ａ及び第１磁性酸化部３２ａの各々の外側に第２及び第１磁性酸化部３４ａ，３２ａの各々の酸化材料を含む堆積磁性酸化膜４１を形成すると共に、堆積磁性酸化膜４１の外側に下部電極膜３１Ａの金属材料を含む堆積金属膜４２を形成する。下部電極膜３１Ａのエッチングは下地の層間絶縁膜が露出するまで行う。また、酸化膜３９及び下部電極膜３１Ａのエッチングは、図１４に示すように、酸素イオンを磁性積層体３５の厚さ方向に沿って入射するミリング加工で行う。
　この工程において、堆積磁性酸化膜４１は、第２磁性酸化部３４ａのミリング加工により弾き飛ばされた磁性酸化材料、バリア酸化部３３ａのミリング加工により弾き飛ばされたバリア酸化材料、及び第１磁性酸化部３２ａのミリング加工により弾き飛ばされた磁性酸化材料が第２磁性酸化部３４ａ、バリア酸化部３３ａ及び第１磁性酸化部３２ａに付着して堆積することによって形成される。
　また、この工程において、堆積金属膜４２は、下部電極膜３１Ａのミリング加工により弾き飛ばされた金属材料が堆積磁性酸化膜４１の側壁に付着して堆積することによって形成される。
　なお、バリア酸化部３３ａの膜厚は第１及び第２磁性酸化部３２ａ，３４ａの膜厚と比較してかなり薄いため、堆積磁性酸化膜４１に含まれるバリア酸化材料は極微量であり、堆積磁性酸化膜４１に含まれる成分は第１及び第２磁性酸化部３２ａ，３４ａの磁性酸化材料が大半を占める。
　次に、堆積金属膜４２を酸化して、図１５に示すように、堆積金属酸化膜４３を形成する。堆積金属酸化膜４３の形成は、酸素プラズマ法により半導体基体１０に酸素ラジカルを暴露することによって行う。この工程により、磁気抵抗効果素子４がほぼ完成する。
　次に、磁気抵抗効果素子４上を含む層間絶縁膜上の全面に例えば酸化シリコン膜からなる層間絶縁膜をＣＶＤ法で形成し、その後、導電体３７の上面が露出するまで層間絶縁膜の膜厚を例えばＣＭＰ法で薄くする。これにより、図１６に示すように、層間絶縁膜４４中に磁気抵抗効果素子４が導電体３７の上面を露出させた状態で埋め込まれる。
　次に、図１７に示すように、層間絶縁膜４４上に導電体３７と電気的に接続されたデータ線４５を形成し、その後、データ線４５上を含む層間絶縁膜４４上の全面に例えば酸化シリコン膜からなる層間絶縁膜４６をＣＶＤ法で形成することにより、図２及び図３に示すＭＲＡＭがほぼ完成する。
　（実施形態の効果）
　次に、この一実施形態の主な効果について説明する。
　この一実施形態に係るＭＲＡＭ１において、磁気抵抗効果素子４は、磁性積層膜３５Ａのエッチングによって磁性積層体３５の第２磁性膜３４及び第１磁性膜３２の各々の端部に生成されたエッチングダメージ領域３８を酸化して第２磁性膜３４の脇に形成された第２磁性酸化部３４ａ及び第１磁性膜３２の脇に形成された第１磁性酸化部３２ａを有している。このため、磁性積層体３５の第２磁性膜３４及び第１磁性膜３２の各々には、ＭＲ変化率の低下や磁気異方性の低下を引き起こすエッチングダメージ領域３８が存在していない。したがって、この一実施形態によれば、磁気抵抗効果素子４の磁気性能の劣化を抑制することができる。また、磁気抵抗効果素子４の磁気性能の劣化を抑制することができるので、磁気抵抗効果素子４をメモリセルＭｃの記憶素子として使用するＭＲＡＭ１の信頼性の向上を図ることができる。
　また、第２磁性膜３４の脇に第２磁性酸化部３４ａが設けられ、第１磁性膜３２の脇に第１磁性酸化部３２ａが設けられている。したがって、この一実施形態によれば、導電性堆積膜の付着に起因する第２磁性膜３４と第１磁性膜３２とのショートを抑制することができる。
　また、第２磁性酸化部３４ａ及び第１磁性酸化部３２ａの外側に第２磁性酸化部３４ａ及び第１磁性酸化部３２ａに亘って形成された堆積磁性酸化膜４１が設けられている。したがって、この一実施形態によれば、導電性堆積膜の付着に起因する第１磁性膜３２と第２磁性膜３４とのショートを更に抑制することができる。
　また、堆積磁性酸化膜４１の外側に、堆積金属酸化膜４３が設けられている。そして、堆積金属酸化膜４３は、上部電極３６及び下部電極３１に亘って設けられている。したがって、この一実施形態によれば、導電性堆積膜の付着に起因する上部電極３６と下部電極３１とのショートを抑制することができる。
　また、堆積金属膜４２を酸化して堆積金属酸化膜４３を形成する際、第２磁性膜３４と堆積金属膜４２との間には第２磁性酸化部３４ａ及び堆積磁性酸化膜４１が存在し、第１磁性膜３２と堆積金属膜４２との間には第１磁性酸化部３２ａ及び堆積磁性酸化膜４１が存在している。したがって、この一実施形態によれば、第２磁性膜３４及び第１磁性膜３２が酸化されることなく、堆積金属膜４２を酸化することができる。
　（電子機器の構成例）
　図１８は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
　カメラ２０００は、レンズ群などからなる光学部２００１、撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
　光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリとしてのＭＲＡＭ１等の記録媒体に記録する。
　操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、撮像装置２００２で撮像された動画又は静止画を記録する記録媒体として、上述したＭＲＡＭ１等を用いることで、良好な画像の取得が期待できる。
　なお、本技術は、以下のような構成としてもよい。
（１）
　磁気トンネル接合を有する磁気抵抗効果素子を備え、
　前記磁気抵抗効果素子は、
　第１磁性膜と、
　前記第１磁性膜上に設けられたトンネルバリア膜と、
　前記トンネルバリア膜上に設けられた第２磁性膜と、
　前記第１磁性膜の脇に前記第１磁性膜を酸化して形成された第１磁性酸化部と、
　前記第２磁性膜の脇に前記第２磁性膜を酸化して形成された第２磁性酸化部と、
　を有する半導体装置。
（２）
　前記第１磁性酸化部は、前記第１磁性膜の磁性材料を含み、
　前記第２磁性酸化部は、前記第２磁性膜の磁性材料を含む、
　上記（１）に記載の半導体装置。
（３）
　前記磁気抵抗効果素子は、
　前記第１及び第２磁性酸化部の外側に前記第１及び第２磁性酸化部に亘って形成され、かつ前記第１及び第２磁性酸化部の磁性酸化材料を含む堆積磁性酸化膜を更に有する上記（１）又は（２）に記載の半導体装置。
（４）
　前記磁気抵抗効果素子は、
　前記第１磁性膜下に設けられた下部電極と、
　前記第１及び第２磁性酸化部の外側に前記第１及び第２磁性酸化部に亘って形成され、かつ前記第１及び第２磁性酸化部の磁性酸化材料を含む堆積磁性酸化膜と、
　前記堆積磁性酸化膜の外側に形成され、かつ前記下部電極の金属材料を酸化した金属酸化材料を含む堆積金属酸化膜と、
　を更に有する上記（１）又は（２）に記載の半導体装置。
（５）
　前記磁気抵抗効果素子と選択用トランジスタとを直列接続したメモリセルを更に備えている上記（１）から（４）の何れか記載の半導体装置。
（６）
　第１磁性膜、トンネルバリア膜及び第２磁性膜が順次積層された磁性積層膜を形成し、
　前記磁性積層膜を選択的にエッチングして島状の磁性積層体を形成し、
　前記磁性積層膜のエッチングによって前記磁性積層体の前記第１及び第２磁性膜の各々の端部に生成されたエッチングダメージ領域を酸化する、
　ことを含む半導体装置の製造方法。
（７）
　前記磁性積層膜のエッチングは、Ａｒイオンを前記磁性積層膜の厚さ方向に対して傾斜する角度で入射するミリング加工で行う、上記（６）に記載の半導体装置の製造方法。
（８）
　前記エッチングダメージ領域の酸化は、酸素イオンを前記磁性積層体の厚さ方向に沿って入射するイオン注入法で行う、上記（６）又は（７）に記載の半導体装置の製造方法。（９）
　下部電極膜上に、第１磁性膜、トンネルバリア膜及び第２磁性膜が順次積層された磁性積層膜を形成し、
　前記磁性積層膜上に上部電極膜を形成し、
　前記上部電極膜をエッチングして上部電極を形成すると共に、前記磁性積層膜をエッチングして島状の磁性積層体を形成し、
　前記磁性積層膜のエッチングによって前記磁性積層体の前記第１及び第２磁性膜の各々の端部に生成されたエッチングダメージ領域を酸化して前記第１磁性膜の脇に第１磁性酸化部を形成すると共に、前記第２磁性膜の脇に第２磁性酸部を形成し、
　前記第１及び第２磁性酸化部及び前記下部電極膜を順次エッチングして前記第１及び第２磁性酸化部の各々の外側に前記第１及び第２磁性酸化部の磁性酸化材料を含む堆積磁性酸化膜を形成すると共に、前記堆積磁性酸化膜の外側に前記下部電極膜の金属材料を含む堆積金属膜を形成し、
　前記堆積金属膜を酸化して堆積金属酸化膜を形成する、
　ことを含む半導体装置の製造方法。
（１０）
　前記磁性積層膜のエッチングは、Ａｒイオンを前記磁性積層膜の厚さ方向に対して傾斜する角度で入射するミリング加工で行う、上記（９）に記載の半導体装置の製造方法。
（１１）
　前記エッチングダメージ領域の酸化は、酸素イオンを前記磁性積層体の厚さ方向に沿って入射するイオン注入法で行う、上記（９）又は（１０）に記載の半導体装置の製造方法。
（１２）
　前記第１及び第２磁性酸化部、並びに前記下部電極膜のエッチングは、酸素イオンを前記磁性積層体の厚さ方向に沿って入射するミリング加工で行う、上記（９）から（１１）の何れかに記載の半導体装置の製造方法。
（１３）
　上記（１）～（５）に記載の半導体装置を備えている電子機器。
　本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
　１…ＭＲＡＭ（半導体装置）
　２…メモリセルアレイ部
　３…セル選択用トランジスタ
　４…磁気抵抗効果素子
　１０…半導体基体
　１１…ウエル領域
　１２…素子分離領域
　１３…ゲート絶縁膜
　１４…ゲート電極
　１５…第１主電極領域
　１６…第２主電極領域
　２１…層間絶縁膜
　２２…接続孔
　２３…導電プラグ
　２４…データ線
　２５…層間絶縁膜
　２６…接続孔
　２７…導電プラグ
　３１…下部電極
　３１Ａ…下部電極膜
　３２…第１磁性膜
　３２ａ…第１磁性酸化部
　３３…トンネルバリア膜
　３３ａバリア酸化部
　３４…第２磁性膜
　３４ａ第２磁性酸化部
　３５…磁性積層体
　３５Ａ…磁性積層膜
　３６…上部電極
　３６ａ…上部電極膜
　３７…導電体
　３８…エッチングダメージ領域
　３９…酸化膜
　４１…堆積磁性酸化膜
　４２…堆積金属膜
　４３…堆積金属酸化膜
　４４…層間絶縁膜
　４５…データ線
　４６…層間絶縁膜
　Ｍｃ…メモリセル
　ＷＬ…ワード線

Claims (13)

  1. 　磁気トンネル接合を有する磁気抵抗効果素子を備え、
    　前記磁気抵抗効果素子は、
    　第１磁性膜と、
    　前記第１磁性膜上に設けられたトンネルバリア膜と、
    　前記トンネルバリア膜上に設けられた第２磁性膜と、
    　前記第１磁性膜の脇に前記第１磁性膜を酸化して形成された第１磁性酸化部と、
    　前記第２磁性膜の脇に前記第２磁性膜を酸化して形成された第２磁性酸化部と、
    　を有する半導体装置。
  2. 　前記第１磁性酸化部は、前記第１磁性膜の磁性材料を含み、
    　前記第２磁性酸化部は、前記第２磁性膜の磁性材料を含む、
    　請求項１に記載の半導体装置。
  3. 　前記磁気抵抗効果素子は、
    　前記第１及び第２磁性酸化部の外側に前記第１及び第２磁性酸化部に亘って形成され、かつ前記第１及び第２磁性酸化部の磁性酸化材料を含む堆積磁性酸化膜を更に有する、請求項１に記載の半導体装置。
  4. 　前記磁気抵抗効果素子は、
    　前記第１磁性膜下に設けられた下部電極と、
    　前記第１及び第２磁性酸化部の外側に前記第１及び第２磁性酸化部に亘って形成され、かつ前記第１及び第２磁性酸化部の磁性酸化材料を含む堆積磁性酸化膜と、
    　前記堆積磁性酸化膜の外側に形成され、かつ前記下部電極の金属材料を酸化した金属酸化材料を含む堆積金属酸化膜と、
    　を更に有する請求項１に記載の半導体装置。
  5. 　前記磁気抵抗効果素子と選択用トランジスタとを直列接続したメモリセルを更に備えている請求項１に記載の半導体装置。
  6. 　第１磁性膜、トンネルバリア膜及び第２磁性膜が順次積層された磁性積層膜を形成し、
    　前記磁性積層膜を選択的にエッチングして島状の磁性積層体を形成し、
    　前記磁性積層膜のエッチングによって前記磁性積層体の前記第１及び第２磁性膜の各々の端部に生成されたエッチングダメージ領域を酸化する、
    　ことを含む半導体装置の製造方法。
  7. 　前記磁性積層膜のエッチングは、Ａｒイオンを前記磁性積層膜の厚さ方向に対して傾斜する角度で入射するミリング加工で行う、請求項６に記載の半導体装置の製造方法。
  8. 　前記エッチングダメージ領域の酸化は、酸素イオンを前記磁性積層体の厚さ方向に沿って入射するイオン注入法で行う、請求項６に記載の半導体装置の製造方法。
  9. 　下部電極膜上に、第１磁性膜、トンネルバリア膜及び第２磁性膜が順次積層された磁性積層膜を形成し、
    　前記磁性積層膜上に上部電極膜を形成し、
    　前記上部電極膜をエッチングして上部電極を形成すると共に、前記磁性積層膜をエッチングして島状の磁性積層体を形成し、
    　前記磁性積層膜のエッチングによって前記磁性積層体の前記第１及び第２磁性膜の各々の端部に生成されたエッチングダメージ領域を酸化して前記第１磁性膜の脇に第１磁性酸化部を形成すると共に、前記第２磁性膜の脇に第２磁性酸部を形成し、
    　前記第１及び第２磁性酸化部及び前記下部電極膜を順次エッチングして前記第１及び第２磁性酸化部の各々の外側に前記第１及び第２磁性酸化部の磁性酸化材料を含む堆積磁性酸化膜を形成すると共に、前記堆積磁性酸化膜の外側に前記下部電極膜の金属材料を含む堆積金属膜を形成し、
    　前記堆積金属膜を酸化して堆積金属酸化膜を形成する、
    　ことを含む半導体装置の製造方法。
  10. 　前記磁性積層膜のエッチングは、Ａｒイオンを前記磁性積層膜の厚さ方向に対して傾斜する角度で入射するミリング加工で行う、請求項９に記載の半導体装置の製造方法。
  11. 　前記エッチングダメージ領域の酸化は、酸素イオンを前記磁性積層体の厚さ方向に沿って入射するイオン注入法で行う、請求項９に記載の半導体装置の製造方法。
  12. 　前記第１及び第２磁性酸化部、並びに前記下部電極膜のエッチングは、酸素イオンを前記磁性積層体の厚さ方向に沿って入射するミリング加工で行う、請求項９に記載の半導体装置の製造方法。
  13. 　磁気抵抗効果素子を有する半導体装置を備え、
    　前記磁気抵抗効果素子は、
    　第１磁性膜と、
    　前記第１磁性膜上に設けられたトンネルバリア膜と、
    　前記トンネルバリア膜上に設けられた第２磁性膜と、
    　前記第１磁性膜の脇に前記第１磁性膜を酸化して形成された第１磁性酸化膜と、
    　前記第２磁性膜の脇に前記第２磁性膜を酸化して形成された第２磁性酸化膜と、
    　を有する電子機器。
PCT/JP2020/044916 2020-01-23 2020-12-02 半導体装置及びその製造方法、並びに電子機器 WO2021149365A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020009214A JP2021118222A (ja) 2020-01-23 2020-01-23 半導体装置及びその製造方法、並びに電子機器
JP2020-009214 2020-01-23

Publications (1)

Publication Number Publication Date
WO2021149365A1 true WO2021149365A1 (ja) 2021-07-29

Family

ID=76992173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/044916 WO2021149365A1 (ja) 2020-01-23 2020-12-02 半導体装置及びその製造方法、並びに電子機器

Country Status (2)

Country Link
JP (1) JP2021118222A (ja)
WO (1) WO2021149365A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064901A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気メモリ及びその製造方法
JP2012199431A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気メモリの製造方法
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
JP2018078257A (ja) * 2016-11-11 2018-05-17 東芝メモリ株式会社 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064901A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気メモリ及びその製造方法
JP2012199431A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気メモリの製造方法
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
JP2018078257A (ja) * 2016-11-11 2018-05-17 東芝メモリ株式会社 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ

Also Published As

Publication number Publication date
JP2021118222A (ja) 2021-08-10

Similar Documents

Publication Publication Date Title
US8969983B2 (en) Semiconductor storage device and manufacturing method thereof
KR100829556B1 (ko) 자기 저항 램 및 그의 제조방법
TWI282162B (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US6803615B1 (en) Magnetic tunnel junction MRAM with improved stability
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
US20060220084A1 (en) Magnetoresistive effect element and method for fabricating the same
US11088201B2 (en) Magnetic tunneling junction (MTJ) element with an amorphous buffer layer and its fabrication process
US6664579B2 (en) Magnetic random access memory using bipolar junction transistor
US20070246787A1 (en) On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
TW201234548A (en) Semiconductor device
JP5080102B2 (ja) 磁気記憶装置の製造方法および磁気記憶装置
CN111226324B (zh) 隧道磁阻效应元件、磁存储器、内置型存储器及制作隧道磁阻效应元件的方法
JP2011166015A (ja) 半導体装置および半導体装置の製造方法
JP2011228443A (ja) 半導体記憶装置およびその製造方法
US20020084500A1 (en) Magnetic random access memory and method for manufacturing the same
JP2008211011A5 (ja)
JP2011233835A (ja) 半導体記憶装置およびその製造方法
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
US6737283B2 (en) Method to isolate device layer edges through mechanical spacing
JP2002299724A (ja) 磁気抵抗効果素子およびその製造方法
JP2004319725A (ja) 磁気ランダムアクセスメモリ装置
KR102589614B1 (ko) Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법
TWI758691B (zh) 磁性記憶裝置
US7473641B2 (en) Method for manufacturing a semiconductor device, method for manufacturing magnetic memory, and the magnetic memory thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20916148

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20916148

Country of ref document: EP

Kind code of ref document: A1