KR102589614B1 - Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법 - Google Patents

Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR102589614B1
KR102589614B1 KR1020217034136A KR20217034136A KR102589614B1 KR 102589614 B1 KR102589614 B1 KR 102589614B1 KR 1020217034136 A KR1020217034136 A KR 1020217034136A KR 20217034136 A KR20217034136 A KR 20217034136A KR 102589614 B1 KR102589614 B1 KR 102589614B1
Authority
KR
South Korea
Prior art keywords
layer
memory device
diamond
carbon
magnetic
Prior art date
Application number
KR1020217034136A
Other languages
English (en)
Other versions
KR20210149084A (ko
Inventor
무스타파 피나바시
제이콥 앤소니 헤르난데즈
엘리자베스 에이. 도비즈
토마스 디. 분
Original Assignee
인테그레이티드 실리콘 솔루션, (케이만) 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인테그레이티드 실리콘 솔루션, (케이만) 인코포레이티드 filed Critical 인테그레이티드 실리콘 솔루션, (케이만) 인코포레이티드
Publication of KR20210149084A publication Critical patent/KR20210149084A/ko
Application granted granted Critical
Publication of KR102589614B1 publication Critical patent/KR102589614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Ru 하드 마스크 층 및 Ru 하드 마스크 층 위에 형성된 다이아몬드 형 탄소 하드 마스크 층의 사용을 포함하는, 자기 메모리 소자 어레이의 제조 방법이 제공된다. 웨이퍼 위에 복수의 자기 메모리 소자 층들이 퇴적되고, 복수의 메모리 소자 층들 위에 Ru 하드 마스크 층이 퇴적된다. Ru 하드 마스크 층 위에 다이아몬드 형 탄소 층이 퇴적되고, 다이아몬드 형 탄소 층 위에 포토레지스트 마스크가 형성된다. 그 다음, 포토레지스트 마스크의 이미지를 다이아몬드 형 탄소 마스크에 전사하기 위한 반응성 이온 에칭이 수행되고, 패터닝된 다이아몬드 형 탄소 마스크의 이미지를 아래의 Ru 하드 마스크 및 메모리 소자 층들에 전사하기 위한 이온 밀링이 수행된다. 그 다음, 다이아몬드 형 탄소 마스크는 반응성 이온 에칭에 의해 제거될 수 있다.

Description

Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법
본 발명은 자기 랜덤 액세스 메모리(MRAM; magnetic random-access memory)에 관한 것으로, 보다 구체적으로 Ru 및 다이아몬드 형 탄소(diamond like carbon) 하드 마스크를 사용하여 자기 메모리 소자를 제조하기 위한 방법에 관한 것이다.
자기 랜덤 액세스 메모리(MRAM)는 자기저항 터널 접합(MTJ; Magnetoresistive Tunnel Junction) 셀과 같은 자기저항 셀을 사용하여 데이터를 저장하는 비휘발성 데이터 메모리 기술이다. 그의 가장 기본 레벨에서, 이러한 MTJ 소자는 Mg-O와 같은 재료로 구성될 수 있는 터널 배리어 층과 같은 얇은 비자기(non-magnetic) 층에 의해 분리되어 있는 제1 및 제2 자기 층을 포함한다. 기준 층으로 지칭될 수 있는 제1 자기 층은, 그 층의 평면에 수직인 방향으로 고정되는 자화(magnetization)를 갖는다. 자기 자유 층으로 지칭될 수 있는 제2 자기 층은, 자기 자유 층의 평면에 둘 다 전반적으로 수직인 2개 방향 중 하나로 배향될 수 있도록 자유롭게 움직이는 자화를 갖는다. 따라서, 자유 층의 자화는 기준 층의 자화와 평행하거나 기준 층의 방향과 역평행(즉, 기준 층의 방향과 반대)일 수 있다.
층의 평면에 수직인 방향으로 MTJ 소자를 통한 전기 저항은 자기 기준 층과 자기 자유 층의 자화의 상대 배향에 따라 변한다. 자기 자유 층의 자화가 자기 기준 층의 자화와 동일한 방향으로 배향될 때, MTJ 소자를 통한 전기 저항은 그의 가장 낮은 전기 저항 상태에 있다. 반대로, 자기 자유 층의 자화가 자기 기준 층의 자화와는 반대인 방향에 있을 때, MTJ 소자에 걸친 전기 저항은 그의 가장 높은 전기 저항 상태에 있다.
높은 저항 상태와 낮은 저항 상태 간의 MTJ 소자의 스위칭은 전자 스핀 트랜스퍼로 인해 일어난다. 전자는 스핀 배향을 갖는다. 일반적으로, 전도성 재료를 통해 흐르는 전자는 순(net) 스핀 배향이 없는 랜덤 스핀 배향을 갖는다. 그러나, 자화된 층을 통해 전자가 흐를 때, 전자의 스핀 배향은 정렬되어, 자기 층을 통해 흐르는 전자의 순 정렬된 배향이 존재하며, 이 정렬의 배향은 전자가 이동하는 자기 층의 자화의 배향에 따라 좌우된다. 자유 층 및 기준 층의 자화 배향이 동일 방향으로 배향될 때, 자유 층에서의 전자의 대다수 스핀은 기준 층에서의 전자의 대다수 스핀의 배향과 동일한 방향에 있다. 이들 전자 스핀은 일반적으로 동일한 방향으로 이루어지기 때문에, 전자는 터널 배리어 층을 비교적 쉽게 통과할 수 있다. 그러나, 자유 층 및 기준 층의 자화 배향이 서로 반대일 때, 자유 층에서의 대다수 전자의 스핀은 일반적으로 기준 층에서의 전자의 대다수 스핀과 반대일 것이다. 이 경우, 전자는 배리어 층을 쉽게 통과할 수 없으며, 그 결과 MTJ 스택을 통한 더 높은 전기 저항을 초래한다.
MTJ 소자는 낮은 전기 저항 상태와 높은 전기 저항 상태 간에 스위칭될 수 있기 때문에, 데이터 비트를 저장하기 위한 메모리 소자로서 사용될 수 있다. 예를 들어, 낮은 저항 상태는 "1”로서 판독될 수 있는 반면에, 높은 저항 상태는 “0”으로서 판독될 수 있다. 또한, 자기 자유 층의 자기 배향이 소자에의 임의의 전기 전력 없이도 그의 스위칭된 배향으로 남아있기 때문에, 견고한 비휘발성 데이터 메모리 비트를 제공한다.
MTJ 셀에 데이터 비트를 기록하기 위해, 자기 자유 층의 자기 배향은 제1 방향으로부터 제1 방향에서 180도인 제2 방향으로 스위칭될 수 있다. 이는, 예를 들어 MTJ 소자의 층의 평면에 수직인 방향으로 MTJ 소자를 통해 전류를 인가함으로써, 달성될 수 있다. 한 방향으로 인가된 전기 전류는 자유 층의 자화를 제1 배향으로 스위칭할 것이며, 전류의 방향을 제2 방향으로 인가되도록 스위칭하는 것은 자유 층의 자화를 반대인 제2 배향으로 스위칭할 것이다. 자유 층의 자화가 전류에 의해 스위칭되면, MTJ 소자의 상태는 MTJ 소자에 걸친 전류를 읽어들임으로써 판독될 수 있으며, 그에 의해 MTJ 소자가 “1” 비트 상태인지 아니면 “0” 비트 상태인지 결정할 수 있다. 유리하게는, 스위칭 전기 전류가 제거되면, 자유 층의 자기 상태는, MTJ 소자를 다시 스위칭하도록 또다른 전기 전류가 인가될 때까지, 스위칭된 배향으로 남을 것이다. 따라서, 기록된 데이터 비트는 임의의 전기 전력 없이도 그대로 남아있다는 점에서 비휘발성이다.
본 발명은 Ru 및 다이아몬드 형 탄소 하드 마스크를 채용한 자기 메모리 소자 제조 방법을 제공한다. 방법은, 복수의 메모리 소자 층들을 퇴적하는 단계, 복수의 메모리 소자 층들 위에 Ru 층을 퇴적하는 단계, 및 Ru 층 위에 다이아몬드 형 탄소 층을 퇴적하는 단계를 포함한다. 다이아몬드 형 탄소 층 위에 포토레지스트 마스크가 형성되고, 포토레지스트 마스크의 이미지를 다이아몬드 형 탄소 층에 전사하도록 반응성 이온 에칭이 수행되어 다이아몬드 형 탄소 마스크를 형성한다. 그 다음, 다이아몬드 형 탄소 마스크의 이미지를 Ru 층에 전사하도록 이온 밀링이 수행되어 Ru 하드 마스크를 형성한다. Ru 하드 마스크에 의해 보호되지 않은, 복수의 자기 메모리 소자 층들의 부분을 제거하도록 이온 밀링이 계속된다.
이온 밀링을 수행한 후에, 비자기 유전체 격리 층이 퇴적될 수 있으며, 이어서 화학 기계적 연마에 내성이 있는(resistant) 재료 층이 퇴적될 수 있다(CMP 정지 층). 그 다음 화학 기계적 연마가 수행될 수 있고, CMP 정지 층을 제거하도록 반응성 이온 에칭이 수행될 수 있다. 이 반응성 이온 에칭은 또한, 다이아몬드 형 탄소 하드 마스크를 제거하도록 사용될 수 있다. CMP 정지 층은 다이아몬드 형 탄소일 수 있으며, CMP 정지 층 및 다이아몬드 형 탄소 하드 마스크를 제거하기 위한 반응성 이온 에칭 프로세스는 산소(O2)를 함유하는 분위기를 사용하여 수행될 수 있다.
이온 밀링 프로세스는 외측부(outer side)를 갖는 자기 메모리 소자 필라(pillar)를 형성하도록 수행될 수 있다. 이온 밀링을 수행한 후에, 메모리 소자 필라의 외측부로부터 임의의 재퇴적된 재료(재퇴적물(redep))를 제거하도록 고각도(high angle)(경사각(glancing angle)) 이온 밀링이 수행될 수 있다. 비자기 유전체 격리 층을 퇴적한 후에, 고각도 이온 밀링 프로세스로 인해 생긴 자기 소자 필라 구조물의 외측부에의 손상을 보수하도록(repair) 포스트(post) 필라 어닐링 프로세스가 수행될 수 있다.
하드 마스크 층으로서 Ru와 함께 다이아몬드 형 탄소의 사용은 여러 결정적인 이점을 제공한다. 예를 들어, 다이아몬드 형 탄소는 반응성 이온 에칭에 의해 제거 가능하며, 이는 아래의 Ru 층을 패터닝하기 위한 마스크를 형성하도록 반응성 이온 에칭에 의해 쉽게 패터닝될 수 있게 해준다. 또한, 다이아몬드 형 탄소는 화학 기계적 연마(CMP)에 의한 제거에 강한 내성을 갖는다. 이는 상기 기재된 CMP 평탄화 프로세스 동안 존재할 때 다이아몬드 형 탄소가 우수한 CMP 정지 층이 되게 한다. CMP가 수행된 후에, 다이아몬드 형 탄소 마스크는 반응성 이온 에칭에 의해 쉽게 제거될 수 있으며, 메모리 소자 구조물 위에 Ru 하드 마스크만 남아있게 할 수 있다.
반면에, Ru는 이온 밀링에 의한 제거에 대한 내성으로 인해 이온 밀링 동안 우수한 하드 마스크가 된다. 위의 다이아몬드 형 탄소 하드 마스크에 의해 패터닝되면, Ru 하드 마스크는 메모리 소자 필라를 정의하는데 사용된 전체 이온 밀링 프로세스 동안 실질적으로 그대로 남아있을 수 있다. Ru 하드 마스크는 이온 밀링에 의한 제거에 그리고 화학 기계적 연마에 대해서도 높은 내성을 갖기 때문에, 다른 하드 마스크 재료보다 훨씬 더 얇을 수 있다. 이는 유리하게 메모리 소자 필라 및 하드 마스크 구조물의 두께를 감소시키며, 결과적으로 상기 기재된 경사(glancing) 고각도 이온 밀링 중의 쉐도잉 효과를 감소시키게 된다. 그 결과, 인접한 메모리 소자들은 함께 훨씬 더 가까이 이격될 수 있으며, 결과적으로 메모리 소자 어레이에서의 데이터 밀도가 증가된다. 하드 마스크 층으로서 Ru 사용의 또다른 중요한 이점은, Ru는 다른 하드 마스크 층(예컨대, Ta)이라면 만들었을 전기 절연 산화물을 형성하지 않는다는 사실에서 나온다. Ru 하드 마스크 층은 전기 절연 산화물을 형성하지 않기 때문에, 제조 프로세스 전반에 걸쳐 높은 전기 전도성을 유지한다. 따라서, Ru 하드 마스크 층은 메모리 소자 구조물 또는 메모리 소자 어레이에 어떠한 상당한 기생 저항을 부여하지 않고서 완성된 메모리 소자 구조물에 남을 수 있다.
본 발명의 이들 및 기타 특징 및 이점은 도면과 함께 취한 실시예의 다음 상세한 설명을 읽으면 명백할 것이며, 도면에서 유사한 참조 번호는 전반에 걸쳐 유사한 요소를 나타낸다.
본 발명의 속성 및 이점 뿐만 아니라 바람직한 사용 모드의 보다 완전한 이해를 위해, 첨부 도면과 함께 읽는 다음의 상세한 설명을 참조하여야 할 것이며, 첨부 도면은 실축척은 아니다.
도 1은 수직 자기 터널 접합(pMTJ) 소자의 개략 단면도이다.
도 2 내지 도 7은 본 발명의 실시예에 따라 자기 메모리 소자를 제조하는 방법을 예시하기 위하여 다양한 제조 단계에서의 자기 메모리 소자를 도시한다.
도 8 내지 도 14는 대안의 실시예에 따라 자기 메모리 소자를 제조하는 방법을 예시하기 위하여 다양한 제조 단계에서의 자기 메모리 소자를 도시한다.
도 15 내지 도 24는 또 다른 실시예에 따라 자기 메모리 소자를 제조하는 방법을 예시하기 위하여 다양한 제조 단계에서의 자기 메모리 소자를 도시한다.
도 25a 및 도 25b는 고각도 이온 밀링 프로세스에 대하여 필라 높이가 최소 필라 간격에 미치는 영향을 예시한다.
다음의 설명은 본 발명을 수행하기 위해 현재 고려되는 최상의 실시예로 이루어진다. 이 설명은 본 발명의 일반적인 원리를 예시하기 위한 목적인 것이며, 여기에서 청구된 발명의 개념을 한정하고자 하는 것이 아니다.
이제 도 1을 참조하면, 자기 메모리 소자(100)는 수직 자기 터널 접합(pMTJ) 메모리 소자의 형태일 수 있다. 자기 메모리 소자는 MTJ(100)를 포함할 수 있으며, 이는 자기 기준 층(102), 자기 자유 층(104), 및 자기 기준 층(102)과 자기 자유 층(104) 사이에 위치된 얇은 비자기 전기 절연 배리어 층(106)을 포함할 수 있다. 배리어 층(106)은 MgO와 같은 산화물일 수 있다. 자기 기준 층은, 화살표(108)로 표시된 바와 같이 층의 평면에 바람직하게 수직인 방향으로 고정되어 있는 자화(108)를 갖는다. 자기 자유 층(104)은, 층(104)의 평면에 수직인 2 방향 중의 하나로 있을 수 있는 자화(110)를 갖는다. 자유 층(104)의 자화(110)는 정지(quiescent) 상태에서 층(104)의 평면에 수직인 2 방향 중의 하나로 남아있지만, 여기에서 아래에 보다 상세하게 기재되는 바와 같이 이러한 2 방향 간에 움직일 수 있다. 자기 자유 층(104)의 자화(110)가 기준 층(102)의 자화(108)와 동일한 방향에 있을 때, 층(102, 106, 104)에 걸친 전기 저항은 낮은 저항 상태에 있다. 반대로, 자유 층(104)의 자화(110)가 기준 층(102)의 자화(108)와 반대일 때, 층(102, 106, 104)에 걸친 전기 저항은 높은 저항 상태에 있다.
자기 기준 층(102)은, 자기 균형 하부 층(114), 및 하부 SAF(Synthetic Anti-Ferromagnet) 층(114)과 기준 층(102) 사이에 위치된 비자기 역평행 커플링 층(예컨대, Ru)(116)을 포함할 수 있는, SAF(112)와 같은 역평행 자기 피닝 구조물의 일부일 수 있다. 여기에서 아래에 보다 상세하게 기재될 역평행 커플링 층(116)은, 층(114, 102)을 역평행 구성으로 커플링할 조성 및 두께를 갖도록 구성될 수 있다. 층(114, 102) 간의 역평행 커플링은, 기준 층(102)의 자화가 하부 SAF 층(114)의 자화(118)의 방향과는 반대인 방향에 있음을 보장한다.
위의 퇴적된 층에 원하는 결정질 구조를 개시하도록 메모리 소자(100)의 하부에 가까이 시드 층(120)이 제공될 수 있다. 제조 동안, 예컨대 고온 어닐링 동안 그리고 주변 분위기에의 노출로부터 아래의 층을 보호하기 위해 메모리 소자(100)의 상부에 가까이 캡핑 층(121)이 제공될 수 있다. 캡핑 층(121)은 예를 들어 Ta로 구성될 수 있다. 또한, Ru 하드 마스크 층(122)은 캡핑 층(121) 위에 메모리 소자(100)의 상부에 형성된다. 선택적으로, Ru 층(122)은 하드 마스크 층으로서 그리고 캡핑 층(121)으로서 둘 다의 역할을 할 수 있으며, 별도의 캡핑 층(122)의 필요성을 없앨 수 있다. Ru의 사용은 다른 하드 마스크 재료 층 재료 이상으로 여러 이점을 제공한다. 예를 들어, Ru 하드 마스크 층(122)은 산화되지 않으며, 따라서 다른 하드 마스크 재료를 산화시킬 다양한 프로세싱 단계 후에도 양호한 전기적 전도체로 남는다. 그러므로, Ru 하드 마스크(122)는 어떠한 기생 저항을 부여하지 않고서 완성된 메모리 소자(100)에 남을 수 있다. 또한, Ru는 이온 비치 에칭(이온 밀링으로도 알려짐)에 의한 제거에 대해 높은 내성을 갖는다. 이는 유리하게 하드 마스크 층을 더 얇아지게 할 수 있으며, 이어서 메모리 소자의 더 작은 간격 및 증가된 데이터 밀도를 가능하게 한다. 이러한 Ru 캡핑 층(122)의 이들 이점은 여기에서 아래에 더 상세하게 기재되는 바와 같이 자기 메모리 소자를 제조하는 다양한 방법에 관련하여 보다 용이하게 알 수 있을 것이다.
또한, 메모리 소자(100)의 하부 및 상부에 전극(124, 126)이 제공될 수 있다. 전극(124, 126)은 Ta, W, Cu 및 Al 중의 하나 이상과 같은 비자기 전기 전도성 재료로 구성될 수 있으며, 전류 소스를 포함할 수 있고 메모리 소자(100)에 걸친 전기 저항을 판독하기 위해 CMOS 회로부와 같은 회로부를 더 포함할 수 있는 회로부(128)와의 전기 접속을 제공할 수 있다.
자기 자유 층(104)은, 자유 층(104)의 자화(110)가 자유 층(104)의 평면에 수직인 2 방향 중 하나로 안정적으로 남아있게 하는 수직 자기 이방성을 갖는다. 기록 모드에서, 자유 층(104)의 자화(110)의 배향은 회로부(128)로부터 메모리 소자(100)를 통해 전기 전류를 인가함으로써 이들 2 방향 간에 스위칭될 수 있다. 한 방향으로의 전류는 메모리 소자를 제1 배향으로 플립시킬 것이고, 반대 방향으로의 전류는 자화를 반대인 제2 방향으로 플립시킬 것이다. 예를 들어, 자화(110)가 처음에 도 1에서 아랫쪽 방향으로 배향되는 경우, 소자(100)를 통해 아랫쪽 방향으로 전류를 인가하는 것은 전자를 반대 방향으로 소자(100)를 통해 윗쪽으로 흐르게 할 것이다. 기준 층을 통해 이동하는 전자는 기준 층(102)의 자화(108)의 결과로서 스핀 분극되게 될 것이다. 이 스핀 분극된 전자는 자유 층(104)의 자화(110)에 대한 스핀 토크를 일으키며, 자화의 방향을 플립시킨다.
반면에, 자유 층(104)의 자화(110)가 처음에 도 1에서 윗쪽 방향으로 있는 경우, 소자(100)를 통해 윗쪽 방향으로 전기 전류를 인가하는 것은 전자를 반대 방향으로 소자(100)를 통해 아래쪽으로 흐르게 할 것이다. 그러나, 자유 층(104)의 자화(110)는 기준 층(102)의 자화(108)와 반대이기 때문에, 반대 스핀을 갖는 전자는 배리어 층(106)을 통해 기준 층(102)으로 효과적으로 통과할 수 없을 것이다. 그 결과, 반대 스핀을 갖는 전자는 배리어 층(106)에서 반사될 것이고, 기준 층(102)의 것과는 반대인 스핀 분극으로 자유 층(104)에 돌아올 것이다. 이 스핀 분극된 전자는 자유 층(104)의 자화(110)를 윗쪽 방향으로부터 아랫쪽 방향으로 플립시키는 스핀 토크를 일으킨다.
도 2 내지 도 7은 실시예에 따라 Ru 캡핑 층을 갖는 자기 메모리 소자를 제조하기 위한 방법을 예시한다. 기판(202)이 제공되며, 이는 Si 기판과 같은 반도체 기판일 수 있다. 또한, 기판(202)은 자기 메모리 소자에 대한 데이터 기록 및 판독을 용이하게 하도록 그 안에 포함된 CMOS 회로부(도시되지 않음)와 같은 다양한 회로부를 가질 수 있다.
일련의 자기 메모리 소자 층(206)이 시드 층(204) 위에 퇴적된다. 자기 메모리 소자 층(206)은 자기 터널 접합 소자를 형성하기 위한 층을 포함할 수 있으며, 시드 층(204), 합성 반강자성(SAF; synthetic anti-ferromagnetic) 구조물(208), SAF 구조물(208) 위에 퇴적된 MgO와 같은 비자기 배리어 층(210), 비자기 배리어 층(210) 위에 퇴적된 자기 자유 층(212), 및 자기 자유 층(212) 위에 퇴적된 캡핑 층(214)을 포함할 수 있다. SAF 구조물은, 배리어 층(210)에 인접하게 형성된 제1 자기 층(기준 층)(216), 기준 층(216)에 대향하는 제2 자기 층(218), 및 기준 층(216)과 제2 자기 층(218) 사이에 위치된 비자기 역평행 교환 커플링 층(220)을 포함할 수 있다. 역평행 교환 커플링 층(220)은 Ru와 같은 재료일 수 있고, 서로에 대한 역평행 방향으로 자기 층(216, 218)을 교환 커플링하도록 선택되는 두께를 갖는다. 자기 층(216, 218, 212)은 CoFe, CoFeB 및/또는 Heusler 합금과 같은 하나 이상의 자기 재료를 포함할 수 있다. 캡핑 층(214)은 Ta와 같은 비자기 전기 전도성 재료를 포함할 수 있다. 시드 층(204)은 그 위에 퇴적되는 층에서 원하는 결정질 구조를 개시하도록 선택되는 전기 전도성 재료로 형성될 수 있다.
신규의 하드 마스크 층(222)이 메모리 소자 층 위에 퇴적된다. 하드 마스크 층(222)은 Ru 층(224)을 포함하고, 또한 Ru 층(224) 위에 퇴적되는, 반응성 이온 에칭에 의해 제거될 수 있는 재료로 형성된 선택적인 RIE가능(RIEable) 층(226)도 포함할 수 있다. 포토레지스트 마스크 층(228)이 하드 마스크 층(222) 위에 퇴적된다. 하드 마스크 층(224)으로서 Ru의 사용은 여러 이점을 제공한다. 예를 들어, Ru는 이온 에칭(이온 밀링)에 의한 제거에 매우 내성이 있으며, 이는 Ru 층이 다른 하드 마스크 층보다 더 얇게 퇴적될 수 있게 해준다. 이 감소된 두께는, 여기에서 아래에 보다 명확하게 기재될 이유로 메모리 소자 어레이가 함께 더 가까이 이격될 수 있게 함으로써 더 높은 데이터 밀도를 가능하게 한다. 또한, Ru는 산화물을 형성하지 않는다는 이점을 제공한다. 이는 완성된 자기 메모리 소자에서의 Ru가 해로운 기생 저항을 부여하지 않도록 매우 높은 전도성으로 남아있게 해준다. RIE가능 층(226)은 탄탈럼(Ta), 탄탈럼 질화물(TaN) 또는 실리콘 산화물(SiOx)과 같은 재료일 수 있다. 포토레지스트 층(228)은 포토레지스트 재료의 층을 포함할 수 있고, 또한 하부 반사방지 코팅 및/또는 이미지 트랜스퍼 층과 같은 다른 층도 포함할 수 있다.
이제 도 3을 참조하면, 포토레지스트 층(228)은 포토레지스트 마스크(228)를 형성하도록 포토리소그래피 패터닝된다. 포토레지스트 마스크(228)는, 후에 볼 수 있는 대로 원통형 필라 구조물을 형성하도록 설계되는, 위에서 볼 때 원형 구성을 가질 수 있다. 그러나, 이는 필요사항이 아니며, 다른 구성도 또한 가능하다. 그 다음, 도 3에 도시된 바와 같이 포토레지스트 마스크(228)의 이미지를 아래의 RIE가능 마스크 층(226)으로 전사하도록 반응성 이온 에칭이 수행될 수 있다. 반응성 이온 에칭은 층(226)을 우선적으로 제거하도록 선택되는 화학을 사용하여 수행될 수 있다. 예를 들어, 층(226)이 Ta 또는 TaN인 경우, 반응성 이온 에칭은 불소(F2) 또는 염소 화학을 사용하여 수행될 수 있다. 층(226)이 SiOx인 경우, 반응성 이온 에칭은 불소를 포함하는 화학을 사용하여 수행될 수 있다.
그 다음, 도 4를 참조하면, RIE가능 마스크(226)의 이미지를 아래의 Ru 하드 마스크 층(224)에 전사하도록 이온 밀링으로도 지칭되는 이온 에칭이 수행된다. 이온 에칭은 마스크(224, 226)에 의해 보호되지 않은 메모리 소자 재료 층(206)의 부분을 제거하도록 더 계속된다. 이온 에칭 프로세스는 결과적인 메모리 소자 필라의 측부 상의 원하는 실질적으로 수직인 측벽을 달성하기 위하여 법선에 대한 하나 이상의 각도로 수행될 수 있다. 이온 밀링은 포토레지스트(228)의 전부를 제거할 수 있고, 또한 RIE가능 마스크(226)의 일부 또는 전부도 제거할 수 있다. 여기에서 아래에 기재되는 바와 같이, 임의의 남아있는 RIE가능 마스크(226)는 나중에 반응성 이온 에칭에 의해 제거될 수 있다
메모리 소자 필라를 형성하기 위한 이온 에칭의 프로세싱은 불가피하게 메모리 소자 필라의 측부에서의 제거된 재료의 재퇴적(“재퇴적물(redep)”로도 지칭됨)(402)을 일으키게 된다. 이 재퇴적물은 메모리 소자 필라(206)의 측부 상에서 바람직하지 못한데, 완성된 메모리 소자의 성능 감소 및 전류 분로(current shunting)를 초래할 수 있기 때문이다. 따라서, 재퇴적물(402)은 부가의 프로세싱을 수행하기 전에 제거되어야 한다. 이 재퇴적물(402)은 법선에 대한 높은 각도로 이온 에칭을 수행함으로써 효과적으로 제거될 수 있으며, 그 결과 도 5에 도시된 바와 같이 재퇴적물이 없는 구조물이 된다. 이 이온 에칭(경사각 이온 에칭 또는 이온 밀링으로 지칭될 수 있음)은 법선에 대한 50도 내지 80도의 각도로 수행될 수 있다.
당해 기술분야에서의 숙련자라면 알 수 있듯이, 메모리 소자 필라는 많은 메모리 소자 필라들의 어레이로서 형성되고, 이들 메모리 소자 필라가 서로 더 가까이 이격될수록 데이터 밀도가 더 높아질 것이다. 따라서, 인접한 메모리 소자 필라들 간의 자기 및 전기적 간섭을 피하면서, 가능한 서로 가까이 인접한 메모리 소자 필라들을 이격시키는 것이 바람직하다. 그러나, 이러한 간격 감소는 앞서 기재된 바와 같이 재퇴적물(402)을 제거하기 위해 고각도 밀링을 수행해야 할 필요에 의해 한정된다. 이는, 메모리 소자 필라들이 함께 너무 가까이 이격될 때 인접한 필라들로부터의 쉐도잉으로 인해 고각도 이온 밀링 프로세스가 필라의 하부에 도달하는 것을 막을 수 있기 때문이다. 필라 구조물이 더 높을수록, 쉐도잉 효과는 더 커질 것이다. 이는 도 25a 및 도 25b에 관련하여 예시되어 있다. 도 25a는 제1 높이(H1)를 갖는 필라 어레이(2502)에 대해 이온 밀링이 각도 θ로 수행되는 것을 도시하고, 도 25b는 높이(H1)보다 더 작은 높이(H2)를 갖는 제2 필라 어레이(2504)에 대해 이온 밀링이 동일 각도 θ로 수행되는 것을 도시한다. 도 25a에서 볼 수 있듯이, 이온 밀링이 인접한 필라의 하부에 도달하기 위해서, 필라(2502)는 특정 최소 간격(L1) 만큼 이격되어야 한다. 그러나, 필라(2504)가 더 짧은 도 25b에서, 필라(2504)는 제1 최소 간격(L1)보다 상당히 더 작은 제2 최소 간격(L2) 만큼 이격될 수 있다. 따라서, 이온 밀링되는 필라의 높이를 감소시키는 것은 필라들 사이의 허용가능한 최소 간격을 감소시킨다.
도 4 및 도 5를 다시 참조하면, 고각도 이온 밀링이 수행될 필라의 유효 높이는 Ru 하드 마스크(224)의 두께를 포함한다. 그러나, Ru는 이온 밀링에 의한 제거에 대해 매우 높은 내성을 갖기 때문에, 다른 하드 마스크 층을 사용하여 가능한 것보다 훨씬 더 얇게 만들어질 수 있다. 이는 이온 밀링되는 필라의 높이를 효과적으로 감소시키며, 따라서 유리하게 데이터 밀도 증가를 위해 메모리 소자 필라의 어레이가 함께 상당히 더 가까이 이격될 수 있게 해준다.
계속해서 도 5를 참조하면, 상기 기재된 이온 밀링 프로세스는 메모리 소자 필라(206)의 외측부에서의 재료 층에 특정량의 손상을 일으키게 된다. 도 5에 도시된 바와 같이, 이로 인해 비자기 전기 절연 배리어 층(210)의 외측 에지에 손상 영역(502)이 생긴다. 배리어 층(210)은 바람직한 결정질 구조를 갖는 마그네슘 산화물(MgO)과 같은 재료로 구성되는 것이 바람직하지만, 이온 밀링에 의해 야기된 손상은 손상 부분(502)이 예를 들어 비정질 구조를 가지게 할 수 있거나, Mg 및 O의 분리를 일으켜 손상 부분(502)이 결정질 MgO가 아닌 Mg를 포함하게 할 수 있다. 이는 사용 동안 손상 부분(502)을 통한 원치않는 전기 분로를 초래할 수 있다. 그러나, 여기에서 아래에 보다 상세하게 기재될 포스트 필라 어닐링 프로세스는, 손상 부분(502)을 보수하여 전체 배리어 층(210)에 대한 원하는 결정질 MgO 구조가 되게 함으로써 이 문제를 극복할 수 있다.
이제 도 6을 참조하면, SiNx(602)와 같은 비자기 유전체 재료(분리 층)가 스퍼터 퇴적 또는 화학적 기상 증착과 같은 프로세스에 의해 대략 메모리 소자 필라 구조물(206)의 높이로 퇴적될 수 있다. 화학 기계적 연마에 내성이 있으며 또한 반응성 이온 에칭에 의해 제거 가능한 재료의 층(CMP 정지 층)(604)이 분리 층(602) 위에 퇴적될 수 있다. CMP 정지 층(604)은 예를 들어 다이아몬드 형 탄소 또는 일부 다른 적합한 재료일 수 있다. 또한, Ru는 유리하게 화학 기계적 연마에 의한 제거에 매우 내성이 있다. 따라서, Ru 하드 마스크(224)는 필라 구조물 위의 영역에서 효과적인 CMP 정지 층으로도 기능할 수 있다.
그 다음 구조물을 평탄화하도록 화학 기계적 연마(CMP)가 수행되고, 그 다음 CMP 정지 층(604)을 제거하도록 반응성 이온 에칭이 수행될 수 있다. 반응성 이온 에칭 프로세스는 임의의 남아있는 RIE가능 마스크 층(226)을 제거하도록 수행될 수 있으며, 도 7에 도시된 바와 같은 구조물을 남긴다. 이 시점에서, 배리어 층(210)에의 임의의 손상을 보수하도록(예컨대, 도 5에서의 손상 부분(502)을 보수하도록), 그 뿐만 아니라 필라 구조물의 층을 적절하게 결정화하도록, 포스트 필라 어닐링 프로세스가 수행될 수 있다. 이 포스트 필라 어닐링 프로세스는 손상 부분(502)(도 6) 및 필라 구조물의 다른 층이 원하는 대로 재결정화할 수 있도록 원하는 지속기간 동안 원하는 온도로 전체 구조물(예컨대, 웨이퍼)을 가열하는 것을 포함할 수 있다. 이 어닐링 프로세스는 개별 어닐링 단계(손상 부분(502)을 보수하기 위한 하나의 단계 및 다른 필라 층을 재결정화하기 위한 또다른 단계)를 포함할 수 있지만, 어닐링은 둘 다의 목적을 돕기 위한 단일 어닐링 단계로서 수행될 수 있다. 이 어닐링 프로세스는 3분 내지 3시간의 지속기간 동안 350-400 ℃의 온도로 웨이퍼 및 연관된 자기 메모리 소자 층(206)을 상승시키는 것을 포함할 수 있다.
도 8 내지 도 14는 본 발명의 대안의 실시예에 따라 자기 메모리 소자를 제조하기 위한 방법을 예시하기 위하여 다양한 중간 제조 단계에서의 자기 메모리 소자를 도시한다. 도 8을 참조하면, 자기 메모리 소자 구조물을 정의하도록 구성된 복수의 층(206)이 기판(202) 위에 퇴적된다. 층(206)은 시드 층 또는 하부 층(204), 합성 반강자성 구조물(208), 비자기 전기 절연 배리어 층(210), 자기 자유 층(212) 및 캡핑 층(214)을 포함할 수 있다. 자기 자유 층은 Co, CoFe, Heusler 합금 또는 일부 다른 적합한 재료, 또는 재료의 조합 중 하나 이상을 포함할 수 있다. 배리어 층(210)은 산화물로 형성될 수 있고, 바람직하게는 마그네슘 산화물(MgO)로 구성된다. 캡 층(214)은, 아래에 있는 층에서 원하는 자기 특성을 촉진시키도록 선택되며 제조 동안 아래의 층을 손상으로부터 보호할 수 있는, Ta와 같은 재료 및/또는 일부 다른 층 또는 층 조합일 수 있다.
합성 반강자성 구조물(208)은, 제1 자기 층(218), 기준 층(216)인 제2 자기 층, 및 제1 자기 층(218)과 기준 층(216) 사이에 위치된 역평행 교환 커플링 층(210)을 포함할 수 있다. 제1 자기 층(218) 및 기준 층(216)은 각각 CoFe, CoFeB, Heusler 합금 또는 일부 다른 적합한 자기 재료 중의 하나 이상으로 구성될 수 있다. 역평행 교환 커플링 층(220)은, 제1 자기 층(218)을 기준 층(216)과 강하게 역평행 교환 커플링하여 이들이 층(218, 216)의 평면에 수직인 반대 방향으로 피닝되는 자화를 갖도록 선택되는 두께를 갖는, Ru와 같은 재료로 형성될 수 있다.
신규의 하드 마스크 구조물(802)이 메모리 소자 층(206) 위에 퇴적되고, 포토레지스트 재료 층(228)이 신규의 하드 마스크 구조물(802) 위에 퇴적된다. 신규의 하드 마스크 구조물(802)은 Ru 층(804), 및 Ru 층(804) 위에 퇴적된 탄소 층, 바람직하게는 다이아몬드 형 탄소(DLC; diamond like carbon) 층(806)을 포함한다. 하드 마스크 구조물(802)은, Ru 층 위에 퇴적된 Ta, TaN 또는 SiOx(도시되지 않음)의 하나 이상과 같은 다른 층도 포함할 수 있다. 상기에 설명된 바와 같이, 하드 마스크 층으로서의 Ru의 사용은 다른 하드 마스크 층의 사용보다 여러 이점을 제공한다. 예를 들어, Ru는 전기 절연 산화물을 형성하지 않고, 따라서 메모리 소자 구조물에 원치않는 기생 저항을 부여하지 않고서 완성된 메모리 소자에 남을 수 있는 양호한 전기 전도성 하드 마스크/캡핑 층을 제공한다. 또한, 상기에 설명된 바와 같이, Ru는 이온 에칭(이온 밀링)에 의한 제거에 대해 양호한 내성을 가지며, 그리하여 다른 하드 마스크 재료보다 더 얇게 퇴적될 수 있다. 상기에 설명된 바와 같이, 이로 인해 쉐도잉 효과가 적어지게 되며, 이는 개선된 데이터 밀도를 위해 메모리 소자 필라들이 함께 더 가까이 이격될 수 있게 해준다.
또한, 다이아몬드 형 탄소(228)의 사용은 다른 하드 마스크 재료 이상으로 추가의 이점을 제공한다. 다이아몬드 형 탄소는 반응성 이온 에칭에 의해 제거될 수 있고, 따라서 후에 알 수 있듯이 아래의 Ru 층(804)을 패터닝하기 위한 유효 하드 마스크를 형성하기 위해 반응성 이온 에칭에 의해 패터닝될 수 있다. 반응성 이온 에칭에 의해 다이아몬드 형 탄소를 제거할 수 있는 이러한 능력은 또한, 다이아몬드 형 탄소가 필라 형성 후에 반응성 이온 에칭에 의해 효과적으로 제거될 수 있게 해주며, 그에 의해 양호한 전기 전도성을 제공한다. 다이아몬드 형 탄소의 또다른 중요한 이점은, 후에 알 수 있듯이, 화학 기계적 연마(CMP)에 우수한 내성을 가짐으로써, 양호한 CMP 정지 층이 된다는 것이다.
이제 도 9를 참조하면, 포토레지스트 층(228)은 자기 메모리 소자 필라를 정의하도록 구성되는 형상을 갖도록 포토리소그래피 패터닝된다. 상기에 설명된 바와 같이, 포토레지스트 마스크(228)는 그 아래에 원통형 필라를 정의하기 위하여 위에서 볼 때 전반적으로 원형인 형상을 갖도록 패터닝될 수 있다. 그러나, 이는 필요사항이 아니다. 그 다음, 도 10을 참조하면, 포토레지스트 마스크(228)의 이미지를 아래의 DLC 층(806)에 전사하도록 반응성 이온 에칭이 수행되며, 도 10에 도시된 바와 같이 패터닝된 DLC 하드 마스크(806)를 남긴다. 반응성 이온 에칭은 탄소(DLC)를 우선적으로 제거하도록 선택되는 분위기를 사용하여 수행된다. 따라서, 이 반응성 이온 에칭은 탄소를 용이하게 제거하는 산소(O2) 분위기에서 수행될 수 있다. 또한, 상기 언급된 바와 같이, Ta, TaN 또는 SiOx(도시되지 않음)와 같은 다른 마스크 층이 DLC 층(806)에 추가적으로 포함될 수 있다. 이들 추가적인 마스크 층의 사용은 이러한 추가 층을 제거하도록 구성된 추가적인 반응성 이온 에칭 단계를 수반할 수 있다. 예를 들어, Ta 또는 TaN의 층이 DLC 층(806) 위에 퇴적되는 경우, 제1 반응성 이온 에칭이 불소(F2) 또는 염소를 함유하는 분위기를 사용하여 수행될 수 있다. 불소 또는 염속 분위기에서의 이 제1 반응성 이온 에칭은 포토레지스크 마스크의 이미지를 아래의 Ta 또는 TaN 마스크 층으로 전사하는데 사용될 수 있다. 그 다음, 패터닝된 Ta 또는 TaN 마스크의 이미지를 DLC 층(806)으로 전사하도록 제2 반응성 이온 에칭이 O2 함유 분위기에서 수행될 수 있다. 반면에, SiOx 층이 DLC 층 위에 형성되는 경우, 이 재료는 불소 분위기를 사용하여 제거될 수 있다. 그 다음, 하드 마스크의 이미지를 아래의 DLC 층에 전사하도록 O2 분위기를 사용하는 반응성 이온 에칭이 사용될 수 있다.
그 다음, 도 11을 참조하면, 패터닝된 DLC 마스크(806)(그리고 만약 존재한다면 다른 마스크 층)의 이미지를 아래의 Ru 하드 마스크 층(804)에 전사하도록 이온 에칭(이온 밀링으로도 지칭됨)이 수행된다. 도시된 바와 같은 메모리 소자 필라 구조물을 정의하기 위하여 이 이온 밀링은 메모리 소자 재료(206)를 제거하도록 계속될 수 있다. 또한, 이온 밀링에 의한 제거에도 내성이 있는 DLC 마스크 층(806)은 이온 밀링 후에 실질적으로 그대로 남아있을 수 있다. 이는 유리하게 Ru 하드 마스크(804)가 달리 가능한 것보다 더 얇게 퇴적될 수 있게 하면서, 또한 남아있는 DLC 마스크(806)가 나중에 반응성 이온 에칭에 의해 제거될 수 있게 해준다.
이 이온 밀링 프로세스는 메모리 소자 필라(206)의 측부 상에 재료의 재퇴적(재퇴적물)(402)을 일으킨다. 앞서 설명된 바와 같이, 이 재퇴적된 재료는 완성된 메모리 소자 구조물에서 전류 분로를 초래할 수 있다. 따라서, 메모리 소자 필라(206)의 측부로부터 재퇴적된 재료(402)를 제거하도록 고각도(예컨대, 경사각) 이온 밀링 프로세스가 수행될 수 있으며, 도 12에 도시된 바와 같은 구조물을 남길 수 있다. 이 고각도 또는 경사각 이온 밀링은 법선에 대한 50도 내지 80도의 각도로 수행될 수 있다. Ru 하드 마스크 층(804) 및 DLC 하드 마스크(806)는 메모리 소자 필라(206)의 상부 부분을 보호한다. 도 12에서 보이는 대로, 이 고각도 이온 밀링은 메모리 소자 필라의 외측 에지에서의 재료에 손상을 일으킬 수 있다. 보다 구체적으로, 고각도 이온 밀링은 배리어 층(210)의 외측 에지에서 손상(음영 영역(502)으로 표현됨)을 초래할 수 있다. 그 결과, 배리어 층(210)의 손상된 외측 부분(502)은 바람직한 결정질 구조가 아닌 비정질 구조를 가질 수 있다. 이로 인해 외측 부분이 전기 전도성이 될 수 있으며 유효 터널 배리어로서 기능할 수 없게 되고, 그 결과 손상된 외측 부분(502)을 통해 전류 분로를 초래할 수 있다. 여기에서 아래에 보다 상세하게 기재될 포스트 필라 어닐링 프로세스는 손상 부분(502)을 원하는 결정질 상태로 재정렬함으로써 이를 보정할 수 있다. 이 어닐링은 3분 내지 3시간의 지속기간 동안 350-400 ℃의 온도로 웨이퍼 및 그 위에 형성된 메모리 소자 층(206)을 상승시키는 것을 포함할 수 있다.
이제 도 13을 참조하면, SiNx와 같은 비자기 유전체 격리 층(1302)이 적어도 메모리 소자 구조물의 상부만큼 높은 높이로 퇴적된다. 그 다음, 유전체 격리 층(1302) 위에 다이아몬드 형 탄소(DLC)와 같은 CMP 정지 층(1304)이 퇴적될 수 있다. 그 다음, 표면을 평탄화하도록 화학 기계적 연마가 수행된다. 그 다음, 임의의 남아있는 CMP 정지 층(1304) 및 임의의 남아있는 DLC 하드 마스크 층(806)을 제거하도록 반응성 이온 에칭이 수행될 수 있으며, 도 14에 도시된 바와 같은 구조물을 남길 수 있다. 도 14에 도시된 바와 같이, Ru 하드 마스크(804)만 메모리 소자 구조물(206) 위에 남는다. 유리하게, Ru 하드 마스크(804)는 산화되지 않기 때문에, 메모리 소자 층에 어떠한 기생 저항도 부여하지 않고서 완성된 구조물에 남아있을 수 있다. Ru 층(804) 위에 전기 전도성 상부 콘택이 추가될 수 있다.
도 15 내지 도 24는 또다른 실시예에 따라 자기 메모리 소자를 제조하기 위한 방법을 예시한다. 이 방법은, 특히 터널 배리어 층에 관련하여, 메모리 소자 층의 특성이 개선되는 자가 정렬(self-aligned) 부분 밀 프로세스이다. 이 방법은 임의의 상기 신규의 하드 마스크 구조물로 구현될 수 있다. 도 15를 참조하면, 기판(202)이 제공되며, 이는 실리콘 웨이퍼 기판일 수 있고 그 안에 형성된 CMOS 회로부와 같은 회로부를 포함할 수 있다. 일련의 메모리 소자 층(206)이 기판(202) 위에 퇴적된다. 메모리 소자 층(206)은 시드 층(204), 합성 반강자성 구조물(SAF)(208), 비자기 배리어 층(220), 자기 자유 층(212) 및 캡핑 층(214)을 포함할 수 있다. 합성 반강자성 구조물(208)은 제1 및 제2 자기 층(218, 216), 그리고 제1 및 제2 자기 층(218, 216) 사이에 위치된 비자기 역평행 교환 커플링 층(220)을 포함할 수 있다. 메모리 소자(206)의 다양한 층은 도 2 내지 도 7 그리고 도 8 내지 도 15에 관련하여 상기에 설명된 바와 같은 재료를 포함할 수 있다. 메모리 소자 층(206)은 스핀 전류 구조물(도시되지 않음)과 같은, 하지만 이에 한정되는 것은 아닌, 다른 추가 층도 포함할 수 있다. 하드 마스크 구조물(222)이 메모리 소자 층(206) 위에 퇴적될 수 있다. 하드 마스크 구조물(222)은 임의의 상기에 기재된 하드 마스크 구조물일 수 있다. 예를 들어, 하드 마스크 구조물(222)은 Ru 층(224), 및 Ru 하드 마스크(224) 위에 퇴적된 Ta, TaN, SiOx 또는 다이아몬드 형 탄소(DLC) 중의 하나 이상일 수 있는 RIE가능 층(226)을 포함할 수 있다. 대안으로서, 하드 마스크 구조물(222)은 그 위에 퇴적된 RIE가능 층(226) 없이 Ru 층(224)만 포함할 수 있다. 그 다음, 포토레지스트 층(228)이 하드 마스크 구조물(222) 위에 형성된다. 포토레지스트 층(228)은 당해 기술분야에서의 숙련자에게 익숙한 기술에 의해 하드 마스크 층(222)에 스핀온될 수 있다.
이제 도 16을 참조하면, 포토레지스트 층(228)은, 메모리 소자 필라 구조물의 상부 부분을 정의하도록 구성되는, 도시된 바와 같은 포토레지스트 마스크를 형성하도록, 포토리소그래피 패터닝 및 현상된다. 상기에 기재된 바와 같이, 패터닝된 포토레지스트 마스크(228)는 위에서 볼 때에 원형 형상을 갖도록 구성될 수 있다. 도 17을 참조하면, 포토레지스트 마스크의 이미지를 아래의 RIE가능 하드 마스크 층(226)으로 전사하도록 반응성 이온 에칭 프로세스가 수행된다. 이 반응성 이온 에칭은 RIE가능 하드 마스크 층(226)을 구성하는 재료를 효과적으로 제거하도록 선택되는 분위기에서 수행된다. 예를 들어, RIE가능 하드 마스크(226)가 Ta 또는 TaN인 경우, 반응성 이온 에칭은 불소 또는 염소 분위기를 사용하여 수행될 수 있다. 마스크 층(226)이 SiOx 또는 다이아몬드 형 탄소(DLC)인 경우, 반응성 이온 에칭은 불소 분위기에서 수행될 수 있다.
그 다음, 도 18을 참조하면, 제1 이온 빔 에칭(이온 밀링으로도 지칭됨)이 수행된다. 이 제1 이온 밀링은 복수의 메모리 소자 층(206)을 부분적으로만 통해 연장하도록 수행된다. 보다 바람직하게는, 제1 이온 밀링은 배리어 층(210)이 제거될 때까지 또는 바로 직후까지 수행되며, 이는 기준 층(216) 안으로 약간 재료를 제거할 것이다. 도 18에 도시된 바와 같이, 이 이온 밀링은 메모리 소자 층(206)의 이온 밀링된 부분의 측부 상에 특정량의 재퇴적된 재료(1802)를 초래한다. 그러나, 유리하게, 제1 이온 밀링은 메모리 소자(1802)의 층의 일부만 제거하므로, 재퇴적된 재료(1802)의 양은, 메모리 소자(206)의 층 전부를 제거할 전체(full) 이온 밀링 프로세스가 수행되었을 경우 존재할 재퇴적된 재료의 양에 비교하여 크게 감소된다.
그 다음, 메모리 소자의 이온 밀링된 부분의 측부로부터 재퇴적된 재료(1802)를 제거하도록 고각도 이온 밀링(법선에 대해 높은 각도, 또는 “경사” 각도)이 수행되며, 도 19에 도시된 바와 같은 구조물을 남긴다. 이 고각도 이온 밀링은 법선에 대한 50도 내지 80도 이상과 동일한 각도로 수행될 수 있다. 음영 영역(1902)에 의해 표시된 바와 같이, 고각도 이온 밀링은 또한 비자기 배리어 층의 외측 에지에 작은 양의 손상도 일으킨다. 상기에 기재된 부분 제1 이온 밀링은 복수의 이점을 제공한다. 먼저, 재퇴적된 재료의 양이 전체 이온 밀링의 경우 존재할 것보다 상당히 더 적기 때문에, 재퇴적된 재료(1802)를 제거하는데 덜 공격적인 고각도 이온 밀링이 필요하다. 이로 인해, 메모리 소자의 측부에의 손상, 그리고 보다 구체적으로 비자기 배리어 층(210)의 외측 에지에의 손상(1902)이 적어지게 된다. 또한, 도 25a 및 도 25b에 관련하여 상기에 설명된 바와 같이, 인접한 메모리 소자 필라들 사이의 간격이 감소될 수 있는 양은, 고각도 이온 밀링 중의 메모리 소자 필라의 높이에 의해 한정된다. 그러나, 상기 기재된 제1 부분 이온 밀링의 경우, 고각도 이온 밀링 동안 필라의 높이가 크게 감소된다. 이는 유리하게, 인접한 메모리 소자 필라들로부터의 쉐도잉 효과에 기인한 한정이 훨씬 더 적어지면서, 어레이의 메모리 소자 필라들이 함께 훨씬 더 가까이 이격될 수 있게 해준다. 따라서 이는 메모리 소자 어레이에서의 더 큰 데이터 밀도를 가능하게 한다.
이제 도 20을 참조하면, 비자기 전기 절연 재료의 층(절연 층)(2002)이 퇴적된다. 절연 층은 SiOx 또는 일부 다른 적합한 재료일 수 있고, 스퍼터 퇴적, 원자층 퇴적(ALD; atomic layer deposition) 또는 화학적 기상 증착(CVD; chemical vapor deposition)에 의해 퇴적될 수 있다. 그 다음, 도 21을 참조하면, 메모리 소자 층(206)의 나머지를 제거하도록 제2 이온 밀링이 수행된다. 이 이온 밀링은 인접한 메모리 소자 필라들 간의 전류 분로를 피하도록 전기 전도성이 아닌 하부 층에서 또는 기판(202)에서 종료될 수 있다. 알 수 있듯이, 절연 층(2002)은 메모리 소자(206)의 앞서 정의된 부분을 보호하고, 보다 구체적으로 이 제2 이온 밀링 동안 앞서 정의된 배리어 층(212)을 보호한다.
이제 도 22를 참조하면, 비자기 유전체 격리 층(2202)이, 바람직하게 메모리 소자 층(206)의 상부와 실질적으로 같은 레벨인 높이로, 퇴적된다. 그 다음, 비자기 유전체 격리 층(2202) 위에 CMP 정지 층(2204)이 퇴적된다. 비자기 유전체 격리 층(2202)은 예를 들어 스퍼터 퇴적에 의해 퇴적될 수 있는 실리콘 산화물(SiOx)과 같은 산화물일 수 있다. CMP 정지 층(2204)은 화학 기계적 연마에 의한 제거에 내성이 있는 재료의 층이다. CMP 정지 층은 바람직하게 다이아몬드 형 탄소(DLC)이며, 이는 스퍼터 퇴적, 원자층 퇴적(ALD) 또는 화학적 기상 증착(CVD)에 의해 퇴적될 수 있다.
그 다음, 구조물을 평탄화하도록 화학 기계적 연마(CMP)가 수행될 수 있고, CMP 정지 층(2204)을 제거하도록 반응성 이온 에칭이 수행될 수 있다. RIE가능 마스크 층(224)을 제거하도록 반응성 이온 에칭도 또한 수행될 수 있다. 이는 도 23에 도시된 바와 같은 구조물을 남긴다. CMP 정지 층(2204)이 다이아몬드 형 탄소(DLC)인 경우, 반응성 이온 에칭은 산소 함유 분위기(O2)를 사용하여 수행될 수 있다. RIE가능 마스크 층(226)이 SiOx 또는 다이아몬드 형 탄소(DLC)인 경우, 산소 화학을 사용한 반응성 이온 에칭이 또한 마스크 층(226)을 제거하는데 사용될 수 있다. 마스크 층(226)이 Ta 또는 TaN인 경우, 불소 또는 염소 화학을 사용한 반응성 이온 에칭이 마스크 층(226)을 제거하는데 사용될 수 있다. 마스크(226)가 SiOx인 경우 불소 화학이 사용될 수 있고, 마스크(226)가 DLC인 경우 산소 화학이 사용될 수 있다. 알 수 있듯이, 상기의 프로세스의 결과로서, Ru 캡 층(224)이 메모리 소자 필라(206)의 상부 위의 상단에 노출된 채 남아있는 구조물이 된다. 앞서 설명된 바와 같이, Ru 캡 층은 전기 절연성 산화물을 형성하지 않고 높은 전기 전도성이므로, 메모리 셀 구조물에 어떠한 기생 저항도 부여하지 않고서 완성된 구조물에 남을 수 있다.
이 시점에서, 앞의 고각도 이온 밀링 동작으로부터 생긴 배리어 층(210)의 손상된 외측 부분(1902)을 보수하도록 포스트 필라 형성 어닐링 프로세스가 수행될 수 있으며, 손상 부분(1902)이 보수된, 도 24에 도시된 바와 같은 구조물을 남긴다. 상기에 기재된 바와 같이, 자가 정렬 프로세스로 인해 배리어 층(210)의 외측 부분에의 손상(1902)이 상당히 덜해진다. 그 결과, 배리어 층의 외측 에지를 그의 원하는 결정질 상태로 보수하기 위해 필요한 어닐링의 양이 유리하게 감소될 수 있다. 포스트 필라 어닐링 프로세스는 또한, 유전체 격리 층(2202)의 퇴적 후에 그리고 화학 기계적 연마 및 반응성 이온 에칭 프로세스가 수행되기 전에 수행될 수 있다는 것을 주목하여야 한다.
다양한 실시예가 상기에 기재되었지만, 이들은 단지 예로써 제시된 것이며 한정하는 것이 아님을 이해하여야 한다. 본 발명의 범위 내에 속하는 다른 실시예도 또한 당해 기술 분야에서의 숙련자에게 명백하게 될 것이다. 따라서, 본 발명의 폭 및 범위는 임의의 상기에 기재된 예시적인 실시예에 의해 한정되어서는 안되며, 다음의 청구범위 및 그의 등가물에 따라서만 정의되어야 한다.

Claims (20)

  1. 자기 메모리 소자를 제조하기 위한 방법에 있어서,
    복수의 메모리 소자 층들을 퇴적하는 단계;
    상기 복수의 메모리 소자 층들 위에 Ru 층을 퇴적하는 단계;
    상기 Ru 층 위에 다이아몬드 형 탄소(diamond like carbon) 층을 퇴적하는 단계;
    상기 다이아몬드 형 탄소 층 위에 포토레지스트 마스크를 형성하는 단계;
    다이아몬드 형 탄소 마스크를 형성하도록 상기 포토레지스트 마스크의 이미지를 상기 다이아몬드 형 탄소 층에 전사하기 위한 제1 반응성 이온 에칭을 수행하는 단계;
    Ru 하드 마스크를 형성하도록 상기 다이아몬드 형 탄소 마스크의 이미지를 상기 Ru 층에 전사하기 위한 이온 밀링을 수행하고, 상기 Ru 하드 마스크에 의해 보호되지 않은 상기 복수의 메모리 소자 층들의 부분을 제거하도록 상기 이온 밀링을 계속하는 단계;
    상기 이온 밀링을 수행한 후에, 비자기(non-magnetic) 유전체 격리 층을 퇴적하는 단계;
    화학 기계적 연마에 내성이 있는(resistant) 재료 층을 퇴적하는 단계;
    화학 기계적 연마를 수행하는 단계; 및
    상기 화학 기계적 연마에 내성이 있는 상기 재료 층 및 상기 다이아몬드 형 탄소 마스크를 제거하도록 제2 반응성 이온 에칭을 수행하는 단계
    를 포함하는, 자기 메모리 소자를 제조하기 위한 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 화학 기계적 연마에 내성이 있는 상기 재료 층은 다이아몬드 형 탄소를 포함하고, 상기 제1 및 제2 반응성 이온 에칭 프로세스는 산소를 함유하는 분위기를 사용하여 수행되는 것인, 자기 메모리 소자를 제조하기 위한 방법.
  4. 자기 메모리 소자를 제조하기 위한 방법에 있어서,
    복수의 메모리 소자 층들을 퇴적하는 단계;
    상기 복수의 메모리 소자 층들 위에 Ru 층을 퇴적하는 단계;
    상기 Ru 층 위에 다이아몬드 형 탄소(diamond like carbon) 층을 퇴적하는 단계;
    상기 다이아몬드 형 탄소 층 위에 포토레지스트 마스크를 형성하는 단계;
    다이아몬드 형 탄소 마스크를 형성하도록 상기 포토레지스트 마스크의 이미지를 상기 다이아몬드 형 탄소 층에 전사하기 위한 반응성 이온 에칭을 수행하는 단계; 및
    Ru 하드 마스크를 형성하도록 상기 다이아몬드 형 탄소 마스크의 이미지를 상기 Ru 층에 전사하기 위한 이온 밀링을 수행하고, 상기 Ru 하드 마스크에 의해 보호되지 않은 상기 복수의 메모리 소자 층들의 부분을 제거하도록 상기 이온 밀링을 계속하는 단계
    를 포함하고,
    상기 이온 밀링은 외측부(outer side)를 갖는 자기 메모리 소자 필라(pillar)를 형성하도록 구성되는 제1 이온 밀링이고, 상기 방법은, 상기 자기 메모리 소자 필라의 외측부로부터 재퇴적된 재료를 제거하도록 구성되는 제2 이온 밀링을 수행하는 단계를 더 포함하는 것인, 자기 메모리 소자를 제조하기 위한 방법.
  5. 청구항 4에 있어서,
    상기 제2 이온 밀링은 법선에 대해 경사 각도(glancing angle)로 수행되는 것인, 자기 메모리 소자를 제조하기 위한 방법.
  6. 청구항 4에 있어서,
    상기 제2 이온 밀링은 법선에 대해 50도 내지 80도의 각도로 수행되는 것인, 자기 메모리 소자를 제조하기 위한 방법.
  7. 청구항 4에 있어서,
    상기 제2 이온 밀링을 수행한 후에, 비자기 유전체 재료를 퇴적하는 단계를 더 포함하는, 자기 메모리 소자를 제조하기 위한 방법.
  8. 자기 메모리 어레이를 제조하기 위한 방법에 있어서,
    웨이퍼 위에 복수의 메모리 소자 층들을 퇴적하는 단계;
    상기 복수의 메모리 소자 층들 위에 Ru 층을 퇴적하는 단계;
    상기 Ru 층 위에 다이아몬드 형 탄소 층을 퇴적하는 단계;
    상기 다이아몬드 형 탄소 층 위에 포토레지스트 재료를 퇴적하는 단계;
    복수의 메모리 소자 필라들을 정의하도록 구성된 복수의 포토레지스트 마스크들을 형성하도록 상기 포토레지스트 재료를 포토리소그래피 패터닝하는 단계;
    상기 복수의 포토레지스트 마스크들의 이미지를 상기 다이아몬드 형 탄소 층에 전사하기 위한 제1 반응성 이온 에칭을 수행하는 단계;
    복수의 메모리 소자 필라들을 정의하도록 구성되는 복수의 Ru 하드 마스크 구조물들을 형성하도록 상기 다이아몬드 형 탄소 층의 이미지를 상기 Ru 층에 전사하기 위한 이온 밀링을 수행하는 단계;
    복수의 자기 메모리 소자 필라들을 형성하기 위해 상기 복수의 Ru 하드 마스크 구조물들에 의해 커버되지 않은 상기 복수의 메모리 소자 층들의 부분을 제거하도록 상기 이온 밀링을 계속하여 수행하는 단계; 및
    상기 이온 밀링을 수행한 후에, 상기 자기 메모리 소자 필라들의 측부로부터 재퇴적된 재료를 제거하도록 고각도(high angle) 이온 밀링을 수행하는 단계
    를 포함하는, 자기 메모리 어레이를 제조하기 위한 방법.
  9. 삭제
  10. 청구항 8에 있어서,
    상기 고각도 이온 밀링은 법선에 대해 70도의 각도로 수행되는 것인, 자기 메모리 어레이를 제조하기 위한 방법.
  11. 청구항 8에 있어서,
    상기 복수의 자기 메모리 소자 필라들을 형성한 후에, 비자기 유전체 격리 재료를 퇴적한 다음, 화학 기계적 연마를 수행하는 단계를 더 포함하는, 자기 메모리 어레이를 제조하기 위한 방법.
  12. 청구항 11에 있어서,
    상기 화학 기계적 연마를 수행한 후에, 어닐링 프로세스를 수행하는 단계를 더 포함하는, 자기 메모리 어레이를 제조하기 위한 방법.
  13. 청구항 8에 있어서,
    상기 고각도 이온 밀링은 상기 웨이퍼에 대한 법선에 대해 50도 내지 80도의 각도로 수행되는 것인, 자기 메모리 어레이를 제조하기 위한 방법.
  14. 자기 메모리 어레이를 제조하기 위한 방법에 있어서,
    웨이퍼 위에 복수의 메모리 소자 층들을 퇴적하는 단계;
    상기 복수의 메모리 소자 층들 위에 Ru 층을 퇴적하는 단계;
    상기 Ru 층 위에 다이아몬드 형 탄소 층을 퇴적하는 단계;
    상기 다이아몬드 형 탄소 층 위에 포토레지스트 재료를 퇴적하는 단계;
    복수의 메모리 소자 필라들을 정의하도록 구성된 복수의 포토레지스트 마스크들을 형성하도록 상기 포토레지스트 재료를 포토리소그래피 패터닝하는 단계;
    상기 복수의 포토레지스트 마스크들의 이미지를 상기 다이아몬드 형 탄소 층에 전사하기 위한 제1 반응성 이온 에칭을 수행하는 단계;
    복수의 메모리 소자 필라들을 정의하도록 구성되는 복수의 Ru 하드 마스크 구조물들을 형성하도록 상기 다이아몬드 형 탄소 층의 이미지를 상기 Ru 층에 전사하기 위한 이온 밀링을 수행하는 단계;
    복수의 자기 메모리 소자 필라들을 형성하기 위해 상기 복수의 Ru 하드 마스크 구조물들에 의해 커버되지 않은 상기 복수의 메모리 소자 층들의 부분을 제거하도록 상기 이온 밀링을 계속하여 수행하는 단계; 및
    상기 이온 밀링을 수행한 후에, 다이아몬드 형 탄소 마스크 구조물을 제거하기 위한 반응성 이온 에칭을 수행하는 단계
    를 포함하는, 자기 메모리 어레이를 제조하기 위한 방법.
  15. 자기 메모리 소자 어레이를 제조하기 위한 방법에 있어서,
    기판 상에 제1 전기 전도성 콘택 구조물을 형성하는 단계;
    상기 제1 전기 전도성 콘택 구조물 위에 복수의 메모리 소자 층들을 퇴적하는 단계 - 상기 복수의 메모리 소자 층들은 자기 기준 층, 자기 자유 층 및 상기 자기 기준 층과 상기 자기 자유 층 사이에 위치된 비자기 배리어 층을 포함함 - ;
    상기 복수의 메모리 소자 층들 위에 Ru 층을 퇴적하는 단계;
    상기 Ru 층 위에 다이아몬드 형 탄소 층을 퇴적하는 단계;
    상기 다이아몬드 형 탄소 층 위에 포토레지스트 마스크를 형성하는 단계;
    다이아몬드 형 탄소 마스크를 형성하도록 상기 포토레지스트 마스크의 이미지를 상기 다이아몬드 형 탄소 층에 전사하기 위한 반응성 이온 에칭을 수행하는 단계;
    상기 다이아몬드 형 탄소 마스크의 이미지를 상기 Ru 층에 그리고 상기 복수의 메모리 소자 층들의 적어도 일부에 전사하기 위한 이온 밀링을 수행하는 단계; 및
    상기 이온 밀링을 수행한 후에, 비자기 유전체 격리 층을 퇴적하고, 상기 비자기 유전체 격리 층 위에 CMP 정지 층을 퇴적하고, 화학 기계적 연마를 수행하는 단계
    를 포함하는, 자기 메모리 소자 어레이를 제조하기 위한 방법.
  16. 삭제
  17. 삭제
  18. 청구항 15에 있어서,
    상기 화학 기계적 연마 프로세스를 수행한 후에, 상기 CMP 정지 층 및 상기 다이아몬드 형 탄소 층을 제거하기 위한 반응성 이온 에칭을 수행하는 단계를 더 포함하는, 자기 메모리 소자 어레이를 제조하기 위한 방법.
  19. 청구항 18에 있어서,
    상기 CMP 정지 층은 다이아몬드 형 탄소를 포함하는 것인, 자기 메모리 소자 어레이를 제조하기 위한 방법.
  20. 청구항 18에 있어서,
    상기 CMP 정지 층은 다이아몬드 형 탄소를 포함하고, 상기 CMP 정지 층 및 다이아몬드 형 탄소 층을 제거하도록 수행된 상기 반응성 이온 에칭은 산소 화학을 사용하여 수행되는 것인, 자기 메모리 소자 어레이를 제조하기 위한 방법.
KR1020217034136A 2019-04-29 2020-04-28 Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법 KR102589614B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/397,759 US10903002B2 (en) 2019-04-29 2019-04-29 Method for manufacturing a magnetic memory element using Ru and diamond like carbon hard masks
US16/397,759 2019-04-29
PCT/US2020/030303 WO2020223254A1 (en) 2019-04-29 2020-04-28 Method for manufacturing a magnetic memory element using ru and diamond like carbon hard masks

Publications (2)

Publication Number Publication Date
KR20210149084A KR20210149084A (ko) 2021-12-08
KR102589614B1 true KR102589614B1 (ko) 2023-10-13

Family

ID=72917250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217034136A KR102589614B1 (ko) 2019-04-29 2020-04-28 Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법

Country Status (4)

Country Link
US (1) US10903002B2 (ko)
KR (1) KR102589614B1 (ko)
CN (1) CN113826216A (ko)
WO (1) WO2020223254A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314408A (zh) * 2021-04-23 2021-08-27 长江先进存储产业创新中心有限责任公司 一种硬掩膜叠层结构及半导体器件的形成方法
US11901304B2 (en) * 2021-05-18 2024-02-13 Globalfoundries U.S. Inc. Integrated circuit structure with fluorescent material, and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070133251A1 (en) * 2005-12-14 2007-06-14 Hitachi Global Storage Technologies Magnetic random access memory (MRAM) having increased reference layer anisotropy through ion beam etch of magnetic layers
US20150263275A1 (en) * 2014-03-12 2015-09-17 Kazuhiro Tomioka Manufacturing method of magnetic memory device and manufacturing apparatus of magnetic memory device
US20180269385A1 (en) * 2017-03-20 2018-09-20 Headway Technologies, Inc. Protective Passivation Layer for Magnetic Tunnel Junctions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7530158B2 (en) * 2005-04-19 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. CPP read sensor fabrication using heat resistant photomask
US7381343B2 (en) * 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials
KR100691492B1 (ko) * 2005-09-29 2007-03-09 주식회사 하이닉스반도체 플래시 메모리 소자의 금속배선 형성방법
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US8956882B1 (en) * 2013-09-12 2015-02-17 Kazuhiro Tomioka Method of manufacturing magnetoresistive element
US10388860B2 (en) * 2017-12-30 2019-08-20 Spin Memory, Inc. Method for manufacturing high density magnetic random access memory devices using diamond like carbon hard mask
US10211395B1 (en) * 2017-12-30 2019-02-19 Spin Transfer Technologies, Inc. Method for combining NVM class and SRAM class MRAM elements on the same chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070133251A1 (en) * 2005-12-14 2007-06-14 Hitachi Global Storage Technologies Magnetic random access memory (MRAM) having increased reference layer anisotropy through ion beam etch of magnetic layers
US20150263275A1 (en) * 2014-03-12 2015-09-17 Kazuhiro Tomioka Manufacturing method of magnetic memory device and manufacturing apparatus of magnetic memory device
US20180269385A1 (en) * 2017-03-20 2018-09-20 Headway Technologies, Inc. Protective Passivation Layer for Magnetic Tunnel Junctions

Also Published As

Publication number Publication date
US20200343042A1 (en) 2020-10-29
WO2020223254A1 (en) 2020-11-05
KR20210149084A (ko) 2021-12-08
US10903002B2 (en) 2021-01-26
CN113826216A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
US9406876B2 (en) Method for manufacturing MTJ memory device
US10069064B1 (en) Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
US7863060B2 (en) Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8133745B2 (en) Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US10916696B2 (en) Method for manufacturing magnetic memory element with post pillar formation annealing
US11217744B2 (en) Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
US10388860B2 (en) Method for manufacturing high density magnetic random access memory devices using diamond like carbon hard mask
KR102589614B1 (ko) Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법
US11177431B2 (en) Magnetic memory device and method for manufacturing the same
US11723217B2 (en) Magnetic tunnel junction element with RU hard mask for use in magnetic random-access memory
US20220246842A1 (en) Method for manufacturing a magnetic random-access memory device using post pillar formation annealing
US20190392879A1 (en) MAGNETIC MEMORY ELEMENT HAVING MgO ISOLATION LAYER
US10446742B2 (en) Method for manufacturing a magnetic memory element array using high angle side etch to open top electrical contact
CN109994600B (zh) 一种磁性随机存储器的制作方法
US10867651B2 (en) Initialization process for magnetic random access memory (MRAM) production
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
US10374153B2 (en) Method for manufacturing a magnetic memory device by pre-patterning a bottom electrode prior to patterning a magnetic material
US20200343043A1 (en) Method for manufacturing a self-aligned magnetic memory element with ru hard mask
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
CN111490152B (zh) 一种制作超小型磁性随机存储器阵列的方法
US10614867B2 (en) Patterning of high density small feature size pillar structures
CN111816764A (zh) 一种制备磁性隧道结单元阵列的方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant