KR20210075405A - 전자 장치 - Google Patents
전자 장치 Download PDFInfo
- Publication number
- KR20210075405A KR20210075405A KR1020190166407A KR20190166407A KR20210075405A KR 20210075405 A KR20210075405 A KR 20210075405A KR 1020190166407 A KR1020190166407 A KR 1020190166407A KR 20190166407 A KR20190166407 A KR 20190166407A KR 20210075405 A KR20210075405 A KR 20210075405A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electronic device
- memory
- tsel
- data
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 claims abstract description 69
- 230000005415 magnetization Effects 0.000 claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 32
- 229910017135 Fe—O Inorganic materials 0.000 claims abstract description 23
- 238000012545 processing Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 31
- 229910045601 alloy Inorganic materials 0.000 claims description 25
- 239000000956 alloy Substances 0.000 claims description 25
- 238000013500 data storage Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 18
- 229910052804 chromium Inorganic materials 0.000 claims description 17
- 229910052697 platinum Inorganic materials 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- 229910052788 barium Inorganic materials 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- 229910052749 magnesium Inorganic materials 0.000 claims description 15
- 229910052748 manganese Inorganic materials 0.000 claims description 15
- 229910052750 molybdenum Inorganic materials 0.000 claims description 15
- 229910052758 niobium Inorganic materials 0.000 claims description 15
- 229910052763 palladium Inorganic materials 0.000 claims description 15
- 229910052703 rhodium Inorganic materials 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 229910052712 strontium Inorganic materials 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 229910052720 vanadium Inorganic materials 0.000 claims description 15
- 229910052726 zirconium Inorganic materials 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052741 iridium Inorganic materials 0.000 claims description 11
- -1 and X is Co Substances 0.000 claims description 8
- 230000005292 diamagnetic effect Effects 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910000510 noble metal Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 2
- 230000005290 antiferromagnetic effect Effects 0.000 claims 2
- 229910052707 ruthenium Inorganic materials 0.000 claims 2
- 230000003139 buffering effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 347
- 230000000052 comparative effect Effects 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 229910001260 Pt alloy Inorganic materials 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 239000006185 dispersion Substances 0.000 description 6
- 239000007787 solid Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910000521 B alloy Inorganic materials 0.000 description 2
- 229910020708 Co—Pd Inorganic materials 0.000 description 2
- 229910020707 Co—Pt Inorganic materials 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910020598 Co Fe Inorganic materials 0.000 description 1
- 229910002519 Co-Fe Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H01L43/08—
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H01L43/02—
-
- H01L43/10—
-
- H01L43/12—
-
- H01L45/122—
-
- H01L45/14—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
전자 장치가 제공된다. 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 자유층의 상부 또는 하부에 배치된 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다.
Description
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 Fe-O 결합을 갖는 균질한 물질을 포함하는 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 기판; 상기 기판 상에 형성된 복수의 메모리 셀; 및 상기 기판 상에 형성되고, 상기 메모리 셀에 전기적으로 접속되어 메모리 셀을 선택하거나(select) 또는 선택해제하는(de-select) 스위칭 소자를 포함할 수 있고, 상기 메모리 셀의 각각은 자성층 및 상기 자성층과 접촉하는 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 상기 자성층의 수직 자기 이방성 자계(Hk)를 향상시키는 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다.
상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치에 의하면, 가변 저항 소자의 특성 향상이 가능하다.
도 1은 비교예의 가변 저항 소자를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 4는 비교예 및 본 발명의 실시예에 따른 구조의 Ms*t 값에 따른 수직 자기 이방성 자계(perpendicular magnetic anisotrophy field, Hk)를 나타내는 그래프이다.
도 5는 실시예 및 비교예에 따른 구조의 X-선 광전자 분광(X-ray photoelectron spectroscpoy, XPS) 스펙트럼을 나타낸다.
도 6은 실시예 및 비교예에 따른 구조의 인가된 자기장에 따른 정규화된 커 회전각(Kerr rotation angle)을 나타내는 그래프이다.
도 7은 실시예 및 비교예에 따른 구조의 수직 자기 이방성 자계(Hk)에 따른 감쇠 상수(α)를 나타내는 그래프이다.
도 8은 실시예 및 비교예에 따른 구조의 정규화된 Vw/Vc에 따른 WER을 나타내는 그래프이다.
도 9a는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 9b는 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조방법을 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 4는 비교예 및 본 발명의 실시예에 따른 구조의 Ms*t 값에 따른 수직 자기 이방성 자계(perpendicular magnetic anisotrophy field, Hk)를 나타내는 그래프이다.
도 5는 실시예 및 비교예에 따른 구조의 X-선 광전자 분광(X-ray photoelectron spectroscpoy, XPS) 스펙트럼을 나타낸다.
도 6은 실시예 및 비교예에 따른 구조의 인가된 자기장에 따른 정규화된 커 회전각(Kerr rotation angle)을 나타내는 그래프이다.
도 7은 실시예 및 비교예에 따른 구조의 수직 자기 이방성 자계(Hk)에 따른 감쇠 상수(α)를 나타내는 그래프이다.
도 8은 실시예 및 비교예에 따른 구조의 정규화된 Vw/Vc에 따른 WER을 나타내는 그래프이다.
도 9a는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 9b는 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조방법을 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 발명의 실시예들을 설명하기에 앞서 실시예들과의 대비를 위한 비교예 및 그 문제점을 먼저 설명하기로 한다.
도 1은 비교예의 가변 저항 소자를 나타내는 단면도이다.
도 1을 참조하면, 비교예의 가변 저항 소자(10)는 변경 가능한 자화 방향을 갖는 자유층(14), 고정된 자화 방향을 갖는 고정층(12) 및 자유층(14)과 고정층(12) 사이에 개재되는 터널 베리어층(13)을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있다.
여기서, 자유층(14)은 자화 방향이 가변적이어서 자화 방향에 따라 실제로 데이터를 저장할 수 있는 층으로, 스토리지층(storage layer) 등으로도 불릴 수 있다.
고정층(12)은 자화 방향이 고정되어 자유층의 자화 방향과 대비될 수 있는 층으로서, 기준층(reference layer) 등으로도 불릴 수 있다.
가변 저항 소자(10)에 인가되는 전압 또는 전류에 따라, 자유층(14)의 자화 방향이 변화하여 고정층(12)의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자(10)가 저저항 상태 또는 고저항 상태 사이에서 스위칭함으로써 서로 다른 데이터를 저장할 수 있다. 즉, 가변 저항 소자(10)는 메모리 셀로서 기능할 수 있다.
자유층(14) 및 고정층(12)은 자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 자유층(14)의 자화 방향의 변화는 스핀 전달 토크(spin transfer torque)에 의할 수 있다. 또한, 자유층(14) 및 고정층(12)은 층의 표면에 대해 수직인 자화 방향을 가질 수 있다. 예컨대, 자유층(14)의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 변경될 수 있고, 고정층(12)의 자화 방향은 위에서 아래로 향하는 방향으로 고정될 수 있다.
터널 베리어층(13)은 절연성의 산화물을 포함할 수 있고, 전자의 터널링을 가능하게 하여 자유층(14)의 자화 방향을 변화시키는 역할을 수행할 수 있다.
나아가, 가변 저항 소자(10)는 MTJ 구조물의 특성을 개선하기 위한 다양한 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(10)는 MTJ 구조물 하부에 배치되는 하부층(11), 및 MTJ 구조물 상부에 배치되는 상부층(15) 등을 더 포함할 수 있다.
상부층(15)은 옥사이드 캡핑층을 포함할 수 있다. 통상적으로 MgO 등이 상부층(15)에 포함되는 옥사이드 캡핑층으로 이용되고 있다.
상부층(15)에 포함되는 옥사이드 캡핑층은 가변 저항 소자(10)의 특성 확보를 위하여 하기 조건들을 충족시킬 필요가 있다. 즉, 옥사이드 캡핑층은 1) 자유층(14)의 감쇠 상수(damping constant, α)를 높이지 않아야 하고, 2) 자유층(14)과 상부층(15)의 계면 특성 및 자유층(14)과 터널 베리어층(13)의 계면 특성을 열화시키지 않아야 하며, 3) 보자력(coercivity, Hc), 스위칭 전류(switching current, Ic), 열적 안정성(thermal stability, Δ) 등과 같은 자유층(14)의 특성의 분산 열화를 일으키지 않아야 하고, 4) 옥사이드의 기생 저항(parasitic resistance, Rpara)을 최소화하여 MR(magnetoresistance)을 개선시킬 수 있어야 한다.
그러나, 상부층(15)에 포함되는 옥사이드 캡핑층으로 통상적으로 이용되는 MgO 등은 비균질한 비정질 구조를 가지므로, 스케일링 다운(scaling down) 시 열적 안정성(Δ)을 유지하는데 한계를 갖는다. 또한, 자유층(14)의 보자력(Hc), 스위칭 전류(Ic), 열적 안정성(Δ)과 같은 특성 자체 및 이들 특성의 분산 정도가 자유층(14) 상부에 형성되는 옥사이드 캡핑층에 크게 의존적이다. 이에 따라, 상부층(15)에 포함되는 MgO 등의 옥사이드 캡핑층은 MTJ 구조물을 포함하는 가변 저항 소자(10)의 성능 열화를 일으킬 수 있다.
본 실시예에서는, 자유층 상부에 통상적인 MgO 등의 옥사이드 캡핑층 대신에 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 적용함으로써 자유층의 열적 안성정 및 소자 특성의 분산을 현저하게 개선시키고, 가변 저항 소자의 스케일러빌러티(scalability)를 확보할 수 있으며, WER(write error rate)을 개선시킬 수 있는 가변 저항 소자를 제공하고자 한다. 가변 저항 소자는, 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭할 수 있는 소자를 의미한다. 가변 저항 소자의 저항 상태에 따라 가변 저항 소자에는 서로 다른 데이터가 저장될 수 있다. 즉, 가변 저항 소자는 메모리 셀로서 기능할 수 있다. 메모리 셀은, 가변 저항 소자와 함께, 가변 저항 소자와 접속하여 가변 저항 소자로의 접근(access)을 제어하는 선택 소자를 더 포함할 수 있다. 이러한 메모리 셀은 다양하게 배열되어 반도체 메모리를 구성할 수 있다.
특히, 가변 저항 소자는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 자유층과 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있다. 이러한 가변 저항 소자에서는 인가되는 전압 또는 전류에 따라, 자유층의 자화 방향이 변화하여 고정층의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자가 저저항 상태 또는 고저항 상태 사이에서 스위칭할 수 있다. 이하에서 설명하는 실시예들에서는, 이러한 가변 저항 소자에 요구되는 다양한 특성을 만족 또는 향상시킬 수 있는 개량된 가변 저항 소자를 제공하고자 한다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 소자(100)는, 변경 가능한 자화 방향을 갖는 자유층(107), 고정된 자화 방향을 갖는 고정층(104) 및 상기 자유층(107)과 고정층(104) 사이에 개재되는 터널 베리어층(106)을 포함하는 MTJ 구조물을 포함할 수 있다.
자유층(107)은 변경 가능한 자화 방향을 가짐으로써 서로 다른 데이터를 저장할 수 있는 층으로, 스토리지층(storage layer) 등으로도 불릴 수 있다. 자유층(107)의 자화 방향은 기판 및 층 표면에 대해 실질적으로 수직일 수 있다. 다시 말하면, 자유층(107)의 자화 방향은 자유층(107), 터널 베리어층(106) 및 고정층(104)의 적층 방향과 실질적으로 평행할 수 있다. 따라서, 자유층(107)의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 가변될 수 있다. 이러한 자유층(107)의 자화 방향의 변화는 스핀 전달 토크(spin transfer torque)에 의할 수 있다.
자유층(107)은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 자유층(107)은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
터널 베리어층(106)은 가변 저항 소자(100)의 저항 상태를 변경시키는 라이트 동작시 자유층(107)과 고정층(104) 사이에서의 전자의 터널링을 가능하게 하여 자유층(107)의 자화 방향이 변화되게 할 수 있다. 터널 베리어층(106)은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함할 수 있다.
고정층(104)은 자화 방향이 고정되어 자유층(107)의 자화 방향과 대비될 수 있는 층으로서, 기준층(reference layer) 등으로도 불릴 수 있다. 고정층(104)은 위에서 아래로 향하는 자화 방향 또는 아래에서 위로 향하는 자화 방향의 어느 하나를 가질 수 있다.
고정층(104)은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 고정층(104)은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
또한, 후술하는 바와 같이, 고정층(104)은 스페이서층(103)을 통하여 쉬프트 캔슬링 층(102)과 반자성 교환 결합을 형성할 수 있다.
이러한 MTJ 구조물에서는, 가변 저항 소자(100)의 상단 및 하단에 전압 또는 전류가 인가되는 경우, 스핀 전달 토크에 의해 자유층(107)의 자화 방향이 가변될 수 있다. 자유층(107)과 고정층(104)의 자화 방향이 서로 평행한 경우, 가변 저항 소자(100)는 저저항 상태에 있을 수 있고, 예컨대, 데이터 '0'을 저장할 수 있다. 반대로, 자유층(107)의 자화 방향과 고정층(104)의 자화 방향이 서로 반평행한 경우, 가변 저항 소자(100)는 고저항 상태에 있을 수 있고, 예컨대, 데이터 '1'을 저장할 수 있다.
가변 저항 소자(100)는, MTJ 구조물에 더하여, MTJ 구조물의 특성이나 공정 과정을 개선하기 위한 다양한 용도를 갖는 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(100)는 버퍼층(101), 쉬프트 캔슬링 층(102), 스페이서층(103), 중간층(105), 열적 안정성 향상층(TSEL, 108) 및 캡핑층(109)을 더 포함할 수 있다.
버퍼층(101)은 쉬프트 캔슬링 층(102) 아래에 형성되어, 기판과 상부에 위치하는 층들 사이의 버퍼 역할을 하며, 상부에 위치하는 층들의 결정 성장을 도울 수 있고, 결과적으로 상부에 위치하는 층들의 특성을 더욱 향상시킬 수 있다. 버퍼층(101)은 단일 금속, 금속 합금, 금속 질화물, 금속 산화물 등 다양한 도전 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다. 또한, 버퍼층(101)은 하부전극(도시하지 않음)과 상부에 위치하는 층들 사이의 격자 상수 불일치를 해소하기 위하여 하부전극(도시하지 않음)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들면, 버퍼층(101)은 탄탈륨(Ta)을 포함할 수 있다.
캡핑층(109)은 가변 저항 소자(100)를 보호하고, 가변 저항 소자(100)의 패터닝시 하드마스크로 기능할 수 있는 층으로서 금속 등 다양한 도전 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다. 특히, 캡핑층(109)은 층 내의 핀 홀(pin hole)이 적고 습식 및/또는 건식 식각에 대한 저항성이 큰 금속 계열 물질로 형성될 수 있다. 예컨대, 캡핑층(109)은 Ru 등과 같은 귀금속을 포함할 수 있다.
일 실시예에서, 캡핑층(109)은 서로 상이한 금속을 포함하는 제1 금속층 및 제2 금속층을 포함하는 다중막 구조를 가질 수 있다.
쉬프트 캔슬링 층(102)은 고정층(104)에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소시키는 기능을 할 수 있다. 이러한 경우, 고정층(104)에 의해 생성되는 표류자계가 자유층(107)에 미치는 영향이 감소하여 자유층(107)에서의 편향 자기장이 감소할 수 있다. 즉, 쉬프트 캔슬링 층(102)에 의해, 고정층(104)으로부터의 표류자계에 기인하는 자유층(107)의 자화 반전 특성(히스테리시스 곡선)의 쉬프트가 무효화될 수 있다. 이를 위하여, 쉬프트 캔슬링 층(102)은 고정층(104)의 자화 방향과 반평행한 자화 방향을 가질 수 있다. 본 실시예에서, 고정층(104)이 위에서 아래로 향하는 자화 방향을 갖는 경우, 쉬프트 캔슬링 층(102)은 아래에서 위로 향하는 자화 방향을 가질 수 있다. 반대로, 고정층(104)이 아래에서 위로 향하는 자화 방향을 갖는 경우, 쉬프트 캔슬링 층(102)은 위에서 아래로 향하는 자화 방향을 가질 수 있다. 쉬프트 캔슬링 층(102)은 스페이서층(103)을 통하여 고정층(104)과 반자성 교환 결합되어, SAF(synthetic anti-ferromagnet) 구조를 형성할 수 있다. 쉬프트 캔슬링 층(102)은 강자성 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
고정층(104)과 쉬프트 캔슬링 층(102) 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층(도시되지 않음)이 고정층(104)과 쉬프트 캔슬링 층(102) 사이에 개재될 수 있다. 예를 들면, 이러한 물질층은 비정질일 수 있으며, 나아가 도전성 물질, 예컨대, 금속, 금속 질화물, 금속 산화물 등을 포함할 수 있다.
스페이서층(103)은 고정층(104)과 쉬프트 캔슬링 층(102) 사이에 개재되어 이들 사이의 버퍼 역할을 수행하면서 고정층(104)과 쉬프트 캔슬링 층(102)의 반자성 교환 결합을 구현하고, 쉬프트 캔슬링 층(102)의 특성을 향상시키는 역할을 할 수 있다. 스페이서층(103)은 Ru 등과 같은 귀금속을 포함할 수 있다.
한편, 도 2에 도시된 가변 저항 소자(100)에 있어서 고정층(104)과 쉬프트 캔슬링 층(102)의 상대적인 위치는 서로 바뀔 수 있다.
중간층(105)은 터널 베리어층(106)과 고정층(104) 사이에 개재될 수 있다. 중간층(105)은 터널 베리어층(106)에 가장 인접한 자성층일 수 있으며, MR 향상을 위하여 bcc (001) 구조를 가질 수 있다.
일 실시예에서, 중간층(105)은 Co, Fe, Ni, B, 다른 귀금속 또는 그 조합을 포함할 수 있다.
열적 안정성 향상층(TSEL, 108)은 열적 안정성 및 수직 자기 이방성(perpendicular anisotrpopy)을 향상시키고, 자유층(107)의 특성 및 이들 특성의 분산 정도를 개선하며, 스케일러빌러티(scalability)를 확보할 수 있고, 계면 특성의 개선을 통하여 라이팅 성능(writing performance)을 개선시키는 역할을 할 수 있다. 이를 위하여, 도 1에 도시된 비교예의 상부층(15)에 포함되는 옥사이드 캡핑층이 MgO와 같은 비균질한 비정질 물질을 포함하는 것과 달리, 본 실시예의 TSEL(108)은 증가된 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다.
일 실시예에서, TSEL(108)은 Fe-O-X 합금을 포함할 수 있으며, X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합을 포함할 수 있다.
TSEL(108)에 포함되는 Fe-O-X 합금은 비정질일 수 있다.
또한, 다른 일 실시예에서, TSEL(108)은 Fe-Ir-O-X 합금을 포함할 수 있으며, X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Mg, Sr, Ba, 또는 그 조합을 포함할 수 있다.
TSEL(108)에 포함되는 Fe-Ir-O-X 합금은 결정질일 수 있다.
본 실시예의 TSEL(108)은 증가된 Fe-O 결합을 갖는 균질한 물질을 포함하므로, 증가된 Fe-O 결합에 의해 자유층(107)의 열적 안정성(Δ) 및 수직 자기 이방성 자계(perpendicular magnetic anisotrophy field, Hk)를 향상시킬 수 있으며, 보자력(coercivity, Hc), 스위칭 전류(switching current, Ic), 열적 안정성(Δ)과 같은 자유층(107)의 특성 및 이러한 특성의 분산 정도를 개선시킬 수 있다. 또한, TSEL(108)과 자유층(107) 사이의 계면 특성 및 자유층(107)과 터널 베리어층(106) 사이의 계면 특성 향상에 의해, WER을 개선하여 라이팅 성능의 향상을 이룰 수 있다. 또한, 스케일링 다운 시에도 충분한 열적 안정성을 발휘할 수 있어 가변 저항 소자(100)의 총 두께를 감소시킬 수 있으므로 스케일러빌러티를 확보할 수 있다.
일 실시예에서, 가변 저항 소자(100)에 포함되는 자성층 중 터널 베리어층(106)에 가장 인접한 자성층은 MR 향상을 위하여 bcc (001) 구조를 가질 수 있다.
도 2에 도시된 실시예에 따른 가변 저항 소자(100)는 자유층(107)이 고정층(104)의 상부에 형성되어 있는 경우이나, 이와 달리 자유층(107)이 고정층(104)의 하부에 형성되어 있는 경우에도 적용 가능하다. 이에 대해서는 도 3을 참조하여 하기에 설명한다.
도 3은 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다. 도 2에 도시된 실시예와의 차이점을 중심으로 설명한다.
도 3을 참조하면, 본 실시예에 따른 가변 저항 소자(200)는 버퍼층(201), 하부층(202), 열적 안정성 향상층(TSEL, 203), 자유층(204), 터널 베리어층(205), 중간층(206), 고정층(207), 스페이서층(208), 쉬프트 캔슬링 층(209) 및 캡핑층(210)을 포함할 수 있다. 도 3에 도시된 실시예는 고정층(207)이 자유층(204) 상부에 위치하고, 자유층(204) 하부에 TSEL(203)가 위치하는 점에서 도 2에 도시된 실시예와 차이를 갖는다. 즉, 가변 저항 소자(200)에 있어서, 자유층(204) 상부에 형성된, 고정층(207)이 스페이서층(108)를 통하여 쉬프트 캔슬링 층(209)과 반자성 교환 결합되어, SAF(synthetic anti-ferromagnet) 구조를 형성할 수 있으며, 자유층(204) 하부에 TSEL(203)이 형성될 수 있다.
하부층(202)은 자유층(130)의 수직 자기 이방성을 향상시키는 역할을 수행할 수 있다. 하부층(202)은 금속, 금속 합금, 금속 질화물 또는 금속 산화물의 일 이상을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
버퍼층(201), 자유층(204), 터널 베리어층(205), 중간층(206), 고정층(207), 스페이서층(208), 쉬프트 캔슬링 층(209) 및 캡핑층(210)에 대한 설명은 도 2의 실시예에 대한 설명과 실질적으로 동일하므로, 본 실시예에 있어서는 그 상세한 설명을 생략한다.
본 실시예에 있어서, TSEL(203)은 자유층(204)의 하부에 위치할 수 있다. 본 실시예의 TSEL(203)은, 도 1에 도시된 비교예의 상부층(15)이 MgO 등의 옥사이드를 포함하는 비균질한 비정질 물질을 포함하는 것과 달리, 증가된 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다.
일 실시예에서, TSEL(203)은 Fe-O-X 합금을 포함할 수 있으며, X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합을 포함할 수 있다. TSEL(203)에 포함되는 Fe-O-X 합금은 비정질일 수 있다.
또한, 다른 일 실시예에서, TSEL(203)은 Fe-Ir-O-X 합금을 포함할 수 있으며, X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Mg, Sr, Ba, 또는 그 조합을 포함할 수 있다. TSEL(203)에 포함되는 Fe-Ir-O-X 합금은 결정질일 수 있다.
본 실시예의 TSEL(203)은 Fe-O 결합을 갖는 균질한 물질을 포함하므로, 증가된 Fe-O 결합에 의해 자유층(204)의 열적 안정성(Δ) 및 수직 자기 이방성 자계(Hk)를 향상시킬 수 있으며, 보자력(Hc), 스위칭 전류(Ic), 열적 안정성(Δ)과 같은 자유층(204)의 특성 및 특성의 분산 정도를 개선시킬 수 있다. 또한, TSEL(203)과 자유층(204) 사이의 계면 특성 및 TSEL(203)과 터널 베리어층(205) 사이의 계면 특성이 향상되어, 라이팅 성능의 향상을 이룰 수 있다. 또한, 스케일링 다운 시에도 충분한 열적 안정성을 발휘할 수 있어 가변 저항 소자(200)의 총 두께를 감소시킬 수 있으므로 스케일러빌러티를 확보할 수 있다.
가변 저항 소자(200)에 포함되는 자성층 중 터널 베리어층(205)에 가장 인접한 자성층은 MR 향상을 위하여 bcc (001) 구조를 가질 수 있다.
도 4 내지 7을 참조하여 본 발명의 일 실시예에 따른 효과를 더욱 상세하게 설명한다.
도 4는 비교예 및 본 발명의 실시예에 따른 구조의 Ms*t 값에 따른 수직 자기 이방성 자계(perpendicular magnetic anisotrophy field, Hk)를 나타내는 그래프이다.
도 4에서, Ms는 포화 자화(saturation magnetization)를 나타내며, t는 자유층의 두께를 나타내며, Hk는 수직 자기 이방성 자계(Hk)를 나타낸다. 실시예 1은 도 2에 도시된 가변 저항 소자(100)에 있어서, TSEL(108)로 FeOX(X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합임)를 포함하는 경우를 나타내고, 실시예 2는 TSEL(108)로 FeIrOX(X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Mg, Sr, Ba, 또는 그 조합임)를 포함하는 경우를 나타내고, 비교예는 TSEL(108)을 포함하지 않고, 대신에 통상적인 MgO 캡핑층을 포함하는 경우를 나타낸다.
도 4에 나타내어진 바와 같이, MgO 캡핑층을 포함하는 비교예에 비하여, FeOX 또는 FeIrOX로 이루어진 TSEL(108)을 포함하는 실시예 1 및 2가 현저하게 향상된 수직 자기 이방성 자계(Hk)를 나타내는 것을 확인할 수 있다. 이는, FeOX 또는 FeIrOX을 포함하는 TSEL(108)을 이용함으로써, Fe-O 결합 증가를 통하여 수직 자기 이방성이 향상될 수 있기 때문이다. 따라서, 본 발명의 실시예에 따르면, 자유층의 열적 안정성도 현저하게 증가될 수 있다. 참고로, 열적 안정성 
는 아래의 수식(1)에 의해 표현될 수 있다.
여기서, S는 자유층의 면적, kB는 볼츠만 상수, T는 온도를 의미할 수 있다.
이 수식(1)을 참조하면, 열적 안정성은 자유층의 Hk 값에 비례하므로, Hk 값이 증가하면 열적 안정성이 증가한다는 결론이 도출될 수 있다.
도 5는 실시예 및 비교예에 따른 구조의 X-선 광전자 분광(X-ray photoelectron spectroscpoy, XPS) 스펙트럼을 나타낸다.
도 5에서, 실시예는 도 2에 도시된 가변 저항 소자(100)에 있어서, TSEL(108)로 FeOX(X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합임)를 포함하는 경우를 나타내고, 비교예는 TSEL(108)을 포함하지 않고, 대신에 통상적인 MgO 캡핑층을 포함하는 경우를 나타낸다.
도 5에 나타내어진 바와 같이, MgO 캡핑층을 포함하는 비교예에 비하여, FeOX로 이루어진 TSEL(108)을 포함하는 실시예의 경우, Fe-O 결합이 증가되는 것을 확인할 수 있다. 이와 같이, FeOX 또는 FeIrOX을 포함하는 TSEL(108)을 이용함으로써 Fe-O 결합이 증가되므로, 열적 안정성 및 수직 자기 이방성이 개선되어 스케일링 다운 시에도 충분한 열적 안정성을 확보할 수 있다.
도 6은 실시예 및 비교예에 따른 구조의 인가된 자기장에 따른 정규화된 커 회전각(Kerr rotation angle)을 나타내는 그래프이다.
도 6에서, 가로축은 인가된 자기장(kOe)을 나타내고, 세로축은 정규화된 커 회전각(θ)을 나타내며, σHk는 Hk의 표준 편차를 나타낸다. 커 회전각(θ)은 빛의 편광 각이 광학적으로 활성인 자성 매질에서 반사될 때 그 회전각의 크기를 나타낸 값으로 자화값(magnetization, M)에 비례한다. 도 6의 (a)는 도 2에 도시된 가변 저항 소자(100)에 있어서, TSEL(108)로 FeOX(X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합임)를 포함하는 실시예를 나타내고, (b)는 TSEL(108)을 포함하지 않고, 대신에 통상적인 MgO 캡핑층을 포함하는 비교예를 나타낸다.
도 6에 나타내어진 바와 같이, MgO 캡핑층을 포함하는 비교예에 비하여, FeOX로 이루어진 TSEL(108)을 포함하는 실시예의 경우, 자유층이 더 우수한 자화 반전 특성을 나타내며, 수직 자기 이방성 자계(Hk)의 표준 편차도 작은 것을 확인할 수 있다.
도 7은 실시예 및 비교예에 따른 구조의 수직 자기 이방성 자계(Hk)에 따른 감쇠 상수(α)를 나타내는 그래프이다.
도 7에서, 가로축은 자유층의 수직 자기 이방성 자계(Hk)를 나타내고, 세로축은 자유층의 감쇠 상수(α)를 나타낸다. 실시예는 도 2에 도시된 가변 저항 소자(100)에 있어서, TSEL(108)로 FeOX(X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합임)를 포함하는 경우를 나타내고, 비교예는 TSEL(108)을 포함하지 않고, 대신에 통상적인 MgO 캡핑층을 포함하는 경우를 나타낸다.
도 7에 나타내어진 바와 같이, MgO 캡핑층을 포함하는 비교예에 비하여, FeOX로 이루어진 TSEL(108)을 포함하는 실시예의 경우, 자유층의 감쇠 상수가 크게 감소하고, 수직 자기 이방성이 향상됨을 확인할 수 있다.
도 8은 실시예 및 비교예에 따른 구조의 정규화된 Vw/Vc에 따른 WER을 나타내는 그래프이다.
도 8에서, 가로축은 정규화된 Vw/Vc 값을 나타내고, 세로축은 WER을 나타낸다. Vw는 읽기 전압(write voltage)을 나타내고, Vc는 임계 전압(critical voltage)을 나타낸다. 실시예 1은 도 2에 도시된 가변 저항 소자(100)에 있어서, TSEL(108)로 FeOX(X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합임)를 포함하는 경우를 나타내고, 실시예 2는 TSEL(108)로 FeIrOX(X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Mg, Sr, Ba, 또는 그 조합임)를 포함하는 경우를 나타내고, 비교예는 TSEL(108)을 포함하지 않고, 대신에 통상적인 MgO 캡핑층을 포함하는 경우를 나타낸다.
도 8에 나타내어진 바와 같이, MgO 캡핑층을 포함하는 비교예에 비하여, FeOX 또는 FeIrOX로 이루어진 TSEL(108)을 포함하는 실시예 1 및 2가 현저하게 개선된 WER을 나타내어, 라이팅 성능이 향상되는 것을 확인할 수 있다.
도 4 내지 8에 나타낸 실험 결과를 통하여, 본 발명의 실시예에 따르면, 증가된 Fe-O 결합을 갖는 균질한 물질을 포함하는 TSEL을 이용함으로써, 비정질의 비균질한 MgO를 이용하는 비교예에 비하여, 현저하게 향상된 특성을 갖는 가변 저항 소자를 이룰 수 있음을 확인할 수 있다. 즉, 본 발명의 실시예에 따르면, 증가된 Fe-O 결합에 의해 자유층의 열적 안정성(Δ) 및 수직 자기 이방성 자계(Hk)를 향상시킬 수 있으며, 보자력(Hc), 스위칭 전류(Ic), 열적 안정성(Δ)과 같은 자유층의 특성 및 이들 특성의 분산 정도를 개선시킬 수 있다. 또한, 본 발명의 실시예에 따르면, 계면 특성을 향상시켜 WER을 개선함으로써, 라이팅 성능의 향상을 이룰 수 있다. 또한, 스케일링 다운 시에도 충분한 열적 안정성을 발휘할 수 있어 가변 저항 소자의 총 두께를 감소시킬 수 있으므로 스케일러빌러티를 확보할 수 있다.
본 발명의 실시예에 따른 가변 저항 소자(100)는 복수로 제공되어 셀 어레이를 구성할 수 있다. 셀 어레이는 각 가변 저항 소자(100)의 양단을 구동하기 위한 배선, 소자 등 다양한 구성 요소를 더 포함할 수 있다. 이에 대해서는, 도 9a 및 9b를 참조하여 예시적으로 설명하기로 한다.
도 9a는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 9a를 참조하면, 본 실시예의 메모리 장치는, 요구되는 소정 소자(미도시됨) 예컨대, 가변 저항 소자(100)로의 억세스를 제어하는 트랜지스터 등이 형성된 기판(400)과, 기판(400) 상에 위치하여 복수의 가변 저항 소자(100) 각각의 하단과 기판(400)의 일부 예컨대, 트랜지스터의 드레인을 서로 접속시키는 하부 콘택(420)과, 하부 콘택(420) 상에 위치하는 가변 저항 소자(100)와, 가변 저항 소자(100) 상에 위치하고 복수의 가변 저항 소자(100) 각각의 상단과 소정 배선(미도시됨) 예컨대, 비트라인을 서로 접속시키는 상부 콘택(450)을 포함할 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 트랜지스터 등이 형성된 기판(400)을 제공한 후, 기판(400) 상에 제1 층간 절연막(410)을 형성할 수 있다. 이어서, 제1 층간 절연막(410)을 선택적으로 식각하여 기판(400)의 일부를 노출시키는 홀(H)을 형성한 후 홀(H)에 도전 물질을 매립하여 하부 콘택(420)을 형성할 수 있다. 이어서, 하부 콘택(420) 및 제1 층간 절연막(410) 상에 가변 저항 소자(100) 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(100)를 형성할 수 있다. 가변 저항 소자(100) 형성을 위한 물질층들의 식각은 IBE 방식 등과 같이 강한 물리적 식각 특성을 갖는 방식을 이용하여 수행될 수 있다. 이어서, 가변 저항 소자(100) 사이의 공간을 절연 물질로 매립하여 제2 층간 절연막(430)을 형성할 수 있다. 이어서, 가변 저항 소자(100) 및 제2 층간 절연막(430) 상에 제3 층간 절연막(440)을 형성한 후, 제3 층간 절연막(440)을 관통하여 가변 저항 소자(100)의 상단과 접속하는 상부 콘택(450)을 형성할 수 있다.
본 실시예의 메모리 장치에서 가변 저항 소자(100)를 형성하는 모든 층은 서로 정렬된 측벽을 가질 수 있다. 이는 가변 저항 소자(100)가 하나의 마스크를 이용하여 식각되는 방식으로 형성되기 때문이다.
그러나, 도 9a의 실시예와 달리 가변 저항 소자(100)의 일부는 나머지와 별개로 패터닝될 수 있다. 이에 대해서는 도 9b에 예시적으로 나타내었다.
도 9b는 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 도 9a의 실시예와의 차이를 중심으로 설명한다.
도 9b를 참조하면, 본 실시예의 메모리 장치는, 가변 저항 소자(100)의 일부 예컨대, 버퍼층(101)이 가변 저항 소자(100)의 나머지 층과 정렬된 측벽을 갖지 않을 수 있다. 버퍼층(101)은 하부 콘택(520)과 정렬된 측벽을 가질 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 기판(500) 상에 제1 층간 절연막(510)을 형성한 후, 제1 층간 절연막(510)을 선택적으로 식각하여 기판(500)의 일부를 노출시키는 홀(H)을 형성할 수 있다. 이어서, 홀(H)의 하부를 매립하는 하부 콘택(520)을 형성할 수 있다. 보다 구체적으로, 하부 콘택(520)의 형성은, 홀(H)이 형성된 결과물을 덮는 도전 물질을 형성한 후 도전 물질이 원하는 높이가 될 때까지 에치백 등으로 도전 물질의 일부를 제거하는 방식에 의할 수 있다. 이어서, 하부 콘택(520)이 형성된 홀(H)의 나머지 공간을 매립하는 버퍼층(101)을 형성할 수 있다. 보다 구체적으로, 버퍼층(101)의 형성은, 하부 콘택(520)이 형성된 결과물을 덮는 버퍼층(101)용 물질막을 형성한 후, 제1 층간 절연막(510)의 상면이 드러날 때까지 평탄화 공정 예컨대, CMP(Chemical Mechanical Polishing)를 수행하는 방식에 의할 수 있다. 이어서, 하부 콘택(520) 및 제1 층간 절연막(510) 상에 가변 저항 소자(100) 중 버퍼층(101)을 제외한 나머지층 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(100)의 나머지를 형성할 수 있다. 이후의 후속 공정은 도 9a에서 설명한 것과 실질적으로 동일하다.
본 실시예에 의하는 경우, 가변 저항 소자(100) 형성을 위하여 한번에 식각하여야 하는 높이가 감소하기 때문에 식각 공정의 난이도가 감소할 수 있다.
또한, 본 실시예에서는 버퍼층(101)이 홀(H) 내에 매립되는 경우를 설명하였으나, 필요에 따라 다른 일부 등이 더 매립될 수도 있다.
도 3에 도시된 본 발명의 실시예에 따른 가변 저항 소자(200)도 도 9a 및 9b에 도시된 본 발명의 실시예에 따른 가변 저항 소자(100)와 마찬가지로 복수로 제공되어 셀 어레이를 구성할 수 있다. 셀 어레이는 각 가변 저항 소자(200)의 양단을 구동하기 위한 배선, 소자 등 다양한 구성 요소를 더 포함할 수 있다. 이에 대해서는, 도 9a 및 9b에 설명된 바와 실질적으로 동일하므로 반복을 피하기 위하여 상세한 설명은 생략한다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 10 내지 도 14는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 10을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 자유층의 상부 또는 하부에 배치된 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 11을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 자유층의 상부 또는 하부에 배치된 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 11에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 12를 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 자유층의 상부 또는 하부에 배치된 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 자유층의 상부 또는 하부에 배치된 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 11의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 13을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 자유층의 상부 또는 하부에 배치된 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 14를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 자유층의 상부 또는 하부에 배치된 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 자유층의 상부 또는 하부에 배치된 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함할 수 있으며, 상기 TSEL은 Fe-O 결합을 갖는 균질한 물질을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
100, 200: 가변 저항 소자
101, 201: 버퍼층
102, 209: 쉬프트 캔슬링 층 103, 208: 스페이서층
104, 207: 고정층 105, 206: 중간층
106, 205: 터널 베리어층 107, 204: 자유층
108, 203: 열적 안정성 향상층(TSEL) 109, 210: 캡핑층
202: 하부층
102, 209: 쉬프트 캔슬링 층 103, 208: 스페이서층
104, 207: 고정층 105, 206: 중간층
106, 205: 터널 베리어층 107, 204: 자유층
108, 203: 열적 안정성 향상층(TSEL) 109, 210: 캡핑층
202: 하부층
Claims (34)
- 반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는,
변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및
Fe-O 결합을 갖는 균질한 물질을 포함하는 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함하는
전자 장치.
- 제1항에 있어서,
상기 반도체 메모리는 상기 터널 베리어층 상부에 배치되는 합성 반강자성(synthetic antiferromagnet, SAF) 구조를 포함하고, 상기 TSEL은 상기 자유층의 하부에 배치되는
전자 장치.
- 제1항에 있어서,
상기 반도체 메모리는 상기 터널 베리어층 하부에 배치되는 합성 반강자성(synthetic antiferromagnet, SAF) 구조를 포함하고, 상기 TSEL은 상기 자유층의 상부에 배치되는
전자 장치.
- 제1항에 있어서,
상기 TSEL은, 상기 자유층과 상기 터널 베리어층의 계면 특성 및 상기 자유층과 상기 TSEL의 계면 특성을 향상시키는 물질을 포함하는
전자 장치.
- 제1항에 있어서,
상기 TSEL은 Fe-O-X 합금을 포함하며, X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합을 포함하는
전자 장치.
- 제5항에 있어서,
상기 Fe-O-X 합금은 비정질인
전자 장치.
- 제1항에 있어서,
상기 TSEL은 Fe-Ir-O-X 합금을 포함하며, X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Mg, Sr, Ba, 또는 그 조합을 포함하는
전자 장치.
- 제7항에 있어서,
상기 Fe-Ir-O-X 합금은 결정질인
전자 장치.
- 제1항에 있어서,
상기 반도체 메모리는 상기 터널 베리어층과 상기 고정층 사이에 삽입된 bcc (001) 구조를 갖는 물질을 포함하는 중간층을 더 포함하는
전자 장치.
- 제9항에 있어서,
상기 중간층은 Co, Fe, Ni, B, 귀금속, 또는 그 조합을 포함하는
전자 장치.
- 제9항에 있어서,
상기 자유층 및 상기 중간층은 FeCoB 합금을 포함하는
전자 장치.
- 제1항에 있어서,
상기 반도체 메모리는 서로 상이한 금속을 포함하는 다중막 구조의 캡핑층을 더 포함하는
전자 장치.
- 제1항에 있어서,
상기 반도체 메모리는
상기 고정층과 반평행한 자화 방향을 갖는 쉬프트 캔슬링 층; 및
상기 고정층과 상기 쉬프트 캔슬링 층 사이에 개재되는 스페이서층을 더 포함하며,
상기 고정층 및 상기 쉬프트 캔슬링 층은 상기 스페이서층을 통하여 반자성 교환 결합하여 합성 반강자성(synthetic antiferromagnet, SAF) 구조를 형성하는
전자 장치.
- 제13항에 있어서,
상기 스페이서층은 Ru, Ir, Cr 또는 그 조합을 포함하는
전자 장치.
- 제1항에 있어서,
상기 전자 장치는, 마이크로프로세서를 더 포함하고,
상기 마이크로프로세서는,
상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
전자 장치.
- 제1항에 있어서,
상기 전자 장치는, 프로세서를 더 포함하고,
상기 프로세서는,
상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
전자 장치.
- 제1항에 있어서,
상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
상기 프로세싱 시스템은,
수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
전자 장치.
- 제1항에 있어서,
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
상기 데이터 저장 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
전자 장치.
- 제1항에 있어서,
상기 전자 장치는, 메모리 시스템을 더 포함하고,
상기 메모리 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
전자 장치.
- 반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는,
기판;
상기 기판 상에 형성된 복수의 메모리 셀; 및
상기 기판 상에 형성되고, 상기 메모리 셀에 전기적으로 접속되어 메모리 셀을 선택하거나(select) 또는 선택해제하는(de-select) 스위칭 소자를 포함하고,
상기 메모리 셀의 각각은 자성층 및 상기 자성층과 접촉하는 열적 안정성 향상층(Thermal Stability Enhanced Layer, TSEL)을 포함하며,
상기 TSEL은 상기 자성층의 수직 자기 이방성 자계(Hk)를 향상시키는 Fe-O 결합을 갖는 균질한 물질을 포함하는
전자 장치.
- 제20항에 있어서,
상기 메모리 셀의 각각은 상기 자성층 및 상기 TSEL을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는
전자 장치.
- 제20항에 있어서,
상기 메모리 셀의 각각은,
변경 가능한 자화 방향을 갖는 자유층;
고정된 자화 방향을 갖는 고정층;
상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층;
상기 고정층과 반평행한 자화 방향을 갖는 쉬프트 캔슬링 층; 및
상기 고정층과 상기 쉬프트 캔슬링 층 사이에 개재되는 스페이서층을 포함하며,
상기 고정층 및 상기 쉬프트 캔슬링 층은 상기 스페이서층을 통하여 반자성 교환 결합하여 합성 반강자성(synthetic antiferromagnet, SAF) 구조를 형성하는
전자 장치.
- 제22항에 있어서,
상기 합성 반강자성 구조는 상기 터널 베리어층 상부에 배치되고, 상기 TSEL은 상기 자유층의 하부에 배치되는
전자 장치.
- 제22항에 있어서,
상기 합성 반강자성 구조는 상기 터널 베리어층 하부에 배치되고, 상기 TSEL은 상기 자유층의 상부에 배치되는
전자 장치.
- 제22항에 있어서,
상기 스페이서층은 Ru, Ir, Cr 또는 그 조합을 포함하는
전자 장치.
- 제20항에 있어서,
상기 TSEL은 Fe-O-X 합금을 포함하며, X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Ir, Mg, Sr, Ba, 또는 그 조합을 포함하는
전자 장치.
- 제26항에 있어서,
상기 Fe-O-X 합금은 비정질인
전자 장치.
- 제20항에 있어서,
상기 TSEL은 Fe-Ir-O-X 합금을 포함하며, X는 Co, Mn, Cu, Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, Ru, Pt, Rh, Mg, Sr, Ba, 또는 그 조합을 포함하는
전자 장치.
- 제27항에 있어서,
상기 Fe-Ir-O-X 합금은 결정질인
전자 장치.
- 제22항에 있어서,
상기 메모리 셀의 각각은 상기 터널 베리어층과 상기 고정층 사이에 삽입된 bcc (001) 구조를 갖는 물질을 포함하는 중간층을 더 포함하는
전자 장치.
- 제30항에 있어서,
상기 중간층은 Co, Fe, Ni, B, 귀금속, 또는 그 조합을 포함하는
전자 장치.
- 제30항에 있어서,
상기 자성층 및 상기 중간층은 FeCoB 합금을 포함하는
전자 장치.
- 제20항에 있어서,
상기 메모리 셀의 각각은 서로 상이한 금속을 포함하는 다중막 구조의 캡핑층을 더 포함하는
전자 장치.
- 제20항에 있어서,
상기 TSEL은, 상기 자유층과 상기 터널 베리어층의 계면 특성 및 상기 자유층과 상기 TSEL의 계면 특성을 향상시키는 물질을 포함하는
전자 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190166407A KR102702693B1 (ko) | 2019-12-13 | 2019-12-13 | 전자 장치 |
| US17/032,938 US11730062B2 (en) | 2019-12-13 | 2020-09-25 | Electronic device including thermal stability enhanced layer including homogeneous material having Fe-O bond |
| CN202011353111.2A CN112993147A (zh) | 2019-12-13 | 2020-11-26 | 电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190166407A KR102702693B1 (ko) | 2019-12-13 | 2019-12-13 | 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210075405A true KR20210075405A (ko) | 2021-06-23 |
| KR102702693B1 KR102702693B1 (ko) | 2024-09-05 |
Family
ID=76320486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190166407A KR102702693B1 (ko) | 2019-12-13 | 2019-12-13 | 전자 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11730062B2 (ko) |
| KR (1) | KR102702693B1 (ko) |
| CN (1) | CN112993147A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102702693B1 (ko) * | 2019-12-13 | 2024-09-05 | 에스케이하이닉스 주식회사 | 전자 장치 |
| TWI844208B (zh) * | 2022-03-04 | 2024-06-01 | 日商鎧俠股份有限公司 | 記憶裝置及記憶裝置之製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120130701A (ko) * | 2011-05-23 | 2012-12-03 | 소니 주식회사 | 기억 소자, 기억 장치 |
| KR20150066858A (ko) * | 2013-12-09 | 2015-06-17 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
| KR20180049339A (ko) * | 2016-10-31 | 2018-05-11 | 삼성전자주식회사 | 자기 기억 소자 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100178528A1 (en) | 2007-06-19 | 2010-07-15 | Canon Anelva Corporation | Tunnel magnetoresistive thin film and magnetic multilayer film formation apparatus |
| US8138561B2 (en) | 2008-09-18 | 2012-03-20 | Magic Technologies, Inc. | Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM |
| US7936598B2 (en) * | 2009-04-28 | 2011-05-03 | Seagate Technology | Magnetic stack having assist layer |
| JP2012009804A (ja) * | 2010-05-28 | 2012-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US9019758B2 (en) | 2010-09-14 | 2015-04-28 | Avalanche Technology, Inc. | Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers |
| US8796797B2 (en) | 2012-12-21 | 2014-08-05 | Intel Corporation | Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same |
| US10214817B2 (en) * | 2013-10-16 | 2019-02-26 | The Board Of Trustees Of The University Of Illinois | Multi-metal films, alternating film multilayers, formation methods and deposition system |
| KR20170080741A (ko) * | 2015-12-30 | 2017-07-11 | 에스케이하이닉스 주식회사 | 전자 장치 |
| CN108269915B (zh) * | 2017-01-02 | 2023-09-22 | Imec 非营利协会 | 一种形成磁阻器件的方法以及磁阻器件 |
| US11738307B2 (en) * | 2017-03-09 | 2023-08-29 | Hot Lime Labs Limited | Method and apparatus for carbon dioxide capture and release |
| WO2018182644A1 (en) * | 2017-03-30 | 2018-10-04 | Intel Corporation | Spintronic memory with low oxygen precipitation |
| CN107403821B (zh) * | 2017-07-12 | 2020-01-10 | 北京航空航天大学 | 一种具有双间隔层并可形成铁磁或反铁磁耦合的多层膜 |
| KR102423433B1 (ko) * | 2017-12-05 | 2022-07-22 | 키오시아 가부시키가이샤 | 전자 장치 |
| US10622047B2 (en) * | 2018-03-23 | 2020-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer |
| US11327073B2 (en) * | 2019-04-12 | 2022-05-10 | Western Digital Technologies, Inc. | Thermal sensor array for molecule detection and related detection schemes |
| KR102702693B1 (ko) * | 2019-12-13 | 2024-09-05 | 에스케이하이닉스 주식회사 | 전자 장치 |
-
2019
- 2019-12-13 KR KR1020190166407A patent/KR102702693B1/ko active IP Right Grant
-
2020
- 2020-09-25 US US17/032,938 patent/US11730062B2/en active Active
- 2020-11-26 CN CN202011353111.2A patent/CN112993147A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120130701A (ko) * | 2011-05-23 | 2012-12-03 | 소니 주식회사 | 기억 소자, 기억 장치 |
| KR20150066858A (ko) * | 2013-12-09 | 2015-06-17 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
| KR20180049339A (ko) * | 2016-10-31 | 2018-05-11 | 삼성전자주식회사 | 자기 기억 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112993147A (zh) | 2021-06-18 |
| US20210184102A1 (en) | 2021-06-17 |
| US11730062B2 (en) | 2023-08-15 |
| KR102702693B1 (ko) | 2024-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180130945A1 (en) | Electronic device and method for fabricating the same | |
| KR102423433B1 (ko) | 전자 장치 | |
| US9859490B2 (en) | Electronic device including a semiconductor memory having multi-layered structural free layer | |
| KR20170074255A (ko) | 전자 장치 | |
| US10516099B2 (en) | Electronic device and method for fabricating the same | |
| CN106549101B (zh) | 电子设备及其制造方法 | |
| US10685692B2 (en) | Electronic devices and method for fabricating the same | |
| KR20160122916A (ko) | 전자 장치 및 그 제조 방법 | |
| CN106816527B (zh) | 电子设备 | |
| KR102702693B1 (ko) | 전자 장치 | |
| KR20180122771A (ko) | 전자 장치 | |
| US20170024336A1 (en) | Electronic device and method for fabricating the same | |
| CN107394038B (zh) | 具有带界面增强层的半导体存储器的电子设备 | |
| KR20170064054A (ko) | 전자 장치 및 그 제조 방법 | |
| KR102325051B1 (ko) | 전자 장치 | |
| KR102433703B1 (ko) | 전자 장치 | |
| KR102590306B1 (ko) | 전자 장치 및 그 제조 방법 | |
| KR102713082B1 (ko) | 전자 장치 | |
| KR102632986B1 (ko) | 전자 장치 | |
| US11770980B2 (en) | Electronic device | |
| KR102463501B1 (ko) | 전자 장치 | |
| KR102635897B1 (ko) | 전자 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |