KR102080631B1 - 자기 저항 효과 소자 및 자기 메모리 장치 - Google Patents

자기 저항 효과 소자 및 자기 메모리 장치 Download PDF

Info

Publication number
KR102080631B1
KR102080631B1 KR1020177006285A KR20177006285A KR102080631B1 KR 102080631 B1 KR102080631 B1 KR 102080631B1 KR 1020177006285 A KR1020177006285 A KR 1020177006285A KR 20177006285 A KR20177006285 A KR 20177006285A KR 102080631 B1 KR102080631 B1 KR 102080631B1
Authority
KR
South Korea
Prior art keywords
layer
heavy metal
magnetization
recording layer
recording
Prior art date
Application number
KR1020177006285A
Other languages
English (en)
Other versions
KR20170040334A (ko
Inventor
슌스케 후카미
?스케 후카미
차오리앙 장
테츠로 아네카와
히데오 오노
테츠오 엔도
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20170040334A publication Critical patent/KR20170040334A/ko
Application granted granted Critical
Publication of KR102080631B1 publication Critical patent/KR102080631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H01L43/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 저항 효과 소자(100)는, 중금속으로 구성되고 제1 방향으로 연장된 형상을 갖는 중금속층(11)과, 강자성체로 구성되고 중금속층(11)에 인접하여 설치된 기록층(12)과, 절연체로 구성되고 기록층(12)에 중금속층(11)과는 반대측 면에 인접하여 설치된 장벽층(13)과, 강자성체로 구성되고 장벽층(13)의 기록층(12)과는 반대측 면에 인접하여 설치된 참조층(14)을 구비한다. 참조층(14)의 자화 방향은 제1 방향으로 실질적으로 고정된 성분을 가지고, 기록층(12)의 자화 방향은 제1 방향에 대해 가변인 성분을 갖는다. 중금속층(11)에 제1 방향과 동일 방향의 전류를 도입함으로써 기록층(12)의 자화가 반전가능하다.

Description

자기 저항 효과 소자 및 자기 메모리 장치{MAGNETORESISTANCE EFFECT ELEMENT AND MAGNETIC MEMORY DEVICE}
본 발명은, 자기 저항 효과 소자(magnetoresistance effect element) 및 자기 메모리 장치(magnetic memory device)에 관한 것이다.
고속성과 높은 재기록 내성(high rewrite endurance)을 갖는 차세대 비휘발성 메모리로서, STT-MRAM(Spin-Transfer Torque Magnetic Random Access Memory)가 주목되고 있다. STT-MRAM은, 저항 변화형의 기억소자인 자기 터널 접합 소자(Magnetic Tunneling Junction 소자: MTJ 소자)를 사용한 메모리이다.
특허문헌 1에는, 3 단자형의 STT-MRAM의 메모리 셀에 적합한 적층체가 개시되어 있다. 이 적층체는, 비자성체로 된 제1 외층과, 자성체로 된 중심층(기록층)과, 비자성체로 된 제2 외층들이 적층된 구조를 갖는다. 제1 외층에는 읽기(read)목적으로 자성체로 된 참조층이 적층되어 있다. 데이터를 기록하기 위해, 중심층에 평행한 기록 전류를 제2 외층(도전층)에 흐르게 하고, STT에 의해 중심층의 자화를 반전시킨다. 또한, 중심층, 참조증의 자화 방향은 모두 제2 외층의 면내 방향에 대해 수직이다.
또한, 특허문헌 2에는 3 단자형의 STT-MRAM의 메모리 셀에 적합한 적층체가 개시되어 있다. 이 적층체는, 특허문헌 1과 마찬가지로, 비자성체로 된 제1 외층과, 자성체로 된 중심층(기록층)과, 비자성체로 된 제2 외층이 적층된 구조를 갖는다. 또한, 제1 외층에는, 데이터의 읽기를 위한 참조층이 적층되어 있다. 기록시에는 중심층에 평행한 기록 전류를 제2 외층(도전층)에 흐르게 하고, STT에 의해 중심층의 자화를 반전시킨다. 또한, 중심층, 참조층의 자화 방향은 모두 제2 외층의 면내 방향에 대해 평행이고, 기록 전류의 유입 방향에 대해서 수직이다.
특허문헌 1 : 미국 특허출원공개 제2012/0018822호 명세서 특허문헌 2 : 특표 2013-541219호 공보 특허문헌 3 : 국제공개 제2013/025994호
특허문헌 1에 개시되어 있는 구성에 있어서는, 참조층으로부터 누설되는 자장이 제1 외층을 통과하여 중심층에 도달할 수가 있다. 이 경우, 참조층으로부터의 누설 자장에 의해 중심층의 자화 상태가 영향을 받는다. 이 때문에, 대칭성이 높은 재기록 특성(highly symmetric rewrite property)을 얻기가 어렵다. 더욱이, 참조층으로부터의 누설 자장에 의해, 보유하고 있던 데이터가 재기록되는 경우도 있다. 따라서, 대칭성이 높은 유지 특성(highly symmetric retention property)을 얻기 어렵다.
또한, 특허문헌 2에 개시되어 있는 구성에 있어서는, 중심층이 기록 전류의 유입 방향(제2 외층의 길이 방향)에 대해 수직인 자화 방향을 갖는다. 이 때문에, 중심층은 제2 외층의 짧은 쪽 방향(폭 방향)으로 길게 형성될 필요가 있어서 메모리 셀의 사이즈가 커지게 된다. 또한, 특허문헌 2의 구성에 있어서는, 세차운동(precession)에 의해 자화 방향이 반전되기 때문에 나노 초 영역에서 임계 전류가 커지고 고속 기록이 어렵다는 문제가 있다.
특허문헌 3도, 특허문헌 2와 마찬가지로, 기록 전류와 기록층의 자화 방향이 수직인 예를 개시하고 있으므로 특허문헌 2의 메모리와 마찬가지의 문제를 갖는다.
본 발명은 상기 실정을 감안하여 이루어진 것으로서, 소형으로 대칭성이 높은 재기록 특성(highly symmetric rewrite property), 유지 특성(retention property)을 가지며, 고속 기록이 가능한 자기 저항 효과 소자 및 자기 메모리 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 자기 저항 효과 소자는,
중금속으로 구성되고, 제1 방향으로 연장된 형상을 갖는 중금속층과,
강자성체로 구성되고, 상기 중금속층에 인접하여 설치된 기록층과,
절연체로 구성되고, 상기 기록층에 상기 중금속층과는 반대측 면에 인접하여 설치된 장벽층과,
강자성체로 구성되고, 상기 장벽층의 상기 기록층과는 반대측 면에 인접하여 설치된 참조층을 구비하고,
상기 참조층의 자화 방향은 상기 제1 방향으로 실질적으로 고정된 성분을 가지고,
상기 기록층의 자화 방향은 상기 제1 방향에 있어서 가변인 성분을 가지고,
상기 중금속층에, 상기 제1 방향과 동일한 방향의 전류를 도입함으로써 상기 기록층의 자화가 반전가능하다.
상기 중금속층에 전류를 도입함으로써 상기 기록층에 가해지는 종자장에 의해 상기 기록층의 자화가 반전하는 것이 바람직하다.
상기 중금속층에 도입하는 전류의 펄스 폭이 10 나노초 미만인 것이 바람직하다.
상기 기록층의 자화 용이축이 상기 제1 방향에 대해 ±25도 이내의 방향을 향하고 있는 것이 바람직하다.
상기 기록층은, 층 면내에서 실질적으로 2회 대칭성이 있는 형상을 가지고, 그 길이 방향이 상기 제1 방향의 성분을 가지는 것이 바람직하다.
상기 기록층의 층 면에 수직인 방향의 자화를 갖는 보조 자성층을 더 구비할 수도 있다.
상기 기록층은, 상기 중금속층 상하에 1개씩 배치될 수도 있다.
상기 기록층은, 자화 용이축이 다른 방향을 향하는 복수의 영역을 가질 수도 있다.
상기 기록층은 CoFeB 또는 FeB로 구성되고, 상기 장벽층은 MgO로 구성되어도 좋다.
상기 기록층은, 예를 들면, CoFeB로 구성되고, 그 두께가 1.4 nm보다 두꺼워도 좋다.
상기 중금속층에 도입하는 전류의 펄스 폭이 0.3 나노초 이상 1.2 나노초 미만일 수 있다.
상기 기록층의 자화 용이축이 상기 제1 방향에 대해 ±3도 이상 ±25도 이내의 방향을 향하고 있을 수도 있다.
본 발명의 자기 메모리 장치는,
상술한 자기 저항 효과 소자와,
상기 자기 저항 효과 소자에, 상기 제1 방향의 성분을 포함하는 방향으로 기록 전류를 흐르게 함으로써, 상기 자기 저항 효과 소자에 데이터를 기록하는 기록 수단과,
상기 중금속층과 상기 참조층과의 사이의 저항을 구함으로써, 상기 자기 저항 효과 소자에 기록되어 있는 데이터를 읽어 들이는 읽기 수단
을 구비한다.
본 발명에 의하면, 소형이며 대칭성이 높은 재기록 특성, 유지 특성을 얻을 수 있고, 고속 기록이 가능한 자기 저항 효과 소자 및 자기 메모리 장치를 제공할 수 있다.
도 1a는 본 발명의 실시 형태 1에 따른 자기 저항 효과 소자의 정면도이다.
도 1b는 실시 형태 1에 따른 자기 저항 효과 소자의 측면도이다.
도 1c는 실시 형태 1에 따른 자기 저항 효과 소자의 상면도이다.
도 2a는 자기 저항 효과 소자가 데이터 "0"을 기억하고 있는 상태를 나타낸 도면이다.
도 2b는 자기 저항 효과 소자가 데이터 "1"을 기억하고 있는 상태를 나타낸 도면이다.
도 3a는 자기 저항 효과 소자에 데이터를 기록하는 동작을 설명하기 위한 도면으로서, 데이터 "1"을 기록하기 전의 자기 저항 효과 소자를 나타낸 도면이다.
도 3b는 데이터 "1"을 기록하기 위한 기록 전류의 파형도이다.
도 3c는 데이터 "1"을 기록한 후 자기 저항 효과 소자를 나타낸 도면이다.
도 4a는 데이터 "0"을 기록하기 전의 자기 저항 효과 소자를 나타낸 도면이다.
도 4b는 데이터 "0"을 기록하기 위한 기록 전류의 파형도이다.
도 4c는 데이터 "0"을 기록한 후의 자기 저항 효과 소자를 나타낸 도면이다.
도 5는 기록 전류와 중금속층으로부터 참조층까지의 저항(R)의 변화를 나타낸 도면이다.
도 6a는 스핀 전류를 설명하는 도면이다.
도 6b의 (i)~(iv)는 스핀 궤도 토크에 의한 자화의 회전을 설명하는 도면이다.
도 7은 실시 형태 1에 의한 자기 저항 효과 소자를 사용한 1 비트분의 메모리 셀 회로의 회로 구성을 나타낸 예이다.
도 8은 도 7에 나타낸 메모리 셀 회로를 복수개 배치한 자기 메모리 장치의 블록도이다.
도 9a는 실시 형태 2에 따른 참조층을 다층 구조로 한 자기 저항 효과 소자의 정면도이다.
도 9b는 실시 형태 2에 의한 자기 저항 효과 소자의 측면도이다.
도 9c는 실시 형태 2에 의한 자기 저항 효과 소자의 상면도이다.
도 10a는 실시 형태 2에 따른 자기 저항 효과 소자의 자화 방향이 반전하는 경위를 나타낸 도면이다.
도 10b는 실시 형태 2에 의한 자기 저항 효과 소자의 실효 자기 이방성 자장 의존성을 나타낸 도면이다.
도 10c는 실시 형태 2에 따른 자기 저항 효과 소자의 댐핑 정수 의존성을 나타낸 도면이다.
도 10d는 실시 형태 2에 따른 자기 저항 효과 소자의 외부 자장을 변화시킨 때의 자화의 반전에 필요한 임계 전류의 계산 결과를 나타낸 도면이다.
도 11a는 실시 형태 1에 따른 자기 저항 효과 소자와 수직형의 자기 저항 효과 소자의 누설 자장을 비교하기 위한 도면으로서, 소자 구조를 나타낸 도면이다.
도 11b는 실시 형태 1에 따른 자기 저항 효과 소자와 수직형의 자기 저항 효과 소자의 누설 자장을 비교하기 위한 도면으로서, 누설 자장의 강도 분포를 나타낸 도면이다.
도 12a는 변형예 2에 따른, 참조층 위에 반강자성층을 배치한 자기 저항 효과 소자의 정면도이다.
도 12b는 변형예 2에 따른 자기 저항 효과 소자의 측면도이다.
도 12c는 변형예 2에 따른 자기 저항 효과 소자의 평면도이다.
도 13a는 변형예 3에 의한, 중금속층 위에 보조 자성층을 배치한 구조의 정면도이다.
도 13b는 변형예 3에 의한, 중금속층 위에 보조 자성층을 배치한 구조의 측면도이다.
도 13c는 변형예 3에 의한 참조층 위에 보조 자성층을 배치한 구조의 정면도이다.
도 13d는 변형예 3에 의한 참조층 위에 보조 자성층을 배치한 구조의 측면도이다.
도 14의 (a)~(i)는, 중금속층과 기록층의 평면 구성과, 기록층의 자화 및 자화 용이축의 방향의 예를 나타낸 도면이다.
도 15a는 변형예 5에 의한, 기록층을 다층화한 자기 저항 효과 소자의 구조를 나타낸 도면이다.
도 15b는 변형예 5에 의한 자기 저항 효과 소자에 데이터 "0"이 기록된 상태를 나타낸 도면이다.
도 15c는 변형예 5에 의한 자기 저항 효과 소자에 데이터 "1"이 기록된 상태를 나타낸 도면이다.
도 16은 자화 방향이 다른 복수의 영역을 포함하는 기록층을 구비하는 자기 저항 효과 소자의 구성을 예시하는 도면이다.
도 17은 변형예 4에 따른, 기록층의 자화 용이축이 중금속층의 길이 방향에 대해 각도를 가지고 형성된 자기 저항 효과 소자의 구조를 나타낸 도면이다.
도 18은 변형예 4에 의한 자기 저항 효과 소자에 있어서, 자화의 용이축 방향 성분의 시간 변화의 용이축 각도 의존성을 나타낸 도면이다.
도 19a는 변형예 8에 의한, 기판측으로부터 참조층, 장벽층, 기록층, 중금속층의 순서로 적층된 구성을 갖는 자기 저항 효과 소자의 구조를 나타낸 도면이다.
도 19b는 변형예 8에 의한 자기 저항 효과 소자의 단자의 배치의 일예를 나타낸 도면이다.
도 19c는 변형예 8에 의한 자기 저항 효과 소자의 단자의 배치의 다른 예를 나타낸 도면이다.
도 20은 실시예에 의한 자기 저항 효과 소자의 구조를 나타낸 도면이다.
도 21은 실시예에 의한 자기 저항 효과 소자의 자기 터널 접합 저항과 인가 전류의 관계에 관한 측정 결과를 나타낸 도면이다.
도 22a는 실시예에 의한 자기 저항 효과 소자의 자기 터널 접합 저항과 인가 전류의 관계의 수직 방향의 외부 자장 의존성의 측정 결과를 나타낸 도면이다.
도 22b는 실시예에 의한 자기 저항 효과 소자의 반전 전류와 수직 방향의 외부 자장 의존성의 측정 결과를 나타낸 도면이다.
도 23은 실시예에 의한 자기 저항 효과 소자의 임계 전류와 펄스 폭의 관계의 측정 결과를 나타낸 도면이다.
도 24는 실시예에 의한 자기 저항 효과 소자의 임계 전류와 펄스 폭(나노·서브 나노 초 영역)의 관계의 측정 결과를 나타낸 도면이다.
이하, 도면을 참조하면서 본 발명의 실시 형태에 의한 자기 저항 효과 소자 및 이러한 자기 저항 효과 소자를 이용한 자기 메모리 장치를 설명한다.
(실시 형태 1)
이하, 도 1~도 5를 참조하여 실시 형태 1에 관련된 자기 저항 효과 소자를 설명한다. 실시 형태 1에 의한 자기 저항 효과 소자(100)의 정면도를 도 1a에, 측면도를 도 1b에, 평면도(상면도)를 도 1c에 나타내었다. 자기 저항 효과 소자(100)는, 중금속층(heavy metal layer, 11), 기록층(recording layer, 12), 장벽층(barrier layer, 13) 및 참조층(reference layer, 14)이 적층된 구성을 갖는다. 중금속층(11)의 길이(연장) 방향(도 1a의 지면 좌우 방향)을 X축 방향으로 한다. 중금속층(11)의 짧은 쪽 방향(도 1a의 지면 깊이 방향)을 Y축 방향으로 한다. 자기 저항 효과 소자(100)의 각 층이 적층된 높이 방향(도 1a의 지면 상하 방향)을 Z축 방향으로 한다.
중금속층(도전층)(11)은, 중금속을 포함하며, 제1 방향(X축 방향)으로 연장된 (긴) 평면 형상을 갖는다. 중금속층(도전층)(11)은, 두께 0.2nm~20nm, 바람직하게는 1nm~10nm, X축 방향으로 길이 60nm~260nm, 바람직하게는 100nm~150nm, Y축 방향으로 폭 20nm~150nm, 바람직하게는 60nm~120nm 정도로 형성된 층이다.
후술하는 바와 같이, 중금속층(11)에 기록 전류(write current)를 흘려서 발생하는 스핀(spin)에 의해, 기록층(12)의 자화 방향이 재기록된다. 기록 전류는, 중금속층(11)의 길이 방향(X축 방향)으로 흐른다. 중금속층(11)은, 스핀 궤도 상호 작용(spin-orbit interaction)이 큰 중금속, 예를 들면, Hf, Ta, W, Re, Os, Ir, Pt, Pb 또는 이들의 합금으로 구성된다. 또한, 중금속층(11)으로서, 도전성 재료에 이들 중금속 또는 합금을 도프(dope)한 것을 사용할 수도 있다. 또한, 원하는 전기 특성이나 구조를 얻기 위하여, B, C, N, O, Al, Si, P, Ga, Ge 등의 재료를 적절하게 중금속층(11)에 첨가할 수도 있다.
기록층(12)는 중금속층(11) 위에 적층된 강자성체층이며, 두께 0.5nm~5nm, 바람직하게는 1nm~2nm, X축 방향으로 길이 15nm~300nm 정도, 바람직하게는 60nm~200nm, Y축 방향으로 폭 20nm~150nm, 바람직하게는 20nm~120nm 정도로 형성된 층이다. 기록층(12)은 X축 방향으로 자화 용이축(磁化容易軸, magnetization easy axis)을 갖는다. 후술하는 스핀 궤도 토크(spin-orbit torque)에 의해, 화살표(M12)로 나타낸 자화 방향이 +X축 방향과 -X축 방향 사이에서 변화한다.
기록층(12)에는, Fe, Co, Ni를 포함하는 재료를 사용하는 것이 바람직하다. 구체적으로는, 기록층(12)에는, Fe, Co, Ni 등의 3d 전이 금속(transition metals), Fe-Co, Fe-Ni, Co-Ni, Fe-Co-Ni, Co-Fe-B, Fe-B, Co-B 등의 3d 전이 금속을 포함하는 합금, Fe/Ni, Co/Ni, Co/Pt, Co-Pd 등의 교호 적층막 등을 사용할 수 있다. 또한, 원하는 전기 특성이나 구조를 얻기 위하여, 기록층(12)에 B, C, N, O, Al, Si, P, Ga, Ge 등의 재료를 적절히 첨가할 수도 있다.
장벽층(13)은, 기록층(12) 위에 적층되며, MgO, Al2O3, AlN 등의 절연체로 구성된다. 장벽층(13)은, 예를 들면, 그 두께가 0.1nm~5nm, 바람직하게는 0.5nm~2nm가 되도록 형성되어 있다.
본 발명에 있어서는, 기록층(12)이 면내 자화(in-plane magnetization)인 것을 대상으로 한다. 기록층(12)과 장벽층(13)의 재질 및 두께의 조합에 따라, 기록층(12)이 계면 이방성 효과(interface anisotropy effect)에 의해 수직 자화(perpendicular magnetization)로 되는 경우가 있기 때문에, 기록층(12)은 장벽층(13)과의 관계에서 계면 이방성 효과에 의한 수직 자화를 피할 수 있는 두께로 하는 것이 바람직하다. 예컨대, 장벽층(13)이 MgO이고, 기록층(12)이 CoFeB인 경우, 기록층(12)은 1.4nm 보다 두꺼운 것이 바람직하다.
참조층(14)은, 장벽층(13) 위에 적층된 강자성체로 구성되며, 그 자화 방향(M14)이 고정된 층이다. 데이터(정보)를 읽어 들일 때에는, 참조층(14)과 기록층(12)의 자화 방향에 기초하여 기록된 데이터가 읽혀진다. 참조층(14)의 자화 방향은 X축 방향으로 고정되어 있다.
자기 저항 효과 소자(100)의 각 층의 구성의 구체적인 예를 나타내면 이하와 같이 된다. 중금속층(11): Ta, 두께 5nm, 기록층(12): CoFeB, 두께 1.5nm, 장벽층(13): MgO, 두께 1.2nm, 참조층(14): CoFeB, 두께 1.5nm.
중금속층(11)~참조층(14)은, 각각, 도시하지 않은 기판 위에, 초진공 스퍼터링법(ultra-vacuum sputtering method) 등에 의해 성막되고, 그 후 적당한 형상으로 패터닝하여 형성한다.
또한, 여기에서 도시된 막 두께나 치수에 관한 바람직한 범위는, 현재의 반도체 집적 회로의 기술수준을 참조하여 설정된 것이다. 장래의 가공 기술의 진보에 따라 본 발명의 효과를 얻을 수 있는 막 두께 또는 치수의 범위는 변경될 수 있다.
자기 저항 효과 소자(100)(보다 정확하게는 기록층(12))에는, 영구 자석, 전자석 등의 외부 자장 인가 장치(31)에 의해 자장(외부 자장(Ho))이 인가되어 있다. 외부 자장(Ho)은 -Z축 방향 또는 +Z축 방향으로 인가되어 있다. 외부 자장(Ho)은 기록층(12)의 자화 방향의 변화를 제어하기 위한 것이다. 외부 자장(Ho)은, 적어도 기록 동작시에 자기 저항 효과 소자(100)에 인가된다. 또는, 항상 외부 자장(Ho)이 자기 저항 효과 소자(100)에 인가될 수도 있다. 외부 자장(Ho)에 대해서는, 스핀 궤도 토크와 함께 후술한다. 외부 자장(Ho)은, 예컨대 1~500mT, 바람직하게는 5~200mT 정도의 강도를 갖는다.
중금속층(11)을 흐르는 기록 전류에 의해 기록층(12)의 자화(M12)의 방향이 +X축 방향과 -X축 방향 사이에서 반전한다. 이에 의하여, 중금속층(11)~참조층(14)의 전류 경로의 저항 상태가 고저항 상태와 저저항 상태 사이에서 변화한다. 자화(M12)의 방향(즉, 저항 상태)에 "0"과 "1"의 1 비트 데이터를 할당함으로써, 자기 저항 효과 소자(100)에 데이터를 기억시킬 수 있다. 자기 저항 효과 소자(100)로부터 데이터를 읽을 때에는, 참조층(14) 위에 설치된 전극(미도시)과 중금속층(11)과의 사이에 읽기 전류(Ir)을 흐르게 하여, 자기 저항 효과 소자(100)의 저항 상태(고저항 상태와 저저항 상태의 구별)를 검출한다. 이에 의하여, 참조층(14)의 자화(M14) 방향에 대한 자화(M12)의 방향을 구하고 기록 데이터를 읽어 들인다.
이러한 읽기 동작과 기록 동작을 상세히 설명한다.
우선, 도 2a~도 2c를 참조하여 읽기 동작을 설명한다.
도 2a의 상태에 있어서는, 기록층(12)의 자화(M12) 방향은, -X축 방향이고, 참조층(14)의 자화(M14) 방향과 정렬되어 있다(평행 상태). 이 때, 자기 저항 효과 소자(100)는, 중금속층(11)으로부터 참조층(14)에 이르는 전류 경로의 저항이 상대적으로 작은 저저항 상태이다. 한편, 도 2b의 상태에 있어서는, 기록층(12)의 자화(M12) 방향은, +X축 방향이고, 참조층(14)의 자화(M14) 방향과는 반대이다(반평행 상태). 이 때, 자기 저항 효과 소자(100)는, 중금속층(11)으로부터 참조층(14)에 이르는 전류 경로의 저항이 상대적으로 큰 고저항 상태이다. 저저항 상태와 고저항 상태의 2개의 상태를 각각 "0", "1"로 대응시키고, 기록층(12)의 자화(M12) 방향을 스위칭함으로써, 자기 저항 효과 소자(100)를 메모리로서 동작시킬 수 있다. 본 실시 형태에서는, 도 2a에 나타낸 저저항 상태를 "0"으로, 도 2b에 나타낸 고저항 상태를 "1"로 정의하고 있다. 기억 데이터의 할당은 반대로 할 수도 있다. 여기에서는, 읽기 전류(Ir)가 +Z축 방향으로 흐르는 예를 나타내었으나, 읽기 전류(Ir)의 방향은 반대 방향이어도 관계 없다.
다음으로, 도 3a~도 3c, 도 4a~도 4c를 참조하여 기록 동작을 설명한다.
데이터 "0"을 기억하고 있는 자기 저항 효과 소자(100)에 데이터 "1"을 기록하는 예를 설명한다. 도 3a에 나타낸 바와 같이, 외부 자장(Ho)을 유지한 상태에서, 중금속층(11)의 길이 방향으로, 또한, 기록층(12)의 자화(M12)와 동일한 방향으로 기록 전류(Iw)를 흐르게 한다. 기록 전류(Iw)는 도 3b에 나타낸 바와 같은 펄스 형태 전류이다. 그러면, 스핀 홀 효과(spin Hall effect) 등에 의해 발생하는 스핀 전류(spin current)(스핀 각 운동의 흐름(spin angular momentum flow))(Js)는, +Z축 방향으로 된다. 이에 의하여, 스핀이 편재하여 스핀 궤도 토크(spin orbit torque)가 기록층(12)에 작용한다. 따라서, 도 3c에 나타낸 바와 같이, 기록층(12)의 자화(M12) 방향이 반전하고, 자기 저항 효과 소자(100)는 반평행 상태로 된다. 이 때, 자기 저항 효과 소자(100)는 고저항 상태이다. 즉, 자기 저항 효과 소자(100)의 기억 데이터 "0"이 "1"로 재기록된다. 기록층(12)의 자화(M12) 방향은, 기록 전류(Iw)가 0으로 되어도 또한 외부 자장(Ho)이 0으로 되어도, 유지된다. 기록 전류(Iw)의 펄스의 펄스 높이는, 후술하는 순방향의 역치(IC1) 이상이다. 기록 전류(Iw)의 펄스폭(Tw)은 재기록에 필요한 시간 이상의 시간이고, 본 실시 형태에 있어서는, 30 나노초 미만의 시간, 예컨대 0.1 나노초 이상 10 나노초 미만이다.
한편, 데이터 "1"을 기억하고 있는 자기 저항 효과 소자(100)에 데이터 "0"을 기록하는 경우에는, 도 4a에 나타낸 바와 같이, 외부 자장(Ho)을 유지한 상태에서, 중금속층(11)의 길이 방향으로, 또한, 기록층(12)의 자화(M12)와 동일한 방향으로 기록 전류(Iw)를 펄스 형태로 흐르게 한다. 기록 전류(Iw)는 도 4b에 나타낸 바와 같이 펄스 형태 전류이다. 이 경우, 스핀 홀 효과 등에 의해, -Z축 방향의 스핀 전류(Js)가 발생한다. 이에 의하여, 스핀이 편재하고, 스핀 궤도 토크가 기록층(12)에 작용한다. 이에 의하여, 도 4c에 나타낸 바와 같이, 기록층(12)의 자화(M12) 방향이 반전하고, 자기 저항 효과 소자(100)는 평행 상태로 된다. 이 때, 자기 저항 효과 소자(100)는 저저항 상태로 된다. 즉, 자기 저항 효과 소자(100)의 기억 데이터 "1"이 "0"으로 재기록된다. 기록층(12)의 자화(M12) 방향은, 기록 전류(Iw)가 0으로 되어도 또한 외부 자장(Ho)이 0으로 되어도, 유지된다. 기록 전류(Iw)의 펄스의 펄스 높이는 후술하는 역방향의 역치(IC0) 이상이다. 기록 전류(Iw)의 펄스폭(Tw)은 데이터의 재기록에 필요한 시간 이상의 시간이며, 본 실시 형태에 있어서는, 30 나노초 미만의 시간, 예컨대 0.1 나노초 이상 10 나노초 미만이다.
이와 같이 하여, 자기 저항 효과 소자(100)가 가지고 있는 데이터를 재기록하는 것이 가능하게 된다.
또한, 데이터 "0"을 기억하고 있는 자기 저항 효과 소자(100)의 중금속층(11)에 데이터 "0"을 기록하는 기록 전류(Iw)를 흐르게 한 경우, 스핀 궤도 토크가 외부 자장(Ho)과 상쇄되기 때문에, 데이터의 재기록은 발생하지 않는다. 데이터 "1"을 기억하고 있는 자기 저항 효과 소자(100)의 중금속층(11)에 데이터 "1"을 기록하는 기록 전류(Iw)를 흐르게 하는 경우도 마찬가지이다.
기록 전류(Iw)와 중금속층(14)과 참조층(14) 사이의 저항값(R)과의 관계를 도 5에 나타내었다. 도시한 바와 같이, 역치(IC1) 이상의 순방향(-X축 방향)의 기록 전류(Iw)에 의해, 기록층(12)의 자화(M12)의 방향이 참조층(14)의 자화(M14)의 방향과 반대로 된다(반평행). 이 때, 자기 저항(R)은 상대적으로 큰 값(RAP)으로 된다. 한편, 역치(IC0) 이상의 역방향(+X축 방향)의 기록 전류(Iw)에 의해, 기록층(12)의 자화(M12) 방향이 참조층(14)의 자화(M14) 방향과 동일하게 된다(평행). 이 때, 자기 저항(R)은 상대적으로 작은 값(RP)으로 된다. 기억 데이터의 재기록이 발생하는 기록 전류(Iw)의 역치(IC1,IC0)들은 그 절대값이 거의 같다.
또한, 기록 전류(Iw)의 방향과 스핀 전류의 방향과의 관계는, 중금속층(11)과 기록층(12)과 장벽층(13)에 사용된 재료와 그 조합에 의해 변화한다.
또한, 기록시에는, 계속적으로 외부 자장(Ho)을 인가할 필요가 있다. 도 3a, 도 3c, 도 4a, 도 4c에서는, -Z축 방향의 방향인 외부 자장(Ho)을 도시하고 있으나, 외부 자장(Ho)의 방향은 +Z축 방향이어도 상관없다.
다음으로, 전술한 바와 같이 스핀 궤도 토크(spin-orbit torque)에 의해 기록층(12)의 자화(M12) 방향이 반전하는 메커니즘을 도 6a, 도 6b를 참조하여 상세히 설명한다. 여기에서는, 스핀 홀 효과(spin Hall effect)에 의해 스핀 궤도 토크가 작용하는 경우의 자화(M12)의 반전 메커니즘을 설명한다.
도 6a는 중금속층(11)에 +X축 방향의 기록 전류(Iw)가 흐를 때의 스핀 전류(Js)의 운동을 모식적으로 나타내고 있다. +X축 방향으로 기록 전류(Iw)가 흐르면, +Y축 방향으로 스핀 편극된 전자(spin-polarized electrons)는 -Z축 방향으로 산란되고, -Y축 방향으로 스핀 편극된 전자는 +Z축 방향으로 산란된다. 이에 의하여 기록층(12)에는 -Y축 방향으로 스핀 편극된 전자가 축적된다. 여기에서, 전류의 부호와 편극 스핀의 산란 방향 및 크기는 스핀 홀 각(spin Hall angle)의 부호에 의해 결정되며, 상기와 반대로 될 수도 있다.
-Y축 방향으로 스핀 편극된 전자는 기록층(12)의 자화(M12)에 토크를 가하게 된다. 이것이 스핀 궤도 토크이다. 스핀 궤도 토크에는 2종류의 동작 방식이 있는데, 각각 종자장(vertical magnetic field)과 횡자장(lateral magnetic field)으로 나타낼 수 있다. 종자장은 토크의 종류로서는 안티 댐핑-라이크 토크 (antidamping-like torque) 또는 스론제우스키 토크(Slonczewski torque)에 대응한다. 횡자장은 필드-라이크 토크(field-like torque)에 대응한다.
도 6b (i)~(iv)는, 기록층(12)의 자화(M12)가 4개의 방향을 향하고 있는 때의 종자장, 횡자장의 방향을 모식적으로 나타내고 있다.
횡자장은 항상 +Y축 방향을 향한다. 한편, 종자장은 자화(M12)를 X-Z 평면 내에서 회전시키는 방향을 향한다. 또한, 종자장과 횡자장의 방향은 사용하는 재료의 조합에 의해 변화한다.
여기에서, 도 6a에 나타낸 바와 같이, -Z축 방향으로 외부 자장(Ho)이 인가되어 있다고 가정한다. 이 때, 도 6b (i)의 상태, 즉, 자장(M12)이 +X축 방향을 향하고 있는 상태에 있어서는, 종자장에 의해 자화(M12)가 -Z축 방향으로 회전하고, 도 6b (ii)의 상태를 경유하여 도 6b (iii)의 자장(M12)이 -X축 방향을 향한 상태로 된다. 도 6b (iii)의 상태에서는 종자장은 +Z축 방향으로 작용하고 있지만, -Z축 방향으로의 외부 자장(Ho)이 있기 때문에 이것 이상의 자화(M12)의 방향의 회전은 발생하지 않는다. 따라서, 도 6b (iii)에 나타낸 상태가 마지막 상태로 된다.
한편, 도 6b (iii)의 상태에 있어서 중금속층(11)에 흐르는 기록 전류(Iw)의 방향을 변화시킨 경우, 종자장의 방향은 180˚ 변한다. 이에 의하여, 자화(M12)는 도 6b (iii)의 상태로부터 도 6b (ii)의 상태를 경유하여 도 6b (i)의 마지막 상태로 변화하고, 이 상태로 정착한다.
한편, 외부 자장(Ho)의 방향이 +Z축 방향이고 도시된 기록 전류(Iw)와 유효 자장의 경우에는, 도 6b (ii)에 도시한 상태는 허락되지 않는 상태로 된다. 기록 전류(Iw)의 방향에 따라 도 6b (iii)의 상태로부터 도 6b (iv)의 상태를 경유하여 도 6b (i)의 상태로 변화하고, 또한 도 6b (i)의 상태로부터 도 6b (iv)의 상태를 경유하여 도 6b (iii)의 상태로 변화한다. 따라서, 도 6b (i)의 상태와 도 6b (iii)의 상태를 왕복시키는 것이 가능하다.
상기는 스핀 홀 효과에 기초한 설명이지만, 라쉬바 효과(Rashba effect)에 의해서도 종자장과 횡자장의 양쪽이 자화(M12)에 작용한다. 따라서, 자화의 반전 과정은 마찬가지가 된다. 또한, 전류에 의해 종자장을 발생시킬 수 있다면, 스핀 홀 효과와 라쉬바 효과 이외의 효과에 의해서도, 전술한 방식으로 자화 방향을 제어할 수 있다.
또한, 본 발명에서는 자화 반전의 주요한 구동력이 종자장(안티댐핑라이크 토크 또는 스론제우스키 토크)이고, 자화에 직교하는 방향으로 스핀 편극된 전자가 자화에 작용한다는 점에서 특허 문헌 1과 공통된다. 한편, 본 발명은, 자화와 평행 또는 반평행으로 편극된 전자가 자화에 작용하는 구성을 개시하고 있는 특허 문헌 2와는 상이하다. 자화와 반형행으로 편극된 전자 스핀이 작용하는 경우에는 세차 운동(precession)에 의해 자화가 반전하기 때문에, 나노초 영역에서 자화 반전을 발생시키기 위해서는 큰 전류가 요구된다. 한편, 자화와 직교하는 방향으로 편극된 전자 스핀이 작용하는 경우에는, 펄스폭이 작아져도 임계 전류가 거의 커지지 않는다. 따라서, 고속 동작을 실현하는데 매우 적합하다(Applied Physics Letters, Vol. 104, 072413 (2014). 참조). 일반적으로, 반평행한 전자 스핀으로 데이터를 재기록하는 경우에는 기록 전류(Iw)는 10 나노초 이상의 펄스폭을 가질 필요가 있다. 이에 대하여, 상기 실시 형태의 구성에 의하면, 직교하는 전자 스핀으로 데이터를 재기록하기 위하여, 0.1 나노초~10 나노초 미만의 펄스폭의 기록 전류(Iw)로 재기록이 가능하게 된다. 발명자들의 실험으로부터 고속 재기록 성능을 얻을 수 있다는 것이 나타나 있다(상세는 후술한다). 또한, 기록 전류(Iw)의 펄스폭을 10 나노초~30 나노초의 범위로 한 경우에도, 종래의 반평행한 전자 스핀에 의한 세차 운동을 통한 재기록에 손색없는 재기록 속도를 확보할 수 있다. 또한, 본 발명은, 정상 상태에서의 자화 방향이 면내 방향인데, 이 점이 특허 문헌 1과는 상이하고 특허 문헌 2와는 동일하다.
다음으로, 상기 구성을 갖는 자기 저항 효과 소자(100)를, 기억 소자로서 사용하는 메모리 셀 회로(memory cell circuit)의 구성예를 도 7을 참조하여 설명한다. 도 7은, 1 비트분의 자기 메모리 셀 회로(200)의 구성을 나타내고 있다. 이 자기 메모리 셀 회로(200)는, 1 비트분의 메모리 셀을 구성하는 자기 저항 효과 소자(100)과, 1쌍의 비트 선(BL1,BL2)과, 워드(word) 선(WL)과, 그라운드선(GND)과, 제1 트랜지스터(Tr1)와, 제2 트랜지스터(Tr2)를 구비한다.
자기 저항 효과 소자(100)는, 중금속층(11)의 일단부에 제1 단자(T1), 타단부에 제2 단자(T2)가 접속되고, 참조층(14)에 제3 단자(T3)가 배치된 3 단자 구조를 갖는다.
제3 단자(T3)는 그라운드 선(GND)에 접속되어 있다. 제1 단자(T1)는 제1 트랜지스터(Tr1)의 드레인(drain)에 접속되어 있다. 제2 단자(T2)는 제2 트랜지스터(Tr2)의 드레인에 접속되어 있다. 제1 트랜지스터(Tr1)와 제2 트랜지스터(Tr2)의 게이트 전극(gate electrode)은 워드 선(WL)에 접속되어 있다. 제1 트랜지스터(Tr1)의 소스(source)는 제1 비트 선(BL1)에 접속되어 있다. 제2 트랜지스터(Tr2)의 소스는 제2 비트 선(BL2)에 접속되어 있다.
자기 저항 효과 소자(100)에 데이터를 기록하는 방법은 다음과 같다. 우선, 자기 저항 효과 소자(100)를 선택하기 위해, 워드 선(WL)에 트랜지스터(Tr1,Tr2)를 온(ON) 시키기 위한 액티브 레벨(active level)의 신호를 인가한다. 여기에서는, 트랜지스터(Tr1,Tr2)가 N채널 MOS 트랜지스터로 구성되어 있는 것으로 한다. 이 경우, 워드 라인(WL)은 하이(High) 레벨로 설정된다. 이에 의해 제1 트랜지스터(Tr1)와 제2 트랜지스터(Tr2)는 온 상태로 된다. 한편, 기록 대상인 데이터에 따라, 제1 비트 선(BL1)과 제2 비트 선(BL2)의 한쪽을 하이(High) 레벨로 설정하고, 다른쪽을 그라운드(ground) 레벨로 설정한다.
구체적으로는, 데이터 "1"을 기록하는 경우에는, 제1 비트 선(BL1)을 로우(Low) 레벨로 하고, 제2 비트 선(BL2)을 하이(High) 레벨로 한다. 이에 의하여, 도 3a에 나타낸 바와 같이, 순방향으로 기록 전류(Iw)가 흐르고, 도 3c에 나타낸 바와 같이, 데이터 "1"이 기록된다. 한편, 데이터 "0"을 기록하는 경우에는, 제1 비트 선(BL1)을 하이(High) 레벨로 하고, 제2 비트 선(BL2)을 로우(Low) 레벨로 한다. 이에 의하여, 도 4a에 나타낸 바와 같이, 역방향 기록 전류(Iw)가 흐르고, 도 4c에 나타낸 바와 같이, 데이터 "0"이 기록된다.
이와 같이 함으로써, 자기 저항 효과 소자(100)로의 비트 데이터의 기록이 이루어진다.
자기 저항 효과 소자(100)에 기억되어 있는 데이터를 읽어 들이는 방법은 다음과 같다. 우선, 워드 선(WL)을 액티브 레벨로 설정하고, 제1 트랜지스터(Tr1)와 제2 트랜지스터(Tr2)을 온 상태로 한다. 제1 비트 선(BL1)과 제2 비트 선(BL2)의 양쪽을 하이(High) 레벨로 설정하거나 또는 비트 선(BL1,BL2)의 한쪽을 하이(High) 레벨로 다른쪽을 개방 상태(open state)로 설정한다. 하이(High) 레벨로 된 비트 선에 의해 중금속층(11)→기록층(12)→장벽층(13)→참조층(14)→제3 단자(T3)→그라운드 선(GND)의 순서로 전류가 흐른다. 이 전류의 크기를 측정함으로써 중금속층(11)으로부터 참조층(14)에 이르는 경로의 저항의 크기, 즉, 기억 데이터를 판별할 수 있다.
또한, 자기 메모리 셀 회로(200)의 구성과 회로 동작은 일예이며, 적절히 변경될 수 있다. 예를 들면, 그라운드를 그라운드 전압 이외의 기준 전압으로 설정할 수도 있다. 또한, 제3 단자(T3)를 그라운드 선(GND)이 아닌, 제3 비트 선(도시하지 않음)에 접속시킬 수도 있다. 이 경우, 데이터를 읽어 들이기 위하여, 워드 선(WL)을 하이(High) 레벨로 설정하는 것과 함께 제3 비트 선을 하이(High) 레벨로 설정하고, 제1 비트 선과 제2 비트선의 한쪽 또는 양쪽을 그라운드 레벨로 한다. 이와 같이 함으로써, 전류를 제3 비트 선으로부터 제1 비트 선(BL1), 제2 비트 선(BL2)으로 흐르도록 구성할 수도 있다.
다음으로, 도 7에 예시한 자기 메모리 셀 회로(200)를 복수 구비한 자기 메모리 장치(300)의 구성을 도 8을 참조하여 설명한다.
자기 메모리 장치(300)는, 도 8에 나타낸 바와 같이, 메모리 셀 어레이(memory cell array)(311), X 드라이버(driver)(312), Y 드라이버(313), 컨트롤러(314)를 구비하고 있다. 메모리 셀 어레이(311)는 N행 M열의 어레이 형태로 배치된 자기 메모리 셀 회로(200)를 가지고 있다. 각 열의 자기 메모리 셀 회로(200)는 대응하는 열의 제1 비트 선(BL1)과 제2 비트 선(BL2) 쌍에 대해 접속되어 있다. 또한, 각 행의 자기 메모리 셀 회로(200)는, 대응하는 행의 워드 선(WL)과 그라운드 선(GND)에 접속되어 있다.
X 드라이버(312)는 복수의 워드 선(WL)에 접속되어 있고, 수신한 로우-어드레스를 디코드하여 억세스 대상인 행의 워드 선(WL)을 액티브 레벨로 구동한다. 예를 들면, 제1 및 제2 트랜지스터(Tr1,Tr2)가 N 채널 MOS 트랜지스터인 경우, X 드라이버(312)는 워드 선(WL)을 하이(High) 레벨로 한다.
Y 드라이버(313)는, 자기 저항 효과 소자(100)에 데이터를 기록하는 기록 수단 및 자기 저항 효과 소자(100)로부터 데이터를 읽기 위한 읽기 수단으로서 기능한다. Y 드라이버(313)는, 복수의 제1 비트 선(BL1)과 제2 비트 선(BL2)에 접속되어 있다. Y 드라이버(313)는, 수신한 컬럼 어드레스를 디코드하고, 억세스 대상인 자기 메모리 셀 회로(200)에 접속되어 있는 제1 비트 선(BL1)과 제2 비트 선(BL2)을 데이터 기록 상태 또는 읽기 상태로 설정한다. 데이터 "1"의 기록에 있어서, Y 드라이버(313)는 기록 대상인 자기 메모리 셀 회로(200)에 접속된 제1 비트 선(BL1)을 로우(Low) 레벨로 하고, 제2 비트 선(BL2)을 하이(High) 레벨로 한다. 또한, 데이터 "0"의 기록에 있어서, Y 드라이버(313)는, 기록 대상인 자기 메모리 셀 회로(200)에 접속된 제1 비트 선(BL1)을 하이(High) 레벨로 하고, 제2 비트 선(BL2)을 로우(Low) 레벨로 한다. 또한, 자기 메모리 셀 회로(200)에 기억되어 있는 데이터의 읽기에 있어서, Y 드라이버(313)는 우선, 읽기 대상인 자기 메모리 셀 회로(200)에 접속된 제1 비트 선(BL1)과 제2 비트 선(BL2)의 양쪽을 하이(High) 레벨로, 또는, 비트 선(BL1,BL2) 중 한쪽을 하이(High) 레벨로, 다른 쪽을 개방 상태로 설정한다. 그리고, Y 드라이버(313)는, 비트 선(BL1,BL2)을 흐르는 전류와 기준값을 비교하여, 각 열의 자기 메모리 셀 회로(200)의 저항 상태를 판별하고, 이에 의하여 기억 데이터를 읽어 들인다.
컨트롤러(314)는, 데이터 기록, 또는 데이터 읽기에 따라, X 드라이버(312)와 Y 드라이버(313)의 각각을 제어한다.
또한, 자기 저항 효과 소자(100)의 참조층(14)에 접속된 그라운드 선(GND)은 X 드라이버(312)에 접속되어 있지만, 이것은 전술한 바와 같이, Y 드라이버(313)에 접속된 읽기 비트 선에 의해 대용하는 것도 가능하다.
(실시 형태 2)
실시 형태 1에 의한 자기 저항 효과 소자(100)에 있어서, 기억 데이터를 안정적으로 기록하고 읽기 위해서는, 참조층(14)의 자화(M14)의 방향을 안정적으로 고정할 필요가 있다. 참조층(14)의 자화(M14)를 안정시키기 위해 참조층(14)을 적층 페리 결합층(laminated ferri-coupled layer)으로 구성하는 것이 효과적이다.
이하, 도 9a~도 9c를 참조하여, 참조층(14)을 적층 페리 결합층으로 구성한 자기 저항 효과 소자(101)의 실시 형태를 설명한다.
본 실시 형태에 있어서, 참조층(14)은, 강자성층(ferromagnetic layer)(14a)과 결합층(coupling layer)(14b)과 강자성층(14c)이 적층되어, 적층 페리 결합한 적층 구조를 갖는다. 강자성층(14a)과 강자성층(14c)는, 결합층(14b)에 의해 반강자적으로(antiferromagnetically) 결합하고 있다. 그 이외의 점은, 기본적으로 실시 형태 1과 동일하다.
강자성층(14a)과 강자성층(14c)으로서, Fe, Co, Ni를 포함하는 강자성 재료를 사용하는 것이 바람직하다. 또한, 결합층(14b)에는, Ru, Ir 등을 사용하는 것이 바람직하다.
이 구성에서는, 기록층(12)의 자화(M12)의 방향과, 참조층(14) 중의 기록층(12)에 근접한 강자성층(14a)의 자화(M14)의 방향이 일치할 때에, 자기 저항 효과 소자(101)는, 평행 상태로 되고, 저저항 상태로 된다. 한편, 기록층(12)의 자화(M12)의 방향과, 강자성층(14a)의 자화(M14a)의 방향이 반대 방향으로 되면, 자기 저항 효과 소자(101)는 반평행 상태로 되고, 고저항 상태로 된다.
도 9a~도 9c에 나타낸 구성의 자기 저항 효과 소자(101)의 특성을 구하기 위해, Landau-Lifshitz-Gilbert 방정식(LLG 방정식)에 기초한 각종 수치 계산을 수행하였다.
도 10a는, 자기 저항 효과 소자(101)의 자화의 궤적의 시간 발전(time evolution)을 계산한 결과를 나타낸 것이다. 계산은 0초부터 5 나노초까지 행하였다. 도 10a에서, 축 mx, my, mz은 각각 +X축 방향, +Y축 방향, +Z축 방향에서의 자화의 강도(magnetization intensities)를 나타낸다. 음(negative) 값은, 각축의 음 방향을 나타낸다. 이 예에서는, 개시 상태(Start)에서는 (mx, my, mz) = (1, 0, 0)로 +X축 방향을 향해 있던 기록층의 자화가 최종 상태(END)에서는 (mx, my, mz) = (-1, 0, 0)로 -X축 방향으로 반전하고 있는 것을 알 수 있다. 파라미터를 변경하여 계산을 수행한 결과, 대체로 100 피코초의 오더(order)로 자화는 반전하는 것으로 나타났다. 따라서, 매우 고속으로 데이터의 기록·재기록이 가능하다는 것을 알 수 있었다.
도 10b~도 10d는, 기록층의 X축 방향의 실효 자기 이방성 자장(effective magnetic anisotropic magnetic field), 댐핑 정수(damping constant) 및 외부 자장을 변경시킨 때의 자화의 반전에 필요한 임계 전류(threshold current)의 계산 결과를 나타내고 있다. 또한, 전류와 종자장에는 선형 관계가 있기 때문에, 도 10b~도 10d에서는, 종축을 종자장(HL)로서 나타내고 있다. 또한, 종자장(HL)과 기록 전류(Iw) 사이의 변환 효율(conversion efficiency)은 사용하는 재료의 조합에 의존하여 변화한다.
도 10b에 나타낸 바와 같이, 실효 자기 이방성 자장을 크게 하면, 임계 전류는 선형으로 증가한다. 실제적으로는 소자의 기록 정보의 유지 특성(retention property)의 지표로 되는 열안정성(heat stability)은 실효 자기 이방성 자계와 선형 관계에 있기 때문에, 실효 자기 이방성 자계는 필요한 값으로 적절하게 조정된다.
도 10c에 나타낸 바와 같이, 임계 전류의 댐핑 정수 의존성은 거의 없다. 또한, 다이나믹스(dynamics)의 계산에 의하면, 댐핑 정수가 클수록 자화 방향의 최종 상태로의 수렴(convergence)이 빠른 것으로 나타났다. 따라서, 댐핑 정수는 큰 것이 바람직하다. 예를 들면, 댐핑 정수는 0.05 이상이면 약 100 피코초에서 자화 조작이 가능하게 된다.
도 10d에 나타낸 바와 같이, 외부 자장이 클수록, 임계 전류는 감소한다. 이 때문에, 되도록 큰 외부 자장을 인가하는 것이 바람직하다.
이들 계산 결과는, 실시 형태 2에 의한 자기 저항 효과 소자(101)를 나노초 클래스의 속도로 동작시킬 수 있다는 것을 의미하고 있다. 실시 형태 1에 의한 자기 저항 효과 소자(100)도 마찬가지의 특성을 얻을 수 있기 때문에 고속 동작이 가능하다.
또한, 상기 실시 형태에 따른 자기 저항 효과 소자(100,101)는, 대칭성이 높은 기록 특성, 정보 유지 특성을 얻을 수 있다. 이 점을 설명한다.
여기에서는, 도 11a에 나타낸 바와 같이, 참조층(14)이 단층의 자성체로 된 경우를 고려한다. 참조층(14), 장벽층(13), 기록층(12)의 막두께는 각각 2nm, 1nm, 2nm, X축 방향 및 Y축 방향의 길이를 100nm로 한다. 참조층(14)의 포화 자화(saturation magnetization)는 1T로 한다. 참조층(14)의 자화 방향이 +Z축 방향(수직 자화(perpendicular magnetization))의 경우와 -X축 방향(면내 자화(in-plane magnetization))의 경우에 기록층(12)에 형성된 누설 자장(leakage magnetic field)을 비교한다. 누설 자장은 +X축 방향을 따라 계산하고 그 원점을 기록층(12)의 중심으로 한다.
도 11b에 나타낸 바와 같이, 참조층(14)의 포화 자화 방향이 +Z축 방향인 경우(Perp)도 -X축 방향의 경우(In-Plane)도, ±50nm를 초과하는 근접 영역(자기 저항 효과 소자의 주변부)에 있어서는 강한 누설 자장(Hstr)이 발생하고 있다. 그러나, 기록층(12) 위에서는, In-Plane 쪽이 Perp 보다도 누설 자장의 크기는 작다. 원점 부근(패턴 중앙부)에 있어서는, Perp의 누설 자장의 크기는, In-plane의 누설 자장의 크기의 2배 정도이다.
이것은, 수직 자화 용이(perpendicular magnetization easy) MTJ로 된 자기 저항 효과 소자의 구조보다도, 면내 자화 용이(in-plane magnetization easy) MTJ로 된 실시 형태 1의 구조 쪽이, 기록층(12)에 인가되는 참조층(14)으로부터의 누설 자장을 작게 할 수 있다는 것을 의미하고 있다. 참조층(14)으로부터의 누설 자장은, 기록층(12)에서의 한쪽 상태(예컨대, 0을 기록하고 있는 상태)를 안정화시킨다. 한편, 참조층(14)으로부터의 누설 자장은, 기록층(12)에서의 다른쪽 상태(예컨대, 1을 기록하고 있는 상태)를 불안정화시킨다. 따라서, 기록 특성과 유지 특성에 비대칭성이 발생한다. 이것은 바람직하지 않다. 이상으로부터, 실시 형태 1 및 2에 따른 면내 자화 용이 MTJ를 사용함으로써 대칭성이 높은 기록 특성, 유지 특성을 얻게 된다고 할 수 있다. 또한, 도 9a~도 9c에 나타낸 바와 같은 참조층(14)을 적층 페리 결합을 갖는 적층 구조로 하는 경우에도 상기의 참조층(14)으로부터의 누설 자장의 대소관계는 변하지 않는다.
이상으로부터, 실시 형태 1 및 실시 형태 2에 의한 자기 저항 효과 소자(100,101)는, 높은 TMR 비(ratio)를 얻을 수 있으며, 읽기 특성에 있어서 뛰어나다는 것을 알 수 있다. 또한, 대칭성이 높은 재기록 특성, 유지 특성을 얻을 수 있음을 알 수 있다. 또한, 기록층(12)의 자화의 반전이 세차 운동을 통한 자화 반전은 아니기 때문에 고속에서의 기록이 가능하게 된다.
또한, 중금속층(11)의 짧은 쪽 방향인 Y축 방향을 기록층(12)의 길이 방향으로 하지 않기 때문에, 중금속층의 길이 방향과 기록층의 길이 방향을 거의 수직 방향으로 하는 구성(기록 전류와 기록층의 자화 방향이 직각인 구성)에 비교하여, 셀 면적을 줄일 수 있다.
본 발명은, 상기 실시 형태에 한정되지 아니하며, 여러 가지 변형이 가능하다. 이하, 변형예·응용예에 대해 설명한다.
(변형예 1)
자기 저항 효과 소자의 저항과 데이터의 할당은 임의이고, 저저항 상태에 데이터 "1", 고저항 상태에 "0"을 할당할 수도 있다.
(변형예 2)
참조층(14)의 자화를 안정화시키기 위하여, 도 12a~도 12c에 도시한 바와 같이, 참조층(14) 위에 반강자성층(antiferromagnetic layer)(14d)을 배치할 수도 있다. 반강자성층(14d)의 재료로서, Ir-Mn, Pt-Mn 합금 등을 사용할 수 있다. 반강자성층(14d)을 배치함으로써, 보다 견고하게 참조층(14)의 자화를 고정할 수 있다. 또한, 참조층(14)을 페리 결합 구조(ferri-coupling structure)로 하는 경우, 강자성층의 수는 임의인데, 예를 들면 강자성층의 수는 3 이상이여도 좋다.
(변형예 3)
상기 실시 형태에 있어서는, 외부 자장 인가 장치(31)에 의해 외부 자장(Ho)을 인가하였으나, 자기 저항 효과 소자(100,101) 자체가 수직 자장(perpendicular magnetic field)을 인가하는 구성을 구비할 수도 있다.
예를 들면, 도 13a, 도 13b에 나타낸 자기 저항 효과 소자(103)는, 실시 형태 1 및 2에서 나타낸 기본 구조에 추가하여 보조 자성층(auxiliary magnetic layer, 15)을 구비한다. 도 13c, 도 13d에 도시한 자기 저항 효과 소자(104)는, 실시 형태 1 및 2에서 나타낸 기본 구조에 추가하여 보조 자성층(17)을 구비한다. 보조 자성층(15,17)은 Z축 방향으로 고정된 자화(M15,M17)를 가지고 있다. 자화의 방향은 +Z축 방향일 수도 있고 -Z축 방향일 수도 있다.
도 13a, 도 13b에 도시한 자기 저항 효과 소자(103)의 보조 자성층(15)은 중금속층(11)의, 기록층(12)이 설치된 면의 반대측 면에 배치된다. 도 13c, 도 13d에 도시한 자기 저항 효과 소자(104)의 보조 자성층(17)은 참조층(14) 위에 배치된다. 이 경우에는 참조층(14)과의 교환 결합(exchange coupling)을 방지하기 위해 도전성의 비자성체로 구성된 도전층(conductive layer, 16)을 보조 자성층(17)과 참조층(14) 사이에 배치한다. 보조 자성층(15) 또는 보조 자성층(17)은 기록층(12)에 수직 방향의 정상 자장(Ho)을 안정적으로 인가한다. 따라서, 이 구성의 경우, 외부 자장(Ho)을 인가하는 구성은 불필요하다.
도 11b에 도시한 바와 같이, 수직 자화 용이축(perpendicular magnetization easy axis)에서는 비교적 큰 누설 자장이 발생할 수 있다. 도 11b의 예에서는, 패턴 중앙부에서도 20mT 정도의 누설 자장이 발생하고 있다. 이 자장의 크기는 도 10d에 도시한 임계 전류의 저감 효과가 나타나고 있는 자장의 크기와 같은 오더(order)이다. 이점에서도, 외부 자장을 인가하는 구성이 불필요하게 되는 것이 이해될 수 있다.
실시 형태 1 및 2에서는, 기록층(12)을 중금속층(11)과 동일한 폭으로 짧은 구형 형상(rectangular shape)으로 하였다. 그러나, 기록층(12)의 자화 용이축 방향이 X축 성분을 갖는 것이면, 그 형상은 임의이다. 다만, 기록층(12)은 X-Y 면내에서의 프로세스에서 발생하는 불균일성의 범위내에서 실질적으로 2회 대칭성(two-fold symmetry)을 갖는 것이 바람직하다.
예를 들면, 도 14 (a)~(i)에 기록층(12)의 평면 형상을 예시한다. 기록층(12)의 평면 형상은, 장방형((a),(d),(e),(i)), 타원((b),(f)), 마름모형((c),(g),(h)) 등 임의이다. 또한, 기록층(12)은, 도 14 (d),(g)와 같이, 그 폭이 중금속층(11)의 폭보다 작을 수도 있다. 중금속층(11)에 대한 기록층(12)의 위치도 임의이다.
또한, 기록층(12)의 자화(M12) 방향, 바꾸어 말하면, 기록층(12)의 자화 용이축의 방향은 순수하게 X축 방향일 필요는 없다. 기록층(12)의 자화 용이축은 Y축 성분을 가지고 있어도 좋고, 오히려 Y축 성분을 가지고 있는 것이 좋다.
(변형예 4)
도 17에 기록층(12)의 자화 용이축이 순수하게 X축 방향이 아닌 경우의 자기 저항 효과 소자(107)의 구성을 나타내었다. 여기에서는, 중금속층(11)의 평면 형상이 구형(rectangular shape), 기록층(12)~참조층(14)의 평면 형상이 타원형(ellipse shape)인 예를 나타낸다. 기록층(12)의 자화 용이축은, 타원형의 장축 방향에 의해 규정되어 있다. 기록층(12)의 자화 용이축은, X-Y 면내에 있어서, X축(중금속층(11)의 길이 방향)에 대해 각도 θ의 방향을 향하고 있다. 기록층(12)의 자화 용이축이 Y축 성분을 가지고 있는 경우, 외부 자장 인가 장치(31), 보조 자성층(15,17)은 불필요하게 된다. 이것은, 스핀 궤도 토크의 작용 방식에 비대칭성이 발생하는 것 및 횡자장이 작용하는 것의 2가지 이유에 의한다. 이와 같은 이유에 의해, 기록층(12)의 자화 용이축은, 그 방향이 순수한 X축 방향이 아니라 Y축 성분도 가지는 편이 보다 바람직하다.
도 18에, 각도 θ가 0도, 1도, 15도, 25도인 각각의 경우에 있어서의 기록층(12)의 용이축 성분(mx)의 시간 발전의 형태를 마크로스핀 시뮬레이션(macrospin simulation)에 의해 계산한 결과를 나타내었다. 구체적으로는, 자기 저항 효과 소자(107)에, 5ns의 전류 펄스를 인가하고, 전류 펄스의 인가 중(ON), 및 전류 펄스의 인가 후(OFF)의 기록층(12)의 용이축 성분(mx)의 시간적 변화를 구했다. 또한, z방향으로는 자장을 인가하지 않았다.
각도 θ가 0도인 경우에는 전류 펄스의 인가 후에 용이축 성분(mx)은 초기값(1)으로 복귀하고 있다. 한편, θ가 1도, 15도, 25도인 경우에는 용이축 성분(mx)이 초기 상태와는 반대값(-1)으로 변화하고 있다. 또한, 자기 저항 효과 소자를 소형화하기 위해서는, 기록층(12)의 자화 용이축의 Y축 성분이 큰 것은 바람직하지 않다. 프로세스에 의해 발생한 불가피한 각도의 변동은 3도 정도인 것을 감안하면, 기록층(12)의 자화 용이축의 X-Y 면내의 각도의 적절한 범위로서는, X축 방향을 0도로 정의할 때 ±3도~±25도, 보다 바람직하게는, ±3도~±15도가 되도록 설정하는 것이 바람직하다. 이 경우에도, 기록층(12)의 평면 형상은 임의이다.
도 14 (a), (h)와 같은 구조의 경우, 기록층(12)을 셀프 얼라인먼트 프로세스(self-alignment process)로 패터닝하는 것이 가능하다는 이점이 있다. 또한, 기록층(12)은, 그 자화 용이축이 X축 방향 성분을 갖는 것이라면, X축 방향이 길이 방향으로 되도록 한 형상으로 패터닝될 필요는 없다. 예를 들면, 도 14 (i)에 나타낸 바와 같이, X축 방향의 길이가 Y축 방향의 길이보다도 짧아도 상관없다. 예를 들면, 기록층(12)의 X축 방향의 길이와 독립하여, 결정 자기 이방성(crystal magnetic anisotropy)과 자기 변형(magnetostriction)를 통한 응력 유기의 유도 자기 이방성(stress-induced magnetic anisotropy)에 의해 X축 방향을 자화 용이축으로 하는 것도 가능하다.
(변형예 5)
상기 실시 형태에 있어서는, 중금속층(11)과 참조층(14) 사이에만 기록층(12)을 배치하였다. 또는, 도 15a~도 15c에 도시한 바와 같이, 기록층(12)을 중금속층(11)의 상하에 배치할 수도 있다. 이 경우, 기록층(12)은, 중금속층(11)을 사이에 둔 한 쌍의 기록층(12a, 12b)로 구성된다. 기록층(12a, 12b)의 자화(M12a, M12b)의 방향은 상하의 기록층(12a, 12b)에서 반평행(antiparallel)으로 결합하고 있을 필요가 있다. 이 구성에서는, 도 6a를 참조하여 설명한 바와 같이, 중금속층(11)의 상하에서 역방향의 편극 스핀으로 된 전자가 기록층(12a, 12b)에 축적된다. 이 때문에, 기록층(12a, 12b)의 자화 방향은 상하의 기록층에서 반평행으로 되고, 문제는 발생하지 않는다.
이 경우, 중금속층(11)의 상하의 기록층(12a, 12b)은 정자계(static magnetic field)에 의해 자기 결합한다. 따라서, 열안정성이 증가하는 한편, 재기록에 필요한 임계 전류는 증가하지 않는다. 따라서, 기록 전류(Iw)를 증가시키지 않고 열안정성을 향상시킬 수 있다. 또한, 도 13a~도 13d에 도시한 바와 같이, 보조 자성층(15,17)을 배치함으로써, 정상적인 외부 자장(static external magnetic field)을 불필요하게 할 수 있다.
(변형예 6)
기록층(12)의 자화 용이축(자화의 방향)이 기록층 내에서 균일할 필요는 없으며, 방향이 다른 자화를 갖는 복수의 영역을 구비할 수도 있다. 예를 들면, 도 16에 도시한 기록층(12c)과 같이, 일부의 영역은 수직 자화 용이로 되어 있고, 그 방향이 고정되어 있을 수도 있다. 즉, 기록층(12) 내에, 자화 용이축 또는 자화 방향이 다른 영역이 포함될 수도 있다. 다만, 기록층(12) 내에 X축 방향 성분을 포함하는 자화 용이축을 갖는 영역이 존재할 필요가 있다. 이 경우에도, 기록층의 면내 자화 용이 영역에 있어서, 교환 결합을 통해 실효적인 수직 방향의 자장이 작용하기 때문에, 외부 자장 인가 장치(31)는 불필요하게 된다.
(변형예 7)
또한, 상기 실시 형태 및 변형예에 있어서, 자기 저항 효과 소자가 스스로 Z축 방향의 자계를 발생하는 능력을 갖는 경우에도, 외부 자계 인가 장치(31)에 의해 외부 자계를 인가할 수도 있다. 또한, 상기 실시 형태 및 변형예에 있어서, X축 방향을 중금속층(11)의 장축(연장) 방향으로 설정하고, Z축 방향으로 외부 자계를 인가하였으나, 좌표를 잡는 방법은 임의이다.
(변형예 8)
상기 실시 형태에 있어서는, 자기 저항 효과 소자(100)는, 기판측으로부터 중금속층(11), 기록층(12), 장벽층(13), 참조층(14)의 순으로 적층되어 형성되어 있으나, 이 적층 순서는 반대이어도 상관없다. 도 19a에 적층 순서를 반대로 한 경우의 자기 저항 효과 소자(108)의 구성을 나타낸다. 자기 저항 효과 소자(108)는, 기판측으로부터 참조층(14), 장벽층(13), 기록층(12), 중금속층(11)의 순서로 적층되어 형성되어 있다. 이 경우에도 참조층(14)은 방향이 고정된 자화(M14)를 가지며, 기록층(12)은 반전가능한 자화(M12)를 갖는다. 또한, 외부 자장 인가 기구(31)에 의해 막면(film surface) 수직 방향의 외부 자장(Ho)이 자기 저항 효과 소자(100)에 인가되어 있다.
자기 저항 효과 소자(108)에 있어서는 단자(T1, T2, T3)의 배치로서 2 종류의 변형(variation)이 있다. 도 19b에 도시한 바와 같이 중금속층(11)의 일단부에 접속된 제1 단자(T1), 타단부에 접속된 제2 단자(T2), 및 참조층(14)에 접속된 제3 단자(T3) 모두 기판측에 설치될 수 있다. 또는, 도 19c에 나타낸 바와 같이 제1 단자(T1), 제2 단자(T2)는 기판과는 반대측에 설치되고, 제3 단자(T3)는 기판측에 설치될 수도 있다. 도 19b와 같이 모든 단자를 기판측에 설치함으로써, 자기 저항 효과 소자(100)의 상부에는 배선이 불필요하게 되어, 셀 사이즈를 작게 할 수 있다. 도 19c와 같은 구성으로 하면, 입력 신호가 자기 저항 효과 소자(100)의 상부로부터 공급되는 경우에, 효율적으로 레이아웃을 할 수 있다.
자기 저항 효과 소자(108)에서, 기록층(12), 장벽층(13), 참조층(14)으로 된 자기 터널 접합(magnetic tunneling junction)은 이른바 보텀 핀(bottom pin) 형의 구조를 갖는다. 일반적으로 보텀 핀형의 구조는 탑 핀(top pin)형 구조에 비해 참조층(14)의 자화의 고정을 보다 견고하게 할 수 있기 때문에, 자기 터널 접합막의 자유도의 관점으로는 변형예 8에 도시된 보텀 핀형 구조가 보다 적절하다.
또한, 자기 저항 효과 소자(108)를 제작하기 위하여, 먼저 참조층(14), 장벽층(13), 기록층(12)으로 된 자기 터널 접합 부분을 패터닝하고, 그 후 중금속층(11)을 별도로 형성한다. 이 때, 보다 효율적으로 스핀 궤도 토크가 기록층(12)에 작용하도록, 최초의 자기 터널 접합 부분의 패터닝시에, 기록층(11)의 상부에 스핀 홀 각(spin Hall angle)이 큰 중금속 재료를 캡층(cap layer)으로서 형성하고, 일괄적으로 패터닝하는 것이 바람직하다. 이 중금속 재료는 후에 형성되는 중금속층(11)과 동일한 재료일 수도 있고 다른 재료일 수도 있다.
(실시예)
이하, 발명자들이 본 발명에 따른 자기 저항 효과 소자(100)를 시험 제작하여 평가한 결과를 나타낸다.
도 20은 시험 제작한 자기 저항 효과 소자의 구조를 모식적으로 나타내고 있다. 적층막은 산화막을 갖는 Si 기판 위에 퇴적하였다. 막 구성은, 기판측으로부터 다음과 같이 되어 있다. () 내의 숫자는 실제로 시험제작한 소자에 사용한 막두께의 값이다. [] 내의 숫자는, 자화 곡선의 측정으로부터, 동등한 효과를 얻을 수 있는 것으로 알려져 있는 막 두께의 범위이다. Ta (5 또는 10 nm) [1 - 20 nm], CoFeB (1.48 또는 1.56 nm) [1.40 - 1.80 nm], MgO (1.8 nm) [1.1 - 2.4 nm], CoFeB (1.5 nm) [1.0 - 2.5 nm], Co (1.0 nm) [0.5 - 2.5 nm], Ru (0.92 nm) [0.85 - 1.05 nm], Co (2.4 nm) [1.5 - 3.5 nm], Ru (5 nm) [1 - 20 nm].
Ru의 상층과 하층(Co층)으로서, Co 대신 Fe를 사용할 수 있다. 또는, 이 층에는, Co와 Fe의 합금을 사용할 수 있다. 상기 막 구성 중 MgO만은, RF 마그네트론 스퍼터링(RF magnetron sputtering)에 의해 퇴적하였다. MgO 이외의 다른 층은 DC 마그네트론 스퍼터링(DC magnetron sputtering)에 의해 퇴적하였다. 퇴적한 박막은 300도에서 1시간의 열처리를 행하였다. 열처리 온도는 200℃ 이상 450℃ 이하로 설정되는 것이 바람직하며, 보다 적절하게는 250℃에서 400℃의 범위로 설정되는 것이 바람직하다.
퇴적한 박막은, 전자선 리소그래피(electron beam lithography)와 Ar 이온 밀링(Ar ion-milling)에 의해, 도 20에 나타낸 구조로 가공하였다. 도 20에 나타낸 바와 같이, 최하층의 Ta만이, 그 평면 형상이 단변이 WCH인 구형(장방형)(rectangle (oblong))으로 패터닝되었다. Ta 위의 자기 터널 접합에 상당하는 층은, 그 평면 형상이 단변이 W, 장변이 L인 타원형으로 패터닝되었다. 시험 제작한 소자의 WCH, W, L의 값은 다음과 같다. WCH: 640 nm 또는 1200 nm, W: 60 - 160 nm, L: 120 - 640 nm.
또한, WCH는 W와 가까운 값으로 하는 것이 바람직하다. 또한, 박막의 가공을 위하여, 발명자들은 전자선 리소그래피를 사용하였으나, 실제로는 ArF 레이저, KrF 레이저 등에 의한 포토리소그래피(photolithography)를 사용할 수도 있다. 또한, Ar 이온 밀링이 아니라, 반응성 이온 에칭(reactive ion etching)을 사용할 수도 있다. 특히, 메탄올을 이용하여 에칭하는 경우에는, 최하층의 Ta가 에칭의 스토퍼(stopper)로 되기 때문에, 정밀하게 소자를 형성할 수 있다.
제작한 자기 저항 효과 소자에 있어서, Ta층은 중금속층(11)에 상당하고, CoFeB는 기록층(12)에, MgO는 장벽층(13)에 상당한다. MgO 위의 CoFeB / Co / Ru / Co는 참조층(14)에 상당한다. 참조층(14)의 상부 전극에 스위치를 접속하고, 도 20에 나타낸 바와 같이 직류 전원과 직류 전압계를 접속하여 자화 반전 특성(magnetization inversion property)을 측정하였다.
도 21에 수직 자장이 -15mT 인가된 상태 및 +15mT 인가된 상태에서의 자기 터널 접합의 저항과 중금속층에 도입된 전류의 관계(R-I 특성)을 나타내었다. 사용된 전류의 펄스폭은 0.5초이다. 전술한 설명에서와 같이, 전류에 의해 기록층(12)의 자화가 반전함에 따라 자기 터널 접합의 저항이 변화하고 있는 것을 알 수 있다.
도 22에, 수직 자장을 변경하여 R-I 특성을 측정한 결과를 나타내었다. 도 22a에는 각각의 수직 자장에 있어서의 R-I 루프(loop)의 측정 결과를 나타내었다. 도 22b에는 반전 임계 전류 밀도(inversion threshold current density) 와 수직 자장의 관계를 나타내었다. 수직 자장(Ho)이 11 mT ~ 29 mT 및 -11 mT ~ -29 mT의 범위에서 자화 반전이 발생하고 있음을 알 수 있다. 복수의 소자에서 측정한 결과, 외부 자장(Ho)이 8mT 이상인 때에 자화 반전을 확인할 수 있었다. 반전 전류 밀도는 1011 A/m2 대이다. 이것은 신뢰성을 보증하는데 충분히 작은 값이다. 또한, 도 21, 도 22에 도시한 바와 같은 R-I 특성, 즉, 전류에 의한 재기록 특성은, 저항 불량의 소자를 제외하고, 제작된 모든 소자에서 관측되었다. 또한, 몇몇 소자에 있어서 열안정 지수 E/KBT를 측정한 결과, 그 값은 46 정도이었다. 이것은 10년간의 정보 유지 특성(information retention property)을 보증하는 값인 40을 상회한다.
도 23에 전류 펄스폭을 1s에서 2ns까지 변화시키면서, 자화 반전에 필요한 펄스 전류의 크기를 평가한 결과를 나타내었다. 여기에서는, 본 발명에 따른 자기 저항 효과 소자(Type X)와, 특허 문헌 2에 개시되어 있는 것과 같은 자기 저항 효과 소자(Type Y)를 제작하고, 이들을 측정 대상으로 하였다. 본 발명에 따른 자기 저항 효과 소자(Type X)는, 기록층(12)의 자화 용이축이 막 면내 방향이고, 또한 기록 전류와 평행 방향인 구성을 갖는다. 한편, Type Y의 자기 저항 효과 소자는 특허 문헌 2에 개시되어 있는 것과 같은 자기 저항 효과 소자로서, 기록층(12)의 자화 용이축이 막 면내 방향이고 또한 기록 전류와 직교하는 방향인 구성을 갖는다. 또한, 그래프의 횡축은 전류 펄스폭, 종축은 펄스 제너레이터의 출력 설정 전압이다. 또한, 흰 윤곽선으로 표시한 것은 이 이하의 전류 펄스에서는 자화의 반전이 확인되지 않았다는 것을 의미하고 있다.
펄스폭이 10ns 부근까지는 Type Y 쪽이 낮은 전류로 자화를 반전시킬 수 있다. 이에 대해, 펄스폭이 2ns에서는 Type X 쪽이 낮은 전류에서 자화를 반전시킬 수 있다.
도 24에 본 발명에 따른 자기 저항 효과 소자에 있어서, 나노초 부근에서 펄스 폭 의존성(pulse width dependence)을 평가한 결과를 나타낸다. 여기에서는, 수직 방향의 외부 자장(Ho)을 15mT, 25mT, 35mT로 변화시켰다. 측정은 50회 수행하였고 측정값의 평균값을 플롯하였다. 에러 바(error bar)는 표준 편차를 나타내고 있다. 횡축은 펄스 폭을 나타낸다. 펄스 폭은 오실로스코프에 의해 읽은 50%-50%의 값이다. 종축은 전류값을 나타낸다. 전류값은 오실로스코프에서 읽은 투과 전압(transmission voltage)을 내부 임피던스인 50Ω으로 나누어 얻은 값이다. 도 24에 나타낸 바와 같이 임계 전류는 펄스 폭에 대해 진동하고 있음을 알 수 있다. 이것은 펄스 전류를 오프한 후에, 자화가, 기록층(12)의 이방성 자장(anisotropic magnetic field)과 수직 방향의 외부 자장(Ho)으로 된 합성 자장 주변에 발생하는 세차 운동(precession)에 대응하기 때문인 것으로 생각된다. 따라서, 전류 펄스의 폭을 제어함으로써, 재기록에 필요한 전류를 보다 작게 저감할 수 있다. 보다 구체적으로는, 이번에 시험 제작한 본 발명에 따른 자기 저항 효과 소자에 구형(rectangle)에 가까운 전류 펄스를 인가하고, 전류 펄스의 폭을 0.3ns~1.2ns로 설정함으로써, 효율적으로 자화 반전을 유도할 수 있다는 것이 밝혀졌다.
획득한 실험 결과에 기초하여, 최첨단의 반도체 제조 라인에서 본 발명에 의한 자기 저항 효과 소자를 형성한 경우의 특성을 개략적으로 산출하였다. 산출된 수치는 다음과 같다.
기록 전류 : 0.06 ± 0.03 mA
기록 경로(write path)의 저항 : 1000 ± 400 Ω
기록 전압 : 60 ± 30 mV
기록 시간 : 450 ± 100 ps
기록 에너지 : 1.6 ± 1.0 pJ
이는 SRAM 등의 현재의 반도체 기반의 메모리와 동등 이상의 성능을, 현재의 반도체 기반의 메모리와 동등하거나 또는 그 이하의 셀 면적 및 에너지 비용에서 실현할 수 있다는 것을 나타낸다. 이로부터 본 발명의 유용성은 명백하다.
본 발명은, 본 발명의 광의의 정신과 범위를 일탈하지 않고, 다양한 실시 형태 및 변형이 가능하다. 또한, 전술한 실시 형태는, 본 발명을 설명하기 위한 것으로서, 본 발명의 범위를 한정하는 것은 아니다. 즉, 본 발명의 범위는, 실시 형태가 아니라, 특허청구범위에 의해 나타난다. 따라서, 특허청구범위 내 및 그와 동등한 발명의 의의의 범위 내에서 실시되는 다양한 변형이, 본 발명의 범위 내라고 간주된다.
본 출원은, 2014년 8월 8일에 출원된, 일본국 특허출원 특원2014-163176호에 기초한다. 본 명세서 중에 일본국 특허출원 특원2014-163176호의 명세서, 특허청구범위, 도면 전체를 참조로서 포함하는 것으로 한다.
100 자기 저항 효과 소자
11 중금속층
12, 12a, 12b, 12c 기록층
13 장벽층
14 참조층
14a, 14c 강자성층
14b 결합층
14d 반강자성층
15, 17 보조 자성층
16 도전층
31 외부 자장 인가 장치
101~108 자기 저항 효과 소자
200 자기 메모리 셀 회로
300 자기 메모리 장치
311 메모리 셀 어레이
312 X 드라이버
313 Y 드라이버
314 컨트롤러

Claims (13)

  1. 중금속으로 구성되고, 제1 방향으로 연장된 형상을 갖는 중금속층과,
    강자성체로 구성되고, 상기 중금속층에 인접하여 설치된 기록층과,
    절연체로 구성되고, 상기 기록층에 상기 중금속층과는 반대측 면에 인접하여 설치된 장벽층과,
    강자성체로 구성되고, 상기 장벽층의 상기 기록층과는 반대측 면에 인접하여 설치된 참조층과,
    중금속층의 일단부에 접속된 제1 단자와,
    중금속층의 타단부에 접속된 제2 단자와,
    참조층에 접속된 제3 단자
    를 구비하고,
    상기 제1 방향은 상기 제1 단자와 상기 제2 단자 사이의 방향과 동일한 방향이고,
    상기 참조층의 자화 방향은 상기 제1 방향으로 실질적으로 고정된 성분을 가지고,
    상기 기록층의 자화 방향은 상기 제1 방향에 있어서 가변인 성분을 가지고,
    상기 중금속층을 통해 상기 제1 단자와 상기 제2 단자 사이에 상기 제1 방향과 동일 방향의 전류를 도입함으로써 상기 기록층의 자화를 상기 제1 방향에서 반전시키는 자기 저항 효과 소자.
  2. 청구항 1에 있어서,
    상기 중금속층에 전류를 도입함으로써 상기 기록층에 인가되는 종자장에 의해 상기 기록층의 자화가 반전하는 자기 저항 효과 소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 중금속층에 도입하는 전류의 펄스 폭이 0.3 나노초 이상 10 나노초 미만인 것을 특징으로 하는 자기 저항 효과 소자.
  4. 중금속으로 구성되고, 제1 방향으로 연장된 형상을 갖는 중금속층과,
    강자성체로 구성되고, 상기 중금속층에 인접하여 설치된 기록층과,
    절연체로 구성되고, 상기 기록층에 상기 중금속층과는 반대측 면에 인접하여 설치된 장벽층과,
    강자성체로 구성되고, 상기 장벽층의 상기 기록층과는 반대측 면에 인접하여 설치된 참조층과,
    중금속층의 일단부에 접속된 제1 단자와,
    중금속층의 타단부에 접속된 제2 단자와,
    참조층에 접속된 제3 단자
    를 구비하고,
    상기 참조층의 자화 방향은 상기 제1 방향으로 실질적으로 고정된 성분을 가지고,
    상기 기록층의 자화 방향은 상기 제1 방향에 있어서 가변인 성분을 가지고,
    상기 중금속층에, 상기 제1 방향과 동일 방향의 전류를 도입함으로써 상기 기록층의 자화를 상기 제1 방향에서 반전시키고,
    상기 기록층의 자화 용이축이 상기 제1 방향에 대해 ±25도 이내의 방향을 향하고 있는 자기 저항 효과 소자.
  5. 중금속으로 구성되고, 제1 방향으로 연장된 형상을 갖는 중금속층과,
    강자성체로 구성되고, 상기 중금속층에 인접하여 설치된 기록층과,
    절연체로 구성되고, 상기 기록층에 상기 중금속층과는 반대측 면에 인접하여 설치된 장벽층과,
    강자성체로 구성되고, 상기 장벽층의 상기 기록층과는 반대측 면에 인접하여 설치된 참조층과,
    중금속층의 일단부에 접속된 제1 단자와,
    중금속층의 타단부에 접속된 제2 단자와,
    참조층에 접속된 제3 단자
    를 구비하고,
    상기 참조층의 자화 방향은 상기 제1 방향으로 실질적으로 고정된 성분을 가지고,
    상기 기록층의 자화 방향은 상기 제1 방향에 있어서 가변인 성분을 가지고,
    상기 중금속층에, 상기 제1 방향과 동일 방향의 전류를 도입함으로써 상기 기록층의 자화를 상기 제1 방향에서 반전시키고,
    상기 기록층은, 층 면내에서 실질적으로 2회 대칭성이 있는 형상을 가지고, 그 길이 방향이 상기 제1 방향의 성분을 가지는 자기 저항 효과 소자.
  6. 중금속으로 구성되고, 제1 방향으로 연장된 형상을 갖는 중금속층과,
    강자성체로 구성되고, 상기 중금속층에 인접하여 설치된 기록층과,
    절연체로 구성되고, 상기 기록층에 상기 중금속층과는 반대측 면에 인접하여 설치된 장벽층과,
    강자성체로 구성되고, 상기 장벽층의 상기 기록층과는 반대측 면에 인접하여 설치된 참조층과,
    상기 기록층의 층 면에 수직인 방향의 자화를 갖는 보조 자성층
    을 구비하고,
    상기 참조층의 자화 방향은 상기 제1 방향으로 실질적으로 고정된 성분을 가지고,
    상기 기록층의 자화 방향은 상기 제1 방향에 있어서 가변인 성분을 가지고,
    상기 중금속층에, 상기 제1 방향과 동일 방향의 전류를 도입함으로써 상기 기록층의 자화를 회전시켜 반전가능한 자기 저항 효과 소자.
  7. 중금속으로 구성되고, 제1 방향으로 연장된 형상을 갖는 중금속층과,
    강자성체로 구성되고, 상기 중금속층에 인접하여 설치된 기록층과,
    절연체로 구성되고, 상기 기록층에 상기 중금속층과는 반대측 면에 인접하여 설치된 장벽층과,
    강자성체로 구성되고, 상기 장벽층의 상기 기록층과는 반대측 면에 인접하여 설치된 참조층
    을 구비하고,
    상기 참조층의 자화 방향은 상기 제1 방향으로 실질적으로 고정된 성분을 가지고,
    상기 기록층의 자화 방향은 상기 제1 방향에 있어서 가변인 성분을 가지고,
    상기 중금속층에, 상기 제1 방향과 동일 방향의 전류를 도입함으로써 상기 기록층의 자화를 회전시켜 반전가능하고,
    상기 기록층은, 상기 중금속층 상하에 1개씩 배치되어 있는 자기 저항 효과 소자.
  8. 중금속으로 구성되고, 제1 방향으로 연장된 형상을 갖는 중금속층과,
    강자성체로 구성되고, 상기 중금속층에 인접하여 설치된 기록층과,
    절연체로 구성되고, 상기 기록층에 상기 중금속층과는 반대측 면에 인접하여 설치된 장벽층과,
    강자성체로 구성되고, 상기 장벽층의 상기 기록층과는 반대측 면에 인접하여 설치된 참조층
    을 구비하고,
    상기 참조층의 자화 방향은 상기 제1 방향으로 실질적으로 고정된 성분을 가지고,
    상기 기록층의 자화 방향은 상기 제1 방향에 있어서 가변인 성분을 가지고,
    상기 중금속층에, 상기 제1 방향과 동일 방향의 전류를 도입함으로써 상기 기록층의 자화를 회전시켜 반전가능하고,
    상기 기록층은, 자화 용이축이 다른 방향을 향하는 복수의 영역을 갖는 자기 저항 효과 소자.
  9. 청구항 1, 청구항 6, 청구항 7 및 청구항 8 중 어느 한 항에 있어서,
    상기 기록층은 CoFeB 또는 FeB로 구성되고,
    상기 장벽층은 MgO로 구성되는 자기 저항 효과 소자.
  10. 청구항 1, 청구항 6, 청구항 7 및 청구항 8 중 어느 한 항에 있어서,
    상기 기록층은, CoFeB로 구성되고, 그 두께가 1.4 nm보다 두꺼운 자기 저항 효과 소자.
  11. 청구항 3에 있어서,
    상기 중금속층에 도입하는 전류의 펄스 폭이 0.3 나노초 이상 1.2 나노초 미만인 것을 특징으로 하는 자기 저항 효과 소자.
  12. 청구항 4에 있어서,
    상기 기록층의 자화 용이축이 상기 제1 방향에 대해 ±3도 이상 ±25도 이내의 방향을 향하고 있는 자기 저항 효과 소자.
  13. 청구항 1, 청구항 6, 청구항 7 및 청구항 8 중 어느 한 항에 의한 자기 저항 효과 소자와,
    상기 자기 저항 효과 소자에, 상기 제1 방향의 성분을 포함하는 방향으로 기록 전류를 흐르게 함으로써, 상기 자기 저항 효과 소자에 데이터를 기록하는 기록 수단과,
    상기 중금속층과 상기 참조층과의 사이의 저항을 구함으로써, 상기 자기 저항 효과 소자에 기록되어 있는 데이터를 읽어 들이는 읽기 수단
    을 구비하는 자기 메모리 장치.
KR1020177006285A 2014-08-08 2015-07-29 자기 저항 효과 소자 및 자기 메모리 장치 KR102080631B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014163176 2014-08-08
JPJP-P-2014-163176 2014-08-08
PCT/JP2015/071562 WO2016021468A1 (ja) 2014-08-08 2015-07-29 磁気抵抗効果素子、及び磁気メモリ装置

Publications (2)

Publication Number Publication Date
KR20170040334A KR20170040334A (ko) 2017-04-12
KR102080631B1 true KR102080631B1 (ko) 2020-02-24

Family

ID=55263738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177006285A KR102080631B1 (ko) 2014-08-08 2015-07-29 자기 저항 효과 소자 및 자기 메모리 장치

Country Status (4)

Country Link
US (1) US9941468B2 (ko)
JP (1) JP6168578B2 (ko)
KR (1) KR102080631B1 (ko)
WO (1) WO2016021468A1 (ko)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6778866B2 (ja) * 2015-03-31 2020-11-04 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
KR20180098248A (ko) * 2015-11-18 2018-09-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 터널 접합 소자 및 자기 메모리
JP6777094B2 (ja) 2015-11-27 2020-10-28 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
WO2017159432A1 (ja) * 2016-03-14 2017-09-21 Tdk株式会社 磁気メモリ
WO2017208576A1 (ja) * 2016-06-03 2017-12-07 国立大学法人東北大学 磁性積層膜、磁気メモリ素子、磁気メモリ、及びその製造方法
US10672446B2 (en) * 2016-06-10 2020-06-02 Tdk Corporation Exchange bias utilization type magnetization rotational element, exchange bias utilization type magnetoresistance effect element, exchange bias utilization type magnetic memory, non-volatile logic circuit, and magnetic neuron element
US10418545B2 (en) 2016-07-29 2019-09-17 Tdk Corporation Spin current magnetization reversal element, element assembly, and method for producing spin current magnetization reversal element
JP6271654B1 (ja) * 2016-08-05 2018-01-31 株式会社東芝 不揮発性メモリ
JP6271655B1 (ja) * 2016-08-05 2018-01-31 株式会社東芝 不揮発性メモリ
WO2018061435A1 (ja) * 2016-09-28 2018-04-05 Tdk株式会社 スピン流磁化反転素子及び素子集合体
US10319901B2 (en) 2016-10-27 2019-06-11 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
US11276815B2 (en) 2016-10-27 2022-03-15 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
US10205088B2 (en) 2016-10-27 2019-02-12 Tdk Corporation Magnetic memory
JP6733496B2 (ja) 2016-10-27 2020-07-29 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ
US10396276B2 (en) 2016-10-27 2019-08-27 Tdk Corporation Electric-current-generated magnetic field assist type spin-current-induced magnetization reversal element, magnetoresistance effect element, magnetic memory and high-frequency filter
US10439130B2 (en) 2016-10-27 2019-10-08 Tdk Corporation Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
JP6803063B2 (ja) 2016-10-31 2020-12-23 国立大学法人東北大学 抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ
JP6801405B2 (ja) * 2016-11-30 2020-12-16 Tdk株式会社 スピン軌道トルク型磁化反転素子、磁気抵抗効果素子及び磁気メモリ
CN108701721B (zh) 2016-12-02 2022-06-14 Tdk株式会社 自旋流磁化反转元件及其制造方法、磁阻效应元件、磁存储器
JP6416180B2 (ja) * 2016-12-16 2018-10-31 株式会社東芝 磁気記憶装置
KR101825318B1 (ko) 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
WO2018155562A1 (ja) * 2017-02-24 2018-08-30 Tdk株式会社 磁化反転素子、磁気抵抗効果素子及びメモリデバイス
WO2018155078A1 (ja) * 2017-02-27 2018-08-30 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
CN108886061B (zh) * 2017-02-27 2021-11-16 Tdk株式会社 自旋流磁化旋转元件、磁阻效应元件及磁存储器
US11250897B2 (en) 2017-02-27 2022-02-15 Tdk Corporation Spin current magnetization rotational element, magnetoresistance effect element, and magnetic memory
JP6954089B2 (ja) * 2017-03-01 2021-10-27 Tdk株式会社 乱数発生器、乱数発生装置、ニューロモロフィックコンピュータ及び量子コンピュータ
JP6291608B1 (ja) 2017-03-17 2018-03-14 株式会社東芝 磁気記憶装置
EP4236663A3 (en) * 2017-03-29 2023-09-27 TDK Corporation Spin-current magnetization reversal element, magnetoresistive element, and magnetic memory
JP6792841B2 (ja) * 2017-04-07 2020-12-02 日本電信電話株式会社 スピン軌道相互作用の増大方法
JP7024204B2 (ja) 2017-04-21 2022-02-24 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP6926666B2 (ja) 2017-05-18 2021-08-25 Tdk株式会社 スピン流磁化反転素子
JP6438531B1 (ja) * 2017-06-16 2018-12-12 株式会社東芝 磁気記憶装置
JP6733822B2 (ja) * 2017-08-07 2020-08-05 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
JP6509971B2 (ja) * 2017-08-08 2019-05-08 株式会社東芝 磁気記憶素子及び磁気記憶装置
JP6881148B2 (ja) 2017-08-10 2021-06-02 Tdk株式会社 磁気メモリ
JP7095434B2 (ja) * 2017-08-22 2022-07-05 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
US10374151B2 (en) 2017-08-22 2019-08-06 Tdk Corporation Spin current magnetoresistance effect element and magnetic memory
JP2019046976A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 スピン流磁化反転素子、磁気メモリ
JP2019047120A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
JP6686990B2 (ja) * 2017-09-04 2020-04-22 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ
US10943631B2 (en) 2017-09-04 2021-03-09 Tdk Corporation Spin current magnetization reversing element, magnetoresistance effect element, magnetic memory, and magnetic device
US10741318B2 (en) 2017-09-05 2020-08-11 Tdk Corporation Spin current magnetization rotational element, spin-orbit-torque magnetoresistance effect element, magnetic memory, and high-frequency magnetic element
JP2019047030A (ja) 2017-09-05 2019-03-22 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
JP6642773B2 (ja) 2017-09-07 2020-02-12 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、及びスピン流磁化反転素子の製造方法
JP6479120B1 (ja) * 2017-09-14 2019-03-06 株式会社東芝 磁気記憶装置
JP6542319B2 (ja) * 2017-09-20 2019-07-10 株式会社東芝 磁気メモリ
JP6416421B1 (ja) * 2017-09-21 2018-10-31 株式会社東芝 磁気メモリ
JP2019057626A (ja) * 2017-09-21 2019-04-11 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7098914B2 (ja) 2017-11-14 2022-07-12 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP6540786B1 (ja) 2017-12-28 2019-07-10 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7183703B2 (ja) * 2017-12-28 2022-12-06 Tdk株式会社 スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
CN109994598B (zh) * 2017-12-28 2024-01-16 Tdk株式会社 自旋轨道转矩型磁化旋转元件及磁阻效应元件
US10971293B2 (en) 2017-12-28 2021-04-06 Tdk Corporation Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method
JP7347799B2 (ja) * 2018-01-10 2023-09-20 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
CN110914974B (zh) 2018-01-10 2023-07-18 Tdk株式会社 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件和磁存储器
US11925123B2 (en) 2018-01-10 2024-03-05 Tdk Corporation Spin-orbit torque type magnetization rotational element, spin-orbit torque type magnetoresistance effect element, and magnetic memory
JP6462960B1 (ja) 2018-02-01 2019-01-30 Tdk株式会社 データの書き込み方法及び磁気メモリ
US10490249B2 (en) 2018-02-01 2019-11-26 Tdk Corporation Data writing method, inspection method, spin device manufacturing method, and magnetoresistance effect element
JP7168231B2 (ja) * 2018-02-06 2022-11-09 国立大学法人東北大学 磁気抵抗効果素子、回路装置及び回路ユニット
US11631804B2 (en) 2018-02-13 2023-04-18 Tohoku University Magnetoresistive effect element and magnetic memory
WO2019159428A1 (ja) 2018-02-19 2019-08-22 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
CN110392931B (zh) 2018-02-19 2022-05-03 Tdk株式会社 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件及磁存储器
EP3758070A4 (en) 2018-02-22 2021-12-15 TDK Corporation SPIN-ORBIT COUPLING TYPE ROTARY MAGNETIZATION ELEMENT, SPIN-ORBIT COUPLING TYPE MAGNETO-RESISTIVE ELEMENT AND MAGNETIC MEMORY
JP7020173B2 (ja) 2018-02-26 2022-02-16 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及びスピン軌道トルク型磁化回転素子の製造方法
WO2019167575A1 (ja) 2018-02-28 2019-09-06 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP6424999B1 (ja) 2018-02-28 2018-11-21 Tdk株式会社 スピン素子の安定化方法及びスピン素子の製造方法
EP3761384B1 (en) * 2018-02-28 2023-08-02 TDK Corporation Stabilization method for spin elements and production method for spin elements
JP6553224B1 (ja) 2018-03-07 2019-07-31 株式会社東芝 磁気記憶装置
JP6919608B2 (ja) 2018-03-16 2021-08-18 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7052448B2 (ja) 2018-03-16 2022-04-12 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び発振器
US10748593B2 (en) 2018-03-21 2020-08-18 National University Of Singapore Unipolar switching of magnetic memory
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11610614B2 (en) 2018-04-18 2023-03-21 Tohoku University Magnetoresistive element, magnetic memory device, and writing and reading method for magnetic memory device
US10762941B2 (en) 2018-05-16 2020-09-01 Tdk Corporation Spin-orbit torque magnetization rotating element, spin-orbit torque magnetoresistance effect element, and magnetic memory
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
JP6850273B2 (ja) * 2018-07-10 2021-03-31 株式会社東芝 磁気記憶装置
JP7005452B2 (ja) * 2018-07-30 2022-01-21 株式会社東芝 磁気記憶装置
JP2020035971A (ja) 2018-08-31 2020-03-05 Tdk株式会社 スピン流磁化回転型磁気素子、スピン流磁化回転型磁気抵抗効果素子及び磁気メモリ
US11387407B2 (en) 2018-09-07 2022-07-12 Tdk Corporation Spin-orbit-torque magnetization rotational element and spin-orbit-torque magnetoresistance effect element
US11594270B2 (en) * 2018-09-25 2023-02-28 Intel Corporation Perpendicular spin injection via spatial modulation of spin orbit coupling
JP6551594B1 (ja) 2018-09-28 2019-07-31 Tdk株式会社 スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP2020072199A (ja) 2018-10-31 2020-05-07 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US11158672B2 (en) 2018-12-28 2021-10-26 Samsung Electronics Co., Ltd. Magnetic tunnel junction elements and magnetic resistance memory devices including the same
JP2020107790A (ja) 2018-12-28 2020-07-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気抵抗メモリ装置
WO2020157912A1 (ja) 2019-01-31 2020-08-06 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及びリザボア素子
KR102518015B1 (ko) * 2019-01-31 2023-04-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US11637236B2 (en) 2019-02-01 2023-04-25 Tdk Corporation Spin-orbit torque magnetoresistance effect element and magnetic memory
WO2020161814A1 (ja) 2019-02-06 2020-08-13 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
WO2020166141A1 (ja) * 2019-02-13 2020-08-20 国立大学法人東北大学 磁性積層膜、磁気メモリ素子及び磁気メモリ
JP7192611B2 (ja) 2019-03-28 2022-12-20 Tdk株式会社 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法
US11974507B2 (en) 2019-03-28 2024-04-30 Tdk Corporation Storage element, semiconductor device, magnetic recording array, and method of manufacturing storage element
JP7293847B2 (ja) * 2019-05-07 2023-06-20 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP2021015839A (ja) 2019-07-10 2021-02-12 Tdk株式会社 磁気メモリ及び磁気メモリの制御方法
JP7346967B2 (ja) 2019-07-19 2023-09-20 Tdk株式会社 磁気抵抗効果素子及び磁気メモリ
US11069390B2 (en) * 2019-09-06 2021-07-20 Wisconsin Alumni Research Foundation Spin-orbit torque magnetoresistive random access memory with magnetic field-free current-induced perpendicular magnetization reversal
US11895928B2 (en) 2019-10-03 2024-02-06 Headway Technologies, Inc. Integration scheme for three terminal spin-orbit-torque (SOT) switching devices
JP2021090041A (ja) 2019-11-26 2021-06-10 Tdk株式会社 磁化回転素子、磁気抵抗効果素子、半導体素子、磁気記録アレイ及び磁気抵抗効果素子の製造方法
WO2021130796A1 (ja) 2019-12-23 2021-07-01 Tdk株式会社 磁気抵抗効果素子及び磁気記録アレイ
CN113632239B (zh) 2020-01-24 2024-04-12 Tdk株式会社 自旋元件及储备池元件
US11545618B2 (en) 2020-01-24 2023-01-03 Tdk Corporation Spin element and reservoir element including high resistance layer
US11139340B2 (en) * 2020-02-12 2021-10-05 Tdk Corporation Spin element and reservoir element
US11948615B2 (en) 2020-03-05 2024-04-02 Tdk Corporation Magnetic recording array
JP7028372B2 (ja) 2020-03-05 2022-03-02 Tdk株式会社 磁気記録アレイ及び磁気抵抗効果ユニット
EP3882995A1 (en) * 2020-03-17 2021-09-22 Antaios Magnetoresistive element comprising discontinuous interconnect segments and magnetic memory comprising a plurality of the magnetoresistive element
EP3958261B1 (en) * 2020-08-21 2024-02-21 Imec VZW Method for forming an mtj device
JP2022059442A (ja) 2020-10-01 2022-04-13 三星電子株式会社 磁気メモリ素子及び磁気メモリ装置
US11805706B2 (en) 2021-03-04 2023-10-31 Tdk Corporation Magnetoresistance effect element and magnetic memory
JPWO2022196741A1 (ko) 2021-03-17 2022-09-22
CN117480619A (zh) 2021-06-15 2024-01-30 国立大学法人东北大学 磁性层叠膜和磁阻效应元件
CN113611793B (zh) * 2021-08-03 2023-10-03 致真存储(北京)科技有限公司 一种磁性随机存储器
WO2023112087A1 (ja) * 2021-12-13 2023-06-22 Tdk株式会社 磁化回転素子、磁気抵抗効果素子及び磁気メモリ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508042B2 (en) * 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
US7696551B2 (en) * 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
FR2963153B1 (fr) * 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
US8722543B2 (en) * 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
FR2966636B1 (fr) 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
JP5486731B2 (ja) 2011-03-22 2014-05-07 ルネサスエレクトロニクス株式会社 磁気メモリ
JP5655689B2 (ja) * 2011-04-21 2015-01-21 Tdk株式会社 スピン伝導素子
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications
US9293694B2 (en) * 2011-11-03 2016-03-22 Ge Yi Magnetoresistive random access memory cell with independently operating read and write components
CN104704564B (zh) * 2012-08-06 2017-05-31 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
WO2014065049A1 (ja) * 2012-10-25 2014-05-01 日本電気株式会社 磁壁移動型メモリセル及びその初期化処理方法
US9099641B2 (en) * 2012-11-06 2015-08-04 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
KR102023626B1 (ko) * 2013-01-25 2019-09-20 삼성전자 주식회사 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
US9691458B2 (en) * 2013-10-18 2017-06-27 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
JP6414754B2 (ja) * 2013-11-06 2018-10-31 日本電気株式会社 磁気抵抗効果素子および磁気メモリ
US10008248B2 (en) * 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
US9218864B1 (en) * 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
US9728712B2 (en) * 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
TWI581261B (zh) * 2016-03-15 2017-05-01 賴志煌 自旋軌道扭力式磁性隨存記憶體及其寫入方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
국제공개공보 WO2014/025838호(2014.02.13.) 1부.*

Also Published As

Publication number Publication date
JP6168578B2 (ja) 2017-07-26
US9941468B2 (en) 2018-04-10
KR20170040334A (ko) 2017-04-12
WO2016021468A1 (ja) 2016-02-11
US20170222135A1 (en) 2017-08-03
JPWO2016021468A1 (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
KR102080631B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP6414754B2 (ja) 磁気抵抗効果素子および磁気メモリ
US10971175B2 (en) Storage element
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
US20050259463A1 (en) Multi-bit magnetic random access memory device
CN106887247B (zh) 信息存储元件和存储装置
CN110061127B (zh) 磁隧道结的形成方法及磁阻式随机存储器
JP5847190B2 (ja) 双極性スピン転移反転
WO2012160937A1 (ja) 磁気メモリ素子および磁気メモリ
TWI701852B (zh) 磁性接面、磁性記憶體以及將該磁性接面程式化的方法
JP5062538B2 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
WO2014050380A1 (ja) 記憶素子、記憶装置、磁気ヘッド
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JP2012054439A (ja) 記憶素子及び記憶装置
JP7347799B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP5435412B2 (ja) 磁気記憶素子、及び磁気メモリ
WO2013080437A1 (ja) 記憶素子、記憶装置
JP2008084950A (ja) 記憶素子、メモリ
Roy et al. Modeling of MTJ and its validation using nanoscale MRAM bitcell
Prince Magnetic RAMs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant