JP7028372B2 - 磁気記録アレイ及び磁気抵抗効果ユニット - Google Patents

磁気記録アレイ及び磁気抵抗効果ユニット Download PDF

Info

Publication number
JP7028372B2
JP7028372B2 JP2021540111A JP2021540111A JP7028372B2 JP 7028372 B2 JP7028372 B2 JP 7028372B2 JP 2021540111 A JP2021540111 A JP 2021540111A JP 2021540111 A JP2021540111 A JP 2021540111A JP 7028372 B2 JP7028372 B2 JP 7028372B2
Authority
JP
Japan
Prior art keywords
wiring
transistor
magnetoresistive
magnetic recording
effect element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021540111A
Other languages
English (en)
Other versions
JPWO2021176646A1 (ja
Inventor
智生 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2021176646A1 publication Critical patent/JPWO2021176646A1/ja
Application granted granted Critical
Publication of JP7028372B2 publication Critical patent/JP7028372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、磁気記録アレイ及び磁気抵抗効果ユニットに関する。
微細化に限界が見えてきたフラッシュメモリ等に代わる次世代の不揮発性メモリに注目が集まっている。例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍｅ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が次世代の不揮発性メモリとして知られている。
ＭＲＡＭは、磁気抵抗効果素子を用いたメモリ素子である。磁気抵抗効果素子の抵抗値は、非磁性層を挟む二つの磁性膜の磁化の向きの相対角の違いによって変化する。ＭＲＡＭは、磁気抵抗効果素子の抵抗値をデータとして記録する。
例えば、特許文献１には、スピン軌道トルク（ＳＯＴ）を利用したスピン軌道トルク型の磁気抵抗効果素子（例えば、特許文献１）が記載されている。スピン軌道トルク型の磁気抵抗効果素子は、書き込み時の電流経路と読出し時の電流経路が異なる。電流密度の高い書き込み時の電流が磁気抵抗効果素子の積層方向に流れないことで、素子の長寿命化等に期待がされている。
米国特許第１０４８３４５９号明細書
ＭＲＡＭからデータを読み出す場合、磁気抵抗効果素子の抵抗値を読み出す。磁気抵抗効果素子の抵抗値は、磁気抵抗効果素子の積層方向に印加する読み出し電流と、出力される電圧とからオームの法則によって導き出される。ＭＲＡＭは複数の磁気抵抗効果素子を有する。複数の磁気抵抗効果素子それぞれの抵抗値を求めるには時間がかかり、データの読出し速度が十分とは言えない。
本発明は上記問題に鑑みてなされたものであり、データの読出し速度を早めることができる、磁気記録アレイ及び磁気抵抗効果ユニットを提供することを目的とする。
（１）第１の態様にかかる磁気記録アレイは、複数のユニットを有し、前記ユニットはそれぞれ、第１磁気抵抗効果素子と第２磁気抵抗効果素子と書き込みトランジスタとを有し、前記第１磁気抵抗効果素子と前記第２磁気抵抗効果素子はそれぞれ、配線と、前記配線に積層された積層体とを有し、前記積層体は、前記配線に近い側から順に第１強磁性層、非磁性層、第２強磁性層を有し、前記書き込みトランジスタは、前記第１磁気抵抗効果素子の前記配線と前記第２磁気抵抗効果素子の前記配線とのそれぞれに接続され、前記第１磁気抵抗効果素子の前記配線と前記第２磁気抵抗効果素子の前記配線とは、書き込み時に電気的に直列に接続されることで、書き込み電流がそれぞれの配線に亘って流れ、前記第１磁気抵抗効果素子の前記配線を流れる書き込み電流の方向と、前記第２磁気抵抗効果素子の前記配線を流れる書き込み電流の方向と、が反対である。
（２）上記態様にかかる磁気記録アレイは、第１方向に並ぶ複数のユニットの前記第１磁気抵抗効果素子の前記第２強磁性層に亘って接続された第１読出し配線と、第１方向に並ぶ複数のユニットの前記第２磁気抵抗効果素子の前記第２強磁性層に亘って接続された第２読出し配線と、をさらに備えてもよい。
（３）上記態様にかかる磁気記録アレイは、前記第１方向と交差する第２方向に並ぶ複数のユニットにおける前記第１磁気抵抗効果素子の前記配線に接続された第１配線と、前記第１方向と交差する第２方向に並ぶ複数のユニットにおける前記第２磁気抵抗効果素子の前記配線に接続された第２配線と、をさらに備えてもよい。
（４）上記態様にかかる磁気記録アレイは、前記第１配線と前記第２配線とが異なる高さにあってもよい。
（５）上記態様にかかる磁気記録アレイにおいて、前記ユニットはそれぞれ、前記第１配線と前記第１磁気抵抗効果素子とに接続された第１トランジスタと、前記第２配線と前記第２磁気抵抗効果素子とに接続された第２トランジスタと、をさらに備えてもよい。
（６）上記態様にかかる磁気記録アレイは、前記第１方向に並ぶ複数のユニットの前記第１トランジスタ及び前記第２トランジスタに亘って接続された第１ゲート配線と、前記第２方向に並ぶ複数のユニットの前記書き込みトランジスタに亘って接続された第２ゲート配線と、をさらに備えてもよい。
（７）上記態様にかかる磁気記録アレイは、前記第１配線に接続された第１配線トランジスタと、前記第２配線に接続された第２配線トランジスタと、をさらに備えてもよい。
（８）上記態様にかかる磁気記録アレイにおいて、前記複数のユニットのうちの少なくとも一つは、前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の前記配線の電気抵抗が、他のユニットの第１磁気抵抗効果素子及び第２磁気抵抗効果素子の前記配線の電気抵抗より高い第１リファレンスユニットであり、前記複数のユニットのうちの少なくとも一つは、前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の前記配線の電気抵抗が、他のユニットの第１磁気抵抗効果素子及び第２磁気抵抗効果素子の前記配線の電気抵抗より低い第２リファレンスユニットであってもよい。
（９）上記態様にかかる磁気記録アレイにおいて、前記第１リファレンスユニットの前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の前記配線の幅は、他のユニットの第１磁気抵抗効果素子及び第２磁気抵抗効果素子の前記配線の幅より狭く、前記第２リファレンスユニットの前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の前記配線の幅は、他のユニットの第１磁気抵抗効果素子及び第２磁気抵抗効果素子の前記配線の幅より広くてもよい。
（１０）上記態様にかかる磁気記録アレイにおいて、前記配線は、電流が流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかであってもよい。
（１１）第２の態様にかかる磁気抵抗効果ユニットは、第１磁気抵抗効果素子と第２磁気抵抗効果素子と書き込みトランジスタとを有し、前記第１磁気抵抗効果素子と前記第２磁気抵抗効果素子はそれぞれ、配線と、前記配線に積層された積層体とを有し、前記積層体は、前記配線に近い側から順に第１強磁性層、非磁性層、第２強磁性層を有し、前記書き込みトランジスタは、前記第１磁気抵抗効果素子の前記配線と前記第２磁気抵抗効果素子の前記配線とのそれぞれに接続され、前記第１磁気抵抗効果素子の前記配線と前記第２磁気抵抗効果素子の前記配線とは、書き込み時に電気的に直列に接続されることで、書き込み電流がそれぞれの配線に亘って流れ、前記第１磁気抵抗効果素子の前記配線を流れる書き込み電流の方向と、前記第２磁気抵抗効果素子の前記配線を流れる書き込み電流の方向と、が反対である。
上記態様にかかる磁気記録アレイは、データの読出し速度が速い。
第１実施形態にかかる磁気記録アレイの回路図である。 第１実施形態にかかる磁気記録アレイの平面図である。 第１実施形態にかかる磁気記録アレイの断面図である。 第１実施形態にかかる磁気記録アレイの断面図である。 第１実施形態にかかる磁気抵抗効果ユニットの斜視図である。 第２実施形態にかかる磁気記録アレイの回路図である。
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
まず方向について定義する。後述する基板Ｓｕｂ（図３参照）の一面の一方向をｘ方向、ｘ方向と直交する方向をｙ方向とする。ｘ方向は、例えば、後述する磁気記録アレイにおいてユニットＵが配列する行方向である。ｙ方向は、例えば、後述する磁気記録アレイにおいてユニットＵが配列する列方向である。ｚ方向は、ｘ方向及びｙ方向と直交する方向である。ｚ方向は、積層方向の一例である。以下、＋ｚ方向を「上」、－ｚ方向を「下」と表現する場合がある。上下は、必ずしも重力が加わる方向とは一致しない。
「第１実施形態」
図１は、第１実施形態にかかる磁気記録アレイ２００の回路図である。磁気記録アレイ２００は、集積領域ＩＡと周辺領域ＰＡとを有する。
集積領域ＩＡは、複数のユニットＵが集積された領域である。ユニットＵは、例えば、磁気抵抗効果素子を含む磁気抵抗効果ユニットである。集積領域ＩＡは、例えば、複数のユニットＵと、複数の第１配線Ｌ１と、複数の第２配線Ｌ２と、複数の第１読出し配線ＲＬ１と、複数の第２読出し配線ＲＬ２と、複数の第１ゲート配線ＧＬ１と、複数の第２ゲート配線ＧＬ２とを有する。集積領域ＩＡ内の集積性を高まると、磁気記録アレイ２００の記録密度が高まる。
複数のユニットＵは、例えば、行列状に配列している。ユニットＵはそれぞれ、第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２と書き込みトランジスタＷＴｒと第１トランジスタＴｒ１と第２トランジスタＴｒ２とを有する。ユニットＵの詳細は後述する。
第１配線Ｌ１は、第１トランジスタＴｒ１を介して第１磁気抵抗効果素子１０１の配線２０と接続される。第１配線Ｌ１は、例えば、それぞれｙ方向に延び、ｘ方向に並ぶ。第１配線Ｌ１は、例えば、同じ列の第１磁気抵抗効果素子１０１の配線２０のそれぞれに接続される。
第２配線Ｌ２は、第２トランジスタＴｒ２を介して第２磁気抵抗効果素子１０２の配線２０と接続される。第２配線Ｌ２は、例えば、それぞれｙ方向に延び、ｘ方向に並ぶ。第２配線Ｌ２は、例えば、同じ列の第２磁気抵抗効果素子１０２の配線２０のそれぞれに接続される。
第１読出し配線ＲＬ１は、第１磁気抵抗効果素子１０１の積層体１０と接続される。積層体１０と第１読出し配線ＲＬ１との間に、スイッチング素子（例えば、トランジスタ）を有してもよい。第１読出し配線ＲＬ１は、例えば、それぞれｘ方向に延び、ｙ方向に並ぶ。第１読出し配線ＲＬ１は、例えば、同じ行の第１磁気抵抗効果素子１０１の積層体１０のそれぞれに亘って接続される。
第２読出し配線ＲＬ２は、第２磁気抵抗効果素子１０２の積層体１０と接続される。積層体１０と第２読出し配線ＲＬ２との間に、スイッチング素子（例えば、トランジスタ）を有してもよい。第２読出し配線ＲＬ２は、例えば、それぞれｘ方向に延び、ｙ方向に並ぶ。第２読出し配線ＲＬ２は、例えば、同じ行の第２磁気抵抗効果素子１０２の積層体１０のそれぞれに亘って接続される。
第１ゲート配線ＧＬ１は、第１トランジスタＴｒ１、第２トランジスタＴｒ２のそれぞれのゲートに接続される。第１ゲート配線ＧＬ１は、例えば、それぞれｘ方向に延び、ｙ方向に並ぶ。第１ゲート配線ＧＬ１は、例えば、同じ行のユニットＵの第１トランジスタＴｒ１及び第２トランジスタＴｒ２に亘って接続される。
第２ゲート配線ＧＬ２は、書き込みトランジスタＷＴｒのゲートに接続される。第２ゲート配線ＧＬ２は、例えば、それぞれｙ方向に延び、ｘ方向に並ぶ。第２配線Ｌ２は、例えば、同じ列の書き込みトランジスタＷＴｒのそれぞれに亘って接続される。
周辺領域ＰＡは、集積領域ＩＡ内の第１磁気抵抗効果素子１０１及び第２磁気抵抗効果素子１０２の動作を制御する制御素子が実装されている領域である。周辺領域ＰＡは、例えば、集積領域ＩＡの外側にある。周辺領域ＰＡは、例えば、複数の第１配線トランジスタＬＴｒ１と、複数の第２配線トランジスタＬＴｒ２と、複数の第１ゲートトランジスタＧＴｒ１と、複数の第２ゲートトランジスタＧＴｒ２と、複数の第１読出しトランジスタＲＴｒ１と、複数の第２読出しトランジスタＲＴｒ２と、を有する。
第１配線トランジスタＬＴｒ１は、第１配線Ｌ１にそれぞれ接続される。第１配線トランジスタＬＴｒ１は、例えば、第１配線Ｌ１の端部に接続されている。第１配線トランジスタＬＴｒ１は、第１配線Ｌ１に流れる電流を制御する。
第２配線トランジスタＬＴｒ２は、第２配線Ｌ２にそれぞれ接続される。第２配線トランジスタＬＴｒ２は、例えば、第２配線Ｌ２の端部に接続されている。第２配線トランジスタＬＴｒ２は、第２配線Ｌ２に流れる電流を制御する。
第１読出しトランジスタＲＴｒ１は、第１読出し配線ＲＬ１にそれぞれ接続される。第１読出しトランジスタＲＴｒ１は、例えば、第１読出し配線ＲＬ１の端部に接続されている。第１読出しトランジスタＲＴｒ１は、第１読出し配線ＲＬ１に流れる電流を制御する。
第１ゲートトランジスタＧＴｒ１は、第１ゲート配線ＧＬ１にそれぞれ接続されている。第１ゲートトランジスタＧＴｒ１は、第１ゲート配線ＧＬ１の端部に接続されている。第１ゲートトランジスタＧＴｒ１は、第１ゲート配線ＧＬ１に流れる電流を制御し、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のオン、オフを制御する。
第２ゲートトランジスタＧＴｒ２は、第２ゲート配線ＧＬ２にそれぞれ接続されている。第２ゲートトランジスタＧＴｒ２は、第２ゲート配線ＧＬ２の端部に接続されている。第２ゲートトランジスタＧＴｒ２は、第２ゲート配線ＧＬ２に流れる電流を制御し、書き込みトランジスタＷＴｒのオン、オフを制御する。
第１配線トランジスタＬＴｒ１、第２配線トランジスタＬＴｒ２、第１ゲートトランジスタＧＴｒ１、第２ゲートトランジスタＧＴｒ２、第１読出しトランジスタＲＴｒ１及び第２読出しトランジスタＲＴｒ２は、例えば、電界効果型のトランジスタである。これらを別のスイッチ素子に置き換えてもよい。スイッチ素子は、例えば、オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch）のように結晶層の相変化を利用した素子、金属絶縁体転移（ＭＩＴ）スイッチのようにバンド構造の変化を利用した素子、ツェナーダイオード及びアバランシェダイオードのように降伏電圧を利用した素子、原子位置の変化に伴い伝導性が変化する素子である。
図２は、第１実施形態にかかる磁気記録アレイ２００のｚ方向からの平面図である。図２は、導電性を有する部分のみを抜き出し、第１読出し配線ＲＬ１及び第２読出し配線ＲＬ２を除いて図示している。図３及び図４は、磁気記録アレイ２００の断面図である。図３は、図２におけるＡ－Ａ線に沿って切断した断面である。図４は、図２におけるＢ－Ｂ線に沿って切断した断面である。図３、図４では、切断面からｙ方向にずれた位置にある第１ゲート配線ＧＬ１を点線で図示している。また図５は、第１実施形態にかかる磁気記録アレイ２００の一つのユニットＵの斜視図である。
ユニットＵは、第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２と書き込みトランジスタＷＴｒと第１トランジスタＴｒ１と第２トランジスタＴｒ２とを有する。書き込みトランジスタＷＴｒ、第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、基板Ｓｕｂ上に形成されている。第１磁気抵抗効果素子１０１及び第２磁気抵抗効果素子１０２は、基板Ｓｕｂの上方にある。これらの間はビア配線Ｖ１で接続されている。
第１磁気抵抗効果素子１０１及び第２磁気抵抗効果素子１０２と、書き込みトランジスタＷＴｒ、第１トランジスタＴｒ１及び第２トランジスタＴｒ２とは、例えば、異なる階層にある。これらの間は、絶縁層Ｉｎがある。絶縁層Ｉｎは、多層配線の配線間や素子間を絶縁する絶縁層である。絶縁層Ｉｎは、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯｘ）等である。
書き込みトランジスタＷＴｒ、第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、例えば、電界効果型のトランジスタである。それぞれのトランジスタは、例えば、ソースＳ、ドレインＤ、ゲートＧ、ゲート絶縁膜ＧＩを有する。ソースＳとドレインＤは、電流の流れ方向によって既定されるものであり、同一の領域である。図３、図４では、第１磁気抵抗効果素子１０１の配線２１のｘ方向、第２磁気抵抗効果素子１０２の配線２２の－ｘ方向、に書き込み電流が流れる場合を例として図示している。
第１トランジスタＴｒ１は、第１配線Ｌ１と第１磁気抵抗効果素子１０１とに接続されている。第２トランジスタＴｒ２は、第２配線Ｌ２と第２磁気抵抗効果素子１０２とに接続されている。書き込みトランジスタＷＴｒは、第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２とのそれぞれに接続されている。また第１トランジスタＴｒ１及び第２トランジスタＴｒ２のゲートＧは、第１ゲート配線ＧＬ１に接続されている。書き込みトランジスタＷＴｒのゲートＧは、第２ゲート配線ＧＬ２に接続されている。
第１磁気抵抗効果素子１０１及び第２磁気抵抗効果素子１０２はそれぞれ、積層体１０と配線２０と導電部３１，３２とを有する。第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２とは、同様の構成からなる。積層体１０のｚ方向の抵抗値は、配線２０から積層体１０にスピンが注入されることで変化する。第１磁気抵抗効果素子１０１及び第２磁気抵抗効果素子１０２は、スピン軌道トルク（ＳＯＴ）を利用したスピン素子であり、スピン軌道トルク型磁気抵抗効果素子、スピン注入型磁気抵抗効果素子、スピン流磁気抵抗効果素子と言われる場合がある。また配線２０は、スピン軌道トルク配線と言われる場合がある。
積層体１０は、配線２０上に積層されている。積層体１０と配線２０との間には、他の層を有してもよい。積層体１０は、ｚ方向に、配線２０と電極Ｅとに挟まれる。積層体１０は、柱状体である。積層体１０のｚ方向からの平面視形状は、例えば、円形、楕円形、四角形である。
積層体１０は、第１強磁性層１と第２強磁性層２と非磁性層３とを有する。第１強磁性層１は、例えば、配線２０と接し、配線２０上に積層されている。第１強磁性層１には配線２０からスピンが注入される。第１強磁性層１の磁化は、注入されたスピンによりスピン軌道トルク（ＳＯＴ）を受け、配向方向が変化する。第２強磁性層２は、第１強磁性層１のｚ方向にある。第１強磁性層１と第２強磁性層２は、ｚ方向に非磁性層３を挟む。
第１強磁性層１及び第２強磁性層２は、それぞれ磁化を有する。第２強磁性層２の磁化は、所定の外力が印加された際に第１強磁性層１の磁化よりも配向方向が変化しにくい。第１強磁性層１は磁化自由層と言われ、第２強磁性層２は磁化固定層、磁化参照層と言われることがある。積層体１０は、非磁性層３を挟む第１強磁性層１と第２強磁性層２との磁化の相対角の違いに応じて抵抗値が変化する。
第１強磁性層１及び第２強磁性層２は、強磁性体を含む。強磁性体は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等である。強磁性体は、例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｎｉ－Ｆｅ、Ｃｏ－Ｈｏ合金、Ｓｍ－Ｆｅ合金、Ｆｅ－Ｐｔ合金、Ｃｏ－Ｐｔ合金、ＣｏＣｒＰｔ合金である。
第１強磁性層１及び第２強磁性層２は、ホイスラー合金を含んでもよい。ホイスラー合金は、ＸＹＺまたはＸ２ＹＺの化学組成をもつ金属間化合物を含む。Ｘは周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金は、例えば、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＧｅ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＳｉ、Ｃｏ２Ｍｎ１－ａＦｅａＡｌｂＳｉ１－ｂ、Ｃｏ２ＦｅＧｅ１－ｃＧａｃ等である。ホイスラー合金は高いスピン分極率を有する。
積層体１０は、第２強磁性層２の非磁性層３と反対側の面に、スペーサ層を介して反強磁性層を有してもよい。第２強磁性層２、スペーサ層、反強磁性層は、シンセティック反強磁性構造（ＳＡＦ構造）となる。シンセティック反強磁性構造は、非磁性層を挟む二つの磁性層からなる。第２強磁性層２と反強磁性層とが反強磁性カップリングすることで、反強磁性層を有さない場合より第２強磁性層２の保磁力が大きくなる。反強磁性層は、例えば、ＩｒＭｎ，ＰｔＭｎ等である。スペーサ層は、例えば、Ｒｕ、Ｉｒ、Ｒｈからなる群から選択される少なくとも一つを含む。
積層体１０は、第１強磁性層１、第２強磁性層２及び非磁性層３以外の層を有してもよい。例えば、配線２０と積層体１０との間に下地層を有してもよい。下地層は、積層体１０を構成する各層の結晶性を高める。
配線２０は、例えば、積層体１０の一面に接する。配線２０は、第１磁気抵抗効果素子１０１又は第２磁気抵抗効果素子１０２にデータを書き込むための書き込み配線である。配線２０は、ｘ方向に延びる。配線２０の少なくとも一部は、ｚ方向において、非磁性層３と共に第１強磁性層１を挟む。
配線２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させ、第１強磁性層１にスピンを注入する。配線２０は、例えば、第１強磁性層１の磁化を反転できるだけのスピン軌道トルク（ＳＯＴ）を第１強磁性層１の磁化に与える。スピンホール効果は、電流を流した場合にスピン軌道相互作用に基づき、電流の流れる方向と直交する方向にスピン流が誘起される現象である。スピンホール効果は、運動（移動）する電荷（電子）が運動（移動）方向を曲げられる点で、通常のホール効果と共通する。通常のホール効果は、磁場中で運動する荷電粒子の運動方向がローレンツ力によって曲げられる。これに対し、スピンホール効果は磁場が存在しなくても、電子が移動するだけ（電流が流れるだけ）でスピンの移動方向が曲げられる。
例えば、配線２０に電流が流れると、一方向に配向した第１スピンと、第１スピンと反対方向に配向した第２スピンとが、それぞれ電流Ｉの流れる方向と直交する方向にスピンホール効果によって曲げられる。例えば、－ｙ方向に配向した第１スピンが＋ｚ方向に曲げられ、＋ｙ方向に配向した第２スピンが－ｚ方向に曲げられる。
非磁性体（強磁性体ではない材料）は、スピンホール効果により生じる第１スピンの電子数と第２スピンの電子数とが等しい。すなわち、＋ｚ方向に向かう第１スピンの電子数と－ｚ方向に向かう第２スピンの電子数とは等しい。第１スピンと第２スピンは、スピンの偏在を解消する方向に流れる。第１スピン及び第２スピンのｚ方向への移動において、電荷の流れは互いに相殺されるため、電流量はゼロとなる。電流を伴わないスピン流は特に純スピン流と呼ばれる。
第１スピンの電子の流れをＪ↑、第２スピンの電子の流れをＪ↓、スピン流をＪＳと表すと、ＪＳ＝Ｊ↑－Ｊ↓で定義される。スピン流ＪＳは、ｚ方向に生じる。第１スピンは、配線２０から第１強磁性層１に注入される。
配線２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含む。
配線２０は、例えば、主元素として非磁性の重金属を含む。主元素とは、配線２０を構成する元素のうち最も割合の高い元素である。配線２０は、例えば、イットリウム（Ｙ）以上の比重を有する重金属を含む。非磁性の重金属は、原子番号３９以上の原子番号が大きく、最外殻にｄ電子又はｆ電子を有するため、スピン軌道相互作用が強く生じる。スピンホール効果はスピン軌道相互作用により生じ、配線２０内にスピンが偏在しやすく、スピン流ＪＳが発生しやすくなる。配線２０は、例えば、Ａｕ、Ｈｆ、Ｍｏ、Ｐｔ、Ｗ、Ｔａからなる群から選択されるいずれかを含む。
配線２０は、磁性金属を含んでもよい。磁性金属は、強磁性金属又は反強磁性金属である。非磁性体に含まれる微量な磁性金属は、スピンの散乱因子となる。微量とは、例えば、配線２０を構成する元素の総モル比の３％以下である。スピンが磁性金属により散乱するとスピン軌道相互作用が増強され、電流に対するスピン流の生成効率が高くなる。
配線２０は、トポロジカル絶縁体を含んでもよい。トポロジカル絶縁体は、物質内部が絶縁体又は高抵抗体であるが、その表面にスピン偏極した金属状態が生じている物質である。トポロジカル絶縁体は、スピン軌道相互作用により内部磁場が生じる。トポロジカル絶縁体は、外部磁場が無くてもスピン軌道相互作用の効果で新たなトポロジカル相が発現する。トポロジカル絶縁体は、強いスピン軌道相互作用とエッジにおける反転対称性の破れにより純スピン流を高効率に生成できる。
トポロジカル絶縁体は、例えば、ＳｎＴｅ、Ｂｉ１．５Ｓｂ０．５Ｔｅ１．７Ｓｅ１．３、ＴｌＢｉＳｅ２、Ｂｉ２Ｔｅ３、Ｂｉ１－ｘＳｂｘ、（Ｂｉ１－ｘＳｂｘ）２Ｔｅ３などである。トポロジカル絶縁体は、高効率にスピン流を生成することが可能である。
導電部３１と導電部３２とは、ｚ方向からの平面視で、積層体１０をｘ方向に挟む。導電部３１、３２は、例えば、ビア配線Ｖ１に接続されている。導電部３１、３２は、導電性の優れる材料からなる。導電部３１、３２は、例えば、Ａｇ、Ｃｕ、Ｃｏ、Ａｌ、Ａｕからなる群から選択されるいずれか一つを含む。
次いで、磁気記録アレイ２００の集積領域ＩＡの製造方法の一例について説明する。集積領域ＩＡは、各層の積層工程と、各層の一部を所定の形状に加工する加工工程により形成される。各層の積層は、スパッタリング法、化学気相成長（ＣＶＤ）法、電子ビーム蒸着法（ＥＢ蒸着法）、原子レーザデポジッション法等を用いることができる。各層の加工は、フォトリソグラフィー等を用いて行うことができる。
まず基板Ｓｕｂの所定の位置に、第１トランジスタＴｒ１、第２トランジスタＴｒ２及び書き込みトランジスタＷＴｒを作製する。トランジスタは、公知の方法で作製できる。
次いで、第１トランジスタＴｒ１、第２トランジスタＴｒ２及び書き込みトランジスタＷＴｒのゲートＧに繋がる第１ゲート配線ＧＬ１、第２ゲート配線ＧＬ２を作製する。第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２は、導電層を成膜後に、フォトリソグラフィーによって導電層を所定の形状に加工することで得られる。第１ゲート配線ＧＬ１と第２ゲート配線ＧＬ２とは、例えば、異なる高さ位置に作製する。高さ位置は、ゲートＧに繋がるビア配線Ｖ１の高さで調整する。ビア配線Ｖ１は、絶縁層に開口を形成し、開口内に導電体を充填することで形成される。
次いで、第１配線Ｌ１及び第２配線Ｌ２を作製する。第１配線Ｌ１及び第２配線Ｌ２は、導電層を成膜後に、フォトリソグラフィーによって導電層を所定の形状に加工することで得られる。第１配線Ｌ１と第２配線Ｌ２とは、例えば、異なる高さ位置に作製する。高さ位置は、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のソースＳ又はドレインＤに繋がるビア配線Ｖ１の高さで調整する。
次いで、第１磁気抵抗効果素子１０１及び第２磁気抵抗効果素子１０２を作製する。まず絶縁層の第１トランジスタＴｒ１のドレイン、書き込みトランジスタＷＴｒのソース及びドレイン、第２トランジスタＴｒ２のソースとｚ方向に重なる位置に、開口を形成する。開口に導電体を充填することで、ビア配線Ｖ１が得られる。
次いで、ビア配線Ｖ１を覆う絶縁層を積層した後、ビア配線Ｖ１と重なる位置に開口を形成し、開口内を導電体で充填することで導電部３１、３２を形成する。導電部３１、３２は、例えば、ビア配線Ｖ１より硬い材料を用いる。絶縁層と導電部３１、３２との表面を化学機械研磨（ＣＭＰ）する。導電部３１、３２に硬い材料を用いることで、表面の平坦性が高まる。
次いで、絶縁層、導電部３１，３２の表面に、配線層、強磁性層、非磁性層、強磁性層を順に積層する。次いで、配線層を所定の形状に加工する。配線層は所定の形状に加工されることで、配線２０となる。次いで、配線層上に形成された積層体を所定の形状に加工し、積層体１０を形成することで、第１磁気抵抗効果素子１０１及び第２磁気抵抗効果素子１０２が得られる。最後に、行方向に並ぶ第１磁気抵抗効果素子１０１の積層体１０に亘って接続される第１読出し配線ＲＬ１及び行方向に並ぶ第２磁気抵抗効果素子１０２の積層体１０に亘って接続される第２読出し配線ＲＬ２を形成し、磁気記録アレイ２００の集積領域ＩＡが得られる。
次いで、第１実施形態に係る磁気記録アレイ２００の動作について説明する。磁気記録アレイ２００の動作は、ユニットＵへのデータの書き込み動作とユニットＵからのデータの読み出し動作とがある。
まず、書き込み動作について説明する。書き込み対象のユニットＵに繋がる第１ゲートトランジスタＧＴｒ１及び第２ゲートトランジスタＧＴｒ２をＯＮにする。
第１ゲートトランジスタＧＴｒ１をＯＮにすると、第１ゲート配線ＧＬ１に繋がる第１トランジスタＴｒ１及び第２トランジスタＴｒ２のゲートＧに電荷が蓄積される。ゲートＧに電荷が蓄積されると、第１トランジスタＴｒ１及び第２トランジスタＴｒ２がＯＮになる。
第２ゲートトランジスタＧＴｒ２をＯＮにすると、第２ゲート配線ＧＬ２に繋がる書き込みトランジスタＷＴｒのゲートＧに電荷が蓄積される。ゲートＧに電荷が蓄積されると、書き込みトランジスタＷＴｒがＯＮになる。
その結果、第１配線Ｌ１、第１トランジスタＴｒ１、第１磁気抵抗効果素子１０１、書き込みトランジスタＷＴｒ、第２磁気抵抗効果素子１０２、第２トランジスタＴｒ２及び第２配線Ｌ２が電気的に接続される。第１配線Ｌ１と第２配線Ｌ２とは、電気的に直列に接続される。
この状態で、第１配線トランジスタＬＴｒ１と第２配線トランジスタＬＴｒ２をＯＮにし、例えば、第１配線Ｌ１から第２配線Ｌ２に向かって書き込み電流を印加する。書き込み電流は、第１配線Ｌ１、第１トランジスタＴｒ１、第１磁気抵抗効果素子１０１の配線２０、書き込みトランジスタＷＴｒ、第２磁気抵抗効果素子１０２の配線２０、第２トランジスタＴｒ２、第２配線Ｌ２の順に流れる。書き込み電流は、第１配線Ｌ１と第２配線Ｌ２とに亘って流れる。
第１磁気抵抗効果素子１０１の配線２０において、書き込み電流は＋ｘ方向に流れる。これに対し、第２磁気抵抗効果素子１０２の配線２０において、書き込み電流は－ｘ方向に流れる。第１磁気抵抗効果素子１０１の配線２０に流れる書き込み電流の方向と、第２磁気抵抗効果素子１０２の配線２０に流れる書き込み電流の方向とは、反対である。
配線２０に書き込み電流が流れるとスピンホール効果が生じ、スピンが第１強磁性層１に注入される。第１強磁性層１に注入されたスピンは、第１強磁性層１の磁化にスピン軌道トルク（ＳＯＴ）を加え、第１強磁性層１の磁化の配向方向を変える。第１強磁性層１に注入されるスピンの向きは、書き込み電流が流れる方向によって異なる。第１磁気抵抗効果素子１０１の第１強磁性層１に注入されるスピンの向きと、第２磁気抵抗効果素子１０２の第１強磁性層１に注入されるスピンの向きとは、反対である。その結果、第１磁気抵抗効果素子１０１の第１強磁性層１の磁化の配向方向と、第２磁気抵抗効果素子１０２の第１強磁性層１の磁化の配向方向と、が反対になる。
例えば、第１磁気抵抗効果素子１０１における積層体１０の第１強磁性層１の磁化と第２強磁性層２の磁化とが平行の関係にある場合、第２磁気抵抗効果素子１０２における積層体１０の第１強磁性層１の磁化と第２強磁性層２の磁化とは反平行の関係になる。つまり、書き込み電流を印加すると、第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２とに、反対のデータが書き込まれる。第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２とのうちいずれか一方は、高抵抗状態（第１強磁性層１の磁化と第２強磁性層２の磁化とが反平行）となり、他方は、低抵抗状態（第１強磁性層１の磁化と第２強磁性層２の磁化とは平行）となる。
次いで、読み出し動作について説明する。データを読み出すユニットＵに繋がる第１ゲートトランジスタＧＴｒ１をＯＮにし、第２ゲートトランジスタＧＴｒ２をＯＦＦにする。
第１ゲートトランジスタＧＴｒ１をＯＮにすると、第１ゲート配線ＧＬ１に繋がる第１トランジスタＴｒ１及び第２トランジスタＴｒ２のゲートＧに電荷が蓄積される。ゲートＧに電荷が蓄積されると、第１トランジスタＴｒ１及び第２トランジスタＴｒ２がＯＮになる。
第２ゲートトランジスタＧＴｒ２をＯＦＦにすると、書き込みトランジスタＷＴｒがＯＦＦになる。書き込みトランジスタＷＴｒがＯＦＦになると、第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２とが電気的に分離される。
次いで、第１読出しトランジスタＲＴｒ１と第１配線トランジスタＬＴｒ１をＯＮにすると、例えば、第１読出し配線ＲＬ１、第１磁気抵抗効果素子１０１、第１配線Ｌ１の順に、読出し電流が流れる。同様に、第２読出しトランジスタＲＴｒ２と第２配線トランジスタＬＴｒ２をＯＮにすると、例えば、第２読出し配線ＲＬ２、第２磁気抵抗効果素子１０２、第２配線Ｌ２の順に、読出し電流が流れる。書き込みトランジスタＷＴｒがＯＦＦになっているため、読出し電流はそれぞれ異なる経路を流れる。
上述のように、第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２とのうちいずれか一方は、高抵抗状態であり、他方は、低抵抗状態である。そのため、第１配線Ｌ１から出力される電圧と、第２配線Ｌ２から出力される電圧とは異なる。例えば、第１配線Ｌ１から出力される電圧が第２配線Ｌ２から出力される電圧より高い場合を「１」、第１配線Ｌ１から出力される電圧が第２配線Ｌ２から出力される電圧より低い場合を「０」と規定する。つまり、第１配線Ｌ１から出力される電圧と、第２配線Ｌ２から出力される電圧とを比較することで、ユニットＵからデータを読み出すことができる。
上述のように、本実施形態にかかる磁気記録アレイ２００は、書き込みトランジスタＷＴｒによって、第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２とが電気的に分離されるため、第１磁気抵抗効果素子１０１と第２磁気抵抗効果素子１０２とから出力される電圧の電位差を比較でき、データを読み出すことができる。したがって、本実施形態にかかる磁気記録アレイ２００は、電圧を抵抗に変換する必要がなく、データの読出し速度が速い。
また一つのユニットＵは、２つの磁気抵抗効果素子を３つのトランジスタで制御しており、集積性に優れる。
ここまで第１実施形態の一例を例示したが、本発明はこの例に限定されるものではない。
「第２実施形態」
図６は、第２実施形態にかかる磁気記録アレイ２０１の回路図である。第２実施形態にかかる磁気記録アレイ２０１は、集積領域ＩＡ１内のユニットＵの一部が第１リファレンスユニットＲＵ１と第２リファレンスユニットＲＵ２である点が、第１実施形態にかかる磁気記録アレイ２００と異なる。第２実施形態において、第１実施形態と同様の構成については説明を省く。
第１リファレンスユニットＲＵ１と第２リファレンスユニットＲＵ２は、例えば、一つの列に一つずつある。第１リファレンスユニットＲＵ１と第２リファレンスユニットＲＵ２は、例えば、一本の第１配線Ｌ１にそれぞれ一つずつ接続されている。第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２の数は、この場合に限られない。第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２は、磁気記録アレイ２０１内にそれぞれ少なくとも一つずつある。
第１リファレンスユニットＲＵ１は、第１磁気抵抗効果素子１１１と第２磁気抵抗効果素子１１２とを有する。第１磁気抵抗効果素子１１１及び第２磁気抵抗効果素子１１２は、積層体１０と配線２１とを有する。配線２１は、配線２０より電気抵抗が高い点を除き、配線２０と同じである。配線２１の電気抵抗は、例えば、配線２０の電気抵抗の１０５％以上であり、１１０％以上でもよい。
配線２１と配線２０の電気抵抗の違いは、配線幅、配線の厚さ、配線を構成する材料を変えることで自由に設計できる。例えば、配線２１の幅は、配線２０の幅より狭い。配線２１の幅は、例えば、配線２０の幅の９５％以下であり、９０％以下でもよい。
第２リファレンスユニットＲＵ２は、第１磁気抵抗効果素子１２１と第２磁気抵抗効果素子１２２とを有する。第１磁気抵抗効果素子１２１及び第２磁気抵抗効果素子１２２は、積層体１０と配線２２とを有する。配線２２は、配線２０より電気抵抗が低い点を除き、配線２０と同じである。配線２２の電気抵抗は、例えば、配線２０の電気抵抗の９５％以下であり、９０％以下でもよい。
配線２２と配線２０の電気抵抗の違いは、配線幅、配線の厚さ、配線を構成する材料を変えることで自由に設計できる。例えば、配線２２の幅は、配線２０の幅より広い。配線２２の幅は、例えば、配線２０の幅の１０５％以上であり、１１０％以上でもよい。
第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２は、ユニットＵに適切に書き込みが行われているかを確認する際に用いられる。
例えば、ユニットＵに書き込み動作を行った場合、ユニットＵとペアとなる第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２にも、同様の書き込み動作を行う。ユニットＵとペアとなる第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２は、例えば、ユニットＵと同じ第１配線Ｌ１に接続された第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２である。第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２のそれぞれの配線に印加する電圧は、ユニットＵと同じとする。第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２には、ユニットＵと同じ負荷が加わり、同じデータが書き込まれる。
次いで、ユニットＵ、第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２の出力を比較する。適切に動作している場合は、ユニットＵからの出力は、第１リファレンスユニットＲＵ１と第２リファレンスユニットＲＵ２の間になる。
ユニットＵからの出力が、第１リファレンスユニットＲＵ１と第２リファレンスユニットＲＵ２の間にない場合、ユニットＵに故障が生じたと判断できる。
第１磁気抵抗効果素子１０１及び第２磁気抵抗効果素子１０２の故障の一態様として、積層体１０と導電部３１，３２との間の配線２０の劣化、破断がある。配線２０が劣化、破断すると、適切な書き込み動作ができなくなる。例えば、積層体１０と導電部３１との間の配線２０が劣化、破断した場合、書き込み動作はできないが、読み出し動作はできる。導電部３１と導電部３２との間に流れる書き込み電流は正常に流れないが、積層体１０と導電部３２との間の読出し電流は正常に流れるためである。この場合、データが書き込めていないことに気づかないまま、データを読み出してしまい、データの誤読み出しのリスクが高まる。ユニットＵの出力と、第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２の出力と、を比較することで、この故障モードを適切に検出できる。
第２実施形態にかかる磁気記録アレイ２０１は、第１実施形態にかかる磁気記録アレイ２００と同様の効果が得られる。
また第２実施形態にかかる磁気記録アレイ２０１は、ユニットＵの出力と第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２の出力とを対比することで、リアルタイムでユニットＵの故障の有無を評価できる。
さらに第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２は、ユニットＵと同じ温度環境下にあるため、温度変化によりデータの記録の閾値となる基準点が変動することを抑制できる。さらに、第１リファレンスユニットＲＵ１及び第２リファレンスユニットＲＵ２は、ユニットＵと同じ負荷が与えられるため、劣化によりデータの記録の閾値となる基準点が変動することを抑制できる。
１ 第１強磁性層
２ 第２強磁性層
３ 非磁性層
１０ 積層体
２０，２１，２２ 配線
１０１，１１１，１２１ 第１磁気抵抗効果素子
１０２，１１２，１２２ 第２磁気抵抗効果素子
２００，２０１ 磁気記録アレイ
ＧＬ１ 第１ゲート配線
ＧＬ２ 第２ゲート配線
Ｌ１ 第１配線
Ｌ２ 第２配線
ＬＴｒ１ 第１配線トランジスタ
ＬＴｒ２ 第２配線トランジスタ
ＲＬ１ 第１読出し配線
ＲＬ２ 第２読出し配線
ＲＴｒ１ 第１読出しトランジスタ
ＲＴｒ２ 第２読出しトランジスタ
ＲＵ１ 第１リファレンスユニット
ＲＵ２ 第２リファレンスユニット
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｕ ユニット
ＷＴｒ 書き込みトランジスタ

Claims (9)

  1. 複数のユニットを有し、
    前記ユニットはそれぞれ、第１磁気抵抗効果素子と第２磁気抵抗効果素子と書き込みトランジスタとを有し、
    前記第１磁気抵抗効果素子と前記第２磁気抵抗効果素子はそれぞれ、配線と、前記配線に積層された積層体とを有し、
    前記積層体は、前記配線に近い側から順に第１強磁性層、非磁性層、第２強磁性層を有し、
    前記書き込みトランジスタは、前記第１磁気抵抗効果素子の前記配線と前記第２磁気抵抗効果素子の前記配線とのそれぞれに接続され、
    前記第１磁気抵抗効果素子の前記配線と前記第２磁気抵抗効果素子の前記配線とは、書き込み時に電気的に直列に接続されることで、書き込み電流がそれぞれの配線に亘って流れ、
    前記第１磁気抵抗効果素子の前記配線を流れる前記書き込み電流の方向と、前記第２磁気抵抗効果素子の前記配線を流れる前記書き込み電流の方向と、が反対であり、
    前記複数のユニットのうちの少なくとも一つは、前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の前記配線の電気抵抗が、他のユニットの第１磁気抵抗効果素子及び第２磁気抵抗効果素子の前記配線の電気抵抗より高い、第１リファレンスユニットであり、
    前記複数のユニットのうちの少なくとも一つは、前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の前記配線の電気抵抗が、他のユニットの第１磁気抵抗効果素子及び第２磁気抵抗効果素子の前記配線の電気抵抗より低い、第２リファレンスユニットである、磁気記録アレイ。
  2. 前記第１リファレンスユニットの前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の前記配線の幅は、他のユニットの第１磁気抵抗効果素子及び第２磁気抵抗効果素子の前記配線の幅より狭く、
    前記第２リファレンスユニットの前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の前記配線の幅は、他のユニットの第１磁気抵抗効果素子及び第２磁気抵抗効果素子の前記配線の幅より広い、請求項１に記載の磁気記録アレイ。
  3. 前記複数のユニットのうちいくつかのユニットに接続された第１ゲート配線をさらに有し、
    前記ユニットはそれぞれ、第１トランジスタと第２トランジスタとをさらに有し、
    前記第１トランジスタは、前記第１磁気抵抗効果素子の前記配線の前記書き込みトランジスタと接続された側と反対側に接続され、
    前記第２トランジスタは、前記第２磁気抵抗効果素子の前記配線の前記書き込みトランジスタと接続された側と反対側に接続され、
    前記第１ゲート配線は、それぞれのユニットの前記第１トランジスタ及び前記第２トランジスタのそれぞれのゲートに接続されている、請求項１又は２に記載の磁気記録アレイ。
  4. 第１方向に並ぶ複数のユニットの前記第１磁気抵抗効果素子の前記第２強磁性層に亘って接続された第１読出し配線と、
    第１方向に並ぶ複数のユニットの前記第２磁気抵抗効果素子の前記第２強磁性層に亘って接続された第２読出し配線と、をさらに備える、請求項３に記載の磁気記録アレイ。
  5. 前記第１方向と交差する第２方向に並ぶ複数のユニットにおけるそれぞれの前記第１トランジスタに接続された第１配線と、
    前記第１方向と交差する第２方向に並ぶ複数のユニットにおけるそれぞれの前記第２トランジスタに接続された第２配線と、をさらに備える、請求項４に記載の磁気記録アレイ。
  6. 前記第１配線と前記第２配線とが異なる高さにある、請求項５に記載の磁気記録アレイ。
  7. 前記複数のユニットのうちいくつかのユニットの前記書き込みトランジスタに亘って接続された第２ゲート配線と、をさらに備える、請求項１～６のいずれか一項に記載の磁気記録アレイ。
  8. 前記第１配線に接続された第１配線トランジスタと、
    前記第２配線に接続された第２配線トランジスタと、をさらに備える、請求項５又は６に記載の磁気記録アレイ。
  9. 前記配線は、電流が流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかである、請求項１～８のいずれか一項に記載の磁気記録アレイ。
JP2021540111A 2020-03-05 2020-03-05 磁気記録アレイ及び磁気抵抗効果ユニット Active JP7028372B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/009380 WO2021176646A1 (ja) 2020-03-05 2020-03-05 磁気記録アレイ及び磁気抵抗効果ユニット

Publications (2)

Publication Number Publication Date
JPWO2021176646A1 JPWO2021176646A1 (ja) 2021-09-10
JP7028372B2 true JP7028372B2 (ja) 2022-03-02

Family

ID=77613311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021540111A Active JP7028372B2 (ja) 2020-03-05 2020-03-05 磁気記録アレイ及び磁気抵抗効果ユニット

Country Status (3)

Country Link
US (1) US11776604B2 (ja)
JP (1) JP7028372B2 (ja)
WO (1) WO2021176646A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338199A (ja) 2002-05-20 2003-11-28 Nec Corp 半導体記憶装置とその使用方法
US6862215B1 (en) 2002-10-28 2005-03-01 Silicon Magnetic Systems MRAM data line configuration and method of operation
US10483457B1 (en) 2018-08-14 2019-11-19 Qualcomm Incorporated Differential spin orbit torque magnetic random access memory (SOT-MRAM) cell structure and array
JP6819843B1 (ja) 2020-03-05 2021-01-27 Tdk株式会社 磁気記録アレイ、ニューロモルフィックデバイスおよび磁気記録アレイの制御方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206220B2 (en) * 2002-05-22 2007-04-17 Nxp, B.V. MRAM-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
US6639831B1 (en) * 2002-12-17 2003-10-28 Silicon Magnetic Systems Localized MRAM data line and method of operation
JP2009043384A (ja) * 2007-08-10 2009-02-26 Sony Corp 不揮発性磁気メモリ装置及びその駆動方法
US8243502B2 (en) * 2007-12-14 2012-08-14 Nec Corporation Nonvolatile latch circuit and logic circuit using the same
JP5441005B2 (ja) 2008-02-13 2014-03-12 日本電気株式会社 磁壁移動素子及び磁気ランダムアクセスメモリ
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
JP2013026600A (ja) * 2011-07-26 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
KR101457511B1 (ko) 2011-08-18 2014-11-04 코넬 유니버시티 스핀 홀 효과 자기 장치, 방법, 및 적용
JP6256718B2 (ja) * 2013-02-19 2018-01-10 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
JP2016021530A (ja) 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
US9941468B2 (en) 2014-08-08 2018-04-10 Tohoku University Magnetoresistance effect element and magnetic memory device
US9734881B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths
WO2017146644A1 (en) * 2016-02-25 2017-08-31 Agency For Science, Technology And Research Circuit arrangement, method of forming and operating the same
JP2017216286A (ja) 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
CN109643690B (zh) 2017-04-14 2023-08-29 Tdk株式会社 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件
JP6495980B2 (ja) * 2017-08-08 2019-04-03 株式会社東芝 磁気メモリ
WO2019171715A1 (ja) 2018-03-08 2019-09-12 Tdk株式会社 スピン素子及び磁気メモリ
US20210303981A1 (en) 2018-11-21 2021-09-30 Tdk Corporation Reservoir element and neuromorphic element
WO2021157072A1 (ja) * 2020-02-07 2021-08-12 Tdk株式会社 磁気記録アレイ及びリザボア素子
US20220052111A1 (en) * 2020-08-12 2022-02-17 Tohoku University Magnetic film, magnetoresistance effect element and magnetic memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338199A (ja) 2002-05-20 2003-11-28 Nec Corp 半導体記憶装置とその使用方法
US6862215B1 (en) 2002-10-28 2005-03-01 Silicon Magnetic Systems MRAM data line configuration and method of operation
US10483457B1 (en) 2018-08-14 2019-11-19 Qualcomm Incorporated Differential spin orbit torque magnetic random access memory (SOT-MRAM) cell structure and array
JP6819843B1 (ja) 2020-03-05 2021-01-27 Tdk株式会社 磁気記録アレイ、ニューロモルフィックデバイスおよび磁気記録アレイの制御方法

Also Published As

Publication number Publication date
US20220343959A1 (en) 2022-10-27
JPWO2021176646A1 (ja) 2021-09-10
WO2021176646A1 (ja) 2021-09-10
US11776604B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
JP6833810B2 (ja) 磁気メモリ
JP2021090041A (ja) 磁化回転素子、磁気抵抗効果素子、半導体素子、磁気記録アレイ及び磁気抵抗効果素子の製造方法
JP6777271B1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
JP6819843B1 (ja) 磁気記録アレイ、ニューロモルフィックデバイスおよび磁気記録アレイの制御方法
JP7028372B2 (ja) 磁気記録アレイ及び磁気抵抗効果ユニット
US11676751B2 (en) Magnetic device
JP7140294B2 (ja) 磁気記録アレイ及びリザボア素子
WO2021245768A1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
WO2024004125A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP7384068B2 (ja) 磁化回転素子、磁気抵抗効果素子および磁気メモリ
JP6958762B1 (ja) 磁気記録アレイ
WO2022190346A1 (ja) 磁気抵抗効果素子及び磁気メモリ
US11257533B2 (en) Magnetic memory and method for controlling the same
WO2023162121A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2024009417A1 (ja) 磁化回転素子、磁気抵抗効果素子、磁気メモリ及び磁化回転素子の製造方法
US11805706B2 (en) Magnetoresistance effect element and magnetic memory
WO2022123726A1 (ja) 磁化回転素子、磁気抵抗効果素子、磁気メモリ及び配線の製造方法
US20240074325A1 (en) Magnetic domain wall moving element and magnetic array
WO2022102122A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2023112087A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2024069733A1 (ja) 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子
JP2023131598A (ja) 磁性素子及び集積装置
JP2022025821A (ja) 磁気メモリ
JP2023025398A (ja) 磁気抵抗効果素子、磁気アレイ及び磁化回転素子
TW202414403A (zh) 磁化旋轉元件、磁性阻抗效果元件及磁性記憶體

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R150 Certificate of patent or registration of utility model

Ref document number: 7028372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150