JP6958762B1 - 磁気記録アレイ - Google Patents

磁気記録アレイ Download PDF

Info

Publication number
JP6958762B1
JP6958762B1 JP2021510135A JP2021510135A JP6958762B1 JP 6958762 B1 JP6958762 B1 JP 6958762B1 JP 2021510135 A JP2021510135 A JP 2021510135A JP 2021510135 A JP2021510135 A JP 2021510135A JP 6958762 B1 JP6958762 B1 JP 6958762B1
Authority
JP
Japan
Prior art keywords
region
wiring
gate
spin
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021510135A
Other languages
English (en)
Other versions
JPWO2021176644A1 (ja
Inventor
智生 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2021176644A1 publication Critical patent/JPWO2021176644A1/ja
Application granted granted Critical
Publication of JP6958762B1 publication Critical patent/JP6958762B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本実施形態にかかる磁気記録アレイ（200）は、複数のスピン素子（100）と、隣接する第１スピン素子と第２スピン素子に接続された共有トランジスタ（STr）と、を備え、前記複数のスピン素子のそれぞれは、配線（20）と、前記配線に積層された第１強磁性層（1）を含む積層体（10）と、を有し、前記共有トランジスタは、第１ゲート（G1）と、第２ゲート（G2）と、第１領域（A1）と、第２領域（A2）と、第３領域（A3）と、を有し、前記積層体の積層方向からの平面視で、前記第１領域は、前記第１ゲートと前記第２ゲートとに挟まれ、前記第２領域は、前記第１領域と前記第１ゲートを挟み、前記第３領域は、前記第１領域と前記第２ゲートを挟み、前記第２領域と第３領域とのうちの一方は、前記第１スピン素子に接続され、他方は、前記第２スピン素子に接続される。

Description

本発明は、磁気記録アレイに関する。
微細化に限界が見えてきたフラッシュメモリ等に代わる次世代の不揮発性メモリに注目が集まっている。例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍｅ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が次世代の不揮発性メモリとして知られている。
ＭＲＡＭは、磁気抵抗効果素子を用いたメモリ素子である。磁気抵抗効果素子の抵抗値は、二つの磁性膜の磁化の向きの相対角の違いによって変化する。ＭＲＡＭは、磁気抵抗効果素子の抵抗値をデータとして記録する。
磁気抵抗変化を利用したスピン素子の中でも、スピン軌道トルク（ＳＯＴ）を利用したスピン軌道トルク型磁気抵抗効果素子（例えば、特許文献１）や、磁壁の移動を利用した磁壁移動型磁気記録素子（例えば、特許文献２）に注目が集まっている。
特開２０１７−２１６２８６号公報 特許第５４４１００５号公報
３端子型のスピン素子は、データを書き込む際の電流経路と、データを読み出す際の電流経路が異なる。これらのスピン素子は、読み出し電流と書き込み電流をそれぞれ制御するために、複数のトランジスタが必要である。つまり、一つのスピン素子を動作させるには、複数のトランジスタ分の面積を確保する必要がある。
本発明は上記問題に鑑みてなされたものであり、集積性を高めることができる磁気記録アレイを提供することを目的とする。
（１）第１の態様にかかる磁気記録アレイは、複数のスピン素子と、隣接する第１スピン素子と第２スピン素子に接続された共有トランジスタと、を備え、前記複数のスピン素子のそれぞれは、配線と、前記配線に積層された第１強磁性層を含む積層体と、を有し、前記共有トランジスタは、第１ゲートと、第２ゲートと、第１領域と、第２領域と、第３領域と、を有し、前記積層体の積層方向からの平面視で、前記第１領域は、前記第１ゲートと前記第２ゲートとに挟まれ、前記第２領域は、前記第１領域と前記第１ゲートを挟み、前記第３領域は、前記第１領域と前記第２ゲートを挟み、前記第２領域と第３領域とのうちの一方は、前記第１スピン素子に接続され、他方は、前記第２スピン素子に接続される。
（２）上記態様にかかる磁気記録アレイは、前記共有トランジスタを複数有し、複数の前記共有トランジスタの前記第１領域に亘って接続された第１配線をさらに備えてもよい。
（３）上記態様にかかる磁気記録アレイは、前記第１配線に接続された第１配線制御トランジスタをさらに備えてもよい。
（４）上記態様にかかる磁気記録アレイは、前記第１配線を複数有し、隣接する前記第１配線は、短絡トランジスタを介して接続されていてもよい。
（５）上記態様にかかる磁気記録アレイは、複数のスピン素子の前記積層体に亘って接続された第２配線をさらに備えてもよい。
（６）上記態様にかかる磁気記録アレイは、前記第２配線に接続された第２配線制御トランジスタをさらに備えてもよい。
（７）上記態様にかかる磁気記録アレイは、前記第１ゲートに接続された第１ゲート配線と、前記第２ゲートに接続された第２ゲート配線と、をさらに備えてもよい。
（８）上記態様にかかる磁気記録アレイにおいて、前記第１ゲート配線と前記第２ゲート配線とが異なる高さにあってもよい。
（９）上記態様にかかる磁気記録アレイにおいて、前記共有トランジスタは、第１共有トランジスタ、第２共有トランジスタ及び第３共有トランジスタを有し、前記第１スピン素子は、前記第１共有トランジスタ及び前記第２共有トランジスタの前記第２領域に接続され、前記第２スピン素子は、前記第２共有トランジスタ及び前記第３共有トランジスタの前記第３領域に接続されていてもよい。
（１０）上記態様にかかる磁気記録アレイにおいて、前記複数のスピン素子のうちの少なくとも一つは、他のスピン素子より前記配線の電気抵抗が高い第１リファレンス素子であり、前記複数のスピン素子のうちの少なくとも一つは、他のスピン素子より前記配線の電気抵抗が低い第２リファレンス素子であってもよい。
（１１）上記態様にかかる磁気記録アレイにおいて、前記第１リファレンス素子の前記配線の配線幅は、他のスピン素子の配線幅より狭く、前記第２リファレンス素子の前記配線の配線幅は、他のスピン素子の配線幅より広くてもよい。
（１２）上記態様にかかる磁気記録アレイにおいて、前記積層体は、前記配線に近い側から前記第１強磁性層と非磁性層と第２強磁性層とを有し、前記配線は、電流が流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかであってもよい。
（１３）上記態様にかかる磁気記録アレイにおいて、前記積層体は、前記配線に近い側から非磁性層と前記第１強磁性層とを有し、前記配線は、内部に磁壁を有することができる強磁性層であってもよい。
上記態様にかかる磁気記録アレイは、集積性に優れる。
第１実施形態にかかる磁気記録アレイの回路図である。 第１実施形態にかかる磁気記録アレイの断面図である。 第１実施形態にかかる磁気記録アレイの平面図である。 第１実施形態にかかるスピン素子の断面図である。 第２実施形態にかかる磁気記録アレイの回路図である。 第３実施形態にかかる磁気記録アレイの回路図である。 第４実施形態にかかるスピン素子の断面図である。 第５実施形態にかかるスピン素子の断面図である。
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
まず方向について定義する。後述する基板Ｓｕｂ（図２参照）の一面の一方向をｘ方向、ｘ方向と直交する方向をｙ方向とする。ｘ方向は、例えば、後述する磁気記録アレイにおいてスピン素子が配列する行方向である。ｙ方向は、例えば、後述する磁気記録アレイにおいてスピン素子が配列する列方向である。ｚ方向は、ｘ方向及びｙ方向と直交する方向である。ｚ方向は、積層方向の一例である。以下、＋ｚ方向を「上」、−ｚ方向を「下」と表現する場合がある。上下は、必ずしも重力が加わる方向とは一致しない。
「第１実施形態」
図１は、第１実施形態にかかる磁気記録アレイ２００の回路図である。磁気記録アレイ２００は、集積領域ＩＡと周辺領域ＰＡとを有する。
集積領域ＩＡは、複数の磁気抵抗効果素子１００が集積された領域である。磁気抵抗効果素子１００は、スピン素子の一例である。集積領域ＩＡは、例えば、複数の磁気抵抗効果素子１００と、複数の共有トランジスタＳＴｒと、複数の第１配線Ｌ１と、複数の第２配線Ｌ２と、複数の第１ゲート配線ＧＬ１と、複数の第２ゲート配線ＧＬ２とを有する。集積領域ＩＡ内の集積性を高まると、磁気記録アレイ２００の記録密度が高まる。
磁気抵抗効果素子１００は、例えば、行列状に配列している。共有トランジスタＳＴｒは、例えば、ｘ方向に隣接する磁気抵抗効果素子１００の間にある。共有トランジスタＳＴｒは、２つのトランジスタＴｒが結合したものである。共有トランジスタＳＴｒは、例えば、ｘ方向に隣り合う２つの磁気抵抗効果素子１００のそれぞれに接続されている。共有トランジスタＳＴｒに接続される一方の磁気抵抗効果素子１００を第１磁気抵抗効果素子、他方の磁気抵抗効果素子１００を第２磁気抵抗効果素子と称する場合がある。第１磁気抵抗効果素子は、第１スピン素子の一例であり、第２磁気抵抗効果素子は、第２スピン素子の一例である。
第１配線Ｌ１は、例えば、磁気抵抗効果素子１００の後述する配線２０とトランジスタＴｒを介して接続される。第１配線Ｌ１は、例えば、それぞれｙ方向に延び、ｘ方向に並ぶ。第１配線Ｌ１は、例えば、同じ列の磁気抵抗効果素子１００のそれぞれに接続される。
第２配線Ｌ２は、例えば、磁気抵抗効果素子１００の後述する積層体１０と接続される。積層体１０と第２配線Ｌ２との間に、スイッチング素子（例えば、トランジスタ）を有してもよい。第２配線Ｌ２は、例えば、それぞれｙ方向に延び、ｘ方向に並ぶ。第２配線Ｌ２は、例えば、同じ列の磁気抵抗効果素子１００のそれぞれに接続される。
第１ゲート配線ＧＬ１は、共有トランジスタＳＴｒの後述する第１ゲートＧ１に接続される。第１ゲート配線ＧＬ１は、例えば、それぞれｘ方向に延び、ｙ方向に並ぶ。第１ゲート配線ＧＬ１は、例えば、同じ行の共有トランジスタＳＴｒに接続される。
第２ゲート配線ＧＬ２は、共有トランジスタＳＴｒの後述する第２ゲートＧ２に接続される。第２ゲート配線ＧＬ２は、例えば、それぞれｘ方向に延び、ｙ方向に並ぶ。第２ゲート配線ＧＬ２は、例えば、同じ行の共有トランジスタＳＴｒに接続される。
周辺領域ＰＡは、集積領域ＩＡ内の磁気抵抗効果素子１００の動作を制御する制御素子が実装されている領域である。周辺領域ＰＡは、例えば、集積領域ＩＡの外側にある。周辺領域ＰＡは、例えば、複数の第１配線制御トランジスタＴｒ３と、複数の第２配線制御トランジスタＴｒ４と、複数の第１ゲートトランジスタＧＴｒ１と、複数の第２ゲートトランジスタＧＴｒ２とを有する。
第１配線制御トランジスタＴｒ３は、第１配線Ｌ１にそれぞれ接続される。第１配線制御トランジスタＴｒ３は、例えば、第１配線Ｌ１の端部に接続されている。第１配線制御トランジスタＴｒ３は、第１配線Ｌ１に流れる電流を制御する。第１配線制御トランジスタＴｒ３及びトランジスタＴｒを制御することで、磁気抵抗効果素子１００へのデータの書き込みを制御できる。
第２配線制御トランジスタＴｒ４は、第２配線Ｌ２にそれぞれ接続される。第２配線制御トランジスタＴｒ４は、例えば、第２配線Ｌ２の端部に接続されている。第２配線制御トランジスタＴｒ４は、第２配線Ｌ２に流れる電流を制御する。第２配線制御トランジスタＴｒ４及びトランジスタＴｒを制御することで、磁気抵抗効果素子１００からのデータの読出しを制御できる。
第１ゲートトランジスタＧＴｒ１は、第１ゲート配線ＧＬ１にそれぞれ接続されている。第１ゲートトランジスタＧＴｒ１は、第１ゲート配線ＧＬ１の端部に接続されている。第１ゲートトランジスタＧＴｒ１は、第１ゲート配線ＧＬ１に流れる電流を制御し、共有トランジスタＳＴｒのうち一方のトランジスタＴｒのオン、オフを制御する。
第２ゲートトランジスタＧＴｒ２は、第２ゲート配線ＧＬ２にそれぞれ接続されている。第２ゲートトランジスタＧＴｒ２は、第２ゲート配線ＧＬ２の端部に接続されている。第２ゲートトランジスタＧＴｒ２は、第２ゲート配線ＧＬ２に流れる電流を制御し、共有トランジスタＳＴｒのうち一方のトランジスタＴｒのオン、オフを制御する。
第１配線制御トランジスタＴｒ３、第２配線制御トランジスタＴｒ４、第１ゲートトランジスタＧＴｒ１及び第２ゲートトランジスタＧＴｒ２は、例えば、電界効果型のトランジスタである。第１配線制御トランジスタＴｒ３、第２配線制御トランジスタＴｒ４、第１ゲートトランジスタＧＴｒ１及び第２ゲートトランジスタＧＴｒ２を別のスイッチング素子に置き換えてもよい。スイッチング素子は、例えば、オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch）のように結晶層の相変化を利用した素子、金属絶縁体転移（ＭＩＴ）スイッチのようにバンド構造の変化を利用した素子、ツェナーダイオード及びアバランシェダイオードのように降伏電圧を利用した素子、原子位置の変化に伴い伝導性が変化する素子である。
図２は、第１実施形態にかかる磁気記録アレイ２００の断面図である。図２は、磁気抵抗効果素子１００のｙ方向の中心を通るｘｚ断面である。図２では、説明のためにｙ方向の異なる位置にある第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２を点線で図示している。図３は、第１実施形態にかかる磁気記録アレイ２００のｚ方向からの平面図である。図３は、導電性を有する部分のみを抜き出して図示している。
磁気抵抗効果素子１００及び共有トランジスタＳＴｒは、基板Ｓｕｂ上にある。磁気抵抗効果素子１００と共有トランジスタＳＴｒとは、ビア配線Ｖ１で接続されている。磁気抵抗効果素子１００と共有トランジスタＳＴｒとは、ｚ方向の位置が異なり、異なるレイヤにある。
磁気抵抗効果素子１００、共有トランジスタＳＴｒ及びビア配線Ｖ１の周囲は、絶縁層Ｉｎで覆われている。絶縁層Ｉｎは、多層配線の配線間や素子間を絶縁する絶縁層である。絶縁層Ｉｎは、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯｘ）等である。
共有トランジスタＳＴｒは、例えば電界効果型のトランジスタである。共有トランジスタＳＴｒは、第１ゲートＧ１と第２ゲートＧ２とゲート絶縁膜ＧＩと第１領域Ａ１と第２領域Ａ２と第３領域Ａ３とを有する。
第１領域Ａ１、第２領域Ａ２及び第３領域Ａ３は、トランジスタのソース領域又はドレイン領域である。第１領域Ａ１、第２領域Ａ２及び第３領域Ａ３は、基板Ｓｕｂに形成されている。基板Ｓｕｂは、例えば、半導体基板である。第１領域Ａ１は、ｚ方向からの平面視で、第１ゲートＧ１と第２ゲートＧ２とに挟まれる。第２領域Ａ２は、ｚ方向からの平面視で、第１領域Ａ１と第１ゲートＧ１を挟む。第３領域Ａ３は、ｚ方向からの平面視で、第１領域Ａ１と第２ゲートＧ２を挟む。
第１ゲートＧ１は、第１領域Ａ１と第２領域Ａ２との間の電荷の流れを制御する。第２ゲートＧ２は、第２領域Ａ２と第３領域Ａ３との間の電荷の流れを制御する。第１領域Ａ１と第２領域Ａ２と第１ゲートＧ１とで一つのトランジスタＴｒとして機能し、第１領域Ａ１と第３領域Ａ３と第２ゲートＧ２とで一つのトランジスタＴｒとして機能する。
第１領域Ａ１は、例えば、第１配線Ｌ１と接する。第１配線Ｌ１は、例えば、ｙ方向に隣接する複数の共有トランジスタＳＴｒの第１領域Ａ１に亘って接続されている。
第２領域Ａ２及び第３領域Ａ３は、磁気抵抗効果素子１００とビア配線Ｖ１を介して接続されている。第２領域Ａ２と第３領域Ａ３とは、異なる磁気抵抗効果素子１００に接続されている。例えば、第２領域Ａ２はビア配線Ｖ１を介して第１磁気抵抗効果素子１００Ａに接続され、第３領域はビア配線Ｖ１を介して第２磁気抵抗効果素子１００Ｂに接続される。
第１ゲートＧ１は、第１ゲート配線ＧＬ１に接続される。第２ゲートＧ２は、第２ゲート配線ＧＬ２に接続される。第１ゲート配線ＧＬ１と第２ゲート配線ＧＬ２とは、例えば、ｚ方向の異なる高さにある。第１ゲート配線ＧＬ１と第２ゲート配線ＧＬ２とのｚ方向の高さが異なると、配線の接続が容易になり、集積領域ＩＡの集積性が高まる。
ｘ方向に隣接する共有トランジスタＳＴｒにおいて、共有トランジスタＳＴｒを構成する構成要素の配列順は逆転している。例えば、共有トランジスタＳＴｒのうちｘ方向に並ぶ３つの共有トランジスタを第１共有トランジスタＳＴｒ１、第２共有トランジスタＳＴｒ２、第３共有トランジスタＳＴｒ３と称する。第１共有トランジスタＳＴｒ１は、ｘ方向に、第３領域Ａ３、第２ゲートＧ２、第１領域Ａ１、第１ゲートＧ１、第２領域Ａ２の順で並んでいるのに対し、第２共有トランジスタＳＴｒ２は、ｘ方向に、第２領域Ａ２、第１ゲートＧ１、第１領域Ａ１、第２ゲートＧ２、第３領域Ａ３の順で並んでいる。
第１共有トランジスタＳＴｒ１と第２共有トランジスタＳＴｒ２は、例えば、第１磁気抵抗効果素子１００Ａに接続される。第２共有トランジスタＳＴｒ２と第３共有トランジスタＳＴｒ３は、例えば、第２磁気抵抗効果素子１００Ｂに接続される。
第１磁気抵抗効果素子１００Ａは、第１共有トランジスタＳＴｒ１及び第２共有トランジスタＳＴｒ２の第２領域Ａ２にそれぞれ接続されている。すなわち、第１磁気抵抗効果素子１００Ａへのデータの書き込みは、第１共有トランジスタＳＴｒ１及び第２共有トランジスタＳＴｒ２の第１ゲートＧ１で制御される。
第２磁気抵抗効果素子１００Ｂは、第２共有トランジスタＳＴｒ２及び第３共有トランジスタＳＴｒ３の第３領域Ａ３にそれぞれ接続されている。すなわち、第２磁気抵抗効果素子１００Ｂへのデータの書き込みは、第２共有トランジスタＳＴｒ２及び第３共有トランジスタＳＴｒ３の第２ゲートＧ２で制御される。
磁気抵抗効果素子１００は、第１ゲートＧ１によって書き込みを制御される素子（例えば、第１磁気抵抗効果素子１００Ａ）と、第２ゲートＧ２によって書き込みを制御される素子（例えば、第２磁気抵抗効果素子１００Ｂ）とが、ｘ方向に交互に並んでいる。
図４は、第１実施形態に係る磁気抵抗効果素子１００の断面図である。図４は、配線２０のｙ方向の幅の中心を通るｘｚ平面で磁気抵抗効果素子１００を切断した断面である。
磁気抵抗効果素子１００は、例えば、積層体１０と配線２０と導電部３１，３２とを備える。積層体１０のｚ方向の抵抗値は、配線２０から積層体１０にスピンが注入されることで変化する。磁気抵抗効果素子１００は、スピン軌道トルク（ＳＯＴ）を利用したスピン素子であり、スピン軌道トルク型磁気抵抗効果素子、スピン注入型磁気抵抗効果素子、スピン流磁気抵抗効果素子と言われる場合がある。また配線２０は、スピン軌道トルク配線と言われる場合がある。
積層体１０は、配線２０上に積層されている。積層体１０と配線２０との間には、他の層を有してもよい。積層体１０は、ｚ方向に、配線２０と電極Ｅとに挟まれる。積層体１０は、柱状体である。積層体１０のｚ方向からの平面視形状は、例えば、円形、楕円形、四角形である。
積層体１０は、第１強磁性層１と第２強磁性層２と非磁性層３とを有する。第１強磁性層１は、例えば、配線２０と接し、配線２０上に積層されている。第１強磁性層１には配線２０からスピンが注入される。第１強磁性層１の磁化は、注入されたスピンによりスピン軌道トルク（ＳＯＴ）を受け、配向方向が変化する。第２強磁性層２は、第１強磁性層１のｚ方向にある。第１強磁性層１と第２強磁性層２は、ｚ方向に非磁性層３を挟む。
第１強磁性層１及び第２強磁性層２は、それぞれ磁化を有する。第２強磁性層２の磁化は、所定の外力が印加された際に第１強磁性層１の磁化よりも配向方向が変化しにくい。第１強磁性層１は磁化自由層と言われ、第２強磁性層２は磁化固定層、磁化参照層と言われることがある。積層体１０は、非磁性層３を挟む第１強磁性層１と第２強磁性層２との磁化の相対角の違いに応じて抵抗値が変化する。
第１強磁性層１及び第２強磁性層２は、強磁性体を含む。強磁性体は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等である。強磁性体は、例えば、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂ、Ｎｉ−Ｆｅ、Ｃｏ−Ｈｏ合金、Ｓｍ−Ｆｅ合金、Ｆｅ−Ｐｔ合金、Ｃｏ−Ｐｔ合金、ＣｏＣｒＰｔ合金である。
第１強磁性層１及び第２強磁性層２は、ホイスラー合金を含んでもよい。ホイスラー合金は、ＸＹＺまたはＸ２ＹＺの化学組成をもつ金属間化合物を含む。Ｘは周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金は、例えば、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＧｅ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＳｉ、Ｃｏ２Ｍｎ１−ａＦｅａＡｌｂＳｉ１−ｂ、Ｃｏ２ＦｅＧｅ１−ｃＧａｃ等である。ホイスラー合金は高いスピン分極率を有する。
積層体１０は、第２強磁性層２の非磁性層３と反対側の面に、スペーサ層を介して反強磁性層を有してもよい。第２強磁性層２、スペーサ層、反強磁性層は、シンセティック反強磁性構造（ＳＡＦ構造）となる。シンセティック反強磁性構造は、非磁性層を挟む二つの磁性層からなる。第２強磁性層２と反強磁性層とが反強磁性カップリングすることで、反強磁性層を有さない場合より第２強磁性層２の保磁力が大きくなる。反強磁性層は、例えば、ＩｒＭｎ，ＰｔＭｎ等である。スペーサ層は、例えば、Ｒｕ、Ｉｒ、Ｒｈからなる群から選択される少なくとも一つを含む。
積層体１０は、第１強磁性層１、第２強磁性層２及び非磁性層３以外の層を有してもよい。例えば、配線２０と積層体１０との間に下地層を有してもよい。下地層は、積層体１０を構成する各層の結晶性を高める。
配線２０は、例えば、積層体１０の一面に接する。配線２０は、磁気抵抗効果素子１００にデータを書き込むための書き込み配線である。配線２０は、ｘ方向に延びる。配線２０の少なくとも一部は、ｚ方向において、非磁性層３と共に第１強磁性層１を挟む。
配線２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させ、第１強磁性層１にスピンを注入する。配線２０は、例えば、第１強磁性層１の磁化を反転できるだけのスピン軌道トルク（ＳＯＴ）を第１強磁性層１の磁化に与える。スピンホール効果は、電流を流した場合にスピン軌道相互作用に基づき、電流の流れる方向と直交する方向にスピン流が誘起される現象である。スピンホール効果は、運動（移動）する電荷（電子）が運動（移動）方向を曲げられる点で、通常のホール効果と共通する。通常のホール効果は、磁場中で運動する荷電粒子の運動方向がローレンツ力によって曲げられる。これに対し、スピンホール効果は磁場が存在しなくても、電子が移動するだけ（電流が流れるだけ）でスピンの移動方向が曲げられる。
例えば、配線２０に電流が流れると、一方向に配向した第１スピンと、第１スピンと反対方向に配向した第２スピンとが、それぞれ電流Ｉの流れる方向と直交する方向にスピンホール効果によって曲げられる。例えば、−ｙ方向に配向した第１スピンが＋ｚ方向に曲げられ、＋ｙ方向に配向した第２スピンが−ｚ方向に曲げられる。
非磁性体（強磁性体ではない材料）は、スピンホール効果により生じる第１スピンの電子数と第２スピンの電子数とが等しい。すなわち、＋ｚ方向に向かう第１スピンの電子数と−ｚ方向に向かう第２スピンの電子数とは等しい。第１スピンと第２スピンは、スピンの偏在を解消する方向に流れる。第１スピン及び第２スピンのｚ方向への移動において、電荷の流れは互いに相殺されるため、電流量はゼロとなる。電流を伴わないスピン流は特に純スピン流と呼ばれる。
第１スピンの電子の流れをＪ↑、第２スピンの電子の流れをＪ↓、スピン流をＪＳと表すと、ＪＳ＝Ｊ↑−Ｊ↓で定義される。スピン流ＪＳは、ｚ方向に生じる。第１スピンは、配線２０から第１強磁性層１に注入される。
配線２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含む。
配線２０は、例えば、主元素として非磁性の重金属を含む。主元素とは、配線２０を構成する元素のうち最も割合の高い元素である。配線２０は、例えば、イットリウム（Ｙ）以上の比重を有する重金属を含む。非磁性の重金属は、原子番号３９以上の原子番号が大きく、最外殻にｄ電子又はｆ電子を有するため、スピン軌道相互作用が強く生じる。スピンホール効果はスピン軌道相互作用により生じ、配線２０内にスピンが偏在しやすく、スピン流ＪＳが発生しやすくなる。配線２０は、例えば、Ａｕ、Ｈｆ、Ｍｏ、Ｐｔ、Ｗ、Ｔａからなる群から選択されるいずれかを含む。
配線２０は、磁性金属を含んでもよい。磁性金属は、強磁性金属又は反強磁性金属である。非磁性体に含まれる微量な磁性金属は、スピンの散乱因子となる。微量とは、例えば、配線２０を構成する元素の総モル比の３％以下である。スピンが磁性金属により散乱するとスピン軌道相互作用が増強され、電流に対するスピン流の生成効率が高くなる。
配線２０は、トポロジカル絶縁体を含んでもよい。トポロジカル絶縁体は、物質内部が絶縁体又は高抵抗体であるが、その表面にスピン偏極した金属状態が生じている物質である。トポロジカル絶縁体は、スピン軌道相互作用により内部磁場が生じる。トポロジカル絶縁体は、外部磁場が無くてもスピン軌道相互作用の効果で新たなトポロジカル相が発現する。トポロジカル絶縁体は、強いスピン軌道相互作用とエッジにおける反転対称性の破れにより純スピン流を高効率に生成できる。
トポロジカル絶縁体は、例えば、ＳｎＴｅ、Ｂｉ１．５Ｓｂ０．５Ｔｅ１．７Ｓｅ１． ３、ＴｌＢｉＳｅ２、Ｂｉ２Ｔｅ３、Ｂｉ１−ｘＳｂｘ、（Ｂｉ１−ｘＳｂｘ）２Ｔｅ３などである。トポロジカル絶縁体は、高効率にスピン流を生成することが可能である。
導電部３１と導電部３２とは、ｚ方向からの平面視で、積層体１０をｘ方向に挟む。導電部３１、３２は、例えば、ビア配線Ｖ１に接続されている。導電部３１、３２は、導電性の優れる材料からなる。導電部３１、３２は、例えば、Ａｇ、Ｃｕ、Ｃｏ、Ａｌ、Ａｕからなる群から選択されるいずれか一つを含む。
次いで、磁気記録アレイ２００の集積領域ＩＡの製造方法について説明する。集積領域ＩＡは、各層の積層工程と、各層の一部を所定の形状に加工する加工工程により形成される。各層の積層は、スパッタリング法、化学気相成長（ＣＶＤ）法、電子ビーム蒸着法（ＥＢ蒸着法）、原子レーザデポジッション法等を用いることができる。各層の加工は、フォトリソグラフィー等を用いて行うことができる。
まず基板Ｓｕｂの所定の位置に、不純物をドープし、第１領域Ａ１、第２領域Ａ２及び第３領域Ａ３を形成する。
次いで、基板Ｓｕｂ上に一定の厚みの絶縁層を形成する。例えば、異方性エッチングにより絶縁層に開口を形成する。開口は、ｚ方向からの平面視で、第１領域Ａ１と第３領域Ａ３との間となる位置に形成される。開口は、基板Ｓｕｂまで貫通させず、底部に絶縁膜を残す。底部に残った絶縁膜は、ゲート絶縁膜ＧＩとなる。開口は、導体で充填され、第２ゲートＧ２となる。
次いで、絶縁層上に、導電層を積層し、導電層を加工し、第２ゲート配線ＧＬ２を形成する。第２ゲート配線ＧＬ２は、ｘ方向に並ぶ第２ゲートＧ２を繋ぐ。
次いで、第２ゲート配線ＧＬ２を覆う絶縁層を積層する。例えば、異方性エッチングにより絶縁層に開口を形成する。開口は、ｚ方向からの平面視で、第１領域Ａ１と第２領域Ａ２との間となる位置に形成される。開口は、基板Ｓｕｂまで貫通させず、底部に絶縁膜を残す。底部に残った絶縁膜は、ゲート絶縁膜ＧＩとなる。開口は、導体で充填され、第１ゲートＧ１となる。
次いで、絶縁層上に、導電層を積層し、導電層を加工し、第１ゲート配線ＧＬ１を形成する。第１ゲート配線ＧＬ１は、ｘ方向に並ぶ第１ゲートＧ１を繋ぐ。
次いで、第２ゲート配線ＧＬ２を覆う絶縁層を積層する。例えば、異方性エッチングにより絶縁層に開口を形成する。開口は、ｚ方向からの平面視で、第２領域Ａ２及び第３領域Ａ３と重なる位置に形成される。開口は、基板Ｓｕｂの表面まで至る。開口は、導体で充填され、ビア配線Ｖ１となる。
次いで、ビア配線Ｖ１を覆う絶縁層を積層した後、ビア配線Ｖ１と重なる位置に導電部３１、３２を形成する。導電部３１、３２は、例えば、ビア配線Ｖ１より硬い材料を用いる。絶縁層と導電部３１、３２との表面を化学機械研磨（ＣＭＰ）する。導電部３１、３２に硬い材料を用いることで、表面の平坦性が高まる。
次いで、絶縁層、導電部３１，３２の表面に、配線層、強磁性層、非磁性層、強磁性層を順に積層する。次いで、配線層を所定の形状に加工する。配線層は所定の形状に加工されることで、配線２０となる。次いで、配線層上に形成された積層体を所定の形状に加工し、積層体１０を形成することで、磁気抵抗効果素子１００が得られる。上記の手順で、磁気記録アレイ２００の集積領域ＩＡを製造できる。
次いで、第１実施形態に係る磁気記録アレイ２００の動作について説明する。磁気記録アレイ２００の動作は、磁気抵抗効果素子１００への書き込み動作と読み出し動作とがある。
まず、任意の磁気抵抗効果素子１００への書き込み動作について説明する。任意の磁気抵抗効果素子１００として第１磁気抵抗効果素子１００Ａにデータを書き込む場合を例に、説明する。
まず第１磁気抵抗効果素子１００Ａに繋がる第１ゲートトランジスタＧＴｒ１をＯＮにする。第１ゲートトランジスタＧＴｒ１をＯＮにすると、第１ゲート配線ＧＬ１に繋がる第１ゲートＧ１が開放される。そして、共有トランジスタＳＴｒの第１領域Ａ１と第２領域Ａ２とが電気的に繋がる。
次いで、第１共有トランジスタＳＴｒ１及び第２共有トランジスタＳＴｒ２に繋がる第１配線Ｌ１に接続された第１配線制御トランジスタＴｒ３をＯＮにする。第１磁気抵抗効果素子１００Ａを挟んで隣接する２つの第１配線Ｌ１は、電気的に接続されているため、書き込み電流が配線２０に流れる。一方で、第２ゲートＧ２は開放されていないため、書き込み電流が第２磁気抵抗効果素子１００Ｂへ流れることはない。
配線２０に書き込み電流が流れるとスピンホール効果が生じ、スピンが第１強磁性層１に注入される。第１強磁性層１に注入されたスピンは、第１強磁性層１の磁化にスピン軌道トルク（ＳＯＴ）を加え、第１強磁性層１の磁化の配向方向を変える。電流の流れ方向を反対にすると、第１強磁性層１に注入されるスピンの向きが反対になるため、磁化の配向方向は自由に制御できる。
積層体１０の積層方向の抵抗値は、第１強磁性層１の磁化と第２強磁性層２の磁化とが平行の場合に小さく、第１強磁性層１の磁化と第２強磁性層２の磁化とが反平行の場合に大きくなる。積層体１０の積層方向の抵抗値として、磁気抵抗効果素子１００にデータが記録される。
次いで、まず、任意の磁気抵抗効果素子１００からのデータの読出し動作について説明する。任意の磁気抵抗効果素子１００として第１磁気抵抗効果素子１００Ａからデータを読み出す場合を例に、説明する。
データを読み出す場合もまず第１磁気抵抗効果素子１００Ａに繋がる第１ゲートトランジスタＧＴｒ１をＯＮにする。第１ゲートトランジスタＧＴｒ１をＯＮにすると、第１ゲート配線ＧＬ１に繋がる第１ゲートＧ１が開放される。そして、共有トランジスタＳＴｒの第１領域Ａ１と第２領域Ａ２とが電気的に繋がる。
次いで、第１磁気抵抗効果素子１００Ａに繋がる第２配線Ｌ２に接続された第２配線制御トランジスタＴｒ４をＯＮにする。また第１共有トランジスタＳＴｒ１又は第２共有トランジスタＳＴｒ２に接続された第１配線Ｌ１に接続された第１配線制御トランジスタＴｒ３をＯＮにする。第１配線Ｌ１と第２配線Ｌ２とは、電気的に接続されているため、積層体１０の積層方向に読み出し電流が流れる。一方で、第２ゲートＧ２は開放されていないため、読み出し電流が第２磁気抵抗効果素子１００Ｂへ流れることはない。
オームの法則により積層体１０の積層方向の抵抗値が変化すると、出力される電圧が変化する。そのため、例えば積層体１０の積層方向の電圧を読み出すことで、第１磁気抵抗効果素子１００Ａに記録されたデータを読み出すことができる。
第１実施形態にかかる磁気記録アレイ２００は、集積領域ＩＡの集積性を高めることができる。共有トランジスタＳＴｒは、２つのトランジスタＴｒとして機能する共有トランジスタＳＴｒの第１領域Ａ１は、２つのトランジスタのソース領域又はドレイン領域を兼ねるため、２つのトランジスタＴｒを並べた場合より必要な面積が少ない。そのため、ｘ方向に隣接する磁気抵抗効果素子１００間の距離を近づけることができ、集積領域ＩＡの集積性が高まる。
ここまで第１実施形態の一例を例示したが、本発明はこの例に限定されるものではない。
「第２実施形態」
図５は、第２実施形態にかかる磁気記録アレイ２０１の回路図である。第２実施形態にかかる磁気記録アレイ２０１は、集積領域ＩＡ１内の磁気抵抗効果素子１００の一部が第１リファレンス素子１０１と第２リファレンス素子１０２である点が、第１実施形態にかかる磁気記録アレイ２００と異なる。第２実施形態において、第１実施形態と同様の構成については説明を省く。
第１リファレンス素子１０１と第２リファレンス素子１０２は、例えば、一つの列に一つずつある。第１リファレンス素子１０１と第２リファレンス素子１０２は、例えば、一本の第１配線Ｌ１にそれぞれ一つずつ接続されている。第１リファレンス素子１０１及び第２リファレンス素子１０２の数は、この場合に限られない。第１リファレンス素子１０１及び第２リファレンス素子１０２は、磁気記録アレイ２０１内にそれぞれ少なくとも一つずつある。
第１リファレンス素子１０１は配線２０の電気抵抗が、磁気抵抗効果素子１００の電気抵抗より高い点を除き、磁気抵抗効果素子１００と同様の構成からなる。第１リファレンス素子１０１の配線２０の電気抵抗は、例えば、磁気抵抗効果素子１００の配線２０の電気抵抗の１０５％以上であり、１１０％以上でもよい。
第１リファレンス素子１０１と磁気抵抗効果素子１００の電気抵抗の違いは、配線２０の幅、厚さ、構成する材料を変えることで自由に設計できる。例えば、第１リファレンス素子１０１の配線２０の幅は、磁気抵抗効果素子１００の配線２０の幅より狭い。第１リファレンス素子１０１の配線２０の幅は、例えば、磁気抵抗効果素子１００の配線２０の幅の９５％以下であり、９０％以下でもよい。
第２リファレンス素子１０２は配線２０の電気抵抗が、磁気抵抗効果素子１００の電気抵抗より低い点を除き、磁気抵抗効果素子１００と同様の構成からなる。第２リファレンス素子１０２の配線２０の電気抵抗は、例えば、磁気抵抗効果素子１００の配線２０の電気抵抗の９５％以下であり、９０％以下でもよい。
第２リファレンス素子１０２と磁気抵抗効果素子１００の電気抵抗の違いは、配線２０の幅、厚さ、構成する材料を変えることで自由に設計できる。例えば、第２リファレンス素子１０２の配線２０の幅は、磁気抵抗効果素子１００の配線２０の幅より広い。第２リファレンス素子１０２の配線２０の幅は、例えば、磁気抵抗効果素子１００の配線２０の幅の１０５以上であり、１１０％以上でもよい。
第１リファレンス素子１０１及び第２リファレンス素子１０２は、磁気抵抗効果素子１００に適切に書き込みが行われているかを確認する際に用いられる。
例えば、磁気抵抗効果素子１００に書き込み動作を行った場合、磁気抵抗効果素子１００とペアとなる第１リファレンス素子１０１及び第２リファレンス素子１０２にも、同様の書き込み動作を行う。磁気抵抗効果素子１００とペアとなる第１リファレンス素子１０１及び第２リファレンス素子１０２は、例えば、磁気抵抗効果素子１００と同じ第１配線Ｌ１に接続された第１リファレンス素子１０１及び第２リファレンス素子１０２である。第１リファレンス素子１０１及び第２リファレンス素子１０２のそれぞれの配線に印加する電圧は、磁気抵抗効果素子１００と同じとする。第１リファレンス素子１０１及び第２リファレンス素子には、磁気抵抗効果素子１００と同じ負荷が加わり、同じデータが書き込まれる。
次いで、磁気抵抗効果素子１００、第１リファレンス素子１０１及び第２リファレンス素子１０２の抵抗値を比較する。抵抗値は、例えば、電極Ｅと導電部３２との間の電気抵抗である。それぞれの抵抗値は、読出し電流を印加することで得られる。適切に動作している場合は、第１リファレンス素子１０１の電気抵抗は、磁気抵抗効果素子１００の電気抵抗より高くなる。また第２リファレンス素子１０２の電気抵抗は、磁気抵抗効果素子１００の電気抵抗より低くなる。
磁気抵抗効果素子１００の電気抵抗が、第１リファレンス素子１０１の電気抵抗と第２リファレンス素子１０２の電気抵抗との間にない場合、磁気抵抗効果素子１００に故障が生じたと判断できる。
磁気抵抗効果素子１００の故障の一態様として、積層体１０と導電部３１，３２との間の配線２０の劣化、破断がある。配線２０が劣化、破断すると、適切な書き込み動作ができなくなる。例えば、積層体１０と導電部３１との間の配線２０が劣化、破断した場合、書き込み動作はできないが、読み出し動作はできる。導電部３１と導電部３２との間に流れる書き込み電流は正常に流れないが、積層体１０と導電部３２との間の読出し電流は正常に流れるためである。この場合、データが書き込めていないことに気づかないまま、データを読み出してしまい、データの誤読み出しのリスクが高まる。磁気抵抗効果素子１００の電気抵抗と第１リファレンス素子１０１及び第２リファレンス素子１０２の電気抵抗とを対比すると、この故障モードを適切に検出できる。
第２実施形態にかかる磁気記録アレイ２０１は、第１実施形態にかかる磁気記録アレイ２００と同様に集積性に優れる。
また第２実施形態にかかる磁気記録アレイ２０１は、第１リファレンス素子１０１及び第２リファレンス素子１０２の電気抵抗と磁気抵抗効果素子１００の電気抵抗とを比較することで、リアルタイムで磁気抵抗効果素子１００の故障の有無を評価できる。
さらに第１リファレンス素子１０１及び第２リファレンス素子１０２は、磁気抵抗効果素子１００と同じ温度環境下にあるため、温度変化によりデータの記録の閾値となる基準点が変動することを抑制できる。さらに、第１リファレンス素子１０１及び第２リファレンス素子１０２は、磁気抵抗効果素子１００と同じ負荷が与えられるため、劣化によりデータの記録の閾値となる基準点が変動することを抑制できる。
「第３実施形態」
図６は、第３実施形態にかかる磁気記録アレイ２０２の回路図である。第３実施形態にかかる磁気記録アレイ２０２は、隣接する第１配線Ｌ１が短絡トランジスタＴｒ５を介して接続されている点が、第１実施形態にかかる磁気記録アレイ２００と異なる。第３実施形態において、第１実施形態と同様の構成については説明を省く。
短絡トランジスタＴｒ５は、周辺領域ＰＡ１に属する。短絡トランジスタＴｒ５は、集積領域ＩＡの集積性には影響を及ぼさない。
短絡トランジスタＴｒ５は、隣接する第１配線Ｌ１の第２端同士を繋ぐ。第２端は、第１配線制御トランジスタＴｒ３が接続された第１配線Ｌ１の端部と反対側の端部である。短絡トランジスタＴｒ５は、データの書き込み時にＯＦＦであり、データの読出し時にＯＮとなる。短絡トランジスタＴｒ５がＯＮになると、隣接する第１配線Ｌ１が短絡する。
隣接する第１配線Ｌ１が短絡すると、読出し電流は、積層体１０から配線２０の両端に向かって分流する。分流した２つの読出し電流に基づいて磁気抵抗効果素子１００の抵抗値を求めることで、データをより高精度に読み出すことができる。
また第３実施形態にかかる磁気記録アレイ２０２は、第１実施形態にかかる磁気記録アレイ２００と同様に集積性に優れる。
「第４実施形態」
図７は、第４実施形態に係る磁化回転素子１１０の断面図である。図７は、配線２０のｙ方向の幅の中心を通るｘｚ平面で磁化回転素子１１０を切断した断面である。第４実施形態に係る磁化回転素子１１０は、非磁性層３及び第２強磁性層２を有さない点が、第１実施形態に係る磁気抵抗効果素子１００と異なる。その他の構成は、第１実施形態に係る磁気抵抗効果素子１００と同様であり、説明を省く。
磁化回転素子１１０は、スピン素子の一例である。磁化回転素子１１０は、例えば、第１強磁性層１に対して光を入射し、第１強磁性層１で反射した光を評価する。磁気カー効果により磁化の配向方向が変化すると、反射した光の偏向状態が変わる。磁化回転素子１１０は、例えば、光の偏向状態の違いを利用した例えば映像表示装置等の光学素子として用いることができる。
この他、磁化回転素子１１０は、単独で、異方性磁気センサ、磁気ファラデー効果を利用した光学素子等としても利用できる。
第４実施形態にかかる磁化回転素子１１０は、非磁性層３及び第２強磁性層２を除いただけであり、第１実施形態にかかる磁気抵抗効果素子１００と同様の効果を得ることができる。また第２実施形態及び第３実施形態にかかる磁気抵抗効果素子１００を磁化回転素子１１０に置き換えてもよい。
「第５実施形態」
図８は、第５実施形態に係る磁気抵抗効果素子１２０の断面図である。図８は、配線４０のｙ方向の幅の中心を通るｘｚ平面で磁気抵抗効果素子１２０を切断した断面である。磁気抵抗効果素子１２０は、積層体１１が配線４０に近い側から非磁性層５及び第１強磁性層４からなる点が、磁気抵抗効果素子１００と異なる。磁気抵抗効果素子１００と同様の構成は、同様の符号を付し、説明を省く。
磁気抵抗効果素子１２０は、積層体１１と配線４０と導電部３１，３２とを備える。積層体１１は、配線４０に近い側から非磁性層５及び第１強磁性層４からなる。磁気抵抗効果素子１２０は、磁壁ＤＷの移動により抵抗値が変化する素子であり、磁壁移動素子、磁壁移動型磁気抵抗効果素子と言われる場合がある。磁気抵抗効果素子１２０は、スピン素子の一例である。
配線４０は、磁性層である。配線４０は、強磁性体を含む。配線４０を構成する磁性体は、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等を用いることができる。具体的には、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂ、Ｎｉ−Ｆｅが挙げられる。
配線４０は、内部の磁気的な状態の変化により情報を磁気記録可能な層である。配線４０は、内部に第１磁区４１と第２磁区４２とを有する。第１磁区４１の磁化と第２磁区４２の磁化とは、例えば、反対方向に配向する。第１磁区４１と第２磁区４２との境界が磁壁ＤＷである。配線４０は、磁壁ＤＷを内部に有することができる。
磁気抵抗効果素子１２０は、配線４０の磁壁ＤＷの位置によって、データを多値又は連続的に記録できる。配線４０に記録されたデータは、読み出し電流を印加した際に、磁気抵抗効果素子１２０の抵抗値変化として読み出される。
磁壁ＤＷは、配線４０のｘ方向に書き込み電流を流す、又は、外部磁場を印加することによって移動する。例えば、配線４０の＋ｘ方向に書き込み電流（例えば、電流パルス）を印加すると、電子は電流と逆の−ｘ方向に流れるため、磁壁ＤＷは−ｘ方向に移動する。第１磁区４１から第２磁区４２に向って電流が流れる場合、第２磁区４２でスピン偏極した電子は、第１磁区４１の磁化を磁化反転させる。第１磁区４１の磁化が磁化反転することで、磁壁ＤＷが−ｘ方向に移動する。
第１強磁性層４と非磁性層５のそれぞれは、第１実施形態にかかる第１強磁性層１と非磁性層３と同様である。
第５実施形態にかかる磁気抵抗効果素子１２０も、第１実施形態にかかる磁気抵抗効果素子１００と同様の効果を得ることができる。また第２実施形態及び第３実施形態にかかる磁気抵抗効果素子１００を磁気抵抗効果素子１２０に置き換えてもよい。
第１実施形態から第５実施形態にかかる磁気記録アレイは、ニューロモルフィックデバイスに適用できる。ニューロモルフィックデバイスは、ニューラルネットワークにより人間の脳を模倣した素子である。ニューロモルフィックデバイスは、人間の脳におけるニューロンとシナプスとの関係を人工的に模倣している。
ニューロモルフィックデバイスは、例えば、階層状に配置されたチップ（脳におけるニューロン）と、これらの間を繋ぐ伝達手段（脳におけるシナプス）と、を有する。ニューロモルフィックデバイスは、伝達手段（シナプス）が学習することで、問題の正答率を高める。学習は将来使えそうな知識を情報から見つけることであり、ニューロモルフィックデバイスでは入力されたデータに重み付けをする。
それぞれのシナプスは、数学的には積和演算を行う。第１実施形態から第５実施形態にかかる磁気記録アレイは、磁気抵抗効果素子又は磁化回転素子がアレイ状に配列することで、積和演算を行うことができる。例えば、磁気抵抗効果素子の読出し経路に電流を流すと、入力された電流と磁気抵抗効果素子の抵抗との積が出力され、積演算が行われる。複数の磁気抵抗効果素子を共通配線でつなぐと、積演算は共通配線で加算され、和演算される。したがって、第１実施形態から第３実施形態にかかる磁気記録アレイは、積和演算器としてニューロモルフィックデバイスに適用できる。
１、４ 第１強磁性層
２ 第２強磁性層
３、５ 非磁性層
４ 第１強磁性層
１０、１１ 積層体
２０、４０ 配線
１００ 磁気抵抗効果素子
１００Ａ 第１磁気抵抗効果素子
１００Ｂ 第１磁気抵抗効果素子
１０１ 第１リファレンス素子
１０２ 第２リファレンス素子
２００、２０１、２０２ 磁気記録アレイ
Ａ１ 第１領域
Ａ２ 第２領域
Ａ３ 第３領域
ＤＷ 磁壁
Ｇ１ 第１ゲート
Ｇ２ 第２ゲート
ＧＬ１ 第１ゲート配線
ＧＬ２ 第２ゲート配線
Ｌ１ 第１配線
Ｌ２ 第２配線
ＳＴｒ 共有トランジスタ
ＳＴｒ１ 第１共有トランジスタ
ＳＴｒ２ 第２共有トランジスタ
ＳＴｒ３ 第３共有トランジスタ
Ｔｒ３ 第１配線制御トランジスタ
Ｔｒ４ 第２配線制御トランジスタ
Ｔｒ５ 短絡トランジスタ

Claims (17)

  1. 複数のスピン素子と、隣接する第１スピン素子と第２スピン素子に接続された共有トランジスタと、を備え、
    前記複数のスピン素子のそれぞれは、配線と、前記配線に積層された第１強磁性層を含む積層体と、を有し、
    前記共有トランジスタは、第１ゲートと、第２ゲートと、第１領域と、第２領域と、第３領域と、を有し、
    前記積層体の積層方向からの平面視で、
    前記第１領域は、前記第１ゲートと前記第２ゲートとに挟まれ、
    前記第２領域は、前記第１領域と前記第１ゲートを挟み、
    前記第３領域は、前記第１領域と前記第２ゲートを挟み、
    前記第２領域と第３領域とのうちの一方は、前記第１スピン素子に接続され、他方は、前記第２スピン素子に接続され、
    前記共有トランジスタを複数有し、
    複数の前記共有トランジスタの前記第１領域に亘って接続された第１配線を複数備え、
    隣接する前記第１配線は、短絡トランジスタを介して接続されている、磁気記録アレイ。
  2. 複数のスピン素子と、隣接する第１スピン素子と第２スピン素子に接続された共有トランジスタと、を備え、
    前記複数のスピン素子のそれぞれは、配線と、前記配線に積層された第１強磁性層を含む積層体と、を有し、
    前記共有トランジスタは、第１ゲートと、第２ゲートと、第１領域と、第２領域と、第３領域と、を有し、
    前記積層体の積層方向からの平面視で、
    前記第１領域は、前記第１ゲートと前記第２ゲートとに挟まれ、
    前記第２領域は、前記第１領域と前記第１ゲートを挟み、
    前記第３領域は、前記第１領域と前記第２ゲートを挟み、
    前記第２領域と第３領域とのうちの一方は、前記第１スピン素子に接続され、他方は、前記第２スピン素子に接続され、
    前記第１ゲートに接続された第１ゲート配線と、前記第２ゲートに接続された第２ゲート配線と、をさらに備え、
    前記第１ゲート配線と前記第２ゲート配線とが異なる高さにある、磁気記録アレイ。
  3. 複数のスピン素子と、隣接する第１スピン素子と第２スピン素子に接続された共有トランジスタと、を備え、
    前記複数のスピン素子のそれぞれは、配線と、前記配線に積層された第１強磁性層を含む積層体と、を有し、
    前記共有トランジスタは、第１ゲートと、第２ゲートと、第１領域と、第２領域と、第３領域と、を有し、
    前記積層体の積層方向からの平面視で、
    前記第１領域は、前記第１ゲートと前記第２ゲートとに挟まれ、
    前記第２領域は、前記第１領域と前記第１ゲートを挟み、
    前記第３領域は、前記第１領域と前記第２ゲートを挟み、
    前記第２領域と第３領域とのうちの一方は、前記第１スピン素子に接続され、他方は、前記第２スピン素子に接続され、
    前記共有トランジスタは、第１共有トランジスタ、第２共有トランジスタ及び第３共有トランジスタを有し、
    前記第１スピン素子は、前記第１共有トランジスタ及び前記第２共有トランジスタの前記第２領域に接続され、
    前記第２スピン素子は、前記第２共有トランジスタ及び前記第３共有トランジスタの前記第３領域に接続されている、磁気記録アレイ。
  4. 複数のスピン素子と、隣接する第１スピン素子と第２スピン素子に接続された共有トランジスタと、を備え、
    前記複数のスピン素子のそれぞれは、配線と、前記配線に積層された第１強磁性層を含む積層体と、を有し、
    前記共有トランジスタは、第１ゲートと、第２ゲートと、第１領域と、第２領域と、第３領域と、を有し、
    前記積層体の積層方向からの平面視で、
    前記第１領域は、前記第１ゲートと前記第２ゲートとに挟まれ、
    前記第２領域は、前記第１領域と前記第１ゲートを挟み、
    前記第３領域は、前記第１領域と前記第２ゲートを挟み、
    前記第２領域と第３領域とのうちの一方は、前記第１スピン素子に接続され、他方は、前記第２スピン素子に接続され、
    前記複数のスピン素子のうちの少なくとも一つは、他のスピン素子より前記配線の電気抵抗が高い第１リファレンス素子であり、
    前記複数のスピン素子のうちの少なくとも一つは、他のスピン素子より前記配線の電気抵抗が低い第２リファレンス素子である、磁気記録アレイ。
  5. 前記第１リファレンス素子の前記配線の配線幅は、他のスピン素子の配線幅より狭く、
    前記第２リファレンス素子の前記配線の配線幅は、他のスピン素子の配線幅より広い、請求項４に記載の磁気記録アレイ。
  6. 複数のスピン素子と、隣接する第１スピン素子と第２スピン素子に接続された共有トランジスタと、を備え、
    前記複数のスピン素子のそれぞれは、配線と、前記配線に積層された第１強磁性層を含む積層体と、を有し、
    前記共有トランジスタは、第１ゲートと、第２ゲートと、第１領域と、第２領域と、第３領域と、を有し、
    前記積層体の積層方向からの平面視で、
    前記第１領域は、前記第１ゲートと前記第２ゲートとに挟まれ、
    前記第２領域は、前記第１領域と前記第１ゲートを挟み、
    前記第３領域は、前記第１領域と前記第２ゲートを挟み、
    前記第２領域と第３領域とのうちの一方は、前記第１スピン素子に接続され、他方は、前記第２スピン素子に接続され、
    前記積層体は、前記配線に近い側から非磁性層と前記第１強磁性層とを有し、
    前記配線は、内部に磁壁を有することができる強磁性層である、磁気記録アレイ。
  7. 前記共有トランジスタを複数有し、
    複数の前記共有トランジスタの前記第１領域に亘って接続された第１配線をさらに備える、請求項２〜６のいずれか一項に記載の磁気記録アレイ。
  8. 前記第１配線に接続された第１配線制御トランジスタをさらに備える、請求項１又は７に記載の磁気記録アレイ。
  9. 前記第１配線を複数有し、
    隣接する前記第１配線は、短絡トランジスタを介して接続されている、請求項７に記載の磁気記録アレイ。
  10. 複数のスピン素子の前記積層体に亘って接続された第２配線をさらに備える、請求項１〜９のいずれか一項に記載の磁気記録アレイ。
  11. 前記第２配線に接続された第２配線制御トランジスタをさらに備える、請求項１０に記載の磁気記録アレイ。
  12. 前記第１ゲートに接続された第１ゲート配線と、前記第２ゲートに接続された第２ゲート配線と、をさらに備える、請求項１、３〜６のいずれか一項に記載の磁気記録アレイ。
  13. 前記第１ゲート配線と前記第２ゲート配線とが異なる高さにある、請求項１２に記載の磁気記録アレイ。
  14. 前記共有トランジスタは、第１共有トランジスタ、第２共有トランジスタ及び第３共有トランジスタを有し、
    前記第１スピン素子は、前記第１共有トランジスタ及び前記第２共有トランジスタの前記第２領域に接続され、
    前記第２スピン素子は、前記第２共有トランジスタ及び前記第３共有トランジスタの前記第３領域に接続されている、請求項１、２、４〜６のいずれか一項に記載の磁気記録アレイ。
  15. 前記複数のスピン素子のうちの少なくとも一つは、他のスピン素子より前記配線の電気抵抗が高い第１リファレンス素子であり、
    前記複数のスピン素子のうちの少なくとも一つは、他のスピン素子より前記配線の電気抵抗が低い第２リファレンス素子である、請求項１〜３、６〜９のいずれか一項に記載の磁気記録アレイ。
  16. 前記第１リファレンス素子の前記配線の配線幅は、他のスピン素子の配線幅より狭く、
    前記第２リファレンス素子の前記配線の配線幅は、他のスピン素子の配線幅より広い、請求項１５のいずれか一項に記載の磁気記録アレイ。
  17. 前記積層体は、前記配線に近い側から前記第１強磁性層と非磁性層と第２強磁性層とを有し、
    前記配線は、電流が流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかである、請求項１〜５のいずれか一項に記載の磁気記録アレイ。
JP2021510135A 2020-03-05 2020-03-05 磁気記録アレイ Active JP6958762B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/009377 WO2021176644A1 (ja) 2020-03-05 2020-03-05 磁気記録アレイ

Publications (2)

Publication Number Publication Date
JPWO2021176644A1 JPWO2021176644A1 (ja) 2021-09-10
JP6958762B1 true JP6958762B1 (ja) 2021-11-02

Family

ID=77613294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021510135A Active JP6958762B1 (ja) 2020-03-05 2020-03-05 磁気記録アレイ

Country Status (4)

Country Link
US (1) US11948615B2 (ja)
JP (1) JP6958762B1 (ja)
CN (1) CN113614920A (ja)
WO (1) WO2021176644A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123641A (ja) * 2006-11-15 2008-05-29 Renesas Technology Corp 不揮発性半導体記憶装置
JP2009252276A (ja) * 2008-04-03 2009-10-29 Nec Corp 磁気ランダムアクセスメモリ及びデータ読み出し方法
JP2009260083A (ja) * 2008-04-17 2009-11-05 Renesas Technology Corp 半導体記憶装置
JP2009295642A (ja) * 2008-06-02 2009-12-17 Toshiba Corp 磁気抵抗効果素子及び磁気抵抗効果メモリの製造方法
US9391262B1 (en) * 2013-12-23 2016-07-12 Intel Corporation Nanomagnetic devices switched with a spin hall effect
US20170076770A1 (en) * 2015-09-15 2017-03-16 Kabushiki Kaisha Toshiba Magnetic memory
WO2019176540A1 (ja) * 2018-03-16 2019-09-19 Tdk株式会社 積和演算器、ニューロモーフィックデバイスおよび積和演算器の使用方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004162A (ko) 2002-05-22 2005-01-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 매트릭스와 그 작동 방법 및 ｍｒａｍ 메모리와 그 형성방법
JP4799218B2 (ja) * 2006-03-03 2011-10-26 株式会社東芝 スピン注入書き込み型磁気記憶装置
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法
JP5159116B2 (ja) * 2007-02-07 2013-03-06 株式会社東芝 半導体記憶装置
JP2008283145A (ja) * 2007-05-14 2008-11-20 Toshiba Corp 磁気ランダムアクセスメモリおよびその製造方法
JP5326242B2 (ja) * 2007-08-30 2013-10-30 富士通株式会社 磁気トンネル素子、これを利用した半導体装置およびその製造方法
JP5441005B2 (ja) 2008-02-13 2014-03-12 日本電気株式会社 磁壁移動素子及び磁気ランダムアクセスメモリ
JP5472832B2 (ja) * 2009-09-28 2014-04-16 日本電気株式会社 磁気メモリ
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
CN103890855B (zh) 2011-08-18 2016-09-21 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
US9076537B2 (en) 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
WO2015041934A1 (en) 2013-09-18 2015-03-26 Shell Oil Company Methods and systems for supplying hydrogen to a hydrocatalytic reaction
US9343658B2 (en) 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
WO2015200003A1 (en) 2014-06-23 2015-12-30 3M Innovative Properties Company Silicon-containing polymer and method of making a silicon-containing polymer
JP2016021530A (ja) 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
KR102080631B1 (ko) 2014-08-08 2020-02-24 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리 장치
JP2016177689A (ja) * 2015-03-20 2016-10-06 株式会社東芝 メモリシステム
KR102038837B1 (ko) * 2016-02-02 2019-10-31 에스케이하이닉스 주식회사 자기 메모리 장치 및 그 동작 방법
JP2017216286A (ja) 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
JP2018032805A (ja) * 2016-08-26 2018-03-01 ソニー株式会社 磁気抵抗素子及び電子デバイス
JP7003991B2 (ja) 2017-04-14 2022-01-21 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP6495980B2 (ja) 2017-08-08 2019-04-03 株式会社東芝 磁気メモリ
JP7095434B2 (ja) * 2017-08-22 2022-07-05 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
JP2019057626A (ja) * 2017-09-21 2019-04-11 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US10600461B2 (en) 2018-01-12 2020-03-24 Tdk Corporation Magnetic domain wall displacement type magnetic recording element and magnetic recording array
WO2019171715A1 (ja) 2018-03-08 2019-09-12 Tdk株式会社 スピン素子及び磁気メモリ
JP7211252B2 (ja) * 2018-05-16 2023-01-24 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7124788B2 (ja) * 2018-05-22 2022-08-24 Tdk株式会社 スピン流磁化回転型磁気抵抗効果素子、及び磁気メモリ
US11133044B2 (en) * 2018-06-01 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interleaved routing for MRAM cell selection
WO2020105139A1 (ja) 2018-11-21 2020-05-28 Tdk株式会社 リザボア素子及びニューロモルフィック素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123641A (ja) * 2006-11-15 2008-05-29 Renesas Technology Corp 不揮発性半導体記憶装置
JP2009252276A (ja) * 2008-04-03 2009-10-29 Nec Corp 磁気ランダムアクセスメモリ及びデータ読み出し方法
JP2009260083A (ja) * 2008-04-17 2009-11-05 Renesas Technology Corp 半導体記憶装置
JP2009295642A (ja) * 2008-06-02 2009-12-17 Toshiba Corp 磁気抵抗効果素子及び磁気抵抗効果メモリの製造方法
US9391262B1 (en) * 2013-12-23 2016-07-12 Intel Corporation Nanomagnetic devices switched with a spin hall effect
US20170076770A1 (en) * 2015-09-15 2017-03-16 Kabushiki Kaisha Toshiba Magnetic memory
JP2017059634A (ja) * 2015-09-15 2017-03-23 株式会社東芝 磁気メモリ
WO2019176540A1 (ja) * 2018-03-16 2019-09-19 Tdk株式会社 積和演算器、ニューロモーフィックデバイスおよび積和演算器の使用方法

Also Published As

Publication number Publication date
US11948615B2 (en) 2024-04-02
US20220310145A1 (en) 2022-09-29
JPWO2021176644A1 (ja) 2021-09-10
WO2021176644A1 (ja) 2021-09-10
CN113614920A (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
JP2021090041A (ja) 磁化回転素子、磁気抵抗効果素子、半導体素子、磁気記録アレイ及び磁気抵抗効果素子の製造方法
WO2022085190A1 (ja) ニューロモーフィックデバイス
WO2022003957A1 (ja) 集積装置及びニューロモーフィックデバイス
JP6777271B1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
JP2022059919A (ja) 集積装置及びニューロモーフィックデバイス
JP6819843B1 (ja) 磁気記録アレイ、ニューロモルフィックデバイスおよび磁気記録アレイの制御方法
JP7140294B2 (ja) 磁気記録アレイ及びリザボア素子
JP6958762B1 (ja) 磁気記録アレイ
WO2021245768A1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
JP6750769B1 (ja) スピン素子及びリザボア素子
US11139340B2 (en) Spin element and reservoir element
JP6750770B1 (ja) スピン素子及びリザボア素子
JP7384068B2 (ja) 磁化回転素子、磁気抵抗効果素子および磁気メモリ
JP7028372B2 (ja) 磁気記録アレイ及び磁気抵抗効果ユニット
US20240180044A1 (en) Magnetic domain wall moving element, magnetic array, and neuromorphic device
WO2024004125A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
US20230247916A1 (en) Magnetic element and integrated device
US20220173162A1 (en) Magnetic array and method for manufacturing magnetic array
JP2023131598A (ja) 磁性素子及び集積装置
JP2022025821A (ja) 磁気メモリ
JP2023025398A (ja) 磁気抵抗効果素子、磁気アレイ及び磁化回転素子
CN114373780A (zh) 磁畴壁移动元件及磁阵列

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210222

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R150 Certificate of patent or registration of utility model

Ref document number: 6958762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150