CN109643690B - 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件 - Google Patents

磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件 Download PDF

Info

Publication number
CN109643690B
CN109643690B CN201780052563.7A CN201780052563A CN109643690B CN 109643690 B CN109643690 B CN 109643690B CN 201780052563 A CN201780052563 A CN 201780052563A CN 109643690 B CN109643690 B CN 109643690B
Authority
CN
China
Prior art keywords
magnetic wall
magnetization
layer
magnetic
analog memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780052563.7A
Other languages
English (en)
Other versions
CN109643690A (zh
Inventor
佐佐木智生
柴田龙雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN109643690A publication Critical patent/CN109643690A/zh
Application granted granted Critical
Publication of CN109643690B publication Critical patent/CN109643690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明的一个实施方式的磁壁利用型模拟存储元件具备磁化沿第一方向取向的磁化固定层(1)、设置于磁化固定层(1)的一面的非磁性层(2)、相对于磁化固定层(1)夹着非磁性层(2)设置的磁壁驱动层(3)、向磁壁驱动层(3)供给沿第一方向取向的磁化的第一磁化供给单元(4)及供给沿与第一方向相反的第二方向取向的磁化的第二磁化供给单元(5)，第一磁化供给单元(4)及第二磁化供给单元(5)中至少一方是与磁壁驱动层(3)相接且沿相对于磁壁驱动层(3)交叉的方向延伸的自旋轨道转矩配线。

Description

磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性 逻辑电路及磁神经元件
技术领域
本发明涉及一种磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件。
本申请基于2017年4月14日在日本提出申请的特愿2017-080413号主张优先权，并在此引用其内容。
背景技术
作为取代在微型化方面已显现限制的闪存存储器等的下一代非易失性存储器，为人所关注是利用电阻变化型元件记录数据的电阻变化型存储器例如MRAM(Magnetoresistive Random Access Memory，磁阻式随机存取存储器)、ReRAM(ResistanceRandom Access Memory，阻变存储器)、PCRAM(Phase Change Random Access Memory，相变随机存储器)等。
作为存储器的高密度化(大容量化)的方法，除了减小构成存储器的元件自身的方法之外，还有将构成存储器的每一个元件的记录位多值化的方法，并且提案各种各样的多值化方法(例如，专利文献1～3)。
对于MRAM的一种，是被称为磁壁驱动型或磁壁移动型的类型(例如，专利文献4)。磁壁驱动型MRAM是通过使电流在磁壁驱动层(磁化自由层)的面内方向流通，利用自旋极化电子产生的自旋转移效应使磁壁移动，并使铁磁性膜的磁化向对应于写入电流的方向的方向反转，由此进行数据写入的存储器。
专利文献4中，关于磁壁驱动型MRAM，对多值记录或模拟记录的方法进行了记载。
MRAM中，提案有数据不同的写入方法，除磁壁驱动型MRAM以外，还公知有磁场写入型、轭磁场写入型、STT(Spin Transfer Torque，自旋转移矩)型、SOT(Spin Orbit Torque，自旋轨道矩)型MRAM等。
专利文献5中，目的不是信息的存储，而仅是以检测位线的电流的目的，提供与现有型二值存储器的读出同等的功能。
现有技术文献
专利文献
专利文献1：日本特开2015-088669号公报(A)
专利文献2：国际公开第2009/072213号(A)
专利文献3：日本特开2016-004924号公报(A)
专利文献4：国际公开第2009/101827号(A)
专利文献5：美国专利第9489618号说明书(B)
发明内容
发明想要解决的技术问题
图13表示现有的磁壁驱动型MRAM具备的磁阻效应元件部分的一例的截面示意图。
在图13所示的现有的结构中，具备磁化沿第一方向取向的磁化固定层111、设置于磁化固定层111的一面的非磁性层112、具有磁壁DW且由第一区域113a及第二区域113b和位于这些区域之间的第三区域113c构成的磁壁驱动层113、与第一区域113a相接且具有第一磁化的方向的第一磁化供给层114、与第二区域相接且具有与上述第一磁化的方向相反方向的第二磁化的方向的第二磁化供给层115。
在图13中，箭头M11、箭头M14及箭头M15表示各层的磁化的方向，箭头M13a及箭头M13b分别表示磁壁驱动层113中以磁壁DW为界限的第一磁化供给层114侧的部分的磁化的方向，以磁壁DW为界限的第二磁化供给层115侧的部分的磁化的方向。
如图13所示，在现有的磁壁驱动型MRAM中，具备为了在磁壁驱动层的两端部的各端设置磁化固定区域(第一区域113a、第二区域113b)而与该磁化固定区域接合的磁化固定层(第一磁化供给层114、第二磁化供给层115)。根据该结构，在作为MRAM或神经型态(neuromorphic)装置发挥功能的情况下，磁化方向至少需要在2个方向以上的方向固定磁化。另外，作为电极结构，需要三种磁性层叠结构。作为制作该结构的条件，认为一般在平坦面制造和在真空中连贯成膜。然而，未提案与该条件一致的制造方法。
本发明是鉴于上述事情而开发的，其目的在于，提供不需要现有磁壁驱动型MRAM具备的两个磁化固定层中的至少一个磁化固定层的磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件。
解决技术问题的手段
为了解决上述技术问题，本发明提供以下的手段。
(1)本发明的第一实施方式所涉及的磁壁利用型模拟存储元件，其具备：磁化固定层，其磁化沿第一方向取向；非磁性层，其设于所述磁化固定层的一面；磁壁驱动层，其相对于所述磁化固定层夹着所述非磁性层而设置；第一磁化供给单元及第二磁化供给单元，所述第一磁化供给单元向所述磁壁驱动层供给沿所述第一方向取向的磁化，所述第二磁化供给单元向所述磁壁驱动层供给沿与所述第一方向相反的所述第二方向取向的磁化，所述第一磁化供给单元及所述第二磁化供给单元中的至少一方是与所述磁壁驱动层相接且沿相对于所述磁壁驱动层交叉的方向延伸的自旋轨道转矩配线。
(2)根据(1)所述的实施方式的磁壁利用型模拟存储元件，所述自旋轨道转矩配线也可以设置于比所述磁壁驱动层更靠基板侧(与磁壁驱动层的非磁性层接触的面相反侧的面侧)。
(3)本发明的第二实施方式所涉及的磁壁利用型模拟存储元件，其具备：磁化固定层，其磁化沿第一方向取向；非磁性层，其设于所述磁化固定层的一面；磁壁驱动层，其相对于所述磁化固定层夹着所述非磁性层设置；第一磁化供给单元及第二磁化供给单元，所述第一磁化供给单元向所述磁壁驱动层供给沿所述第一方向取向的磁化，所述第二磁化供给单元向所述磁壁驱动层供给沿与所述第一方向相反的所述第二方向取向的磁化，所述第一磁化供给单元及所述第二磁化供给单元中的至少一方是与所述磁壁驱动层电绝缘，且沿相对于所述磁壁驱动层(所述磁壁驱动层的长边方向)交叉的方向延伸的磁场施加配线。
(4)根据(3)所述的实施方式的磁壁利用型模拟存储元件中，所述磁场施加配线也可以被配置为能够供给所述磁壁驱动层的面内磁化。
(5)根据(3)所述的实施方式的磁壁利用型模拟存储元件，所述磁场施加配线也可以被配置为能够供给所述磁壁驱动层的法线方向磁化。
(6)本发明的第三方式所涉及的磁壁利用型模拟存储元件，其具备：磁化固定层，其磁化沿第一方向取向；非磁性层，其设于所述磁化固定层的一面；磁壁驱动层，其相对于所述磁化固定层夹着所述非磁性层设置；以及第一磁化供给单元和第二磁化供给单元，所述第一磁化供给单元向所述磁壁驱动层供给沿所述第一方向取向的磁化，所述第二磁化供给单元向所述磁壁驱动层供给沿与所述第一方向相反的所述第二方向取向的磁化，所述第一磁化供给单元和所述第二磁化供给单元中至少一方是经由绝缘层与所述磁壁驱动层连接的电压施加单元。
(7)在上述实施方式的磁壁利用型模拟存储元件中，也可以进一步具备电流控制单元，所述电流控制单元使电流在所述磁化固定层和在所述磁壁驱动层上磁化沿与所述第一方向相反的第二方向取向的区域之间流通。
(8)本发明的第四实施方式的磁壁利用型模拟存储器具备多个上述实施方式所涉及的磁壁利用型模拟存储元件。
(9)本发明的第五实施方式的非易失性逻辑电路具备：将上述实施方式所涉及的磁壁利用型模拟存储元件呈阵列状配置的磁壁利用型模拟存储器和位于所述阵列内或所述阵列外的任一方的STT-MRAM，所述非易失性逻辑电路具有存储功能和逻辑功能，作为存储功能，具备所述磁壁利用型模拟存储元件及所述STT-MRAM。
(10)本发明的第五方式的磁神经元件具备上述方式的磁磁壁利用型模拟存储元件，所述磁壁驱动层具有沿长边方向排列的第一存储部和夹着该第一存储部的第二存储部及第三存储部，磁神经元件具备电流源，该电流源具有控制电路，该控制电路控制写入电流，使磁壁能够按顺序以至少一次停留于所述第一存储部、所述第二存储部及所述第三存储部的所有的存储部的方式移动。
发明的效果
根据本发明的磁壁利用型模拟存储元件，可以提供一种不需要现有的磁壁驱动型MRAM具备的两个磁化固定层中至少一个磁化固定层的磁壁利用型模拟存储元件。
附图说明
图1是本发明所涉及的磁壁利用型模拟存储元件的一例的截面示意图。
图2表示本发明的第一实施方式的磁壁利用型模拟存储元件的立体示意图。
图3是图2所示的本发明的第一实施方式所涉及的磁壁利用型模拟存储元件的截面示意图。
图4A是示意性地表示磁壁驱动层中的磁壁的位置的截面示意图，是表示在磁化固定层的正下方没有磁壁，磁化固定层的正下方均是与磁化固定层的磁化的方向反平行的方向的情况下的磁壁的位置的一例的图。
图4B是示意性地表示磁壁驱动层中的磁壁的位置的截面示意图，是表示在磁化固定层的正下方没有磁壁，磁化固定层的正下方均是与磁化固定层的磁化的方向平行的方向的情况下的磁壁的位置的一例的图。
图4C是示意性地表示磁壁驱动层中的磁壁的位置的截面示意图，是表示在磁化固定层的正下方具有磁壁的情况的一例的图。
图5是表示第一实施方式所涉及的磁壁利用型模拟存储元件的读出动作的图。
图6A是示意性地表示数据读出时的电路的一部分的图，是如本实施方式所涉及的磁壁利用型模拟存储元件一样沿取向方向与磁化固定层的磁化相反的磁化所存在的方向流通读出电流的情况的电路图。
图6B是示意性地表示数据读出时的电路的一部分的图，是沿取向方向与磁化固定层的磁化相同的磁化所存在的方向流通读出电流的情况的电路图。
图7是第二实施方式所涉及的磁壁利用型模拟存储元件的一例的立体示意图。
图8是第二实施方式所涉及的磁壁利用型模拟存储元件的其它例子的立体示意图。
图9是第三实施方式所涉及的磁壁利用型模拟存储元件的一例的立体示意图。
图10是第三实施方式的磁壁利用型模拟存储元件其它例子的立体示意图。
图11是本发明所涉及的磁神经元件的一例的截面示意图。
图12是表示使用了本发明所涉及的磁神经元件的人工大脑的概念的图。
图13是现有的磁壁利用型模拟存储元件的一例的截面示意图。
图14是将磁神经元件阵列配置的积和运算电路。
符号说明
1……磁化固定层
2……非磁性层
3……磁壁驱动层
3a……第一区域
3b……第二区域
4……第一磁化供给单元
5……第二磁化供给单元
14……第一自旋轨道转矩配线
15……第二自旋轨道转矩配线
24……第一磁场施加配线
25……第二磁场施加配线
34……第一电压施加端子
35……第二电压施加端子
36、37……绝缘层
38……读出用配线
100、101、102、103、104、105……磁壁利用型模拟存储元件
300……磁神经元件
301……第一存储部
302……第二存储部
303……第三存储部
DW……磁壁
具体实施方式
以下，对于本实施方式，使用附图说明其结构。以下的说明中所使用的附图有时为了容易理解特征而方便起见放大表示成为特征的部分，各结构要素的尺寸比率等不限于与实际相同。另外，在以下的说明中被例示的材料、尺寸等是一例，本发明不限定于那些例子。
(磁壁利用型模拟存储元件)
图1是本发明的磁壁利用型模拟存储元件的一例的截面示意图。图1所示的磁壁利用型模拟存储元件具备磁化固定层1、非磁性层2、磁壁驱动层3、第一磁化供给单元4、第二磁化供给单元5。
第一磁化供给单元4及第二磁化供给单元5分别是相对于磁壁驱动层3能够局部引起磁化反转(供给磁化)的单元。
图1中，第1磁化供给单元4及第二磁化供给单元5与磁壁驱动层3分开配置，但这是一个实施方式，在本发明的磁壁利用型模拟存储元件中，既存在第一磁化供给单元4及第二磁化供给单元5通过具体的单元与磁壁驱动层3直接接合的情况，还存在经由层接合的情况。
图1中，将与各层的层叠方向即各层的主面正交的方向(法线方向)定义为Z方向。各层与正交于Z方向的XY面平行地形成。
“磁化固定层”
磁化固定层1是磁化M1沿第一方向取向并被固定的层。在此，磁化被固定即指在使用了写入电流的写入前后，磁化方向不变化(磁化被固定)。
此外，在本说明书中，“第一方向”及“第二方向”的“方向”用于表示：即使是平行的情况，在方向不同的情况下也为不同的方向；将在平行的情况且方向相同的情况称为相同方向。
在图1所示的例子中，磁化固定层1是磁化M1具有面内磁各向异性(面内易磁化轴)的面内磁化膜。磁化固定层1不限于面内磁化膜，也可以是具有垂直磁各向异性(垂直易磁化轴)的垂直磁化膜。
磁化固定层1是面内磁化膜时，具有高的MR比，且读入时难以受到自旋转移力矩(STT)的影响，能够增大读取电压。另一方面，在想让元件微小化的情况下，优选使用磁各向异性大反磁场小的垂直磁化膜。垂直磁化膜由于对于热扰动的耐性大，因此数据难以消去。
作为磁化固定层1，能够使用公知的材料。能够使用例如选自Cr、Mn、Co、Fe及Ni中的金属及含有一种以上的这些金属且显示铁磁性的合金。另外，还能够使用含有这些金属和B、C、及N的至少一种以上的元素的合金。具体而言，可以列举Co-Fe、Co-Fe-B。
另外，在磁化固定层1中，能够使用Co2FeSi等霍伊斯勒合金。
霍伊斯勒合金包含具有X2YZ的化学组成的金属间化合物，X在元素周期表上是Co、Fe、Ni、或Cu族过渡金属元素或贵金属元素，Y是Mn、V、Cr或Ti族过渡金属，还能够选取X的元素种类，Z是从III族至V族的典型元素。例如，可列举有Co2FeSi、Co2MnSi或Co2Mn1- aFeaAlbSi1-b等。
另外，磁化固定层1也可以是由反铁磁性层、铁磁性层、非磁性层构成的合成结构。合成结构中，磁化固定层1的磁化方向因反铁磁性层而被强力保持。因此，磁化固定层1的磁化难以受到来自外部的影响。
使磁化固定层1的磁化沿XY面内取向(将磁化固定层1做成面内磁化膜)的情况优选使用例如NiFe。另一方面，使磁化固定层1的磁化沿Z方向取向(将磁化固定层1做成垂直磁化膜)的情况优选使用例如Co/Ni层叠膜、Co/Pt层叠膜等。例如，将磁化固定层1做成[Co(0.24nm)/Pt(0.16nm)]6/Ru(0.9nm)/[Pt(0.16nm)/Co(0.16nm)]4/Ta(0.2nm)/FeB(1.0nm)时，成为垂直磁化膜。
“非磁性层”
非磁性层2设置于磁化固定层1的一面。磁壁利用型模拟存储元件100经由非磁性层2，将磁壁驱动层3相对于磁化固定层1的磁化状态的变化作为电阻值变化读出。即磁化固定层1、非磁性层2及磁壁驱动层3作为磁阻效应元件发挥功能，非磁性层2由绝缘体构成的情况下，是与隧道磁阻(TMR)元件类似的结构，非磁性层2由金属构成的情况下，是与巨大磁阻(GMR)元件类似的结构。
作为非磁性层2的材料，能够使用可用于磁阻效应元件的非磁性层的公知的材料。非磁性层2由绝缘体构成的情况(隧道势垒层的情况)下，作为其材料能够使用Al2O3、SiO2、MgO、MgAl2O4、ZnAl2O4、MgGa2O4、ZnGa2O4、MgIn2O4、ZnIn2O4、及这些材料的多层膜和混合组成膜等。另外，除了这些之外，还可以使用Al、Si、Mg的一部分被置换为Zn、Be等的材料等。在这些当中MgO或MgAl2O4是能够实现相干隧道的材料，故而能够高效率注入自旋。另一方面，非磁性层2由金属构成的情况，作为其材料可以使用Cu、Al、Ag等。
“磁壁驱动层3”
磁壁驱动层3是由铁磁性体材料构成的磁化自由层，其内部的磁化的方向可反转。磁壁驱动层3具有磁化M3a沿着与磁化固定层1相同的第一方向取向的第一区域3a、磁化M3b沿与第一方向相反的第二方向取向的第二区域3b、以及形成这些区域的界面的磁壁DW。夹着磁壁DW，第一区域3a和第二区域3b的磁化方向相反。磁壁DW通过磁壁驱动层3中的第一区域3a和第二区域3b的构成比率变化而移动。
作为磁壁驱动层3的材料，可以使用能够用于磁阻效应元件的磁化自由层的公知的材料，特别是能够应用软磁性材料。能够使用例如选自Cr、Mn、Co、Fe及Ni中的金属、含有一种以上的这些金属的合金、含有这些金属和B、C、及N中的至少一种以上的元素的合金等。具体而言，Co-Fe、Co-Fe-B、Ni-Fe可被列举为磁壁驱动层3的材料。
作为磁壁驱动层3的材料，还能够使用饱和磁化小的材料。例如，MnGaAs及InFeAs由于饱和磁化小，故而能够以小的电流密度进行磁壁驱动。另外，由于这些材料的磁壁驱动速度慢，故而优选在模拟存储器中使用的情况。在如NiFe的磁各向异性弱的材料中，磁壁驱动速度快，以100m/sec以上的速度进行动作。即以10nsec的脉冲，移动1μm的距离。因此，在元件内模拟地移动磁壁驱动层的情况下，降低需要使用半导体电路施加微小脉冲、或牺牲集成度充分加长磁壁驱动层等的对应。在磁壁驱动速度慢的材料的情况下，可形成足够长的脉冲电流或磁壁驱动层的长度短的元件中的模拟存储器。
作为磁壁驱动层3的材料，优选由Mn3X(X＝Ga、Ge)的垂直磁化膜、Co/Ni、Co/Pt等多层膜构成的垂直磁化膜。这些材料即使用于磁壁驱动的电流密度小，也可使磁壁驱动。
磁壁驱动层3沿X方向延伸的长度优选为60nm以上。小于60nm则易变成单磁区，在磁壁驱动层3内难以形成磁壁DW。
磁壁驱动层3的厚度只要作为磁壁驱动层发挥功能，则没有特别限制，能够形成例如2～60nm。磁壁驱动层3的厚度为60nm以上时，提高在层叠方向形成磁壁的可能性。但是，在层叠方向是否形成磁壁由和磁壁驱动层3的形状各向异性的平衡而决定。如果磁壁驱动层3的厚度小于60nm，则不考虑能形成磁壁DW。
磁壁驱动层3也可以在层的侧面具有阻止磁壁DW的移动的磁壁销止部。
例如，在要阻止磁壁驱动层3的磁壁DW的移动的位置设有凹凸、槽、突出、中间变细、切口等时，能够阻止磁壁的移动(钉扎)。具有磁壁销止部时，如果不流过阈值以上的电流，则能够形成磁壁不在其以上程度移动的结构，输出信号为非模拟而易多值化。
例如，通过以每个规定的距离形成磁壁销止部，能够更稳定地保持磁壁DW，可进行稳定的多值记录，且可读出被更稳定地多值化的输出信号。
“第一磁化供给单元、第二磁化供给单元”
在图13所示的现有的磁壁驱动型MRAM中，相当于图1所示的第一磁化供给单元4及第二磁化供给单元5的单元均为固定了磁化的磁化供给层(参照图13的第一磁化供给层114及第二磁化供给层115)。
与此相对应，在本发明的磁壁利用型模拟存储元件中，第一磁化供给单元4及第二磁化供给单元5中至少一个单元不是磁化被固定的磁化供给单元(磁化供给层)，而是后述的磁化供给单元，这一点与图13所示的现有的磁壁驱动型MRAM不同。另一磁化供给单元也可以是图13所示的磁化被固定的磁化供给层。
为了容易地理解本发明的磁壁利用型模拟存储元件，首先，参照图13，对现有的磁壁驱动型MRAM进行说明。
在现有的磁壁驱动型MRAM中，通过在第一磁化供给层114或第二磁化供给层115之间流通写入电流，由此从第一磁化供给层114或第二磁化供给层115向磁壁驱动层113供给磁化。
第一磁化供给层114及第二磁化供给层115均是由磁化被固定的铁磁性体材料构成的层(铁磁性层)。第一磁化供给层114的磁化M14沿与第一磁化供给层114相接的磁壁驱动层113的第一区域3a的磁化M3a相同的方向取向。即，第一磁化供给层114的磁化M14沿与磁化固定层111的磁化M1相同的方向取向。与此对应，第二磁化供给层115的磁化M15沿与第二磁化供给层115相接的磁壁驱动层113的第二区域3b的磁化M3b相同的方向取向。即第二磁化供给层115的磁化M15沿与磁化固定层111的磁化M1相反方向取向。
磁壁驱动层113的与第一磁化供给层114及第二磁化供给层115相接的部分的磁化的方向在通常的使用中不被改写。是因为第一磁化供给层114及第二磁化供给层115和磁壁驱动层113磁耦合而稳定化。因此，将第一磁化供给层114及第二磁化供给层115用作磁化供给单元时，即使移动磁壁DW，磁壁DW移动到比与第一磁化供给层114及第二磁化供给层115相接的部分更外侧(X方向)也不是通常的使用。通过限制磁壁DW的可移动范围，能够抑制动作中磁壁DW消失而单磁区化。
尽管存在以上的优点，但也存在上述的问题，本发明解决该问题。
图2表示本发明的第一实施方式的磁壁利用型模拟存储元件的立体示意图。
参照图2，对本发明的第一实施方式所涉及的磁壁利用型模拟存储元件所具备的第一磁化供给单元4及第二磁化供给单元5进行说明。
在磁壁利用型模拟存储元件101中，磁化供给单元是与磁壁驱动层3接合且向相对于磁壁驱动层3交叉的方向延伸的第一自旋轨道转矩配线14和第二自旋轨道转矩配线15。以下，有时将第一自旋轨道转矩配线14及第二自旋轨道转矩配线15统称为自旋轨道转矩配线。
磁壁利用型模拟存储元件101通过具有该结构，即使未设置磁化固定层，通过在自旋轨道转矩配线的两端流通电流，也能够向磁壁驱动层导入磁壁，另外，通过经由自旋轨道转矩配线在磁壁驱动层流通电流，从而能够使其向磁壁移动。
自旋轨道转矩配线由在电流流通时，通过自旋霍尔效应生成纯自旋流的材料构成。构成自旋轨道转矩配线的材料不限于由单体的元素构成的材料，也可以是通过由生成纯自旋流的材料构成的部分和由不生成纯自旋流的材料构成的部分构成的材料等。
自旋轨道转矩配线也可以含有非磁性的重金属。在此，重金属用于表示具有钇以上的比重的金属的意思。自旋轨道转矩配线也可以仅由非磁性的重金属构成。
该情况下，非磁性的重金属优选在最外壳具有d电子或f电子的原子序号为39以上的原子序号大的非磁性金属。是由于该非磁性金属生成自旋霍尔效应的自旋轨道相互作用大。自旋轨道转矩配线也可以仅由在最外壳具有d电子或f电子的原子序号为39以上的原子序号大的非磁性金属构成。
通常，在金属中流通电流时，所有的电子与其自旋的方向无关，而向与电流相反方向移动，相对于此，在最外壳具有d电子或f电子的原子序号大的非磁性金属由于自旋轨道相互作用大而因自旋霍尔效应电子移动的方向依存于电子的自旋的方向，易产生纯自旋流。另外，优选为金属的合金。合金由于在一个结构内存在不同的金属元素，因此结晶结构的对称性降低，易产生纯自旋流。另外，优选合金的金属元素的原子序号充分不同。该情况下，电子感应的金属元素的轨道有大的变化，因此更易产生纯自旋流。
另外，自旋轨道转矩配线也可以包含磁性金属。磁性金属指铁磁性金属或反铁磁性金属。是因为在非磁性金属中含有微量的磁性金属时，自旋轨道相互作用增强，且能够提高相对于在自旋轨道转矩配线流过的电流的自旋流生成效率。自旋轨道转矩配线也可以仅由反铁磁性金属构成。
自旋轨道相互作用因自旋轨道转矩配线材料的物质的固有的内场而产生，因此即使是非磁性材料也生成纯自旋流。自旋轨道转矩配线材料中添加微量的磁性金属时，由于将流过磁性金属自身的电子自旋散射，因此自旋流生成效率提高。但是，磁性金属的添加量过于增大时，产生的纯自旋流因被添加的磁性金属而散射，作为结果，减少自旋流的作用变强。因此，优选被添加的磁性金属的摩尔比充分小于自旋轨道转矩配线的主成分的摩尔比。根据标准来说，优选所添加的磁性金属的摩尔比为3％以下。
另外，自旋轨道转矩配线也可以含有拓扑绝缘体。自旋轨道转矩配线也可以仅由拓扑绝缘体构成。拓扑绝缘体即为物质内部为绝缘体或高电阻体，但在其表面产生自旋极化的金属状态的物质。物质中存在自旋轨道相互作用这种的内部磁场的作用。因此，即使没有外部磁场，通过自旋轨道相互作用的效果也会呈现新的拓扑相。这是拓扑绝缘体，能够通过强自旋轨道相互作用和边缘中的反转对称性的破坏而高效率地生成纯自旋流。
作为拓扑绝缘体，优选例如SnTe、Bi1.5Sb0.5Te1.7Se1.3、TlBiSe2、Bi2Te3、(Bi1-xSbx)2Te3等。这些拓扑绝缘体可高效率地生成自旋流。
自旋轨道转矩配线优选设置于比磁壁驱动层3靠基板(未图示)侧。通过使自旋轨道转矩配线处于下方，能够使自旋轨道转矩配线的表面平坦化，抑制磁壁驱动层和自旋轨道转矩层的界面中的自旋流的散射，至少在电流密度下能够产生局部的磁化反转。
(其它结构)
在磁壁驱动层3和非磁性层2之间也可以设置磁耦合层。磁耦合层即为转印磁壁驱动层3的磁化状态的层。磁壁驱动层3的主要的功能是用于驱动磁壁的层，不限于能够选择适于经由磁化固定层1和非磁性层2产生的磁阻效应的材料。一般而言，已知为了产生使用了非磁性层2的相干隧道效应，磁化固定层1和磁耦合层优选BCC结构的铁磁性材料。特别地，已知作为磁化固定层1和磁耦合层的材料，在通过溅射制作Co-Fe-B的组成的材料时能获得大的输出。
另外，磁壁驱动层3中俯视与磁化固定层1重叠的部分的厚度也可以比其它的部分厚。磁壁DW在移动非磁性层2的下部时，磁壁DW的截面积增大而电流密度减少，磁壁DW的移动速度减慢。磁壁DW的移动速度减慢时，容易控制磁壁驱动层3的与磁化固定层1相接的部分中的第一区域3a和第二区域3b的构成比率，容易将输出数据作为模拟值读出。
这种结构能够通过利用连续成膜使磁壁驱动层3、非磁性层2及磁化固定层1成膜，削掉多余的部分来制造。在实施连续成膜的情况下，接合的层之间的结合变强，得到效率更高的磁耦合或输出。
另外，其它能够使用与用于磁阻效应元件的结构同等的结构。
例如，各层即可以是由多层构成的结构，也可以具备用于固定磁化固定层1的磁化方向的反铁磁性层等其它的层。
“写入动作”
图3是图2所示的本发明的第一实施方式的磁壁利用型模拟存储元件的截面示意图。
在第一实施方式的磁壁利用型模拟存储元件101中执行写入时，利用在第一自旋轨道转矩配线14和第二自旋轨道转矩配线15的至少一方流通电流I14、I15而因自旋霍尔效应生成的纯自旋流及通过在自旋轨道转矩配线和磁壁驱动层3之间的界面由界面Rashba效应生成的自旋累积(向上自旋或向下自旋的一方大量存在的状态)而产生的纯自旋流。
自旋霍尔效应是在材料中流通电流的情况下，基于自旋轨道相互作用，沿与电流的方向正交的方向感应纯自旋流的现象。电流在自旋轨道转矩配线的延伸方向流通时，沿一个方向取向的第一自旋和沿相反方向取向的第二自旋分别向与电流正交的方向弯曲。通常的霍尔效应和自旋霍尔效应在运动(移动)的电荷(电子)弯曲运动(移动)方向这一点上相同，但通常的霍尔效应在磁场中运动的带电粒子受到洛伦兹力而弯曲运动方向，与之相对，在自旋霍尔效应中，虽然不存在磁场，而仅因电子移动(仅电流流通)而移动方向弯曲，在这一点上大为不同。
非磁性体(不是铁磁性体的材料)中，第一自旋的电子数与第二自旋的电子数相等。因此，例如图中朝向上方向的第一自旋的电子数和朝向下方向的第二自旋的电子数相等。在将第一自旋的电子的流动表示为J↑，将第二自旋的电子的流动表示为J↓，将自旋流表示为JS时，以JS＝J↑-J↓定义。JS是极化率为100％的电子的流动。即，在自旋轨道转矩配线内，作为电荷的净流量的电流为零，特别是没有伴随该电流的自旋流被称为纯自旋流。
将产生纯自旋流的自旋轨道转矩配线与磁壁驱动层3接合时，沿规定的方向取向的自旋扩散并流入磁壁驱动层3。
对于界面Rashba效应的详细的机制尚不明确，但可以如以下考虑。在不同种材料间的界面观察到空间反转对称性被破坏，在法线方向存在电位梯度。在电流沿这种法线方向上存在电位梯度的界面流通的情况下，即电子在两维的面内运动的情况下，在与电子的运动方向垂直且面内的方向，有效磁场作用于自旋上，自旋的方向与该有效磁场的方向对齐。由此，界面上形成自旋累积。而且，该自旋累积产生向面外扩散的纯自旋流。
例如，图2中自旋轨道转矩配线和磁壁驱动层3的界面与不同种材料间的界面对应。因此，沿规定的方向取向的自旋在自旋轨道转矩配线的磁壁驱动层3侧的面上积累。积累的自旋为了能量的稳定，扩散并流入磁壁驱动层3。
扩散并流入磁壁驱动层3的自旋的方向可以根据在第一自旋轨道转矩配线14及第二自旋轨道转矩配线15中流通的电流的方式变更。向磁壁驱动层3的第一区域3a供给与磁化M3a相同方向的自旋，向磁壁驱动层3的第二区域3b供给与磁化M3b相同方向的自旋。
这样，通过在第一自旋轨道转矩配线14和第二自旋轨道转矩配线15的至少一方流通电流I14、I15，从而能够向磁壁驱动层3供给规定的方向的自旋，其结果能够移动磁壁驱动层3内的磁壁的位置。
图4A中表示磁壁的位置移动至与图3所示的位置不同的位置的状态。
磁壁DW的位置变动时，与磁壁驱动层3的磁化固定层1接触的部分的磁化状态发生变化。例如，将如图4A所示与磁壁驱动层3的磁化固定层1接触的部分的磁化状态与磁化固定层1的磁化M1反平行的情况设为“0”，将如图4B所示与磁壁驱动层3的磁化固定层1接触的部分的磁化状态与磁化固定层1的磁化M1平行的情况设为“1”，能够以二值记录数据。另外，如图4C，在磁壁DW存在于与磁壁驱动层3的磁化固定层1接触的部分的情况下，磁壁驱动层3中的磁化M3a和磁化M3b的构成比率发生变化。通过在变动的电阻值中设置多个阈值，从而能够以多值记录数据。
另外，磁壁DW的移动量(移动距离)能够通过调整写入电流I14、I15的大小、时间而可变地控制。写入电流的大小、时间例如也可以根据脉冲数或脉冲宽设定磁壁DW的移动量(移动距离)。
在本发明的磁壁利用型模拟存储元件中，第一磁化供给单元4及第二磁化供给单元5中至少一个单元不是固定磁化的磁化供给层(参照图13的第一磁化供给层114及第二磁化供给层115)。在夹着磁壁驱动层3的磁化固定层1的两个端部中未接合有磁化被固定的磁化供给层的端部，磁壁达到磁壁驱动层3的桥而有时单磁区化。该情况在写入时，使用磁化供给单元将磁壁导入磁壁驱动层内后，能够将磁壁移动到磁化固定层1的下面并写入。
第一磁化供给单元4及第二磁化供给单元5的任一个均不是磁化被固定的磁化供给层的情况，例如第一实施方式的情况，通过将电流向相对于第一自旋轨道转矩配线14及第二自旋轨道转矩配线15相互相反的方向流通，通过导入相互反平行的磁化，从而能够导入磁壁。其它的实施方式的情况也同样，通过从第一磁化供给单元4及第二磁化供给单元5的各个单元导入相互反平行的磁化，能够导入磁壁。
“读出动作”
接着，对数据的读出动作进行说明。图5是表示本实施方式的磁壁利用型模拟存储元件101的读出动作的图。
如图5所示，在数据读出时，优选沿取向方向和磁化固定层1的磁化M1相反的磁化M3b存在的方向流过读出电流。即，将读出电流在磁化固定层1和磁壁驱动层3的第二区域3b和电极6A之间流通优于将读出电流在磁化固定层1和磁壁驱动层3的第二区域3b和电极6B之间流通。电流IR的流动方向通过电流控制单元控制。通过在取向方向和磁化固定层1的磁化M1相反的磁化M3b存在的方向上流通电流IR，磁壁利用型模拟存储元件101的电阻值变化成为线性，能够以多值的方式更准确地读出数据。对于其理由，以下进行说明。
磁壁驱动层3的第一区域3a的磁化M3a与磁化固定层1的磁化M1平行取向。与此相对，磁壁驱动层3的第二区域3b的磁化M3b与磁化固定层1的磁化M1反平行取向。即磁化固定层1和第一区域3a的界面是低电阻，磁化固定层1和第二区域3b的界面为高电阻。
图6A及图6B是为了概念性表示上述理由而示意表示数据读出时的电路的一部分的图，图6A是如本实施方式的磁壁利用型模拟存储元件，将读出电流IR沿取向方向和磁化固定层1的磁化M1相反的磁化M3b存在的方向流通的情况(图5的虚线)的电路图，图6B是将读出电流沿取向方向和磁化固定层1的磁化M1相同的磁化M3a存在的方向流通的电路图。
在将读出电流IR沿取向方向和磁化固定层1的磁化M1相反的磁化M3b存在的第二区域3b侧流通的情况下，如图4A所示，形成含有具有磁化固定层1和第一区域3a的界面处的电阻R3a的电流路径I3a、具有磁化固定层1和第二区域3b的界面处的电阻R3b的电流路径I3b的并联电路。磁化固定层1和第一区域3a的界面的电阻R3a及磁化固定层1和第二区域3b的界面的电阻R3b视为因与磁化固定层1相接的磁壁驱动层3中的磁壁DW的位置而变化的可变电阻。
另外，由于读出电流IR最终朝向第二区域3b侧，在磁化固定层1和第一区域3a的界面流通的电流必定通过第一区域3a和第二区域3b之间的磁壁DW。即在电流路径I3a上叠加磁壁DW界面的电阻RDW。磁壁DW由于只不过是位置变动，电阻状态未有大的变动，因此电阻RDW视为固定电阻。
与此相对，将读出电流沿取向方向和磁化固定层1的磁化M1相同的磁化M3a所存在的第一区域3a侧流通的情况下，如图4B所示，形成有含有具有磁化固定层1和第一区域3a的界面的电阻R3a的电流路径I3a、具有磁化固定层1和第二区域3b的界面的电阻R3b的电流路径I3b的并联电路。另一方面，最终由于读出电流朝向第一区域3a侧，因此需要在磁化固定层1和第二区域3b的界面流通的电流必定需要通过第一区域3a和第二区域3b之间的磁壁DW。即，在电流路径I3b叠加磁壁DW界面的电阻RDW。
在此，如上述，磁化固定层1和第一区域3a的界面的电阻R3a是比磁化固定层1和第二区域3b的界面的电阻R3b低的电阻。如图4B所示，磁壁DW的界面的电阻RDW存在于高电阻的电阻R3b所存在的电流路径I3b时，电流路径I3b的总电阻增大，读出电流的大部分在电流路径I3a流通。因此，在将读出电流IR在取向方向和磁化固定层1的磁化M1相同的磁化M3a存在的第一区域3a侧流通的情况下，主要作为磁壁利用型模拟存储元件100的电阻值变化读出是磁化固定层1和第一区域3a的界面的电阻R3a的电阻值变化，磁化固定层1和第二区域3b的界面的电阻R3b的电阻值变化不会作出大的贡献。
与此相对，如图4A所示，磁壁DW的界面的电阻RDW存在于低电阻的电阻R3a所存在的电流路径I3a上时，电流路径I3a的总电阻增大，在电流路径I3a流通的读出电流和在电流路径I3b流通的读出电流的分配比率被平均化。因此，读出电流IR在取向方向和磁化固定层1的磁化M1相反的磁化M3b存在的第二区域3b侧流通的情况下，读出电流在电流路径I3a及电流路径I3b的任一路径流通，叠加磁化固定层1和第一区域3a之间的电阻R3a的电阻值变化、与磁化固定层1和第二区域3b之间的电阻R3b的电阻值变化的总和作为磁壁利用型模拟存储元件100的电阻值变化读出。
这样，通过电流控制单元控制读出时的电流IR的流动方向，由此能够将电路上两个电阻R3a、R3b(可变电阻)的电阻值变化作为磁壁利用型模拟存储元件100的电阻值变化读出，并能够更精密地执行数据读出。
此外，读出时的电流IR的一部分向贯通磁壁DW的方向(X方向)流通。
此时，磁壁DW移动，假如读出时写入状态也变化，读出时施加的电流IR小于写入时施加的电流IW1、IW2。因此，通过调整读出时施加的电流IR，能够抑制磁壁DW的移动。
如上所述，第一实施方式的磁壁利用型模拟存储元件100在写入时调整磁壁驱动层3的与磁化固定层1接触的部分的第一区域3a和第二区域3b的构成比率，通过使磁壁DW移动，能够以多值方式存储数据。另外，利用电流控制单元控制读出时的电流IR的流动方向，由此磁壁利用型模拟存储元件100的电阻值变化因磁壁驱动而变化成线性，能够更正确地测定模拟值。
电流控制单元是以在读出时电流从磁化固定层1向磁壁驱动层3的第二区域3b侧流通的方式控制的控制单元。
专利文献4中只记载了根据磁阻效应元件的电阻值变化读出数据的情况，而对于应如何施加读出电流没有记载。因此，根据磁化状态(磁壁的位置)变化的电阻值变化没有变成线性，有时不能够稳定地读出多值地写入的信息，但根据该电流控制单元，能够稳定地读出多值地写入的信息。
作为电流控制单元之一，具有读出时调整磁化固定层1、第一区域3a及第二区域3b的电位的电位控制单元。例如，将磁化固定层1和第一区域3a设定为等电位，并且将第二区域3b的电位设定为低于磁化固定层1的电位。以这种方式设置时，读出时电流从磁化固定层1朝向第二区域3b流通。
另外，除此以外，作为电流控制单元也可以使用二极管等整流元件。使用二极管等，也可以控制为读出时电流从磁化固定层1朝向第二区域3b流通。
“第二实施方式”
图7是第二实施方式的磁壁利用型模拟存储元件102的立体示意图。第二实施方式的磁壁利用型模拟存储元件102在磁化供给单元不同的点上与第一实施方式的磁壁利用型模拟存储元件101不同。其它的结构与第一实施方式的磁壁利用型模拟存储元件101相同，并在相同的结构上标注相同的符号。
在第二实施方式的磁壁利用型模拟存储元件102中，磁化供给单元与磁壁驱动层3电绝缘，是向相对于磁壁驱动层3交叉的方向延伸的第一磁场施加配线24和第二磁场施加配线25。
第二实施方式的磁壁利用型模拟存储元件102由于磁化供给单元不同，因此写入时的动作不同。在写入磁壁利用型模拟存储元件101时，电流I24、I25在第一磁场施加配线24和第二磁场施加配线25的至少一方流通。第一磁场施加配线24及第二磁场施加配线25在电流I24、I25流通时，根据安培定律产生磁场M24、M25。
在第一磁场施加配线24流通的电流I24和在第二磁场施加配线25流通的电流I25的方向相反。由于使电流的方向为相反，在各自的配线的周围产生的磁场M24、M25的方向为相反。第一磁场施加配线24生成的磁场M24向磁壁驱动层3提供+X的磁场M24，第二磁场施加配线25生成的磁场M15向磁壁驱动层3提供-X的磁场M25。即通过在第一磁场施加配线24及第二磁场施加配线25流通，变更磁壁驱动层3的第一区域3a和第二区域3b的结构比率，磁壁DW的位置产生移动，能够以多值的方式记录数据。
数据读出时，与第一实施方式的磁壁利用型模拟存储元件101同样，通过将电流的流动方向控制在磁化固定层1和磁壁驱动层3的第二区域3b之间，能够正确地读出数据。
用于第一磁场施加配线24及第二磁场施加配线25的材料只要是导电性优异的材料没有特别限制。例如能够使用金、银、铜、铝等。
另外，如图8所示的磁壁利用型模拟存储元件103，磁化固定层1及磁壁驱动层3的磁化的方向沿Z方向取向的情况，通过调整第一磁场施加配线24及第二磁场施加配线25的位置关系及电流I24、I25流通的方向，能够使磁壁DW的位置移动。
“第三实施方式”
图9是第三实施方式的磁壁利用型模拟存储元件104的立体示意图。第三实施方式的磁壁利用型模拟存储元件104在磁化供给单元不同这一点上与第一实施方式的磁壁利用型模拟存储元件101不同。其它的结构与第一实施方式的磁壁利用型模拟存储元件101相同，并在相同的结构上附加相同的符号。
在第三实施方式的磁壁利用型模拟存储元件104中，磁化供给单元是经由绝缘层36、37与磁壁驱动层3连接的第一电压施加端子34和第二电压施加端子35。以下，有时将第一电压施加端子34和第二电压施加端子35统称为电压施加端子。
第三实施方式的磁壁利用型模拟存储元件104由于磁化供给单元不同，因此写入时的动作不同。在写入磁壁利用型模拟存储元件104时，在磁化固定层1和第一电压施加端子34或第二电压施加端子35之间施加电压。
例如，在磁化固定层1和第一电压施加端子34之间施加电压时，第一区域3a的磁化M3a的一部分受到电压的影响。以脉冲方式施加电压时，磁化M3a的一部分在电压施加时沿Z方向取向，在停止电压施加的时刻，沿易磁化方向+X方向或-X方向取向。沿该Z方向取向的磁化是倒向+X方向或-X方向为等概率，通过调整施加脉冲电压的时刻、次数、周期，能够使磁化M3a的一部分从+X方向向-X方向取向。
这样，通过以脉冲的方式在磁壁驱动层3施加电压，能够向磁壁驱动层3供给规定的方向的自旋。其结果，变更磁壁驱动层3的第一区域3a和第二区域3b的构成比率，通过移动磁壁DW的位置，能够多值地记录数据。
另一方面，绝缘层36、37阻碍读入时的电流的流动。因此，绝缘层36、37的存在会减小磁壁利用型模拟存储元件104的输出特性。该情况下，如图10所示的磁壁利用型模拟存储元件105，也可以设置读出电流流通的读出用配线38。
以上，对本发明的实施方式参照附图进行了详述，但各实施方式的各结构及它们的组合等为一例，在不脱离本发明的宗旨的范围内，可进行结构的附加、省略、置换及其它的变更。
磁化供给单元向第一区域3a供给磁化的单元、和向第二区域3b供给磁化的单元也可以不同。例如，向第一区域3a供给磁化的单元是第一自旋轨道转矩配线14，向第二区域3b供给磁化的单元也可以是第二磁场施加配线25。这样，也可以分别组合配置第一实施方式～第三实施方式的磁化供给单元。另外，作为磁化供给单元，也可以将在磁壁驱动层3通流的写入电流其自身作为自旋极化电流。
(磁壁利用型模拟存储器)
本实施方式的磁壁利用型模拟存储器具备多个上述的实施方式的磁壁利用型模拟存储元件。多个磁壁利用型模拟存储元件也可以配置为阵列状。
(非易失性逻辑电路)
本实施方式的非易失性逻辑电路将本实施方式的磁壁利用型模拟存储元件配置为阵列状，在阵列内或阵列外的任一处具备STT-MRAM，具有存储功能和逻辑功能，作为存储功能具备磁壁利用型模拟存储元件及STT-MRAM而成。
磁壁利用型模拟存储元件和STT-MRAM可在相同的工序制作，因此可削减成本。另外，通过将数字的STT-MRAM设置于与配置为阵列状的磁壁利用型模拟存储元件相同的电路中，从而对输入输出数字化，在内部能够形成可在模拟下进行处理的逻辑。
(磁神经元件)
图11是本实施方式的磁神经元件的一例的截面示意图。本实施方式的磁神经元件300具备上述的磁壁利用型模拟存储元件和具有控制电路的电流源(图示略)。在磁壁利用型模拟存储元件的磁壁驱动层3的长边方向具有第一存储部301和夹着该第一存储部301的第二存储部302及第三存储部303。控制电路流通使磁壁能够按顺序以至少一次停留于第一存储部301、第二存储部302及第三存储部303的所有的存储部的方式移动的写入电流。
第一存储部301是磁壁驱动层3的俯视与磁化固定层1重叠的部分。第二存储部302及第三存储部303是俯视均与磁化固定层1不重叠的部分，前者是靠第二自旋轨道转矩配线15的部分，后者是靠第一自旋轨道转矩配线14的部分。
磁神经元件是模拟突触的动作的元件，通过在本实施方式的磁壁利用型模拟存储元件中设置控制电路，能够作为磁神经元件利用。
突触对来自外部的刺激具有线性输出，另外，在赋予反方向的负荷时没有磁滞，可逆地输出。通过磁壁DW的驱动(移动)而磁化固定层1和磁壁驱动层3的各自的磁化方向平行的部分的面积连续变化时，形成由形成于磁化固定层1和磁壁驱动层3各自的磁化方向平行的部分的电流路径和形成于反平行的部分的电流路径构成的并联电路。
磁壁驱动层3的磁壁DW移动时，磁化方向平行的部分的面积率和磁化方向反平行的部分的面积率之比产生变化，得到比较线性的电阻变化。另外，磁壁DW的移动依赖于电流的大小和施加的电流脉冲的时间。因此，能够将电流的大小和方向，再有施加的电流脉冲的时间看作来自外部的负荷。
(存储的初始阶段)
例如，首先，磁壁驱动层3的磁壁沿-X方向移动，使磁壁DW配置于第二存储部302侧的位置302a。通过将电流I14、I15在第一自旋轨道转矩配线14和第二自旋轨道转矩配线15的至少一方流通，沿+X方向移动磁壁DW。即使磁壁DW移动直至磁壁DW达到磁化固定层1的第二磁化供给单元15侧的端部302b为止，读出的电阻也不会发生变化。将该状态(磁壁DW配置在第二存储部302内的情况)称为存储的初始阶段。在存储的初始阶段不实行作为数据的记录，但是是用于记录数据的准备已备齐的状态。
(主存储阶段)
磁壁DW通过磁化固定层1的下部(俯视时为重叠的部分，第一存储部301)期间读出时的电阻发生变化。将电流在第一自旋轨道转矩配线14和第二自旋轨道转矩配线15的至少一方流通设为来自外部的负荷，能够读出与负荷呈一定程度比例的线性的电阻值变化。这就是主存储阶段。即将磁壁DW配置在第一存储部301内的情况称为存储的主存储阶段。将磁壁DW处于比磁化固定层1的一方的X方向的端部靠外侧的状态定义为存储或定义为无存储，将磁壁DW处于比磁化固定层1的另一方端部靠外侧的状态定义为无存储或定义为存储。在磁壁驱动层3流通的电流的方向为相反时，成为相反的作用。
(存储的深层化阶段)
磁壁DW达到磁化固定层1的第一磁化供给单元4侧的端部303b，磁壁DW向远离磁化固定层1的方向移动时，读入的输出不会发生变化。然而，磁壁DW充分远离磁化固定层1后，即使施加反方向的负荷，直至磁壁DW达到磁化固定层1的端部303b为止读入时的输出也不会发生变化。即磁壁DW处于第三存储部303时，即使赋予来自外部的负荷也不会失去存储，存储被深层化。即将磁壁DW配置在第三存储部303内的情况称为存储的深层化阶段。
此外，在第一自旋轨道转矩配线14及/或第二自旋轨道转矩配线15流通的电流的方向(使磁壁DW驱动的方向)为反向时，存储的初始阶段、主存储阶段及存储的深层化阶段和各存储部的对应为相反。
这样，为了将磁壁利用型模拟存储器用作模拟突触的动作的磁神经元件，需要按顺序使磁壁DW的移动经过存储的初始阶段、主存储阶段及存储的深层化阶段。磁壁DW的移动通过流通写入电流的电流源来控制。即磁壁利用型模拟存储器通过具备电流源(图示略)从而作为磁神经元件发挥功能，该电流源具备控制电路，该控制电路控制写入电流，以使磁壁按顺序以至少一次停留于第一存储部、第二存储部及第三存储部的所有的存储部的方式移动。根据写入电流的条件决定磁壁是否以多次的移动而通过完第一存储部301、第二存储部302及第三存储部303各部。
(存储的忘却阶段)
通过在无存储状态使磁壁驱动层3的磁壁移动，能够忘却存储。另外，即使通过提供外部磁场、热及物理性变形，从而也能够产生磁壁的驱动或消失。磁壁利用型模拟存储器，由于显示输出一定的低电阻和高电阻的值，因此存储和无存储由定义来决定。另外，在利用在磁壁驱动层3流通电流以外的方法使磁壁移动或消失的情况下，由于为随机，因此失去在多个磁壁利用型模拟存储器间的信息的关联。将这些称为存储的忘却阶段。
(使用了磁神经元件的人工大脑)
本实施方式的磁神经元件是模拟突触的活动且可以经过存储的初始阶段、主存储阶段、再有存储的深层化阶段的存储器。即通过将磁壁利用型模拟存储器设置在多个电路上，可进行大脑的模拟。如一般的存储器，在纵横上均等地进行阵列的配置中可形成集成度高的大脑。
如图12所示，将保持特定的电路的多个磁神经元件作为一个块，通过将其进行阵列配置，可形成来自外部负荷的认识度不同的大脑。图14是将磁神经元件阵列配置的积和运算电路。是从图14的左方向同时向各配线输入，且将基于磁神经元件存储的权重的各输出成束并输出的电路。例如，对于颜色，能够产生灵敏度高的大脑或语言的理解度高的大脑等个性。即，在使从外部的传感器入手的信息对视觉、味觉、触觉、嗅觉及听觉认识最适化的五感区域实行认识处理，进一步通过在逻辑思考区域进行判断，从而可形成称为决定接下来的行动的过程。另外，使磁壁驱动层3的材料变化时，则相对于负荷的磁壁的驱动速度或磁壁的形成方法发生变化，因此可形成将该变化作为个性的人工大脑。
产业上的可利用性
可以提供不需要现有的磁壁驱动型MRAM所具备的两个磁化固定层中至少一个磁化固定层的磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件。

Claims (10)

1.一种磁壁利用型模拟存储元件，其中，
具备：
磁化固定层，其磁化沿第一方向取向；
非磁性层，其设于所述磁化固定层的一面；
磁壁驱动层，其相对于所述磁化固定层夹着所述非磁性层而设置；以及
第一磁化供给单元和第二磁化供给单元，所述第一磁化供给单元向所述磁壁驱动层供给沿所述第一方向取向的磁化，所述第二磁化供给单元向所述磁壁驱动层供给沿与所述第一方向相反的第二方向取向的磁化，
所述磁壁驱动层具有沿所述第一方向磁化的第一区域、沿所述第二方向磁化的第二区域、以及形成所述第一区域和所述第二区域的界面的磁壁，
所述第一磁化供给单元和所述第二磁化供给单元中的至少一方是与所述磁壁驱动层相接且沿相对于所述磁壁驱动层交叉的方向延伸的自旋轨道转矩配线。
2.根据权利要求1所述的磁壁利用型模拟存储元件，其中，
所述自旋轨道转矩配线设置于比所述磁壁驱动层更靠基板侧。
3.一种磁壁利用型模拟存储元件，其中，
具备：
磁化固定层，其磁化沿第一方向取向；
非磁性层，其设于所述磁化固定层的一面；
磁壁驱动层，其相对于所述磁化固定层夹着所述非磁性层而设置；以及
第一磁化供给单元和第二磁化供给单元，所述第一磁化供给单元向所述磁壁驱动层供给沿所述第一方向取向的磁化，所述第二磁化供给单元向所述磁壁驱动层供给沿与所述第一方向相反的第二方向取向的磁化，
所述磁壁驱动层具有沿所述第一方向磁化的第一区域、沿所述第二方向磁化的第二区域、以及形成所述第一区域和所述第二区域的界面的磁壁，
所述第一磁化供给单元和所述第二磁化供给单元中的至少一方是与所述磁壁驱动层电绝缘且沿相对于所述磁壁驱动层交叉的方向延伸的磁场施加配线。
4.根据权利要求3所述的磁壁利用型模拟存储元件，其中，
所述磁场施加配线被配置为能够供给所述磁壁驱动层的面内磁化。
5.根据权利要求3所述的磁壁利用型模拟存储元件，其中，
所述磁场施加配线被配置为能够供给所述磁壁驱动层的法线方向磁化。
6.一种磁壁利用型模拟存储元件，其中，
具备：
磁化固定层，其磁化沿第一方向取向；
非磁性层，其设于所述磁化固定层的一面；
磁壁驱动层，其相对于所述磁化固定层夹着所述非磁性层设置；以及
第一磁化供给单元和第二磁化供给单元，所述第一磁化供给单元向所述磁壁驱动层供给沿所述第一方向取向的磁化，所述第二磁化供给单元向所述磁壁驱动层供给沿与所述第一方向相反的第二方向取向的磁化，
所述磁壁驱动层具有沿所述第一方向磁化的第一区域、沿所述第二方向磁化的第二区域、以及形成所述第一区域和所述第二区域的界面的磁壁，
所述第一磁化供给单元和所述第二磁化供给单元中的至少一方是经由绝缘层与所述磁壁驱动层连接的电压施加单元。
7.根据权利要求1～6中任一项所述的磁壁利用型模拟存储元件，其中，
还具备电流控制单元，在进行读出时，所述电流控制单元使电流在所述磁化固定层和在所述磁壁驱动层中磁化沿与所述第一方向相反的第二方向取向的区域之间流动。
8.一种磁壁利用型模拟存储器，其具备多个权利要求1～7中任一项所述的磁壁利用型模拟存储元件。
9.一种非易失性逻辑电路，其中，
具备：
将权利要求1～7中任一项所述的磁壁利用型模拟存储元件呈阵列状配置的磁壁利用型模拟存储器、和位于所述阵列内或所述阵列外的任一方的STT-MRAM，
所述非易失性逻辑电路具有存储功能和逻辑功能，作为存储功能，具备所述磁壁利用型模拟存储元件及所述STT-MRAM。
10.一种磁神经元件，其中，
具备权利要求1～7中任一项所述的磁壁利用型模拟存储元件，
所述磁壁驱动层具有沿长边方向排列的第一存储部和夹着该第一存储部的第二存储部及第三存储部，
所述磁神经元件具备电流源，该电流源具有控制电路，该控制电路控制写入电流，使磁壁能够按顺序以至少一次停留于所述第一存储部、所述第二存储部及所述第三存储部的所有的存储部的方式移动。
CN201780052563.7A 2017-04-14 2017-12-26 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件 Active CN109643690B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-080413 2017-04-14
JP2017080413 2017-04-14
PCT/JP2017/046623 WO2018189964A1 (ja) 2017-04-14 2017-12-26 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子

Publications (2)

Publication Number Publication Date
CN109643690A CN109643690A (zh) 2019-04-16
CN109643690B true CN109643690B (zh) 2023-08-29

Family

ID=63792398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780052563.7A Active CN109643690B (zh) 2017-04-14 2017-12-26 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件

Country Status (4)

Country Link
US (1) US10916480B2 (zh)
JP (1) JP7003991B2 (zh)
CN (1) CN109643690B (zh)
WO (1) WO2018189964A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923651B2 (en) * 2017-08-16 2021-02-16 National University Of Singapore Spin orbit materials for efficient spin current generation
WO2019049591A1 (ja) 2017-09-07 2019-03-14 Tdk株式会社 スピン流磁化反転素子及びスピン軌道トルク型磁気抵抗効果素子
US10971293B2 (en) 2017-12-28 2021-04-06 Tdk Corporation Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method
US11177432B2 (en) * 2018-06-07 2021-11-16 International Business Machines Corporation Heusler-alloy and ferrimagnet based magnetic domain-wall devices for artificial neural network applications
WO2020105136A1 (ja) * 2018-11-21 2020-05-28 Tdk株式会社 リザボア素子及びニューロモルフィック素子
US20210303981A1 (en) * 2018-11-21 2021-09-30 Tdk Corporation Reservoir element and neuromorphic element
US10658021B1 (en) 2018-12-17 2020-05-19 Spin Memory, Inc. Scalable spin-orbit torque (SOT) magnetic memory
US10600465B1 (en) * 2018-12-17 2020-03-24 Spin Memory, Inc. Spin-orbit torque (SOT) magnetic memory with voltage or current assisted switching
US10930843B2 (en) 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
WO2020174569A1 (ja) * 2019-02-26 2020-09-03 Tdk株式会社 磁気記録アレイ、積和演算器及びニューロモーフィックデバイス
WO2020178903A1 (ja) * 2019-03-01 2020-09-10 Tdk株式会社 積和演算器、ニューロモーフィックデバイスおよび積和演算方法
US11790967B2 (en) * 2019-05-15 2023-10-17 Tdk Corporation Magnetic domain wall displacement element, magnetic recording array, and semiconductor device
KR20210032591A (ko) 2019-09-16 2021-03-25 삼성전자주식회사 자기 기억 소자
JP6750769B1 (ja) * 2020-01-24 2020-09-02 Tdk株式会社 スピン素子及びリザボア素子
JP6750770B1 (ja) * 2020-01-24 2020-09-02 Tdk株式会社 スピン素子及びリザボア素子
WO2021176646A1 (ja) 2020-03-05 2021-09-10 Tdk株式会社 磁気記録アレイ及び磁気抵抗効果ユニット
WO2021176644A1 (ja) 2020-03-05 2021-09-10 Tdk株式会社 磁気記録アレイ
US11760170B2 (en) 2020-08-20 2023-09-19 Denso International America, Inc. Olfaction sensor preservation systems and methods
US11348627B2 (en) * 2020-08-31 2022-05-31 Samsung Electronics Co., Ltd. Race-track memory with improved domain wall motion control
US11922985B2 (en) 2020-10-01 2024-03-05 Samsung Electronics Co., Ltd. Magnetic memory device and magnetic memory apparatus
CN112599161B (zh) * 2020-12-30 2022-07-05 中国科学院微电子研究所 多阻态自旋电子器件、读写电路及存内布尔逻辑运算器
CN112802515B (zh) * 2021-01-21 2022-07-29 中国科学院微电子研究所 三态自旋电子器件、存储单元、存储阵列及读写电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201059A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 磁気素子、磁気記録装置及び書き込み方法
WO2009044644A1 (ja) * 2007-10-04 2009-04-09 Nec Corporation 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
WO2009101827A1 (ja) * 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ
WO2010113748A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 強磁性ランダムアクセスメモリ
JP2011119537A (ja) * 2009-12-04 2011-06-16 Nec Corp メモリセル及び磁気ランダムアクセスメモリ
JP2012039015A (ja) * 2010-08-10 2012-02-23 Nec Corp 磁気ランダムアクセスメモリ及びその初期化方法
JP2013530479A (ja) * 2010-05-06 2013-07-25 クアルコム，インコーポレイテッド 双安定素子のクラスタ状態にあるマルチレベルメモリの確率的なプログラミングの方法および装置
JP2013175756A (ja) * 2013-04-08 2013-09-05 Toshiba Corp 磁気記憶素子、磁気記憶装置、および磁気メモリ
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
JP2017011135A (ja) * 2015-06-23 2017-01-12 国立大学法人秋田大学 電界記録型磁気メモリ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
WO2008047536A1 (fr) 2006-10-16 2008-04-24 Nec Corporation Cellule mémoire magnétique et mémoire vive magnétique
JP5360596B2 (ja) 2007-08-03 2013-12-04 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
JP5382348B2 (ja) * 2007-11-05 2014-01-08 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2009072213A1 (ja) 2007-12-07 2009-06-11 Fujitsu Limited 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009078242A1 (ja) * 2007-12-14 2009-06-25 Nec Corporation 不揮発性ラッチ回路及びそれを用いた論理回路
US8625327B2 (en) 2008-07-15 2014-01-07 Nec Corporation Magnetic random access memory and initializing method for the same
KR20100075203A (ko) 2008-12-24 2010-07-02 삼성전자주식회사 정보저장장치 및 그의 동작방법
US8476925B2 (en) * 2010-08-01 2013-07-02 Jian-Gang (Jimmy) Zhu Magnetic switching cells and methods of making and operating same
JP5486731B2 (ja) 2011-03-22 2014-05-07 ルネサスエレクトロニクス株式会社 磁気メモリ
JP6029020B2 (ja) * 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP5750725B2 (ja) 2011-07-21 2015-07-22 国立研究開発法人物質・材料研究機構 磁壁移動型の磁気記録素子及び磁気記録方法
JP5615310B2 (ja) 2012-03-16 2014-10-29 株式会社東芝 磁気メモリ
WO2014205335A1 (en) * 2013-06-21 2014-12-24 Lawrence Pileggi Bitcell wth magnetic switching elements
JP2015088669A (ja) 2013-10-31 2015-05-07 独立行政法人産業技術総合研究所 多値型磁気メモリ素子及び磁気メモリ装置
JP6414754B2 (ja) 2013-11-06 2018-10-31 日本電気株式会社 磁気抵抗効果素子および磁気メモリ
US9489618B2 (en) 2014-05-27 2016-11-08 Purdue Research Foudation Electronic comparison systems
JP6086097B2 (ja) 2014-06-17 2017-03-01 国立大学法人東北大学 多段相変化材料および多値記録相変化メモリ素子
US10553299B2 (en) * 2017-04-14 2020-02-04 Tdk Corporation Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201059A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 磁気素子、磁気記録装置及び書き込み方法
WO2009044644A1 (ja) * 2007-10-04 2009-04-09 Nec Corporation 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
WO2009101827A1 (ja) * 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ
WO2010113748A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 強磁性ランダムアクセスメモリ
JP2011119537A (ja) * 2009-12-04 2011-06-16 Nec Corp メモリセル及び磁気ランダムアクセスメモリ
JP2013530479A (ja) * 2010-05-06 2013-07-25 クアルコム，インコーポレイテッド 双安定素子のクラスタ状態にあるマルチレベルメモリの確率的なプログラミングの方法および装置
JP2012039015A (ja) * 2010-08-10 2012-02-23 Nec Corp 磁気ランダムアクセスメモリ及びその初期化方法
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
JP2013175756A (ja) * 2013-04-08 2013-09-05 Toshiba Corp 磁気記憶素子、磁気記憶装置、および磁気メモリ
JP2017011135A (ja) * 2015-06-23 2017-01-12 国立大学法人秋田大学 電界記録型磁気メモリ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Vision for All-Spin Neural Networks: A Device to System Perspective;Abhronil Sengupta, Student Member, IEEE, and Kaushik Roy;IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS–I: REGULAR PAPERS;第63卷;2267-2277 *

Also Published As

Publication number Publication date
WO2018189964A1 (ja) 2018-10-18
US20190189516A1 (en) 2019-06-20
CN109643690A (zh) 2019-04-16
US10916480B2 (en) 2021-02-09
JPWO2018189964A1 (ja) 2020-02-20
JP7003991B2 (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
CN109643690B (zh) 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件
JP6801711B2 (ja) 交換バイアス利用型磁化反転素子、交換バイアス利用型磁気抵抗効果素子、交換バイアス利用型磁気メモリ、不揮発性ロジック回路および磁気ニューロン素子
US10892009B2 (en) Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory
US10839930B2 (en) Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
JP6833810B2 (ja) 磁気メモリ
US6980469B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
JP7013839B2 (ja) 磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
CN108604604B (zh) 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器
CN110268515B (zh) 磁壁移动型磁记录元件及磁记录阵列
JP6724646B2 (ja) 磁気抵抗効果素子、熱履歴センサおよびスピングラス利用型磁気メモリ
JP7056316B2 (ja) 磁壁移動型磁気記録素子、磁壁移動型磁気抵抗効果素子及び磁気メモリ
JP2023094193A (ja) 磁気メモリ素子の層構造、磁気メモリ素子、磁気メモリ装置、および磁気メモリ素子へデータを記憶する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant