WO2020174569A1 - 磁気記録アレイ、積和演算器及びニューロモーフィックデバイス - Google Patents

磁気記録アレイ、積和演算器及びニューロモーフィックデバイス Download PDF

Info

Publication number
WO2020174569A1
WO2020174569A1 PCT/JP2019/007252 JP2019007252W WO2020174569A1 WO 2020174569 A1 WO2020174569 A1 WO 2020174569A1 JP 2019007252 W JP2019007252 W JP 2019007252W WO 2020174569 A1 WO2020174569 A1 WO 2020174569A1
Authority
WO
WIPO (PCT)
Prior art keywords
domain wall
wall motion
layer
magnetic recording
wiring
Prior art date
Application number
PCT/JP2019/007252
Other languages
English (en)
French (fr)
Inventor
竜雄 柴田
智生 佐々木
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to PCT/JP2019/007252 priority Critical patent/WO2020174569A1/ja
Publication of WO2020174569A1 publication Critical patent/WO2020174569A1/ja
Priority to US17/408,707 priority patent/US20210383853A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Definitions

  • the present invention relates to a magnetic recording array, a product-sum calculator, and a neuromorphic device.
  • Neural network technology is being studied. Neural networks are networks that imitate the human nervous system and are beginning to be used in a wide range of fields. Neural networks typically require a huge amount of multiply-add operations.
  • An example of a neural network is a multi-layer perceptron structure consisting of an input layer, a hidden layer, and an output layer.
  • the plurality of data input to the input layer are given individual weights and integrated.
  • the total sum of the accumulated data is input to the activation function and finally output from the output layer.
  • a neuromorphic device is a device that imitates the mechanism of the brain.
  • the neuromorphic device can implement the neural network in hardware.
  • a memristor variable resistance change element
  • a spin memristor is known as an example of the memristor (for example, Patent Document 1).
  • a domain wall moving element that uses the movement of a domain wall is an example of a spin memristor.
  • a domain wall motion element is an example of an element capable of weighting data, and a plurality of domain wall motion elements are often integrated and used. In order to reduce the size of the magnetic memory as a whole, it is required to enhance the integration of the domain wall motion element.
  • a non-magnetic layer is obliquely arranged with respect to a write word line, a write bit line, a read word line, and a read bit line in order to suppress an increase in the occupied area of a memory cell. Is listed.
  • Patent Document 2 describes that the occupied area of the memory cell can be reduced by arranging the non-magnetic layer obliquely with respect to the wiring.
  • the domain wall motion element has the domain wall motion layer in which the orientation directions of the magnetization are different between the first end portion and the second end portion, and therefore, the first end portion and the second end portion. Repulsion of the magnetic pole may occur between the magnetic field and the magnetic field, and the stability of the magnetization may decrease.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a magnetic recording array, a product-sum calculator, and a neuromorphic device that are magnetically stable and have improved controllability.
  • the magnetic recording array according to the first aspect has a plurality of domain walls that form a first element row arranged in a first direction and a second element row arranged in a second direction different from the first direction.
  • a magnetic domain wall displacement layer that extends in different directions and has different magnetization orientations at the first and second ends and a non-magnetic layer that is located between the first ferromagnetic layer and the domain wall displacement layer.
  • the first distance and the second distance between the two second ends closest to the end are the first end of one domain wall displacement layer and the first domain wall displacement layer different from the one domain wall displacement layer.
  • the end portion is shorter than the third distance from the first end portion that is the most adjacent to the first end portion.
  • At least one of the first conductive portion and the second conductive portion may include a magnetic material.
  • each of the domain wall motion layers is inclined at an angle larger than 0 degree and smaller than 45 degrees with respect to the first direction, and the domain wall constituting the first element row is formed.
  • the number of moving elements is smaller than the number of domain wall moving elements forming the second element row.
  • each of the domain wall motion layers is inclined at an angle of more than 45 degrees and less than 90 degrees with respect to the first direction, and the domain wall constituting the first element row is formed.
  • the number of moving elements is larger than the number of domain wall moving elements forming the second element row.
  • the magnetic recording array according to the above aspect includes a first transistor between the first ferromagnetic layer of each of the plurality of domain wall motion elements and the first wiring, and the plurality of domain wall motion elements.
  • a second transistor may be provided between each of the first conductive portions and the second wiring.
  • the magnetic recording array according to the above aspect may further include a third transistor between the second conductive portion of each of the plurality of domain wall motion elements and the third wiring.
  • the plurality of first wirings and the plurality of second wirings may be parallel to each other.
  • the plurality of first wirings may intersect with the plurality of second wirings.
  • a sum-of-products calculator includes a magnetic recording array according to the above-described aspect, and a sum calculator connected to a plurality of domain wall motion elements forming the first element row of the magnetic recording array. And a peripheral circuit disposed around the magnetic recording array, the peripheral circuit including a first power supply connected to the first wiring and a second power supply connected to the second wiring. ..
  • the peripheral circuit may further include a control unit, the sum arithmetic unit may further include a detector, and the control unit may include the detector.
  • the control section When the read current is applied to all the domain wall motion elements arranged in one of the first element rows until the read current is not applied, the control section is connected to the one first element row in common.
  • the detector is controlled so as to detect the total current amount of the currents flowing in the third wirings connected as a whole.
  • the neuromorphic device includes one or more product-sum calculators according to the above aspects.
  • magnetic stability can be increased and controllability can be improved.
  • FIG. 3 is a schematic diagram of a product-sum calculator according to the first embodiment.
  • FIG. 3 is an enlarged circuit diagram of the periphery of one domain wall motion element that constitutes the product-sum calculator according to the first embodiment. It is sectional drawing which expanded the circumference
  • FIG. 3 is an enlarged cross-sectional view of one domain wall motion element that constitutes the product-sum calculator according to the first embodiment.
  • FIG. 3 is an enlarged schematic view of a part of a magnetic recording array forming the product-sum calculation unit according to the first embodiment. It is the schematic diagram which expanded a part of magnetic recording array concerning a 1st comparative example.
  • the x direction and the y direction are two directions in which the domain wall motion elements 100 described later are arranged.
  • the row direction is the x direction
  • the column direction is the y direction.
  • the y direction is an example of the “first direction”
  • the x direction is an example of the “second direction”.
  • the z direction is a direction orthogonal to the x direction and the y direction, and is, for example, a direction from the domain wall motion layer 20 described later toward the first ferromagnetic layer 10.
  • connection is not limited to the case of being physically connected, but includes the case of being electrically connected.
  • face means a relationship facing each other, and two layers may be in contact with each other or may have another layer between them.
  • extending in the A direction means that the dimension in the A direction is larger than the minimum dimension among the dimensions in the X direction, the Y direction, and the Z direction, which will be described later, for example.
  • the “A direction” is an arbitrary direction.
  • FIG. 1 is a schematic diagram of a product-sum calculator 200 according to the first embodiment.
  • the product-sum calculator 200 includes a magnetic recording array Ma, a sum calculator Sum, and a peripheral circuit P.
  • the magnetic recording array Ma has a plurality of domain wall motion elements 100 and a plurality of wirings (first wiring w1, second wiring w2, third wiring w3).
  • the magnetic recording array Ma is a part that performs a product operation.
  • the magnetic recording array Ma is an example of a product calculation unit.
  • the plurality of domain wall motion elements 100 are arranged in a matrix, for example.
  • an assembly of the domain wall motion elements 100 arranged in the column direction is referred to as a first element row ER1
  • an assembly of the domain wall motion elements 100 arranged in the row direction is referred to as a second element row ER2.
  • the plurality of domain wall motion elements 100 are connected by a plurality of wirings (first wiring w1, second wiring w2, third wiring w3).
  • the first wiring w1, the second wiring w2, and the third wiring w3 are connected across the plurality of domain wall motion elements 100, respectively.
  • the plurality of domain wall motion elements 100 forming the first element row ER1 are connected to each other by, for example, the third wiring w3.
  • the plurality of domain wall motion elements 100 forming the second element row ER2 are connected to each other by, for example, a first wiring w1 and a second wiring w2.
  • the sum operation unit Sum is a part that performs a sum operation.
  • the sum operation unit Sum is connected to each of the plurality of domain wall motion elements 100 forming the first element row ER1.
  • the sum calculation unit Sum includes, for example, an aggregate of the domain wall motion elements 100 connected to each of the third wirings w3.
  • the sum calculation unit Sum has, for example, a detector.
  • the detector is controlled by, for example, the control unit Cp described later.
  • the detector is, for example, connected to each of the third wirings w3 and electrically connected to all of the domain wall motion elements 100 belonging to the first element row ER1.
  • the detector detects, for example, the amount of current flowing through one third wiring w3 from when the read current is applied to all the domain wall motion elements 100 arranged in one first element row ER1 until the read current is not applied. Detect the total amount of current.
  • the peripheral circuit P is a part that controls the magnetic recording array Ma that performs the product operation and the sum operation part Sum.
  • the peripheral circuit P has, for example, a first power supply Ps1, a second power supply Ps2, and a control unit Cp.
  • the first power supply Ps1 is connected to, for example, each of the first wirings w1.
  • the first power supply Ps1 supplies a read current to each of the domain wall motion elements 100.
  • the second power source Ps2 is connected to, for example, each of the second wirings w2.
  • the second power supply Ps2 supplies a write current to each of the domain wall motion elements 100.
  • the control unit Cp is connected to, for example, the first power supply Ps1, the second power supply Ps2, and the sum calculation unit Sum.
  • the control unit Cp controls, for example, the operations of the first power supply Ps1, the second power supply Ps2, and the sum calculation unit Sum.
  • the control unit Cp controls the first power supply Ps1 so that the read current is simultaneously applied to the plurality of first wirings w1 connected to the plurality of domain wall motion elements 100 arranged in the first element row ER1.
  • Information of the domain wall motion elements 100 forming the first element row ER1 is collectively sent to the sum calculation unit Sum via the third wiring w3.
  • the control unit Cp controls the second power supply Ps2 so that, for example, the write current is simultaneously applied to the plurality of second wirings w2 connected to the plurality of domain wall motion elements 100 arranged in the first element row ER1. Information is simultaneously written in the plurality of domain wall motion elements 100 forming the first element row ER1.
  • FIG. 2 is an enlarged circuit diagram of the periphery of one domain wall motion element 100 configuring the product-sum calculator 200 according to the first embodiment.
  • FIG. 3 is an enlarged cross-sectional view of the periphery of one domain wall motion element 100 that constitutes the product-sum calculator 200 according to the first embodiment.
  • FIG. 3 is a cross-sectional view taken along the domain wall displacement layer 20 of the domain wall displacement element 100.
  • the direction in which the domain wall motion layer 20 extends is referred to as the “a direction”.
  • the domain wall motion element 100 shown in FIG. 2 is connected to the first wiring w1, the second wiring w2, and the third wiring w3 via the transistors (first transistor Tr1, second transistor Tr2, third transistor Tr3), respectively. ..
  • the first wiring w1, the second wiring w2, the third wiring w3, and the domain wall motion element 100 are insulated by the interlayer insulating film 80 except for the via wiring 90.
  • the interlayer insulating film 80 is an insulating layer that insulates between the wirings of the multilayer wiring and between the elements.
  • the interlayer insulating film 80 is, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), silicon carbide (SiC), chromium nitride, silicon carbonitride (SiCN), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO x ), and the like.
  • the via wiring 90 includes a first transistor Tr1 and a first wiring w1, a first transistor Tr1 and a domain wall motion element 100, a second transistor Tr2 and a second wiring w2, a second transistor Tr2 and a domain wall motion element 100, and The wiring connects the three transistor Tr3 and the third wiring w3, and the third transistor Tr3 and the domain wall motion element 100, respectively.
  • the via wiring 90 is made of, for example, a material having conductivity.
  • the first wiring w1 is connected to the first power supply Ps1 and a read current applied to the domain wall motion element 100 flows.
  • the second wiring w2 is connected to the second power supply Ps2, and the write current applied to the domain wall motion element 100 flows.
  • the third wiring w3 is connected to the sum calculation unit Sum, and both a write current and a read current flow therethrough.
  • the third wiring w3 may be referred to as a common wiring.
  • the first wiring w1 and the second wiring w2 are parallel to each other.
  • the third wiring w3 is orthogonal to the first wiring w1 and the second wiring w2.
  • the first transistor Tr1 is located between the first wiring w1 and the domain wall motion element 100.
  • the first transistor Tr1 controls the read current applied to the domain wall motion element 100.
  • the second transistor Tr2 is located between the second wiring w2 and the domain wall motion element 100.
  • the second transistor Tr2 controls the write current applied to the domain wall motion element 100.
  • the third transistor Tr3 is located between the third wiring w3 and the domain wall motion element 100. The third transistor Tr3 controls a write current and a read current applied to the domain wall motion element 100.
  • the first transistor Tr1, the second transistor Tr2, and the third transistor Tr3 are field-effect transistors each having a source region S, a drain region D, a gate insulating film GI, and a gate electrode G.
  • the plurality of source regions S and the plurality of drain regions D are regions where impurities are implanted into the substrate 60.
  • the substrate 60 is, for example, a semiconductor substrate.
  • Each gate electrode G is connected to the gate wiring wg (see FIG. 2).
  • the gate wiring wg is a wiring for applying a voltage to the gate electrode G of the transistor.
  • FIG. 4 is an enlarged cross-sectional view of one domain wall motion element 100 configuring the product-sum calculator 200 according to the first embodiment.
  • the domain wall motion element 100 has a first ferromagnetic layer 10, a domain wall motion layer 20, a nonmagnetic layer 30, a first conductive portion 40, and a second conductive portion 50.
  • the first conductive portion 40 and the second conductive portion 50 are located on the opposite side of the nonmagnetic layer 30 with respect to the domain wall motion layer 20.
  • the first conductive portion 40 and the second conductive portion 50 are, for example, connecting portions between the via wiring 90 and the domain wall motion layer 20.
  • the first conductive portion 40 is connected to the second wiring w2 via the via wiring 90 and the second transistor Tr2.
  • the second conductive portion 50 is connected to the third wiring w3 via the via wiring 90 and the third transistor Tr3. At least a part of the first conductive portion 40 faces the first end Ed1 of the domain wall motion layer 20. At least a part of the second conductive portion 50 faces the second end Ed2 of the domain wall motion layer 20.
  • the plan-view shapes of the first conductive portion 40 and the second conductive portion 50 from the z direction are not particularly limited.
  • the plan view shape of the first conductive portion 40 and the second conductive portion 50 is, for example, a rectangle, a circle, or an ellipse.
  • the first conductive portion 40 and the second conductive portion 50 include, for example, a magnetic body.
  • the first conductive portion 40 and the second conductive portion 50 have magnetizations M 40 and M 50, for example.
  • the orientation of the magnetization M 40 of the first conductive portion 40 is different from the orientation of the magnetization M 50 of the second conductive portion 50.
  • the magnetization M 40 of the first conductive portion 40 is, for example, oriented in the same direction as the magnetization M 10 of the first ferromagnetic layer 10
  • the magnetization M 50 of the second conductive portion 50 is, for example, of the first ferromagnetic layer 10. It is oriented in the direction opposite to the magnetization M 10 .
  • the first conductive portion 40 and the second conductive portion 50 are, for example, metals selected from the group consisting of Cr, Mn, Co, Fe and Ni, alloys containing one or more of these metals, these metals and B, C. , And an alloy containing at least one element of N and the like.
  • the first conductive portion 40 and the second conductive portion 50 are, for example, Co—Fe, Co—Fe—B, Ni—Fe, or the like.
  • the first conductive portion 40 and the second conductive portion 50 may have a synthetic antiferromagnetic structure (SAF structure).
  • the synthetic antiferromagnetic structure is composed of two magnetic layers sandwiching a nonmagnetic layer. The magnetizations of the two magnetic layers are fixed, and the directions of the fixed magnetizations are opposite.
  • the domain wall motion layer 20 is located in the z direction of the first conductive part 40 and the second conductive part 50.
  • the domain wall motion layer 20 is formed across the first conductive portion 40 and the second conductive portion 50.
  • the domain wall motion layer 20 may be directly connected to the first conductive portion 40 or the second conductive portion 50, or may be connected via a layer therebetween.
  • the domain wall displacement layer 20 is a layer capable of recording information by changing the internal magnetic state.
  • the domain wall motion layer 20 is a magnetic layer located closer to the first conductive portion 40 and the second conductive portion 50 than the non-magnetic layer 30.
  • the domain wall motion layer 20 extends in the a direction.
  • the domain wall motion layer 20 shown in FIG. 4 is, for example, rectangular in a plan view from the z direction.
  • the domain wall motion layer 20 has a first magnetic domain 28 and a second magnetic domain 29 therein.
  • the boundary between the first magnetic domain 28 and the second magnetic domain 29 is the magnetic domain wall 27.
  • the domain wall motion layer 20 can have a domain wall 27 inside. Domain wall motion device 100 shown in FIG. 4, the magnetization M 28 of the first magnetic domain 28 is oriented in the + z-direction, the magnetization M 29 of the second magnetic domain 29 is oriented in the -z direction.
  • magnetization is oriented along the z-axis direction
  • magnetization of the domain wall motion layer 20 and the first ferromagnetic layer 10 may be oriented along the x-axis direction, or in the xy plane. May be oriented in either direction.
  • the domain wall motion element 100 records data in multiple values or continuously depending on the position of the domain wall 27 of the domain wall motion layer 20.
  • the data recorded in the domain wall motion layer 20 is read as a change in the resistance value of the domain wall motion element 100 when a read current is applied.
  • the ratio of the first magnetic domain 28 and the second magnetic domain 29 in the domain wall motion layer 20 changes as the domain wall 27 moves.
  • Magnetization M 10 of the first ferromagnetic layer 10 is the same direction as the magnetization M 28 of the first magnetic domain 28 (parallel), in the opposite direction to the magnetization M 29 of the second magnetic domain 29 (antiparallel).
  • the resistance value of the domain wall moving element 100 decreases.
  • the resistance value of the domain wall motion element 100 increases.
  • the domain wall 27 moves when a write current is passed in the a direction of the domain wall moving layer 20 or an external magnetic field is applied. For example, when a write current (for example, a current pulse) is applied in the a direction of the domain wall moving layer 20, the domain wall 27 moves.
  • a write current for example, a current pulse
  • the domain wall motion layer 20 can be divided into a plurality of different regions.
  • the plurality of regions will be referred to as a main part Mp, a first end Ed1 and a second end Ed2 for convenience.
  • the first end portion Ed1 is a portion facing the first conductive portion 40.
  • the second end Ed2 is a portion facing the second conductive portion 50.
  • the main part Mp is a region sandwiched between the first end Ed1 and the second end Ed2.
  • the magnetization direction of the first end portion Ed1 is fixed by the magnetization M 40 of the first conductive portion 40.
  • the magnetization direction of the second end portion Ed2 is fixed by the magnetization M 50 of the second conductive portion 50.
  • the orientation direction of the magnetization of the first end portion Ed1 is different from the orientation direction of the magnetization of the second end portion Ed2.
  • the magnetization of the first end Ed1 and the magnetization of the second end Ed2 are, for example, antiparallel to each other.
  • the domain wall motion layer 20 is made of a magnetic material.
  • the magnetic substance forming the domain wall displacement layer 20 is a metal selected from the group consisting of Cr, Mn, Co, Fe and Ni, an alloy containing at least one of these metals, and a combination of these metals with B, C and N. An alloy or the like containing at least one element can be used.
  • the domain wall motion layer 20 is, for example, Co—Fe, Co—Fe—B, or Ni—Fe.
  • the domain wall motion layer 20 preferably contains at least one element selected from the group consisting of Co, Ni, Pt, Pd, Gd, Tb, Mn, Ge, and Ga.
  • the material used for the domain wall motion layer 20 include a Co/Ni laminated film, a Co/Pt laminated film, a Co/Pd laminated film, a MnGa-based material, a GdCo-based material, and a TbCo-based material.
  • Ferrimagnetic materials such as MnGa-based materials, GdCo-based materials, and TbCo-based materials have small saturation magnetization, and the threshold current required to move the domain wall becomes small.
  • a Co/Ni laminated film, a Co/Pt laminated film, and a Co/Pd laminated film have a large coercive force and a slow domain wall moving speed.
  • the nonmagnetic layer 30 is located between the first ferromagnetic layer 10 and the domain wall motion layer 20.
  • the nonmagnetic layer 30 is stacked on one surface of the domain wall motion layer 20 in the z direction.
  • the nonmagnetic layer 30 is made of, for example, a nonmagnetic insulator, semiconductor, or metal.
  • the non-magnetic insulator is, for example, Al 2 O 3 , SiO 2 , MgO, MgAl 2 O 4 , or a material in which a part of these Al, Si and Mg is replaced with Zn, Be or the like. These materials have a large band gap and excellent insulating properties.
  • the nonmagnetic layer 30 is made of a nonmagnetic insulator, the nonmagnetic layer 30 is a tunnel barrier layer.
  • the nonmagnetic metal is, for example, Cu, Au, Ag or the like.
  • the non-magnetic semiconductor is, for example, Si, Ge, CuInSe 2 , CuGaSe 2 , Cu(In,Ga)Se 2, or the like.
  • the thickness of the nonmagnetic layer 30 is preferably 20 ⁇ or more, more preferably 30 ⁇ or more.
  • the resistance area product (RA) of the domain wall motion element 100 becomes large.
  • the resistance area product (RA) of the domain wall motion element 100 is preferably 1 ⁇ 10 5 ⁇ m 2 or more, and more preferably 1 ⁇ 10 6 ⁇ m 2 or more.
  • the resistance area product (RA) of the domain wall motion element 100 is the product of the element resistance of one domain wall motion element 100 and the element cross-sectional area of the domain wall motion element 100 (the area of the cut surface obtained by cutting the nonmagnetic layer 30 in the xy plane). expressed.
  • the first ferromagnetic layer 10 is located in the +z direction of the nonmagnetic layer 30.
  • the first ferromagnetic layer 10 faces the nonmagnetic layer 30.
  • the first ferromagnetic layer 10 is connected to the first wiring w1 via the electrode 70 and the first transistor Tr1 (see FIG. 3).
  • the electrode 70 is a conductor that connects the first ferromagnetic layer 10 and the via wiring 90.
  • the first ferromagnetic layer 10 has a magnetization M 10 oriented in one direction.
  • the magnetization direction of the first ferromagnetic layer 10 is less likely to change than that of the domain wall motion layer 20 when a predetermined external force is applied.
  • the predetermined external force is, for example, an external force applied to the magnetization by an external magnetic field or an external force applied to the magnetization by a spin polarization current.
  • the first ferromagnetic layer 10 includes a ferromagnetic material.
  • the first ferromagnetic layer 10 is, for example, a metal selected from the group consisting of Cr, Mn, Co, Fe, and Ni, an alloy containing at least one of these metals, and at least these metals and B, C, and N.
  • the first ferromagnetic layer 10 is, for example, Co—Fe, Co—Fe—B, Ni—Fe.
  • the first ferromagnetic layer 10 may be a Heusler alloy.
  • Heusler alloy is a half metal and has a high spin polarizability.
  • the Heusler alloy is an intermetallic compound having a chemical composition of XYZ or X 2 YZ, X is a transition metal element or a noble metal element of Co, Fe, Ni, or Cu group on the periodic table, and Y is Mn or V. , Cr or Ti group transition metal or X element species, and Z is a group III to V group typical element.
  • the Heusler alloy is, for example, Co 2 FeSi, Co 2 FeGe, Co 2 FeGa, Co 2 MnSi, Co 2 Mn 1-a Fe a Al b Si 1-b , Co 2 FeGe 1-c Ga c .
  • the film thickness of the first ferromagnetic layer 10 is preferably 1.5 nm or less, and 1.0 nm or less when the easy magnetization axis of the first ferromagnetic layer 10 is in the z direction (a perpendicular magnetization film). Is more preferable.
  • the thickness of the first ferromagnetic layer 10 is reduced, the magnetization of the first ferromagnetic layer 10 is easily oriented in the z direction. This is because perpendicular magnetic anisotropy (interface perpendicular magnetic anisotropy) is added to the first ferromagnetic layer 10 at the interface between the first ferromagnetic layer 10 and another layer (nonmagnetic layer 30).
  • the magnetization of the first ferromagnetic layer 10 is fixed in the z direction as an example.
  • the magnetization of the first ferromagnetic layer 10 can be easily oriented in the z direction by providing a laminated body on the surface of the first ferromagnetic layer 10 opposite to the nonmagnetic layer 30 via a spacer layer.
  • the laminated body is, for example, a laminated body of a ferromagnetic material selected from the group consisting of Co, Fe and Ni and a non-magnetic material selected from the group consisting of Pt, Pd, Ru and Rh.
  • the spacer layer is, for example, a non-magnetic material selected from the group consisting of Ta, W, and Ru.
  • the laminated body When a ferromagnetic material and a non-magnetic material are laminated, the laminated body exhibits perpendicular magnetic anisotropy.
  • the magnetization of the first ferromagnetic layer 10 is more strongly oriented in the z direction by the magnetic field of the stacked body exhibiting the perpendicular magnetic anisotropy being magnetically coupled to the first ferromagnetic layer 10 via the spacer layer.
  • a non-magnetic material selected from the group consisting of Ir and Ru may be inserted as an intermediate layer at any position of the laminated body.
  • the laminated body can have a synthetic antiferromagnetic structure (SAF structure), and the magnetization of the first ferromagnetic layer 1 can be more stably oriented in the z direction.
  • SAF structure synthetic antiferromagnetic structure
  • An antiferromagnetic layer may be provided on the surface of the first ferromagnetic layer 10 opposite to the nonmagnetic layer 30 via a spacer layer.
  • the antiferromagnetic layer is, for example, IrMn, PtMn, or the like.
  • the spacer layer includes, for example, at least one selected from the group consisting of Ru, Ir, and Rh.
  • the domain wall motion element 100 is obtained by stacking each layer and processing each layer into a predetermined shape.
  • a sputtering method for stacking each layer, a chemical vapor deposition (CVD) method, an electron beam vapor deposition method (EB vapor deposition method), an atomic laser deposition method, or the like can be used.
  • the processing of each layer can be performed using photolithography or the like.
  • FIG. 5 is an enlarged schematic view of a part of the magnetic recording array Ma that constitutes the product-sum calculator 200 according to the first embodiment.
  • the magnetic recording array Ma has a plurality of domain wall motion elements 100.
  • the domain wall motion layers 20 of the plurality of domain wall motion elements 100 each extend in the a direction.
  • the a direction is a direction different from the x direction and the y direction.
  • the domain wall motion layer 20 extends in a direction inclined by an angle ⁇ 1 with respect to the y direction. In FIG. 5, the angle ⁇ 1 is 45 degrees.
  • the domain wall motion layers 20 of the plurality of domain wall motion elements 100 each have a first end Ed1 and a second end Ed2.
  • the magnetization M 1 of the first end Ed1 is oriented in the +z direction, for example, and the magnetization M 2 of the second end Ed2 is oriented in the ⁇ z direction, for example.
  • the first ends Ed1 of the different domain wall motion elements 100 have a magnetically repulsive relationship because the magnetizations M 1 are oriented in the same direction (the directions of the magnetizations M 1 are parallel to each other).
  • the second ends Ed2 of the different domain wall motion elements 100 also have a magnetically repulsive relationship because the magnetizations M 2 are oriented in the same direction (the directions of the magnetizations M 1 are parallel to each other).
  • the magnetizations M 1 and M 2 are oriented in opposite directions (the directions of the magnetization M 1 and the magnetization M 2 are opposite to each other). Therefore, they are magnetically stable.
  • one of the plurality of domain wall motion elements 100 is referred to as a first element 100a.
  • a plurality of domain wall motion elements 100 are provided around the first element 100a.
  • the distance between the first end Ed1 of the first element 100a and the second end Ed2 of the domain wall motion layer 20 of the domain wall motion element 100 adjacent to the first element 100a is the first distance L1, the first distance L1 2 distance L2.
  • the first distance L1 is the shortest distance between the first end Ed1 of the first element 100a and the second end Ed2 closest to the first end Ed1 of the first element 100a.
  • the second distance L2 is the shortest distance between the first end Ed1 of the first element 100a and the second end Ed2 that is the second closest to the first end Ed1 of the first element 100a.
  • the first distance L1 and the second distance L2 may match.
  • the distance between the first end Ed1 of the first element 100a and the first end Ed1 closest to the first end Ed1 of the first element 100a is referred to as a third distance L3.
  • the first distance L1 and the second distance L2 are shorter than the third distance L3.
  • the operation of writing data to each domain wall motion element 100 of the magnetic recording array Ma will be described.
  • the second transistor Tr2 and the third transistor Tr3 connected to the selected domain wall motion element 100 are turned on (see FIGS. 2 and 3).
  • the write current flows from the second power supply Ps2 to the domain wall motion layer 20 via the second wiring w2.
  • the write current moves the position of the domain wall 27 of the domain wall motion layer 20, and the data is written in the domain wall motion element 100.
  • each domain wall motion element 100 of the magnetic recording array Ma When reading data from a predetermined domain wall motion element 100, the first transistor Tr1 and the third transistor Tr3 connected to the selected domain wall motion element 100 are turned on (see FIGS. 2 and 3). When the first transistor Tr1 and the third transistor Tr3 are turned on, the read current flows from the first power supply Ps1 to the domain wall motion element 100 via the first wiring w1. The read current flows, for example, from the first ferromagnetic layer 10 of the domain wall motion element 100 toward the second conductive portion 50. When the read current flows in the z direction of the domain wall motion element 100, the resistance value of the domain wall motion element 100 is read as data.
  • the first transistor Tr1 and the third transistor Tr3 connected to all the domain wall motion elements 100 forming the first element row ER1 are turned on.
  • the data read from the respective domain wall motion elements 100 are overlapped by the third wiring w3, and the sum calculation unit Sum performs the sum calculation on each other.
  • the product-sum calculator 200 according to the first embodiment can magnetically stably integrate the domain wall motion elements 100 at high density. The reason will be described below.
  • the first distance L1 and the second distance L2 are shorter than the third distance L3.
  • the first distance L1 and the second distance L2 are distances between the first end Ed1 and the second end Ed2 in which the magnetizations M 1 and M 2 are oriented in opposite directions.
  • the third distance L3 is a distance between the first end portions Ed1 in which the magnetization M 1 is oriented in the same direction.
  • the respective domain wall motion elements 100 are regularly arranged in the x direction and the y direction.
  • the domain wall motion elements 100 can be integrated with high density, and the integration property of the magnetic recording array Ma is improved.
  • the domain wall motion layer 20 of the domain wall motion element 100 extends in the a direction and has a difference (aspect ratio) between the length in the a direction and the length in the direction orthogonal to the a direction.
  • the first wiring w1, the second wiring w2, and the third wiring w3 can be regularly installed.
  • the magnetic recording array Ma in which the first wiring w1, the second wiring w2, and the third wiring w3 are regular is easy to manufacture.
  • FIG. 6 is an enlarged schematic view of a part of the magnetic recording array Ma1 according to the first comparative example.
  • the magnetic recording array Ma1 has a plurality of domain wall motion elements 100, a plurality of first wirings w1, a plurality of second wirings w2, and a plurality of third wirings w3.
  • the plurality of domain wall motion elements 100 of the magnetic recording array Ma1 differ from the magnetic recording array Ma according to the first embodiment in that the domain wall motion layer 20 extends in the x direction. 6, the same components as those in FIG. 5 are designated by the same reference numerals, and the description thereof will be omitted.
  • the domain wall motion elements 100 are regularly arranged in the x direction and the y direction.
  • the domain wall motion layers 20 of the plurality of domain wall motion elements 100 each extend in the x direction.
  • the domain wall motion layer 20 extends in the direction orthogonal to the y direction in which the first element row ER1 is arranged.
  • the magnetic recording array Ma1 is excellent in the integration property of the domain wall motion element 100.
  • the third distance L3 is at least shorter than the second distance L2.
  • the third distance L3 is a distance between the first end portions Ed1 in which the magnetization M 1 is oriented in the same direction.
  • the adjacent first end portions Ed1 magnetically repel each other. Therefore, each domain wall motion element 100 of the magnetic recording array Ma1 is magnetically more unstable than the magnetic recording array Ma according to the first embodiment.
  • FIG. 7 is an enlarged schematic view of a part of the magnetic recording array Ma2 according to the second comparative example.
  • the magnetic recording array Ma2 has a plurality of domain wall motion elements 100, a plurality of first wirings w1, a plurality of second wirings w2, and a plurality of third wirings w3.
  • the plurality of domain wall motion elements 100 of the magnetic recording array Ma2 differ from the magnetic recording array Ma according to the first embodiment in that the domain wall motion layer 20 extends in the x direction.
  • the positional relationship between the first end Ed1 and the second end Ed2 in each domain wall motion element 100 is different from that of the magnetic recording array Ma2 according to the first comparative example shown in FIG. 7, the same components as those in FIG. 5 are designated by the same reference numerals, and the description thereof will be omitted.
  • the domain wall motion elements 100 are regularly arranged in the x direction and the y direction.
  • the domain wall motion layers 20 of the plurality of domain wall motion elements 100 each extend in the x direction.
  • the domain wall motion layer 20 extends in the direction orthogonal to the y direction in which the first element row ER1 is arranged.
  • the magnetic recording array Ma2 is excellent in the integration property of the domain wall motion element 100.
  • the first distance L1 and the second distance L2 are shorter than the third distance L3. Therefore, the magnetic recording array Ma2 is magnetically stable.
  • the resistance value of each domain wall motion element 100 shows different behavior.
  • the resistance value of the domain wall motion element 100 in which the first end Ed1 is located in the +x direction from the second end Ed2 is decreased, whereas the first end Ed1 is changed to the second end Ed2.
  • the resistance value of the domain wall motion element 100 located in the ⁇ x direction from the end Ed2 increases.
  • the magnetic recording array Ma2 shown in FIG. 7 is inferior in controllability to the magnetic recording array Ma according to the first embodiment.
  • FIG. 8 is a schematic diagram of the product-sum calculator 201 according to the first modification.
  • FIG. 9 is an enlarged circuit diagram of the periphery of one domain wall motion element forming the product-sum calculator 201 according to the first modification.
  • the product-sum calculator 201 differs from the product-sum calculator 200 shown in FIG. 1 in the arrangement of the peripheral circuit P1 and the direction in which the second wiring w2 in the magnetic recording array Ma3 extends.
  • FIG. 8 the same configurations as those in FIG. 1 are denoted by the same reference numerals, and in FIG. 9, the same configurations as those in FIG.
  • the plurality of first wirings w1 and the plurality of second wirings w2 intersect each other.
  • the plurality of first wirings w1 and the plurality of second wirings w2 are orthogonal to each other.
  • the plurality of second wirings w2 and the plurality of third wirings w3 are parallel to each other.
  • the first power supply Ps1 and the second power supply Ps2 are located around different sides of the magnetic recording array Ma3.
  • the second power source Ps2 is a power source for applying a write current to the magnetic recording array Ma3, and applies a voltage larger than that of the first power source Ps1 to the magnetic recording array Ma3.
  • the first power source Ps1 and the second power source Ps2 are adjacent to each other, the first power source Ps1 is affected by the second power source Ps2.
  • the read current applied from the first power supply Ps1 to the magnetic recording array Ma3 may be unstable due to the influence of the second power supply Ps2. Since the first power supply Ps1 and the second power supply Ps2 are located at different positions with respect to the magnetic recording array Ma3, the stability of the read current is improved.
  • the product-sum calculator 201 according to the first modification is also magnetically stable and excellent in controllability, like the product-sum calculator 200 according to the first embodiment.
  • FIG. 10 is an enlarged circuit diagram of the periphery of one domain wall motion element 100 constituting the product-sum calculator 202 according to the second modification.
  • the product-sum calculator 202 is different from the product-sum calculator 200 shown in FIG. 2 in that it does not have the third transistor Tr3.
  • the same components as those in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted.
  • the product-sum calculator 202 is a two-terminal type element in which two transistors (first transistor Tr1 and second transistor Tr2) are provided for one domain wall motion element 100.
  • the first transistor Tr1 controls application of a read current to the domain wall motion element 100
  • the second transistor Tr2 controls application of a write current to the domain wall motion element 100. Only the first transistor Tr1 and the second transistor Tr2 can control writing of data to the domain wall motion element 100 and reading of data from the domain wall motion element 100.
  • the area occupied by the transistor in the xy plane is larger than the area occupied by the domain wall motion element 100 in the xy plane. The reduction in the number of transistors improves the integration of the product-sum calculator 202.
  • the product-sum calculator 202 according to the second modification is also magnetically stable and excellent in controllability, like the product-sum calculator 200 according to the first embodiment.
  • FIG. 11 is an enlarged circuit diagram of the periphery of one domain wall motion element 100 that constitutes the product-sum calculator 203 according to the third modification.
  • the product-sum calculator 203 is different from the product-sum calculator 201 shown in FIG. 9 in that it does not have the third transistor Tr3.
  • the same components as those in FIG. 9 are designated by the same reference numerals and the description thereof will be omitted.
  • the product-sum calculator 203 is a two-terminal type element in which two transistors (first transistor Tr1 and second transistor Tr2) are provided for one domain wall motion element 100. Similar to the second modification, the number of transistors is reduced, so that the integration of the product-sum calculator 203 is further improved.
  • the product-sum calculator 203 according to the third modification is also magnetically stable and excellent in controllability, like the product-sum calculator 200 according to the first embodiment.
  • FIG. 12 is a schematic diagram of the product-sum calculator 204 according to the fourth modification.
  • the product-sum calculator 204 differs from the product-sum calculator 200 shown in FIG. 1 in the inclination of the domain wall motion element 100 in the magnetic recording array Ma4 with respect to the y direction of the domain wall motion layer 20. 12, the same components as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.
  • the product-sum calculator 204 has a magnetic recording array Ma4, a peripheral circuit P, and a sum calculator Sum.
  • the magnetic recording array Ma4 has a plurality of domain wall motion elements 100.
  • the domain wall motion layers 20 of the plurality of domain wall motion elements 100 each extend in the a direction.
  • the domain wall motion layer 20 extends in a direction inclined by an angle ⁇ 2 with respect to the y direction.
  • the angle ⁇ 2 is, for example, larger than 45 degrees and smaller than 90 degrees.
  • each domain wall motion element 100 in the x direction is larger than the width occupied in the y direction. Therefore, the domain wall motion elements 100 are easily arranged in the y direction at a higher density than in the x direction. For example, it is easy to increase the number of domain wall motion elements 100 forming the first element row ER1 more than the number of domain wall motion elements 100 forming the second element row ER2.
  • the product-sum calculator 204 receives a signal from the second power supply Ps2, performs a product calculation on the magnetic recording array Ma4, performs a sum calculation on the sum calculation unit Sum, and outputs the result.
  • the product-sum calculator 204 in which the number of domain wall motion elements 100 forming the second element row ER2 is smaller than that of the first element row ER1 is suitable when it is desired to reduce the number of output signals relative to the number of input signals. Applicable to
  • the product-sum calculator 204 according to the fourth modification is magnetically stable and has excellent controllability, like the product-sum calculator 200 according to the first embodiment.
  • FIG. 13 is a schematic diagram of the product-sum calculator 205 according to the fifth modification.
  • the product-sum calculator 205 differs from the product-sum calculator 200 shown in FIG. 1 in the inclination of the domain wall motion element 100 in the magnetic recording array Ma5 with respect to the y direction of the domain wall motion layer 20. 13, the same components as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.
  • the product-sum calculator 205 has a magnetic recording array Ma5, a peripheral circuit P, and a sum calculator Sum.
  • the magnetic recording array Ma5 has a plurality of domain wall motion elements 100.
  • the domain wall motion layers 20 of the plurality of domain wall motion elements 100 each extend in the a direction.
  • the domain wall motion layer 20 extends in a direction inclined by an angle ⁇ 3 with respect to the y direction.
  • the angle ⁇ 3 is, for example, larger than 0 degrees and smaller than 45 degrees.
  • each domain wall motion element 100 in the x direction is smaller than the width occupied in the y direction. Therefore, the domain wall motion elements 100 are easily arranged in the x direction at a higher density than in the y direction. For example, it is easy to increase the number of domain wall motion elements 100 forming the second element row ER2 more than the number of domain wall motion elements 100 forming the first element row ER1.
  • the product-sum calculator 205 inputs a signal from the second power supply Ps2, performs a product calculation in the magnetic recording array Ma5, performs a sum calculation in the sum calculation unit Sum, and outputs the result.
  • the number of domain wall motion elements 100 forming the second element array ER2 increases, the number of signals that can be output at one time increases.
  • the product-sum calculator 205 having a large number of domain wall motion elements 100 forming the second element row ER2 with respect to the first element row ER1 is suitable when it is desired to increase the number of output signals with respect to the number of input signals. Applicable to
  • the product-sum calculator 205 according to the fifth modification is magnetically stable and has excellent controllability, like the product-sum calculator 200 according to the first embodiment.
  • the product-sum calculator 200 according to the first embodiment is used when the angle ⁇ 1 formed by the domain wall displacement layer 20 with respect to the y direction is 45 degrees and it is desired to match the number of input signals and the number of output signals. , Can be suitably applied.
  • FIG. 14 is an enlarged cross-sectional view of the periphery of one domain wall motion element 100 configuring the product-sum calculator 206 according to the sixth modification.
  • the product-sum calculator 206 differs from the product-sum calculator 200 shown in FIG. 3 in the configuration of the transistor that operates the domain wall motion element 100. 14, the same components as those in FIG. 3 are designated by the same reference numerals and the description thereof will be omitted.
  • the product-sum calculator 206 includes the substrate 60, the interlayer insulating film 80, the first wiring w1, the second wiring w2, the third wiring w3, the gate wiring wg, the via wiring 91, and the domain wall motion element 100. With.
  • the via wiring 91 connects each of the first wiring w1, the second wiring w2, and the third wiring w3 to the domain wall motion element 100.
  • the via wiring 91 extends in the z direction.
  • the via wiring 91 includes a vertical transistor.
  • the via wiring 91 includes a first columnar section 91A, a second columnar section 91B, and a third columnar section 91C in order from the side closer to the substrate 60.
  • the first columnar portion 91A and the third columnar portion 91C include conductors.
  • the second columnar portion 91B is a semiconductor.
  • the second columnar portion 91B becomes a channel of the transistor.
  • the gate insulating film 91D and the gate wiring wg are located laterally of the second columnar portion 91B.
  • the gate insulating film 91D is located between the gate wiring wg and the second columnar portion 91B.
  • a vertical transistor is a transistor having a structure in which a source and a drain are provided in the z direction and a semiconductor layer which serves as a channel is provided between the source and the drain.
  • the first columnar section 91A in FIG. 14 is one of the source and the drain
  • the third columnar section 91C is the other of the source and the drain.
  • the second columnar portion 91B is, for example, silicon.
  • the gate insulating film 91D is, for example, silicon oxide.
  • the area occupied by the transistors in the xy plane can be reduced, and the integration property of the product-sum calculator 206 can be further improved.
  • FIG. 15 is a schematic cross-sectional view of another example of the domain wall motion element forming the product-sum calculator.
  • the domain wall motion element 101 shown in FIG. 15 is different from the domain wall motion element 100 shown in FIG. 4 in that the first conductive portion 40 does not have the magnetization M 40 .
  • the first conductive portion 40 is a conductor.
  • the first conductive portion 40 is, for example, Al, Cu, Ag or the like having excellent conductivity.
  • the first conductive portion 40 overlaps the first end portion Ed1 of the domain wall motion layer 20 in the z direction.
  • the magnetization of the first end Ed1 is not fixed, the current density of the current flowing in the domain wall motion layer 20 largely changes when the main portion Mp reaches the first end Ed1. Therefore, the domain wall 27 is less likely to enter the first end Ed1 from the main portion Mp, and the moving range of the domain wall 27 is limited.
  • the domain wall motion element 101 shown in FIG. 15 may be replaced with the domain wall motion element 100 in the first embodiment and the first modification to the sixth modification. Further, the second conductive part 50 may not have the magnetization M 50 .
  • the number of domain wall motion elements 100 forming the first element row ER1 and the second element row ER2 in the magnetic recording array is arbitrary.
  • the peripheral circuit P may have elements other than the first power supply Ps1, the second power supply Ps2, and the control unit Cp.
  • the tilt angles of the plurality of domain wall motion elements 100 forming the magnetic recording array with respect to the y direction of the domain wall motion layer 20 do not have to be the same in all the domain wall motion elements 100, and may be different from each other.
  • FIG. 16 is a schematic diagram of a neural network 300 that can be executed in the neuromorphic device according to the second embodiment.
  • the neural network 300 includes an input layer 301, a hidden layer 302, an output layer 303, a product-sum calculator 304 that calculates the hidden layer 302, and a product-sum calculator 305 that calculates the output layer 303.
  • the product-sum calculators 304 and 305 the product-sum calculator 200 according to the first embodiment is used.
  • a neuromorphic device is a device that can perform a series of operations of the input layer 301, the product-sum operator 304 and the hidden layer 302, or a series of operations of the hidden layer 302, the product-sum operator 305 and the output layer 303. Is.
  • the product-sum calculator 304 the number of nodes in the hidden layer 302 (the number of outputs) is smaller than the number of nodes in the input layer 301 (the number of outputs).
  • the product-sum calculator 204 according to the fourth modification is preferably used.
  • the input layer 301 includes, for example, four nodes 301A, 301B, 301C, 301D.
  • the hidden layer 302 includes, for example, three nodes 302A, 302B, 302C.
  • the output layer 303 includes, for example, three nodes 303A, 303B, 303C.
  • the product-sum calculator 304 is arranged between the input layer 301 and the hidden layer 302.
  • the sum-of-products operator 304 connects the four nodes 301A, 301B, 301C, and 301D of the input layer 301 and the three nodes 302A, 302B, and 302C of the hidden layer 302, respectively.
  • the sum-of-products calculator 304 changes the weight by changing the resistance value of the domain wall motion element 100.
  • the product-sum calculator 305 is arranged between the hidden layer 302 and the output layer 303.
  • the product-sum calculator 305 connects the three nodes 302A, 302B, 302C of the hidden layer 302 and the three nodes 303A, 303B, 303C of the output layer 303.
  • the product-sum calculator 305 changes the weight by changing the resistance value of the domain wall motion element 100.
  • the hidden layer 302 uses, for example, an activation function (for example, a sigmoid function).
  • the neural network 300 performs weighting according to the importance of the data input from the input layer 301, and outputs necessary data from the output layer 303.
  • the weighting is performed by using the product-sum calculators 304 and 305 when moving between the layers of the input layer 301, the hidden layer 302, and the output layer 303.
  • the nodes of the input layer 301, the hidden layer 302, and the output layer 303 correspond to neurons in the brain, respectively, and the product-sum calculator 304 corresponds to synapses in the brain.
  • the neural network 300 can perform processing that imitates the brain, and can perform complex operations such as machine learning.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Computational Mathematics (AREA)
  • Molecular Biology (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Neurology (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本実施形態にかかる磁気記録アレイは、複数の磁壁移動素子と、複数の配線と、を備え、前記複数の磁壁移動素子はそれぞれ、第１強磁性層と、前記複数の磁壁移動素子の配列方向と異なるの方向に延び、第１端部の磁化の配向方向と第２端部の磁化の配向方向とが異なる磁壁移動層と、前記第１強磁性層と前記磁壁移動層との間に位置する非磁性層と、前記磁壁移動層の第１端部と面する第１導電部と、前記磁壁移動層の第２端部と面する第２導電部と、を備え、一つの磁壁移動層の第１端部と、前記第１端部に最も隣接する２つの第２端部と、の第１距離及び第２距離は、一つの磁壁移動層の第１端部と、前記第１端部に最も隣接する第１端部と、の第３距離より短い。

Description

磁気記録アレイ、積和演算器及びニューロモーフィックデバイス
　本発明は、磁気記録アレイ、積和演算器及びニューロモーフィックデバイスに関する。
　ニューラルネットワークの技術が検討されている。ニューラルネットワークは、人間の神経系を模倣したネットワークであり、広い分野で用いられはじめている。ニューラルネットワークは、通常、膨大な量の積和演算が必要である。
　ニューラルネットワークは、一例として入力層、隠れ層、出力層からなる多層パーセプトロン構造があげられる。入力層へ入力した複数のデータは、それぞれ個別の重みが与えられて積算される。積算したデータの総和は、活性化関数へ入力され、最終的に出力層から出力される。脳の仕組みを模してデバイス化したものがニューロモーフィックデバイスである。ニューロモーフィックデバイスはニューラルネットワークをハードウェアで実現できる。ニューロモーフィックデバイスをアナログベースのデバイスで再現する場合、データに重みを与える部分にメモリスタ（可変抵抗変化素子）が用いられる。メモリスタの一例として、スピンメモリスタが知られている（例えば、特許文献１）。磁壁の移動を利用した磁壁移動素子は、スピンメモリスタの一例である。
　磁壁移動素子は、データに重みづけを行うことができる素子の一例であり、複数の磁壁移動素子を集積して用いることが多い。磁気メモリ全体の小型化を図るためには、磁壁移動素子の集積性を高めることが求められている。例えば、特許文献２には、メモリセルの専有面積が増大するのを抑制するために、書き込みワード線、書き込みビット線、読み出しワード線及び読み出しビット線に対して非磁性層を斜めに配置することが記載されている。
国際公開第２０１７／１８３５７３号 特許第６０８９０８１号公報
　特許文献２は、非磁性層を配線に対して斜めに配置することで、メモリセルの専有面積を小さくできることが記載されている。しかしながら、磁壁移動素子を同様の配置で並べると、磁壁移動素子は第１端部と第２端部とで磁化の配向方向が異なる磁壁移動層を有するため、第１端部と第２端部との間で磁極の反発が生じ、磁化の安定性が低下する場合がある。
　本発明は上記問題に鑑みてなされたものであり、磁気的に安定で、制御性が向上した磁気記録アレイ、積和演算器及びニューロモーフィックデバイスを提供することを目的とする。
（１）第１の態様にかかる磁気記録アレイは、第１方向に配列した第１素子列と、前記第１方向と異なる第２方向に配列した第２素子列と、を形成する複数の磁壁移動素子と、前記複数の磁壁移動素子のそれぞれに接続された複数の配線と、を備え、前記複数の磁壁移動素子はそれぞれ、第１強磁性層と、前記第１方向及び前記第２方向と異なる方向に延び、第１端部の磁化の配向方向と第２端部の磁化の配向方向とが異なる磁壁移動層と、前記第１強磁性層と前記磁壁移動層との間に位置する非磁性層と、前記磁壁移動層の第１端部と面する第１導電部と、前記磁壁移動層の第２端部と面する第２導電部と、を備え、前記複数の配線は、前記複数の磁壁移動素子のうちのいくつかの磁壁移動素子の前記第１強磁性層に亘って接続された複数の第１配線と、前記複数の磁壁移動素子のうちのいくつかの磁壁移動素子の前記第１導電部に亘って接続された複数の第２配線と、前記複数の磁壁移動素子のうちのいくつかの磁壁移動素子の前記第２導電部に亘って接続された複数の第３配線と、を備え、複数の前記磁壁移動層において、一つの磁壁移動層の第１端部と、前記一つの磁壁移動層と異なる２つの磁壁移動層の第２端部であって、前記第１端部に最も隣接する２つの第２端部と、の第１距離及び第２距離は、一つの磁壁移動層の第１端部と、前記一つの磁壁移動層と異なる磁壁移動層の第１端部であって、前記第１端部に最も隣接する第１端部と、の第３距離より短い。
（２）上記態様にかかる磁気記録アレイにおいて、前記第１導電部と前記第２導電部とのうち少なくとも一方は、磁性体を含んでもよい。
（３）上記態様にかかる磁気記録アレイにおいて、前記磁壁移動層はそれぞれ、前記第１方向に対して０度より大きく４５度より小さい角度で傾いており、前記第１素子列を構成する前記磁壁移動素子の数は、前記第２素子列を構成する前記磁壁移動素子の数より少ない。
（４）上記態様にかかる磁気記録アレイにおいて、前記磁壁移動層はそれぞれ、前記第１方向に対して４５度より大きく９０度より小さい角度で傾いており、前記第１素子列を構成する前記磁壁移動素子の数は、前記第２素子列を構成する前記磁壁移動素子の数より多い。
（５）上記態様にかかる磁気記録アレイは、前記複数の磁壁移動素子のそれぞれの前記第１強磁性層と、前記第１配線との間に第１トランジスタを有し、前記複数の磁壁移動素子のそれぞれの前記第１導電部と、前記第２配線との間に第２トランジスタを有してもよい。
（６）上記態様にかかる磁気記録アレイは、前記複数の磁壁移動素子のそれぞれの前記第２導電部と、前記第３配線との間に第３トランジスタをさらに有してもよい。
（７）上記態様にかかる磁気記録アレイにおいて、前記複数の第１配線と前記複数の第２配線とが平行であってもよい。
（８）上記態様にかかる磁気記録アレイにおいて、前記複数の第１配線と前記複数の第２配線とが交差してもよい。
（９）第２の態様にかかる積和演算器は、上記態様にかかる磁気記録アレイと、前記磁気記録アレイの前記第１素子列を形成する複数の磁壁移動素子と接続された和演算部と、前記磁気記録アレイの周囲に配置された周辺回路とを備え、前記周辺回路は、前記第１配線に接続された第１電源と、前記第２配線に接続された第２電源と、を備える。
（１０）上記態様にかかる積和演算器において、前記周辺回路は、制御部をさらに有し、前記和演算部は、検出器をさらに有してもよく、前記制御部は、前記検出器に接続され、前記制御部は、一つの前記第１素子列に配置された全ての磁壁移動素子に読み出し電流が印加されてから印加されなくなるまでの間に、前記一つの第１素子列に共通して接続された前記第３配線に流れた電流の総電流量を検出するように前記検出器を制御する。
（１１）第３の態様にかかるニューロモーフィックデバイスは、上記態様にかかる積和演算器を一つ又は複数備える。
　上記態様にかかる磁気記録アレイ、積和演算器及びニューロモーフィックデバイスによれば、磁気的な安定性を高め、制御性を向上できる。
第１実施形態にかかる積和演算器の模式図である。 第１実施形態にかかる積和演算器を構成する一つの磁壁移動素子の周辺を拡大した回路図である。 第１実施形態にかかる積和演算器を構成する一つの磁壁移動素子の周辺を拡大した断面図である。 第１実施形態にかかる積和演算器を構成する一つの磁壁移動素子を拡大した断面図である。 第１実施形態にかかる積和演算器を構成する磁気記録アレイの一部を拡大した模式図である。 第１比較例にかかる磁気記録アレイの一部を拡大した模式図である。 第２比較例にかかる磁気記録アレイの一部を拡大した模式図である。 第１変形例にかかる積和演算器の模式図である。 第１変形例にかかる積和演算器を構成する一つの磁壁移動素子の周辺を拡大した回路図である。 第２変形例にかかる積和演算器を構成する一つの磁壁移動素子の周辺を拡大した回路図である。 第３変形例にかかる積和演算器を構成する一つの磁壁移動素子の周辺を拡大した回路図である。 第４変形例にかかる積和演算器の模式図である。 第５変形例にかかる積和演算器の模式図である。 第６変形例にかかる積和演算器を構成する一つの磁壁移動素子の周辺を拡大した断面図である。 積和演算器を構成する磁壁移動素子の別の例の断面模式図である。 第２実施形態にかかるニューラルネットワークの模式図である。
　以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
　方向について定義する。ｘ方向及びｙ方向は、後述する磁壁移動素子１００が配列する２つの方向とする。例えば磁壁移動素子１００が行列配置する場合、行をなす方向をｘ方向とし、列をなす方向をｙ方向とする。ｙ方向は「第１方向」の一例であり、ｘ方向は「第２方向」の一例である。ｚ方向は、ｘ方向及びｙ方向と直交する方向であり、例えば後述する磁壁移動層２０から第１強磁性層１０に向かう方向である。
　また本明細書において「接続」とは、物理的に接続される場合に限定されず、電気的に接続される場合も含む。本明細書において「面する」とは、互いに向き合う関係を言い、２つの層が接触していても、間に他の層を有してもよい。本明細書において「Ａ方向に延びている」とは、例えば、後述するＸ方向、Ｙ方向、及びＺ方向の各寸法のうち最小の寸法よりもＡ方向の寸法が大きいことを意味する。「Ａ方向」は任意の方向である。
「第１実施形態」
　図１は、第１実施形態にかかる積和演算器２００の模式図である。積和演算器２００は、磁気記録アレイＭａと和演算部Ｓｕｍと周辺回路Ｐとを備える。
　磁気記録アレイＭａは、複数の磁壁移動素子１００と複数の配線（第１配線ｗ１、第２配線ｗ２、第３配線ｗ３）とを有する。磁気記録アレイＭａは、積演算を行う部分である。磁気記録アレイＭａは、積演算部の一例である。
　複数の磁壁移動素子１００は、例えば、行列配置で並ぶ。以下、列方向に並ぶ磁壁移動素子１００の集合体を第１素子列ＥＲ１と称し、行方向に並ぶ磁壁移動素子１００の集合体を第２素子列ＥＲ２と称する。複数の磁壁移動素子１００は、それぞれ複数の配線（第１配線ｗ１、第２配線ｗ２、第３配線ｗ３）で接続されている。第１配線ｗ１、第２配線ｗ２及び第３配線ｗ３は、それぞれ複数の磁壁移動素子１００に亘って接続される。第１素子列ＥＲ１を形成する複数の磁壁移動素子１００は、例えば、第３配線ｗ３によって互いに接続されている。第２素子列ＥＲ２を形成する複数の磁壁移動素子１００は、例えば、第１配線ｗ１及び第２配線ｗ２によって互いに接続されている。
　和演算部Ｓｕｍは、和演算を行う部分である。和演算部Ｓｕｍは、第１素子列ＥＲ１を形成する複数の磁壁移動素子１００のそれぞれと接続されている。和演算部Ｓｕｍは、例えば、第３配線ｗ３のそれぞれに接続された磁壁移動素子１００の集合体からなる。和演算部Ｓｕｍは、例えば、検出器を有する。検出器は、例えば、後述する制御部Ｃｐによって制御される。検出器は、例えば、第３配線ｗ３のそれぞれに接続され、第１素子列ＥＲ１に属する磁壁移動素子１００の全てと電気的に接続される。検出器は、例えば、一つの第１素子列ＥＲ１に配置された全ての磁壁移動素子１００に読み出し電流が印加されてから印加されなくなるまでの間に、一つの第３配線ｗ３に流れた電流の総電流量を検出する。
　周辺回路Ｐは、積演算を行う磁気記録アレイＭａ及び和演算部Ｓｕｍを制御する部分である。周辺回路Ｐは、例えば、第１電源Ｐｓ１、第２電源Ｐｓ２、制御部Ｃｐを有する。
　第１電源Ｐｓ１は、例えば、第１配線ｗ１のそれぞれに接続される。第１電源Ｐｓ１は、磁壁移動素子１００のそれぞれに読み出し電流を供給する。第２電源Ｐｓ２は、例えば、第２配線ｗ２のそれぞれに接続される。第２電源Ｐｓ２は、磁壁移動素子１００のそれぞれに書き込み電流を供給する。
　制御部Ｃｐは、例えば、第１電源Ｐｓ１、第２電源Ｐｓ２及び和演算部Ｓｕｍに接続される。制御部Ｃｐは、例えば、第１電源Ｐｓ１、第２電源Ｐｓ２及び和演算部Ｓｕｍの動作を制御する。制御部Ｃｐは、例えば、第１素子列ＥＲ１に配置された複数の磁壁移動素子１００に接続された複数の第１配線ｗ１に同時に読み出し電流を印加するように、第１電源Ｐｓ１を制御する。第１素子列ＥＲ１を形成する磁壁移動素子１００の情報が、第３配線ｗ３を介してまとめて和演算部Ｓｕｍに送られる。制御部Ｃｐは、例えば、第１素子列ＥＲ１に配置された複数の磁壁移動素子１００に接続された複数の第２配線ｗ２に同時に書き込み電流を印加するように、第２電源Ｐｓ２を制御する。第１素子列ＥＲ１を形成する複数の磁壁移動素子１００に同時に情報が書き込まれる。
　図２は、第１実施形態にかかる積和演算器２００を構成する一つの磁壁移動素子１００の周辺を拡大した回路図である。図３は、第１実施形態にかかる積和演算器２００を構成する一つの磁壁移動素子１００の周辺を拡大した断面図である。図３は、磁壁移動素子１００の磁壁移動層２０に沿って切断した断面図である。以下、磁壁移動層２０の延びる方向を「ａ方向」という。
　図２に示す磁壁移動素子１００はそれぞれ、トランジスタ（第１トランジスタＴｒ１、第２トランジスタＴｒ２、第３トランジスタＴｒ３）を介して、第１配線ｗ１、第２配線ｗ２及び第３配線ｗ３と接続される。
　図３に示すように、第１配線ｗ１、第２配線ｗ２、第３配線ｗ３及び磁壁移動素子１００は、ビア配線９０を除いて、層間絶縁膜８０によってそれぞれ絶縁される。
　層間絶縁膜８０は、多層配線の配線間や素子間を絶縁する絶縁層である。層間絶縁膜８０は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯｘ）等である。ビア配線９０は、第１トランジスタＴｒ１と第１配線ｗ１と、第１トランジスタＴｒ１と磁壁移動素子１００と、第２トランジスタＴｒ２と第２配線ｗ２と、第２トランジスタＴｒ２と磁壁移動素子１００と、第３トランジスタＴｒ３と第３配線ｗ３と、第３トランジスタＴｒ３と磁壁移動素子１００と、をそれぞれ接続する配線である。ビア配線９０は、例えば、導電性を有する材料からなる。
　第１配線ｗ１は、第１電源Ｐｓ１と接続され、磁壁移動素子１００に印加される読み出し電流が流れる。第２配線ｗ２は、第２電源Ｐｓ２と接続され、磁壁移動素子１００に印加される書き込み電流が流れる。第３配線ｗ３は、和演算部Ｓｕｍと接続され、書き込み電流及び読み出し電流がいずれも流れる。第３配線ｗ３は、共通配線と言われる場合がある。例えば、第１配線ｗ１と第２配線ｗ２は平行である。例えば、第３配線ｗ３は、第１配線ｗ１及び第２配線ｗ２に対して直交する。
　第１トランジスタＴｒ１は、第１配線ｗ１と磁壁移動素子１００との間に位置する。第１トランジスタＴｒ１は、磁壁移動素子１００に印加される読み出し電流を制御する。第２トランジスタＴｒ２は、第２配線ｗ２と磁壁移動素子１００との間に位置する。第２トランジスタＴｒ２は、磁壁移動素子１００に印加される書き込み電流を制御する。第３トランジスタＴｒ３は、第３配線ｗ３と磁壁移動素子１００との間に位置する。第３トランジスタＴｒ３は、磁壁移動素子１００に印加される書き込み電流及び読み出し電流を制御する。
　第１トランジスタＴｒ１、第２トランジスタＴｒ２及び第３トランジスタＴｒ３は、それぞれソース領域Ｓ、ドレイン領域Ｄ、ゲート絶縁膜ＧＩ、ゲート電極Ｇを有する電界効果型トランジスタである。複数のソース領域Ｓ及び複数のドレイン領域Ｄは、基板６０に不純物が注入された領域である。基板６０は、例えば、半導体基板である。それぞれのゲート電極Ｇは、ゲート配線ｗｇ（図２参照）に接続される。ゲート配線ｗｇは、トランジスタのゲート電極Ｇに電圧を印加するための配線である。
　図４は、第１実施形態にかかる積和演算器２００を構成する一つの磁壁移動素子１００を拡大した断面図である。磁壁移動素子１００は、第１強磁性層１０と、磁壁移動層２０と、非磁性層３０と、第１導電部４０と、第２導電部５０とを有する。
　第１導電部４０及び第２導電部５０は、磁壁移動層２０を基準に非磁性層３０と反対側に位置する。第１導電部４０及び第２導電部５０は、例えば、ビア配線９０と磁壁移動層２０との接続部である。第１導電部４０は、ビア配線９０及び第２トランジスタＴｒ２を介して、第２配線ｗ２と接続される。第２導電部５０は、ビア配線９０及び第３トランジスタＴｒ３を介して、第３配線ｗ３と接続される。第１導電部４０の少なくとも一部は、磁壁移動層２０の第１端部Ｅｄ１に面する。第２導電部５０の少なくとも一部は、磁壁移動層２０の第２端部Ｅｄ２に面する。
　ｚ方向からの第１導電部４０及び第２導電部５０の平面視形状は、特に問わない。第１導電部４０及び第２導電部５０の平面視形状は、例えば、矩形、円形、楕円形である。
　第１導電部４０及び第２導電部５０は、例えば、磁性体を含む。第１導電部４０及び第２導電部５０は、例えば、磁化Ｍ４０、Ｍ５０を有する。第１導電部４０の磁化Ｍ４０の向きは、第２導電部５０の磁化Ｍ５０の向きと異なる。第１導電部４０の磁化Ｍ４０は、例えば、第１強磁性層１０の磁化Ｍ１０と同じ方向に配向し、第２導電部５０の磁化Ｍ５０は、例えば、第１強磁性層１０の磁化Ｍ１０と反対方向に配向する。
　第１導電部４０及び第２導電部５０は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等を含む。第１導電部４０及び第２導電部５０は、例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｎｉ－Ｆｅ等である。また第１導電部４０及び第２導電部５０は、シンセティック反強磁性構造（ＳＡＦ構造）でもよい。シンセティック反強磁性構造は、非磁性層を挟む二つの磁性層からなる。二つの磁性層はそれぞれ磁化が固定されており、固定された磁化の向きは反対である。
　磁壁移動層２０は、第１導電部４０及び第２導電部５０のｚ方向に位置する。磁壁移動層２０は、第１導電部４０と第２導電部５０とに跨って形成されている。磁壁移動層２０は、第１導電部４０又は第２導電部５０に直接接続されていてもよいし、間に層を介して接続されていてもよい。
　磁壁移動層２０は、内部の磁気的な状態の変化により情報を記録できる層である。磁壁移動層２０は、非磁性層３０より第１導電部４０及び第２導電部５０側に位置する磁性層である。磁壁移動層２０は、ａ方向に延びる。図４に示す磁壁移動層２０は、例えばｚ方向からの平面視で矩形である。
　磁壁移動層２０は、内部に第１磁区２８と第２磁区２９とを有する。第１磁区２８の磁化Ｍ２８と第２磁区２９の磁化Ｍ２９とは、反対方向に配向する。第１磁区２８と第２磁区２９との境界が磁壁２７である。磁壁移動層２０は、磁壁２７を内部に有することができる。図４に示す磁壁移動素子１００は、第１磁区２８の磁化Ｍ２８が＋ｚ方向に配向し、第２磁区２９の磁化Ｍ２９が－ｚ方向に配向する。以下、磁化がｚ軸方向に沿って配向した例を用いて説明するが、磁壁移動層２０及び第１強磁性層１０の磁化はｘ軸方向に沿って配向してもよいし、ｘｙ面内のいずれかの方向に配向していてもよい。
　磁壁移動素子１００は、磁壁移動層２０の磁壁２７の位置によって、データを多値又は連続的に記録する。磁壁移動層２０に記録されたデータは、読み出し電流を印加した際に、磁壁移動素子１００の抵抗値変化として読み出される。
　磁壁移動層２０における第１磁区２８と第２磁区２９との比率は、磁壁２７が移動すると変化する。第１強磁性層１０の磁化Ｍ１０は、第１磁区２８の磁化Ｍ２８と同じ方向（平行）であり、第２磁区２９の磁化Ｍ２９と反対方向（反平行）である。磁壁２７が移動し、ｚ方向からの平面視で、第１強磁性層１０と第１磁区２８とが重なる面積が増えると、磁壁移動素子１００の抵抗値は低くなる。反対に、ｚ方向からの平面視で第１強磁性層１０と第２磁区２９とが重なる面積が増えると、磁壁移動素子１００の抵抗値は高くなる。
　磁壁２７は、磁壁移動層２０のａ方向に書き込み電流を流す、又は、外部磁場を印加すると、移動する。例えば、磁壁移動層２０のａ方向に書き込み電流（例えば、電流パルス）を印加すると、磁壁２７が移動する。
　磁壁移動層２０は、異なる複数の領域に区分できる。以下、複数の領域を便宜上、主要部Ｍｐと第１端部Ｅｄ１と第２端部Ｅｄ２と称する。第１端部Ｅｄ１は、第１導電部４０と面する部分である。第２端部Ｅｄ２は、第２導電部５０と面する部分である。主要部Ｍｐは、第１端部Ｅｄ１と第２端部Ｅｄ２に挟まれた領域である。
　第１端部Ｅｄ１は、第１導電部４０の磁化Ｍ４０により磁化の向きが固定されている。第２端部Ｅｄ２は、第２導電部５０の磁化Ｍ５０により磁化の向きが固定されている。第１端部Ｅｄ１の磁化の配向方向と第２端部Ｅｄ２の磁化の配向方向とは異なる。第１端部Ｅｄ１の磁化と第２端部Ｅｄ２の磁化とは、例えば、互いに反平行である。
　磁壁移動層２０は、磁性体により構成される。磁壁移動層２０を構成する磁性体は、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等を用いることができる。磁壁移動層２０は、例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｎｉ－Ｆｅである。
　磁壁移動層２０は、Ｃｏ、Ｎｉ、Ｐｔ、Ｐｄ、Ｇｄ、Ｔｂ、Ｍｎ、Ｇｅ、Ｇａからなる群から選択される少なくとも一つの元素を有することが好ましい。磁壁移動層２０に用いられる材料として、例えば、ＣｏとＮｉの積層膜、ＣｏとＰｔの積層膜、ＣｏとＰｄの積層膜、ＭｎＧａ系材料、ＧｄＣｏ系材料、ＴｂＣｏ系材料が挙げられる。ＭｎＧａ系材料、ＧｄＣｏ系材料、ＴｂＣｏ系材料等のフェリ磁性体は飽和磁化が小さく、磁壁を移動するために必要な閾値電流が小さくなる。またＣｏとＮｉの積層膜、ＣｏとＰｔの積層膜、ＣｏとＰｄの積層膜は、保磁力が大きく、磁壁の移動速度が遅くなる。
　非磁性層３０は、第１強磁性層１０と磁壁移動層２０との間に位置する。非磁性層３０は、磁壁移動層２０のｚ方向の一面に積層される。
　非磁性層３０は、例えば、非磁性の絶縁体、半導体又は金属からなる。非磁性の絶縁体は、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＭｇＡｌ２Ｏ４、およびこれらのＡｌ、Ｓｉ、Ｍｇの一部がＺｎ、Ｂｅ等に置換された材料である。これらの材料は、バンドギャップが大きく、絶縁性に優れる。非磁性層３０が非磁性の絶縁体からなる場合、非磁性層３０はトンネルバリア層である。非磁性の金属は、例えば、Ｃｕ、Ａｕ、Ａｇ等である。さらに、非磁性の半導体は、例えば、Ｓｉ、Ｇｅ、ＣｕＩｎＳｅ２、ＣｕＧａＳｅ２、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２等である。
　非磁性層３０の厚みは、２０Å以上であることが好ましく、３０Å以上であることがより好ましい。非磁性層３０の厚みが厚いと、磁壁移動素子１００の抵抗面積積（ＲＡ）が大きくなる。磁壁移動素子１００の抵抗面積積（ＲＡ）は、１×１０５Ωμｍ２以上であることが好ましく、１×１０６Ωμｍ２以上であることがより好ましい。磁壁移動素子１００の抵抗面積積（ＲＡ）は、一つの磁壁移動素子１００の素子抵抗と磁壁移動素子１００の素子断面積（非磁性層３０をｘｙ平面で切断した切断面の面積）の積で表される。
　第１強磁性層１０は、非磁性層３０の＋ｚ方向に位置する。第１強磁性層１０は、非磁性層３０に面する。第１強磁性層１０は、電極７０及び第１トランジスタＴｒ１を介して第１配線ｗ１に接続される（図３参照）。電極７０は、第１強磁性層１０とビア配線９０とを繋ぐ導体である。
　第１強磁性層１０は、一方向に配向した磁化Ｍ１０を有する。第１強磁性層１０は、所定の外力が印加された際に磁化の向きが磁壁移動層２０よりも変化しにくい。所定の外力は、例えば外部磁場により磁化に印加される外力や、スピン偏極電流により磁化に印加される外力である。
　第１強磁性層１０は、強磁性体を含む。第１強磁性層１０は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等である。第１強磁性層１０は、例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｎｉ－Ｆｅである。
　第１強磁性層１０は、ホイスラー合金でもよい。ホイスラー合金はハーフメタルであり、高いスピン分極率を有する。ホイスラー合金は、ＸＹＺ又はＸ２ＹＺの化学組成をもつ金属間化合物であり、Ｘは周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金は、例えば、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＧｅ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＳｉ、Ｃｏ２Ｍｎ１－ａＦｅａＡｌｂＳｉ１－ｂ、Ｃｏ２ＦｅＧｅ１－ｃＧａｃである。
　第１強磁性層１０の膜厚は、第１強磁性層１０の磁化容易軸をｚ方向とする（垂直磁化膜にする）場合は、１．５ｎｍ以下とすることが好ましく、１．０ｎｍ以下とすることがより好ましい。第１強磁性層１０の膜厚を薄くすると、第１強磁性層１０の磁化がｚ方向に配向しやすくなる。第１強磁性層１０と他の層（非磁性層３０）との界面で、第１強磁性層１０に垂直磁気異方性（界面垂直磁気異方性）が付加されるためである。
　第１強磁性層１０の磁化は、一例としてｚ方向に固定される。第１強磁性層１０の磁化は、例えば、第１強磁性層１０の非磁性層３０と反対側の面に、スペーサ層を介して、積層体を設けると、ｚ方向に配向しやすくなる。積層体は、例えば、Ｃｏ、Ｆｅ、Ｎｉからなる群から選択された強磁性体とＰｔ、Ｐｄ、Ｒｕ、Ｒｈからなる群から選択された非磁性体との積層体である。スペーサ層は、例えば、Ｔａ、Ｗ、Ｒｕからなる群から選択された非磁性体である。強磁性体と非磁性体を積層すると、積層体が垂直磁気異方性を示す。垂直磁気異方性を示す積層体が、スペーサ層を介して、第１強磁性層１０と磁気的に結合することで、第１強磁性層１０の磁化はより強くｚ方向に配向する。また積層体は、中間層としてＩｒ、Ｒｕからなる群から選択された非磁性体を、積層体のいずれかの位置に挿入してもよい。中間層を設けることで、積層体を合成反強磁性構造（ＳＡＦ構造）にすることができ、より第１強磁性層１の磁化をよりｚ方向に安定して配向させることができる。
　第１強磁性層１０の非磁性層３０と反対側の面に、スペーサ層を介して、反強磁性層を有してもよい。第１強磁性層１０と反強磁性層とが磁気カップリングすると、第１強磁性層１０の保磁力が大きくなる。反強磁性層は、例えば、ＩｒＭｎ，ＰｔＭｎ等である。スペーサ層は、例えば、Ｒｕ、Ｉｒ、Ｒｈからなる群から選択される少なくとも一つを含む。
　磁壁移動素子１００は、各層を積層し、各層を所定の形状に加工して得られる。各層の積層は、スパッタリング法、化学気相成長（ＣＶＤ）法、電子ビーム蒸着法（ＥＢ蒸着法）、原子レーザデポジッション法等を用いることができる。各層の加工は、フォトリソグラフィー等を用いて行うことができる。
　図５は、第１実施形態にかかる積和演算器２００を構成する磁気記録アレイＭａの一部を拡大した模式図である。磁気記録アレイＭａは、複数の磁壁移動素子１００を有する。
　複数の磁壁移動素子１００の磁壁移動層２０は、それぞれａ方向に延びる。ａ方向は、ｘ方向及びｙ方向と異なる方向である。磁壁移動層２０は、ｙ方向に対して角度θ１だけ傾いた方向に延びる。図５において角度θ１は、４５度である。
　複数の磁壁移動素子１００の磁壁移動層２０は、それぞれ第１端部Ｅｄ１と第２端部Ｅｄ２を有する。第１端部Ｅｄ１の磁化Ｍ１は、例えば＋ｚ方向に配向し、第２端部Ｅｄ２の磁化Ｍ２は、例えば、－ｚ方向に配向する。異なる磁壁移動素子１００の第１端部Ｅｄ１同士は、磁化Ｍ１が同一方向に配向する（磁化Ｍ１の向きが互いに平行）ため、磁気的に反発しあう関係にある。異なる磁壁移動素子１００の第２端部Ｅｄ２同士も、磁化Ｍ２が同一方向に配向する（磁化Ｍ１の向きが互いに平行）ため、磁気的に反発しあう関係にある。これに対し、異なる磁壁移動素子１００の第１端部Ｅｄ１と第２端部Ｅｄ２とは、磁化Ｍ１、Ｍ２が反対方向に配向する（磁化Ｍ１と磁化Ｍ２との向きが互いに反平行）ため、磁気的に安定化する関係にある。
　ここで、複数の磁壁移動素子１００のうちの一つの磁壁移動素子１００を第１素子１００ａと称する。第１素子１００ａの周囲には、複数の磁壁移動素子１００がある。
　第１素子１００ａの第１端部Ｅｄ１と、第１素子１００ａに隣接する磁壁移動素子１００の磁壁移動層２０の第２端部Ｅｄ２と、の距離を、近いものから順に第１距離Ｌ１、第２距離Ｌ２と称する。第１距離Ｌ１は、第１素子１００ａの第１端部Ｅｄ１と、第１素子１００ａの第１端部Ｅｄ１に対して最も近くにある第２端部Ｅｄ２と、の最短距離である。第２距離Ｌ２は、第１素子１００ａの第１端部Ｅｄ１と、第１素子１００ａの第１端部Ｅｄ１に対して２番目に近くにある第２端部Ｅｄ２と、の最短距離である。第１距離Ｌ１と第２距離Ｌ２とは一致してもよい。
　また第１素子１００ａの第１端部Ｅｄ１と、第１素子１００ａの第１端部Ｅｄ１に対して最も近くにある第１端部Ｅｄ１と、の距離を第３距離Ｌ３と称する。第１距離Ｌ１及び第２距離Ｌ２は、第３距離Ｌ３より短い。
　次いで、第１実施形態にかかる積和演算器２００の動作について説明する。
　まず磁気記録アレイＭａのそれぞれの磁壁移動素子１００へのデータの書き込み動作について説明する。所定の磁壁移動素子１００にデータを書き込む場合、選択した磁壁移動素子１００に接続された第２トランジスタＴｒ２及び第３トランジスタＴｒ３をオンにする（図２、図３参照）。第２トランジスタＴｒ２及び第３トランジスタＴｒ３がオンになると、書き込み電流は、第２配線ｗ２を介して第２電源Ｐｓ２から磁壁移動層２０に流れる。書き込み電流は、磁壁移動層２０の磁壁２７の位置を動かし、磁壁移動素子１００にデータが書き込まれる。
　次いで、磁気記録アレイＭａのそれぞれの磁壁移動素子１００からのデータの読み出し動作について説明する。所定の磁壁移動素子１００からデータを読み出す場合、選択した磁壁移動素子１００に接続された第１トランジスタＴｒ１及び第３トランジスタＴｒ３をオンにする（図２、図３参照）。第１トランジスタＴｒ１及び第３トランジスタＴｒ３がオンになると、読み出し電流は、第１配線ｗ１を介して第１電源Ｐｓ１から磁壁移動素子１００に流れる。読み出し電流は、例えば、磁壁移動素子１００の第１強磁性層１０から第２導電部５０に向かって流れる。磁壁移動素子１００のｚ方向に読み出し電流が流れることで、磁壁移動素子１００の抵抗値がデータとして読み出される。
　積和演算器２００において、第１素子列ＥＲ１を形成するすべての磁壁移動素子１００に繋がる第１トランジスタＴｒ１及び第３トランジスタＴｒ３をオンにする。それぞれの磁壁移動素子１００から読み出されたデータは、第３配線ｗ３で重なり、和演算部Ｓｕｍで互いに和演算される。
　第１実施形態にかかる積和演算器２００は、磁壁移動素子１００を磁気的に安定に高密度に集積できる。以下、その理由について説明する。
　図５に示すように、第１距離Ｌ１及び第２距離Ｌ２は、第３距離Ｌ３より短い。第１距離Ｌ１及び第２距離Ｌ２は、磁化Ｍ１、Ｍ２が反対方向に配向する第１端部Ｅｄ１と第２端部Ｅｄ２との距離である。第３距離Ｌ３は、磁化Ｍ１が同一方向に配向する第１端部Ｅｄ１同士の距離である。第１距離Ｌ１及び第２距離Ｌ２が第３距離より短いと、磁気記録アレイＭａのそれぞれの磁壁移動素子１００は磁気的に安定化する。
　またそれぞれの磁壁移動素子１００は、ｘ方向及びｙ方向に規則的に配列する。磁壁移動素子１００が規則的に配列すると、磁壁移動素子１００を高密度で集積でき、磁気記録アレイＭａの集積性が高まる。
　また磁壁移動素子１００の磁壁移動層２０は、ａ方向に延び、ａ方向の長さとａ方向と直交する方向の長さとの間に差（アスペクト比）を有する。アスペクト比を有する磁壁移動層２０をｘ方向及びｙ方向に対して斜めに配置することで、第１配線ｗ１、第２配線ｗ２及び第３配線ｗ３を規則的に設置できる。第１配線ｗ１、第２配線ｗ２及び第３配線ｗ３が規則的になると、第１配線ｗ１、第２配線ｗ２及び第３配線ｗ３の不要な引き回しが抑制される。また第１配線ｗ１、第２配線ｗ２及び第３配線ｗ３が規則的な磁気記録アレイＭａは、製造が容易である。
　図６は、第１比較例にかかる磁気記録アレイＭａ１の一部を拡大した模式図である。磁気記録アレイＭａ１は、複数の磁壁移動素子１００と、複数の第１配線ｗ１と、複数の第２配線ｗ２と、複数の第３配線ｗ３を有する。磁気記録アレイＭａ１の複数の磁壁移動素子１００は、磁壁移動層２０がｘ方向に延びる点が、第１実施形態にかかる磁気記録アレイＭａと異なる。図６において、図５と同様の構成については同様の符号を付し、説明を省く。
　磁壁移動素子１００は、ｘ方向及びｙ方向に規則的に配列している。複数の磁壁移動素子１００の磁壁移動層２０は、それぞれｘ方向に延びる。磁壁移動層２０は、第１素子列ＥＲ１が配列するｙ方向と直交する方向に延びる。磁気記録アレイＭａ１は、磁壁移動素子１００の集積性に優れる。
　一方で、第３距離Ｌ３は、少なくとも第２距離Ｌ２より短い。第３距離Ｌ３は、磁化Ｍ１が同一方向に配向する第１端部Ｅｄ１同士の距離である。第３距離Ｌ３が第２距離Ｌ２より短いと、隣接する第１端部Ｅｄ１同士が磁気的に反発しあう。したがって、磁気記録アレイＭａ１のそれぞれの磁壁移動素子１００は、第１実施形態にかかる磁気記録アレイＭａより磁気的に不安定となる。
　図７は、第２比較例にかかる磁気記録アレイＭａ２の一部を拡大した模式図である。磁気記録アレイＭａ２は、複数の磁壁移動素子１００と、複数の第１配線ｗ１と、複数の第２配線ｗ２と、複数の第３配線ｗ３を有する。磁気記録アレイＭａ２の複数の磁壁移動素子１００は、磁壁移動層２０がｘ方向に延びる点が、第１実施形態にかかる磁気記録アレイＭａと異なる。またそれぞれの磁壁移動素子１００における第１端部Ｅｄ１と第２端部Ｅｄ２との位置関係が、図６に示す第１比較例にかかる磁気記録アレイＭａ２と異なる。図７において、図５と同様の構成については同様の符号を付し、説明を省く。
　磁壁移動素子１００は、ｘ方向及びｙ方向に規則的に配列している。複数の磁壁移動素子１００の磁壁移動層２０は、それぞれｘ方向に延びる。磁壁移動層２０は、第１素子列ＥＲ１が配列するｙ方向と直交する方向に延びる。磁気記録アレイＭａ２は、磁壁移動素子１００の集積性に優れる。
　また第１距離Ｌ１及び第２距離Ｌ２は、第３距離Ｌ３より短い。したがって、磁気記録アレイＭａ２は、磁気的にも安定である。一方で、それぞれの磁壁移動素子１００に、同一方向に電流を印加する（例えば＋ｘ方向）と、それぞれの磁壁移動素子１００の抵抗値は異なる挙動を示す。所定の方向に電流を印加した場合に、第１端部Ｅｄ１が第２端部Ｅｄ２より＋ｘ方向に位置する磁壁移動素子１００は抵抗値が減少するのに対し、第１端部Ｅｄ１が第２端部Ｅｄ２より－ｘ方向に位置する磁壁移動素子１００は、抵抗値が増大する。つまり、磁気記録アレイＭａ２は、第２配線ｗ２に書き込み電流を印加した場合に、抵抗値が増大する素子と抵抗値が減少する素子とが混在している。したがって、図７に示す磁気記録アレイＭａ２は、第１実施形態にかかる磁気記録アレイＭａより制御性に劣る。
　以上、第１実施形態にかかる積和演算器２００の一例について詳述したが、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、及びその他の変更が可能である。
「第１変形例」
　図８は、第１変形例にかかる積和演算器２０１の模式図である。図９は、第１変形例にかかる積和演算器２０１を構成する一つの磁壁移動素子の周辺を拡大した回路図である。積和演算器２０１は、周辺回路Ｐ１の配置及び磁気記録アレイＭａ３における第２配線ｗ２が延びる方向が、図１に示す積和演算器２００と異なる。図８において図１と同様の構成については同様の符号を付し、図９において図２と同様の構成については同様の符号を付し、説明を省く。
　複数の第１配線ｗ１と複数の第２配線ｗ２とは、互いに交差している。例えば、複数の第１配線ｗ１と複数の第２配線ｗ２とは、互いに直交する。また例えば、複数の第２配線ｗ２と複数の第３配線ｗ３とは、互いに平行である。第１配線ｗ１と第２配線ｗ２とが直交する場合、第１電源Ｐｓ１と第２電源Ｐｓ２とは、磁気記録アレイＭａ３の異なる辺の周辺に位置する。
　第２電源Ｐｓ２は、書き込み電流を磁気記録アレイＭａ３に印加するための電源であり、第１電源Ｐｓ１より大きな電圧を磁気記録アレイＭａ３に加える。第１電源Ｐｓ１と第２電源Ｐｓ２とが隣接すると、第１電源Ｐｓ１は第２電源Ｐｓ２の影響を受ける。第１電源Ｐｓ１から磁気記録アレイＭａ３に印加される読み出し電流は、第２電源Ｐｓ２の影響を受けて不安定になる場合がある。第１電源Ｐｓ１と第２電源Ｐｓ２とが、磁気記録アレイＭａ３に対して異なる位置にあることで、読み出し電流の安定性が向上する。
　また第１変形例にかかる積和演算器２０１も、第１実施形態にかかる積和演算器２００と同様に、磁気的に安定であり、制御性に優れる。
「第２変形例」
　図１０は、第２変形例にかかる積和演算器２０２を構成する一つの磁壁移動素子１００の周辺を拡大した回路図である。積和演算器２０２は、第３トランジスタＴｒ３を有さない点が、図２に示す積和演算器２００と異なる。図１０において、図２と同様の構成については同様の符号を付し、説明を省く。
　積和演算器２０２は、１つの磁壁移動素子１００に対して２つのトランジスタ（第１トランジスタＴｒ１と第２トランジスタＴｒ２）が設けられた２端子型の素子である。第１トランジスタＴｒ１は、磁壁移動素子１００への読み出し電流の印加を制御し、第２トランジスタＴｒ２は、磁壁移動素子１００への書き込み電流の印加を制御する。第１トランジスタＴｒ１及び第２トランジスタＴｒ２のみでも、磁壁移動素子１００へのデータの書き込み及び磁壁移動素子１００からの読み出しを制御できる。図３に示すように、トランジスタがｘｙ面内で占める面積は、磁壁移動素子１００がｘｙ面内で占める面積より大きい。トランジスタの数が減ることで、積和演算器２０２の集積性がより向上する。
　また第２変形例にかかる積和演算器２０２も、第１実施形態にかかる積和演算器２００と同様に、磁気的に安定であり、制御性に優れる。
「第３変形例」
　図１１は、第３変形例にかかる積和演算器２０３を構成する一つの磁壁移動素子１００の周辺を拡大した回路図である。積和演算器２０３は、第３トランジスタＴｒ３を有さない点が、図９に示す積和演算器２０１と異なる。図１１において、図９と同様の構成については同様の符号を付し、説明を省く。
　積和演算器２０３は、１つの磁壁移動素子１００に対して２つのトランジスタ（第１トランジスタＴｒ１と第２トランジスタＴｒ２）が設けられた２端子型の素子である。第２変形例と同様に、トランジスタの数が減ることで、積和演算器２０３の集積性がより向上する。
　また第３変形例にかかる積和演算器２０３も、第１実施形態にかかる積和演算器２００と同様に、磁気的に安定であり、制御性に優れる。
「第４変形例」
　図１２は、第４変形例にかかる積和演算器２０４の模式図である。積和演算器２０４は、磁気記録アレイＭａ４における磁壁移動素子１００の磁壁移動層２０のｙ方向に対する傾きが、図１に示す積和演算器２００と異なる。図１２において図１と同様の構成については同様の符号を付し、説明を省く。
　積和演算器２０４は、磁気記録アレイＭａ４と周辺回路Ｐと和演算部Ｓｕｍとを有する。磁気記録アレイＭａ４は、複数の磁壁移動素子１００を有する。複数の磁壁移動素子１００の磁壁移動層２０は、それぞれａ方向に延びる。磁壁移動層２０は、ｙ方向に対して角度θ２傾いた方向に延びる。角度θ２は、例えば、４５度より大きく９０度より小さい。
　それぞれの磁壁移動素子１００がｘ方向に占める幅は、ｙ方向に占める幅より大きい。そのため、磁壁移動素子１００は、ｘ方向よりｙ方向に高密度に配列しやすい。例えば、第１素子列ＥＲ１を構成する磁壁移動素子１００の数を、第２素子列ＥＲ２を構成する磁壁移動素子１００の数より多くしやすい。
　積和演算器２０４は、第２電源Ｐｓ２から信号を入力し、磁気記録アレイＭａ４で積演算、和演算部Ｓｕｍで和演算を行い、結果を出力する。第１素子列ＥＲ１を構成する磁壁移動素子１００の数が多くなると、一度に入力できる信号数が多くなる。第１素子列ＥＲ１に対して第２素子列ＥＲ２を構成する磁壁移動素子１００の数が少ない積和演算器２０４は、入力の信号数に対して出力の信号数を減少させたい場合に、好適に適用できる。
　また第４変形例にかかる積和演算器２０４も、第１実施形態にかかる積和演算器２００と同様に、磁気的に安定であり、制御性に優れる。
「第５変形例」
　図１３は、第５変形例にかかる積和演算器２０５の模式図である。積和演算器２０５は、磁気記録アレイＭａ５における磁壁移動素子１００の磁壁移動層２０のｙ方向に対する傾きが、図１に示す積和演算器２００と異なる。図１３において図１と同様の構成については同様の符号を付し、説明を省く。
　積和演算器２０５は、磁気記録アレイＭａ５と周辺回路Ｐと和演算部Ｓｕｍとを有する。磁気記録アレイＭａ５は、複数の磁壁移動素子１００を有する。複数の磁壁移動素子１００の磁壁移動層２０は、それぞれａ方向に延びる。磁壁移動層２０は、ｙ方向に対して角度θ３傾いた方向に延びる。角度θ３は、例えば、０度より大きく４５度より小さい。
　それぞれの磁壁移動素子１００がｘ方向に占める幅は、ｙ方向に占める幅より小さい。そのため、磁壁移動素子１００は、ｙ方向よりｘ方向に高密度に配列しやすい。例えば、第２素子列ＥＲ２を構成する磁壁移動素子１００の数を、第１素子列ＥＲ１を構成する磁壁移動素子１００の数より多くしやすい。
　積和演算器２０５は、第２電源Ｐｓ２から信号を入力し、磁気記録アレイＭａ５で積演算、和演算部Ｓｕｍで和演算を行い、結果を出力する。第２素子列ＥＲ２を構成する磁壁移動素子１００の数が多くなると、一度に出力できる信号数が多くなる。第１素子列ＥＲ１に対して第２素子列ＥＲ２を構成する磁壁移動素子１００の数が多い積和演算器２０５は、入力の信号数に対して出力の信号数を増加させたい場合に、好適に適用できる。
　また第５変形例にかかる積和演算器２０５も、第１実施形態にかかる積和演算器２００と同様に、磁気的に安定であり、制御性に優れる。なお、第１実施形態にかかる積和演算器２００は、磁壁移動層２０がｙ方向に対してなす角度θ１が４５度であり、入力の信号数と出力の信号数とを一致させたい場合に、好適に適用できる。
「第６変形例」
　図１４は、第６変形例にかかる積和演算器２０６を構成する一つの磁壁移動素子１００の周辺を拡大した断面図である。積和演算器２０６は、磁壁移動素子１００を動作させるトランジスタの構成が、図３に示す積和演算器２００と異なる。図１４において図３と同様の構成については同様の符号を付し、説明を省く。
　積和演算器２０６は、基板６０と、層間絶縁膜８０と、第１配線ｗ１と、第２配線ｗ２と、第３配線ｗ３と、ゲート配線ｗｇと、ビア配線９１と、磁壁移動素子１００と、を有する。
　ビア配線９１は、第１配線ｗ１、第２配線ｗ２及び第３配線ｗ３のそれぞれと磁壁移動素子１００とを接続する。ビア配線９１は、ｚ方向に延びる。ビア配線９１は、縦型トランジスタを含む。ビア配線９１は、基板６０に近い側から順に、第１柱状部９１Ａ、第２柱状部９１Ｂ、第３柱状部９１Ｃを含む。第１柱状部９１Ａ及び第３柱状部９１Ｃは、導体を含む。第２柱状部９１Ｂは、半導体である。第２柱状部９１Ｂは、トランジスタのチャネルとなる。またゲート絶縁膜９１Ｄ及びゲート配線ｗｇは、第２柱状部９１Ｂの側方に位置する。ゲート絶縁膜９１Ｄは、ゲート配線ｗｇと第２柱状部９１Ｂとの間に位置する。なお、本明細書では、縦型トランジスタとは、ｚ方向にソースおよびドレインが設けられ、ソースとドレインとの間にチャネルとなる半導体層が設けられた構造を有するトランジスタである。例えば、図１４における第１柱状部９１Ａがソースおよびドレインの一方であり、第３柱状部９１Ｃがソースおよびドレインの他方である。第２柱状部９１Ｂは、例えばシリコンである。ゲート絶縁膜９１Ｄは、例えば酸化シリコンである。
　第１トランジスタＴｒ１、第２トランジスタＴｒ２及び第３トランジスタＴｒ３がｚ方向に形成されることで、トランジスタがｘｙ面内で占める面積を小さくでき、積和演算器２０６の集積性をより向上できる。
　またここまで第１変形例から第６変形例を例に、第１実施形態にかかる積和演算器の変形例を説明したが、この他にも種々の変形が可能である。
　例えば、図１５は、積和演算器を構成する磁壁移動素子の別の例の断面模式図である。図１５に示す磁壁移動素子１０１は、第１導電部４０が磁化Ｍ４０を有さない点が、図４に示す磁壁移動素子１００と異なる。
　第１導電部４０は、導体である。第１導電部４０は、例えば、導電性に優れるＡｌ、Ｃｕ、Ａｇ等である。第１導電部４０は、磁壁移動層２０の第１端部Ｅｄ１とｚ方向に重なる。第１端部Ｅｄ１は磁化が固定されていないが、磁壁移動層２０内を流れる電流の電流密度は、主要部Ｍｐから第１端部Ｅｄ１に至る際に大きく変化する。そのため、磁壁２７は、主要部Ｍｐから第１端部Ｅｄ１に侵入しにくくなり、磁壁２７の移動範囲が制限される。
　図１５に示す磁壁移動素子１０１を、第１実施形態及び第１変形例から第６変形例における磁壁移動素子１００と置き換えてもよい。また第２導電部５０が磁化Ｍ５０を有さなくてもよい。
　また磁気記録アレイにおいて第１素子列ＥＲ１及び第２素子列ＥＲ２を構成する磁壁移動素子１００の数はそれぞれ任意である。また周辺回路Ｐは、第１電源Ｐｓ１、第２電源Ｐｓ２及び制御部Ｃｐ以外の素子を有してもよい。
　また磁気記録アレイを構成する複数の磁壁移動素子１００の磁壁移動層２０のｙ方向に対する傾き角は、全ての磁壁移動素子１００で同一である必要はなく、それぞれ異なっていてもよい。
「第２実施形態」
　図１６は、第２実施形態にかかるニューロモーフィックデバイスにおいて実行することができるニューラルネットワーク３００の模式図である。ニューラルネットワーク３００は、入力層３０１と、隠れ層３０２と、出力層３０３と、隠れ層３０２の演算を行なう積和演算器３０４と、出力層３０３の演算を行なう積和演算器３０５とを備える。積和演算器３０４、３０５は、第１実施形態にかかる積和演算器２００が用いられる。例えば、入力層３０１、積和演算器３０４及び隠れ層３０２の一連の演算、又は、隠れ層３０２、積和演算器３０５及び出力層３０３の一連の演算を行うことができるものがニューロモーフィックデバイスである。積和演算器３０４は、入力層３０１のノード（入力数）に対して隠れ層３０２のノード（出力数）が減少しており、例えば第４変形例にかかる積和演算器２０４が好適に用いられる。
　入力層３０１は、例えば４つのノード３０１Ａ、３０１Ｂ、３０１Ｃ、３０１Ｄを備えている。隠れ層３０２は、例えば３つのノード３０２Ａ、３０２Ｂ、３０２Ｃを備えている。出力層３０３は、例えば３つのノード３０３Ａ、３０３Ｂ、３０３Ｃを備える。
　積和演算器３０４は、入力層３０１と隠れ層３０２との間に配置される。積和演算器３０４は、入力層３０１の４つのノード３０１Ａ、３０１Ｂ、３０１Ｃ、３０１Ｄと、隠れ層３０２の３つのノード３０２Ａ、３０２Ｂ、３０２Ｃとのそれぞれを接続する。積和演算器３０４は、磁壁移動素子１００の抵抗値を変更することによって、重みを変更する。
　積和演算器３０５は、隠れ層３０２と出力層３０３との間に配置される。積和演算器３０５は、隠れ層３０２の３つのノード３０２Ａ、３０２Ｂ、３０２Ｃと、出力層３０３の３つのノード３０３Ａ、３０３Ｂ、３０３Ｃとを接続する。積和演算器３０５は、磁壁移動素子１００の抵抗値を変更することによって、重みを変更する。隠れ層３０２は、例えば、活性化関数（例えばシグモイド関数）を使用する。
ニューラルネットワーク３００は、入力層３０１から入力されたデータの重要度に合わせて重みづけを行い、必要なデータを出力層３０３から出力する。重みづけは、入力層３０１、隠れ層３０２、出力層３０３のそれぞれの間の階層を移動する際に、積和演算器３０４、３０５を用いて行われる。入力層３０１、隠れ層３０２、出力層３０３のノードはそれぞれ脳のニューロンに対応し、積和演算器３０４は脳のシナプスに対応する。ニューラルネットワーク３００は、脳を模倣した処理を行うことができ、機械学習等の複雑な動作を行うことができる。
１０　第１強磁性層
２０　磁壁移動層
２７　磁壁
２８　第１磁区
２９　第２磁区
３０　非磁性層
４０　第１導電部
５０　第２導電部
６０　基板
７０　電極
８０　層間絶縁膜
９０、９１　ビア配線
９２　コア部
９３　絶縁部
１００、１０１　磁壁移動素子
２００、２０１、２０２、２０３、２０４、２０５、２０６、３０４、３０５　積和演算器
３００　ニューロモーフィックデバイス
３０１　入力層
３０２　隠れ層
３０３　出力層
Ｄ　ドレイン領域
Ｅｄ１　第１端部
Ｅｄ２　第２端部
ＥＲ１　第１素子列
ＥＲ２　第２素子列
Ｇ　ゲート電極
ＧＩ　ゲート絶縁膜
Ｌ１　第１距離
Ｌ２　第２距離
Ｌ３　第３距離
Ｍ１、Ｍ２、Ｍ１０、Ｍ２８、Ｍ２９、Ｍ４０、Ｍ５０　磁化
Ｍａ、Ｍａ１、Ｍａ２、Ｍａ３、Ｍａ４，Ｍａ５、Ｍａ６　磁気記録アレイ
Ｍｐ　主要部
Ｐ、Ｐ１　周辺回路
Ｐｓ１　第１電源
Ｐｓ２　第２電源
Ｓ　ソース領域
Ｔｒ１　第１トランジスタ
Ｔｒ２　第２トランジスタ
Ｔｒ３　第３トランジスタ
ｗ１　第１配線
ｗ２　第２配線
ｗ３　第３配線
ｗｇ　ゲート配線

Claims (11)

  1. 　第１方向に配列した第１素子列と、前記第１方向と異なる第２方向に配列した第２素子列と、を形成する複数の磁壁移動素子と、
    　前記複数の磁壁移動素子に接続された複数の配線と、を備え、
    　前記複数の磁壁移動素子はそれぞれ、
    　第１強磁性層と、
    　前記第１方向及び前記第２方向と異なる方向に延び、第１端部の磁化の配向方向と第２端部の磁化の配向方向とが異なる磁壁移動層と、
    　前記第１強磁性層と前記磁壁移動層との間に位置する非磁性層と、
    　前記磁壁移動層の第１端部と面する第１導電部と、
    　前記磁壁移動層の第２端部と面する第２導電部と、を備え、
    　前記複数の配線は、
    　前記複数の磁壁移動素子のうちのいくつかの磁壁移動素子の前記第１強磁性層に亘って接続された複数の第１配線と、
    　前記複数の磁壁移動素子のうちのいくつかの磁壁移動素子の前記第１導電部に亘って接続された複数の第２配線と、
    　前記複数の磁壁移動素子のうちのいくつかの磁壁移動素子の前記第２導電部に亘って接続された複数の第３配線と、を備え、
    　複数の前記磁壁移動層において、
    　一つの磁壁移動層の第１端部と、
    　前記一つの磁壁移動層と異なる２つの磁壁移動層の第２端部であって、前記第１端部に最も隣接する２つの第２端部と、
    の第１距離及び第２距離は、
    　一つの磁壁移動層の第１端部と、
    　前記一つの磁壁移動層と異なる磁壁移動層の第１端部であって、前記第１端部に最も隣接する第１端部と、
    の第３距離より短い、磁気記録アレイ。
  2. 　前記第１導電部と前記第２導電部とのうち少なくとも一方は、磁性体を含む、請求項１に記載の磁気記録アレイ。
  3. 　前記磁壁移動層はそれぞれ、前記第１方向に対して０度より大きく４５度より小さい角度で傾いており、
    　前記第１素子列を構成する前記磁壁移動素子の数は、前記第２素子列を構成する前記磁壁移動素子の数より少ない、請求項１又は２に記載の磁気記録アレイ。
  4. 　前記磁壁移動層はそれぞれ、前記第１方向に対して４５度より大きく９０度より小さい角度で傾いており、
    　前記第１素子列を構成する前記磁壁移動素子の数は、前記第２素子列を構成する前記磁壁移動素子の数より多い、請求項１又は２に記載の磁気記録アレイ。
  5. 　前記複数の磁壁移動素子のそれぞれの前記第１強磁性層と、前記第１配線との間に第１トランジスタを有し、
    　前記複数の磁壁移動素子のそれぞれの前記第１導電部と、前記第２配線との間に第２トランジスタを有する、請求項１から４のいずれか一項に記載の磁気記録アレイ。
  6. 　前記複数の磁壁移動素子のそれぞれの前記第２導電部と、前記第３配線との間に第３トランジスタをさらに有する、請求項５に記載の磁気記録アレイ。
  7. 　前記複数の第１配線と前記複数の第２配線とが平行である、請求項１から６のいずれか一項に記載の磁気記録アレイ。
  8. 　前記複数の第１配線と前記複数の第２配線とが交差する、請求項１から６のいずれか一項に記載の磁気記録アレイ。
  9. 　請求項１から８のいずれか一項に記載の磁気記録アレイと、
    　前記磁気記録アレイの前記第１素子列を形成する複数の磁壁移動素子と接続された和演算部と、
    　前記磁気記録アレイの周囲に配置された周辺回路とを備え、
    　前記周辺回路は、前記第１配線に接続された第１電源と、前記第２配線に接続された第２電源と、を備える、積和演算器。
  10. 　前記周辺回路は、制御部をさらに有し、
    　前記和演算部は、検出器をさらに有し、
    　前記制御部は、前記検出器に接続され、
    　前記制御部は、
    　一つの前記第１素子列に配置された全ての磁壁移動素子に読み出し電流が印加されてから印加されなくなるまでの間に、前記一つの第１素子列に共通して接続された前記第３配線に流れた電流の総電流量を検出するように前記検出器を制御する、請求項９に記載の積和演算器。
  11. 　請求項９又は１０に記載の積和演算器を一つ又は複数備える、ニューロモーフィックデバイス。
PCT/JP2019/007252 2019-02-26 2019-02-26 磁気記録アレイ、積和演算器及びニューロモーフィックデバイス WO2020174569A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/007252 WO2020174569A1 (ja) 2019-02-26 2019-02-26 磁気記録アレイ、積和演算器及びニューロモーフィックデバイス
US17/408,707 US20210383853A1 (en) 2019-02-26 2021-08-23 Magnetic recording array, product-sum calculator, and neuromorphic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/007252 WO2020174569A1 (ja) 2019-02-26 2019-02-26 磁気記録アレイ、積和演算器及びニューロモーフィックデバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/408,707 Continuation-In-Part US20210383853A1 (en) 2019-02-26 2021-08-23 Magnetic recording array, product-sum calculator, and neuromorphic device

Publications (1)

Publication Number Publication Date
WO2020174569A1 true WO2020174569A1 (ja) 2020-09-03

Family

ID=72239239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/007252 WO2020174569A1 (ja) 2019-02-26 2019-02-26 磁気記録アレイ、積和演算器及びニューロモーフィックデバイス

Country Status (2)

Country Link
US (1) US20210383853A1 (ja)
WO (1) WO2020174569A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022248963A1 (ja) * 2021-05-27 2022-12-01 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11514301B2 (en) * 2019-01-29 2022-11-29 Board Of Regents, The University Of Texas System Magnetic domain wall drift for an artificial leaky integrate-and-fire neuron
US11977970B2 (en) 2019-01-29 2024-05-07 Board Of Regents, The University Of Texas System Spintronic computing architecture and method
US11696512B2 (en) * 2021-01-05 2023-07-04 Tdk Corporation Magnetic domain wall moving element and magnetic array
KR20230012882A (ko) * 2021-07-16 2023-01-26 삼성전자주식회사 자기 저항체를 포함하는 프로세싱 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081453A1 (ja) * 2010-12-14 2012-06-21 日本電気株式会社 半導体記憶装置
WO2018189964A1 (ja) * 2017-04-14 2018-10-18 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP2018182291A (ja) * 2017-04-14 2018-11-15 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP2019029595A (ja) * 2017-08-02 2019-02-21 日本放送協会 磁壁移動素子および磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081453A1 (ja) * 2010-12-14 2012-06-21 日本電気株式会社 半導体記憶装置
WO2018189964A1 (ja) * 2017-04-14 2018-10-18 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP2018182291A (ja) * 2017-04-14 2018-11-15 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP2019029595A (ja) * 2017-08-02 2019-02-21 日本放送協会 磁壁移動素子および磁気メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022248963A1 (ja) * 2021-05-27 2022-12-01 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20210383853A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
WO2020174569A1 (ja) 磁気記録アレイ、積和演算器及びニューロモーフィックデバイス
US20220005866A1 (en) Integrated device and neuromorphic device
JPWO2017183574A1 (ja) 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ
JP2020021857A (ja) 磁壁移動型磁気記録素子及び磁気記録アレイ
US11758826B2 (en) Integrated device and neuromorphic device
US20220188618A1 (en) Neuromorphic device
JP6819843B1 (ja) 磁気記録アレイ、ニューロモルフィックデバイスおよび磁気記録アレイの制御方法
US20240020520A1 (en) Memristor and neuromorphic device
US20240074323A1 (en) Magnetic array, magnetic array control method, and magnetic array control program
JP7140294B2 (ja) 磁気記録アレイ及びリザボア素子
WO2021166892A1 (ja) 磁壁移動素子および磁気記録アレイ
US20240180044A1 (en) Magnetic domain wall moving element, magnetic array, and neuromorphic device
WO2020157958A1 (ja) スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
WO2023166707A1 (ja) ニューロモーフィックデバイス
CN113366662A (zh) 磁畴壁移动元件、磁记录阵列和半导体装置
WO2023067770A1 (ja) 磁壁移動素子、磁気記録アレイ及び磁気メモリ
WO2023170816A1 (ja) 磁気アレイ、磁気アレイの制御方法及び磁気アレイの動作プログラム
US20220173162A1 (en) Magnetic array and method for manufacturing magnetic array
US11948615B2 (en) Magnetic recording array
WO2023012896A1 (ja) 磁壁移動素子および磁気アレイ
WO2024004126A1 (ja) 磁壁移動素子及び磁気アレイ
WO2023228389A1 (ja) 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
WO2021245768A1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
JP2023131598A (ja) 磁性素子及び集積装置
CN114373780A (zh) 磁畴壁移动元件及磁阵列

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19917136

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19917136

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP