JP6803063B2 - 抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ - Google Patents
抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ Download PDFInfo
- Publication number
- JP6803063B2 JP6803063B2 JP2016213779A JP2016213779A JP6803063B2 JP 6803063 B2 JP6803063 B2 JP 6803063B2 JP 2016213779 A JP2016213779 A JP 2016213779A JP 2016213779 A JP2016213779 A JP 2016213779A JP 6803063 B2 JP6803063 B2 JP 6803063B2
- Authority
- JP
- Japan
- Prior art keywords
- storage element
- signal
- write
- resistance change
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims description 172
- 238000001514 detection method Methods 0.000 claims description 53
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 238000012544 monitoring process Methods 0.000 claims description 14
- 230000005415 magnetization Effects 0.000 description 61
- 238000010586 diagram Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 229910001385 heavy metal Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000005291 magnetic effect Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1677—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
書き込み終了検出部は、書き込み手段の書き込み信号と、書き込み状態を表す出力手段からのモニタ信号の2つの信号に基づいて、書き込み終了を検出して書き込み終了検出信号を出力する。書き込み終了信号生成部は、書き込み終了検出部の書き込み終了検出信号に基づいて書き込み終了信号を出力する。
以下、図1,2を用いて本発明の抵抗変化型記憶素子データの書き込み装置の概略構成、及び動作例を説明し、図3,4を用いて、本発明の抵抗変化型記憶素子のデータ書き込み装置に用いる抵抗変化型記憶素子の概略構成、及び抵抗変化型記憶素子の構成例を説明する。次に、本発明の抵抗変化型記憶素子のデータ書き込み装置が備える書き込み手段及び出力手段を図5,6を用いて説明し、制御手段を図7を用いて説明し、データ書き込み装置の動作例を図8〜図14を用いて説明する。
図1は本発明の抵抗変化型記憶素子データの書き込み装置を説明するための概略構成図である。
本発明の実施形態に用いられる抵抗変化型記憶素子10の構成について図3を参照して説明する。図3(a)は抵抗変化型記憶素子10の概略構成を示している。抵抗変化型記憶素子10は、抵抗変化を生じる記憶素子11の一端に導電性電極13、他端に読み出し電極12を備える。導電性電極13に書き込み電流を流すことにより記憶素子11に抵抗変化が生じる。
次に、抵抗変化型記憶素子の構成例について、図4(a)〜図4(d)を用いて概略構成を説明する。なお、ここで示す抵抗変化型記憶素子の構成例は一例であって、この構成に限られるものではない。
本発明の書き込み装置が備える書き込み手段20、及び出力手段30の構成例を図5を用いて説明する。
図7は本発明の制御手段40の構成例を説明するための図である。
制御手段40は、書き込み終了検出部41と書き込み終了信号生成部42とを備える。書き込み終了検出部41は、否定排他的論理和41aと偶数個のインバータ41b,41cとから構成され、否定排他的論理和41aの一方の入力端子に偶数個のインバータ41b,41cを介して、制御部22の書き込み信号Yを入力し、他方の入力端子に出力手段30のモニタ信号VM(信号A)を入力する。書き込み終了検出部41は、制御部22からの書き込み信号Yと出力手段30の信号Aとの一致に基づいて記憶素子11の書き込み処理が完了したことを検出し、書き込み終了検出信号DONEを出力する。
次に、本発明の抵抗変化型記憶素子の書き込み装置の動作例を図8〜図14を用いて説明する。なお、図8〜図11は、書き込み前後のデータが異なり、書き込みによって異なるデータに書き替えるバックアップの動作状態1を示し、図12〜図14は書き込み前後のデータが同じであり、データの書き替えが行われない場合の動作状態2を示している。
図8に示すタイミングチャートは、通常動作、バックアップ動作、電源オフの状態、及び読み出し動作を示している。ここで、通常動作は、データの書き込みを行わない動作状態であり、バックアップ動作は、データの書き込み及びデータの書き込み状態をモニタする動作状態であり、電源オフは記憶素子への電流供給を停止した状態であり、読み出し動作は、記憶素子に記憶されるデータを読み出す動作状態である。
通常動作は、イネーブル信号ENが“High”の状態によって、CMOSフリップフロップと同様の動作をしつつ、記憶素子へのデータの書き込みを行わない動作状態にある。なお、ここでは、記憶素子11の抵抗状態は“Low”の状態にあるものとし、書き込み信号Yと出力信号Aとは共に“Low”の状態にあり、書き込み終了検出信号DONEは“Low”の状態にある。また、通常動作中の何れかのクロックCLKの立ち下がりでデータ信号Nqが“Low”から“High”に変化したものとする。
図9,図10はバックアップ動作における書き込み手段20、出力手段30、及び制御手段40の動作例を示している。
(D時点) 図8のD時点は、バックアップ動作から電源オフの状態に切り替わる時点である。この動作は、電源(VDD)がオフ状態となることで行われる。この電源オフの状態において、抵抗(データM)の状態は維持される。なお、抵抗変化型記憶素子を用いて不揮発性フリップフロップを構成では、抵抗変化型記憶素子をバックアップ動作させて電源がオフ状態となることによるデータの消滅を避ける。
(E時点) 図8のE時点は、電源オフから電源オンの状態に切り替わると共に、記憶素子に書き込まれたデータを読み出す時点であり、図11はこの時点の動作状態を示している。
図12に示すタイミングチャートは、書き込み前後のデータが同じでありデータの書き替えが行われない場合において、通常動作、バックアップ動作、及び電源オフの状態を示している。ここで、通常動作は、データの書き込みを行わない動作状態であり、バックアップ動作は、データの書き込み及びデータの書き込み状態をモニタする動作状態であり、電源オフは記憶素子への電流供給を呈した状態である。
通常動作は、イネーブル信号ENが“High”の状態によって、データの書き込みを行わない動作状態にある。なお、ここでは、記憶素子11の抵抗状態は、図8のタイミングチャートの状態を受けて“High”の状態にあるものとし、書き込み信号Yと出力信号Aとは共に“Low”の状態にあり、書き込み終了検出信号DONEは“Low”の状態にあり、データ信号Nqは“High”を維持しているものとする。
図13,図14はバックアップ動作における書き込み手段20、出力手段30、及び制御手段40の動作例を示している。
イネーブル信号ENが“High”から“Low”に変わることで、データの書き込み動作が開始され、バックアップ信号BCKが“Low”から“High”の状態に変わることでバックアップ動作が開始される。
次に、本発明の抵抗変化型記憶素子の書き込み装置を用いた不揮発性フリップフロップの構成例について図15〜図18を用いて説明する。
次に、本発明の構成と従来構成とついて消費電力の比較例を示す。
本発明の不揮発性フリップフロップの例は、以下の表1に示すパラメータの抵抗変化型記憶素子を用い、90nmルールで設計している。
10,10A,10B,10C,10D 抵抗変化型記憶素子
10a 導電層
10b 磁化固定層
10c トンネルバリア層
10d 磁化自由層
10e,10f,10g 端子
10h,10i スピン源
10j 磁壁
10k 重金属層
10l 記録層
10m 障壁層
10n 参照層
11 記憶素子
12 読み出し電極
13 導電性電極
20 書き込み手段
21,21A,21B 駆動手段
21Aa,21Ba トランジスタ
21Ab,21Bb インバータ
22 制御部
22a NAND回路
22b インバータ
30 出力手段
30a トランジスタ
30b トランジスタ
40 制御手段
41 書き込み終了検出部
41a 否定排他的論理和
41b,41c インバータ
42 書き込み終了信号生成部
42a,42b,42c、42d トランジスタ
51 マスターラッチ
52 スレーブラッチ
100 書き込み装置
110 抵抗変化型記憶素子
111 記憶素子
120 モニタ部
120A 書き込み手段
120Aa トランジスタ
120Ab 書き込みドライバ
120B 書き込み手段
120Ba トランジスタ
120Bb 書き込みドライバ
121 マルチプレクサ
130 読み出し部
130a NMOSトランジスタ
130b PMOSトランジスタ
BCK バックアップ信号
CLK クロック
D データ
DONE 書き込み終了検出信号
EN イネーブル信号
GND 接地電圧
IM モニタ電流
IR 読み出し電流
IW0,IW1,IW2 書き込み電流
IWR 書き込み電流
M データ
Nq データ信号
Q 出力
R0 低抵抗
R1 高抵抗
RCL 読み出し制御信号
RM 抵抗
SE モニタ制御信号
STR バックアップ開始制御信号
T1,T2,T3 端子
VBL 書き込み信号
VDD 電源電圧
VM モニタ信号
VRD 読み出し信号
WE 書き込み終了信号
Claims (5)
- 抵抗変化を生じる記憶素子の一端に導電性電極、他端に読み出し電極を備え、前記導電性電極に書き込み電流を流すことにより前記記憶素子に抵抗変化を生じさせる抵抗変化型記憶素子のデータ書き込み装置であって、
書き込み手段と、
記憶素子からの読み出し信号、及び書き込み手段による記憶素子の書き込み状態をモニタするモニタ信号を出力する出力手段と、
制御手段と、
を備え、
前記書き込み手段は、前記導電性電極への書き込み電流の電流方向を切り替えることにより前記抵抗変化型記憶素子の抵抗変化を生じさせ、前記書き込み電流の供給を停止しうる駆動手段を備え、
前記出力手段は、電源と前記読み出し電極間に設けられ、
前記制御手段は、前記抵抗変化型記憶素子への書き込み時に、前記出力手段からのモニタ信号に基づいて前記駆動手段を制御する
ことを特徴とする抵抗変化型記憶素子のデータ書き込み装置。
- 前記制御手段は、
前記書き込み手段の書き込み信号と、前記出力手段の書き込み状態のモニタ信号とに基づいて書き込み終了検出信号を出力する書き込み終了検出部と、
前記書き込み終了検出部の書き込み終了検出信号に基づいて書き込み終了信号を出力する書き込み終了信号生成部と
を備えることを特徴とする請求項1に記載の抵抗変化型記憶素子のデータ書き込み装置。
- 前記出力手段は、PMOSトランジスタとNMOSトランジスタの直列回路を備え、
前記PMOSトランジスタのソース端に前記電源が接続され、
前記NMOSトランジスタのソース端に前記記憶素子の前記読み出し電極が接続され、
前記PMOSトランジスタのドレイン端と前記NMOSトランジスタのドレイン端の接続ノードは、前記読み出し信号及び前記モニタ信号を出力する出力端であることを特徴とする請求項1又は2に記載の抵抗変化型記憶素子のデータ書き込み装置。
- 前記駆動手段は、
導電性電極の一端にソースを接続し、書き込み電流源側にドレインを接続する第1のNMOSトランジスタと、
導電性電極の他端にソースを接続し、書き込み電流源側にインバータを介してドレインを接続する第2のNMOSトランジスタとを備え、
第1のNMOSトランジスタ及び第2のNMOSトランジスタのゲートに、前記制御手段からの書き込み終了信号を入力することを特徴とする請求項1から3の何れか一つに記載の抵抗変化型記憶素子のデータ書き込み装置。
- マスターラッチとスレーブラッチとを継続接続する不揮発性フリップフロップであって、
前記マスターラッチは、前記請求項1から4の何れか一つに記載の抵抗変化型記憶素子のデータ書き込み装置を備えることを特徴とする不揮発性フリップフロップ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016213779A JP6803063B2 (ja) | 2016-10-31 | 2016-10-31 | 抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ |
US16/339,818 US11133046B2 (en) | 2016-10-31 | 2017-10-31 | Data writing device for variable-resistance memory element and non-volatile flip-flop |
PCT/JP2017/039342 WO2018079833A1 (ja) | 2016-10-31 | 2017-10-31 | 抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016213779A JP6803063B2 (ja) | 2016-10-31 | 2016-10-31 | 抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018073445A JP2018073445A (ja) | 2018-05-10 |
JP6803063B2 true JP6803063B2 (ja) | 2020-12-23 |
Family
ID=62025109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016213779A Active JP6803063B2 (ja) | 2016-10-31 | 2016-10-31 | 抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ |
Country Status (3)
Country | Link |
---|---|
US (1) | US11133046B2 (ja) |
JP (1) | JP6803063B2 (ja) |
WO (1) | WO2018079833A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102641097B1 (ko) * | 2018-12-31 | 2024-02-27 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5201487B2 (ja) | 2007-12-06 | 2013-06-05 | 日本電気株式会社 | 不揮発性ラッチ回路 |
US9412446B1 (en) * | 2013-08-16 | 2016-08-09 | Sandia Corporation | Multilevel resistive information storage and retrieval |
WO2015147016A1 (ja) * | 2014-03-24 | 2015-10-01 | 国立大学法人東北大学 | 抵抗変化型記憶素子のデータ書き込み装置 |
KR102080631B1 (ko) | 2014-08-08 | 2020-02-24 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 자기 저항 효과 소자 및 자기 메모리 장치 |
TWI585764B (zh) * | 2015-03-20 | 2017-06-01 | 華邦電子股份有限公司 | 電阻式記憶體及其記憶胞的資料寫入方法 |
-
2016
- 2016-10-31 JP JP2016213779A patent/JP6803063B2/ja active Active
-
2017
- 2017-10-31 US US16/339,818 patent/US11133046B2/en active Active
- 2017-10-31 WO PCT/JP2017/039342 patent/WO2018079833A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20200211611A1 (en) | 2020-07-02 |
WO2018079833A1 (ja) | 2018-05-03 |
US11133046B2 (en) | 2021-09-28 |
JP2018073445A (ja) | 2018-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6873561B2 (en) | Semiconductor memory device operating with low current consumption | |
JP5816211B2 (ja) | フラッシュメモリのセンスアンプ | |
JP5238430B2 (ja) | 記憶装置 | |
TW201727630A (zh) | 閂鎖裝置及方法 | |
US9543957B2 (en) | Reconfigurable logic circuit device | |
JP2012109010A5 (ja) | ||
JP6404326B2 (ja) | 抵抗変化型記憶素子のデータ書き込み装置 | |
US20150228333A1 (en) | Memory Circuit and Related Method | |
US20150016198A1 (en) | Multiple Power Domain Circuit and Related Method | |
US20180061466A1 (en) | Semiconductor memory system and operating method thereof | |
WO2018100954A1 (ja) | 抵抗変化型記憶素子のデータ書き込み装置 | |
IT201600121631A1 (it) | Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita' | |
KR102414605B1 (ko) | 반도체 회로, 반도체 회로의 제어 방법, 및 전자 기기 | |
JP2015536520A (ja) | 検知増幅器用低電圧電流参照発生器 | |
JP6981401B2 (ja) | 半導体回路、半導体回路の駆動方法、および電子機器 | |
JP6803063B2 (ja) | 抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ | |
CN109841238B (zh) | 感测放大器电路 | |
JP2013034040A (ja) | 不揮発性フリップフロップおよび不揮発性ラッチ | |
JP6801654B2 (ja) | 半導体装置 | |
US9343147B2 (en) | Resistive random access memory (ReRAM) and conductive bridging random access memory (CBRAM) cross coupled fuse and read method and system | |
WO2018212056A1 (ja) | 半導体回路、駆動方法、および電子機器 | |
US7193888B2 (en) | Nonvolatile memory circuit based on change in MIS transistor characteristics | |
JPWO2019087769A1 (ja) | 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法 | |
JP6288643B2 (ja) | 不揮発性ラッチ回路 | |
US9147448B2 (en) | Circuit arrangement and method for operating a circuit arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20161118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6803063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |