FR2889350A1 - Memoire vive magnetique - Google Patents
Memoire vive magnetique Download PDFInfo
- Publication number
- FR2889350A1 FR2889350A1 FR0552380A FR0552380A FR2889350A1 FR 2889350 A1 FR2889350 A1 FR 2889350A1 FR 0552380 A FR0552380 A FR 0552380A FR 0552380 A FR0552380 A FR 0552380A FR 2889350 A1 FR2889350 A1 FR 2889350A1
- Authority
- FR
- France
- Prior art keywords
- magnetic
- memory element
- memory
- conductive line
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
L'invention concerne une mémoire vive (45) comprenant un transistor (30) ; un élément mémoire magnétique (10) comprenant une face inférieure du côté du transistor et une face supérieure opposée à la face inférieure ; une première ligne conductrice (22) disposée entre le transistor et l'élément mémoire au niveau de la face inférieure et isolée de l'élément mémoire ; une seconde ligne conductrice (50) au contact de la face inférieure et interposée entre la première ligne conductrice et l'élément mémoire ; et un pont de connexion (51) reliant la face supérieure à une borne principale du transistor.
Description
MEMOIRE VIVE MAGNETIQUE
Domaine de l'invention La présente invention concerne une mémoire vive magné-tique (MRAM de l'anglais Magnetic Random Access Memory) et un procédé de fabrication d'une telle mémoire.
Exposé de l'art antérieur Un élément mémoire d'une mémoire vive magnétique se caractérise généralement par un vecteur moment magnétique dont l'orientation peut être modifiée par l'application d'un champ magnétique extérieur. Une information spécifique est stockée dans l'élément mémoire en orientant le vecteur moment magnétique selon une direction et/ou un sens privilégié. L'élément mémoire peut conserver une information pendant une durée importante sans qu'il y ait besoin de le rafraîchir ou de l'alimenter en énergie, ce qui est un avantage important de ce type de mémoire.
A titre d'exemple, pour stocker une information binaire, on peut prévoir un élément mémoire ayant un axe de facile aimantation. Le vecteur moment magnétique est alors orienté le long de l'axe de facile aimantation dans un premier sens pour stocker un premier état de l'information et dans le sens opposé pour stocker un second état de l'information.
Les figures 1 et 2 représentent respectivement une vue en perspective et une coupe d'une mémoire vive magnétique 5 classique pour laquelle seul un élément mémoire 10 est représenté. L'élément mémoire 10 se compose d'un empilement de couches comprenant généralement une couche magnétique piégée 14 constituée d'un matériau ferromagnétique et dont le vecteur moment magnétique conserve une orientation identique lors de l'application d'un champ magnétique extérieur, une couche magnétique libre 16 constituée d'un matériau ferromagnétique et ayant un vecteur moment magnétique dont l'orientation est susceptible d'être modifiée par l'application d'un champ magné- tique extérieur et une couche isolante 18 interposée entre la couche piégée 14 et la couche libre 16.
L'élément mémoire 10 est placé à l'intersection d'une ligne de bit 20 et d'une ligne de mot 22. La ligne de bit 20 est disposée au dessus de l'élément mémoire 10 et est reliée à l'élément mémoire 10 par l'intermédiaire d'un via métallique 24. La ligne de mot 22 est disposée en dessous de l'élément mémoire 10 et n'est pas en contact avec l'élément mémoire 10. La ligne de bit 20 et la ligne de mot 22 sont constituées d'un coeur métallique 26, non magnétique, éventuellement recouvert sur trois faces par un revêtement magnétique 28 (correspondant au terme anglais cladding), par exemple constitué d'un matériau ferromagnétique doux. Pour la ligne de bit 20, le revêtement 28 est réalisé au niveau des faces latérales et de la face supérieure de la ligne et, pour la ligne de mot 22, le revê- terrent 28 est réalisé au niveau des faces latérales et de la face inférieure de la ligne.
L'élément mémoire 10 est associé à un transistor MOS 30, représenté uniquement en figure 2, formé au niveau d'un substrat 31, par exemple de type P-. Le transistor 30 comprend une région de source 32 de type N+, une région de drain 34 de type N+, et une grille 36. La région de drain 34 ou de source 32 est reliée à la face inférieure de l'élément mémoire 10 par l'intermédiaire d'un via métallique 38 et d'une portion métallique de raccord 40 disposée entre l'élément mémoire 10 et la ligne de mot 22.
Un procédé classique d'écriture d'une information dans l'élément mémoire 10 consiste à bloquer le transistor 30 et à faire passer des courants adaptés dans les lignes de bit et de mot 20, 22 de façon à obtenir, au niveau de l'élément mémoire 10, un champ magnétique susceptible d'orienter le vecteur moment magnétique de la couche libre 16 dans le sens souhaité. Les revêtements 28 assurent une focalisation des lignes de champ magnétique émises par les lignes de bit et de mot 20, 22 vers l'élément mémoire 10 lorsqu'elles sont traversées par un cou- rant. Ceci permet de diminuer les valeurs des courants nécessaires à l'écriture d'une information dans l'élément mémoire 10 et limite les risques de perturbations des éléments mémoire adjacents de la mémoire vive magnétique. Un procédé classique de lecture d'une information stockée dans l'élément mémoire 10 consiste à rendre passant le transistor 30 et à faire passer un courant dans la ligne de bit 20. L'information stockée dans l'élément mémoire 10 peut se déduire de la mesure de la résistance de l'élément mémoire 10.
La figure 3 est une vue schématique de dessus d'une mémoire vive 5 comprenant douze éléments mémoire repartis en trois rangées et quatre colonnes. A chaque rangée est associée une ligne de bit 20 reliée à chaque élément mémoire de la rangée. A chaque colonne est associée une ligne de mot 22 qui s'étend sous les éléments mémoire de la colonne. A l'inter-section entre chaque ligne de bit 20 et chaque ligne de mot 22 se trouve donc un élément mémoire. En figure 3, seules les lignes de bit 20, les lignes de mot 22 et les portions de raccord 40 associées aux éléments mémoire sont représentées, un trait en pointillés représentant une partie du contour d'une ligne de mot 22 qui se trouve, en vue de dessus, sous une portion de raccord 40 ou une ligne de bit 20 ou une partie du contour d'une portion de raccord 40 qui se trouve, en vue de dessus, sous une ligne de bit 20.
Une tendance actuelle est à l'augmentation de la 35 densité des mémoires magnétiques, c'est-à-dire à l'obtention de mémoires magnétiques ayant un nombre accru d'éléments mémoire par unité de surface. On souhaite donc réduire l'écart entre les éléments mémoire. Toutefois, plus les éléments mémoire 10 sont proches, plus le risque augmente que, lors d'une opération d'écriture dans un élément mémoire, les champs magnétiques d'écriture modifient les informations stockées dans les éléments mémoire adjacents à l'élément mémoire considéré.
Pour limiter les risques de perturbations, on cherche à rapprocher le plus possible les lignes de mot et les lignes de bit des éléments mémoire de façon à pouvoir utiliser des champs magnétiques d'écriture d'amplitudes plus faibles. Ceci permet-trait, en outre, de réduire la consommation de la mémoire magnétique.
Le document américain 2004/0222450, au nom de David Tsang, décrit, dans un exemple de réalisation, une mémoire magnétique dans laquelle la ligne de bit est disposée au dessous de l'élément mémoire, la face inférieure de l'élément mémoire étant au contact de la ligne de bit. La ligne de mot est disposée au dessus de l'élément mémoire et est isolée de celui- ci. Un pont de connexion relie la face supérieure de l'élément mémoire à la région de drain du transistor associé.
Un inconvénient d'une telle mémoire magnétique est que le procédé de formation du revêtement de la ligne de mot qui s'étend au dessus de l'élément mémoire est généralement plus complexe que le procédé de formation du revêtement de la ligne de bit qui s'étend sous l'élément mémoire. En effet, pour la ligne de bit, le procédé de formation du revêtement comprend une étape de dépôt conforme d'un matériau magnétique dans une ouverture ayant la forme de la ligne de bit et une étape de polissage mécano-chimique. On obtient alors directement le revêtement sur les faces latérales et la face inférieure de la ligne de bit. Pour la ligne de mot qui s'étend au dessus de l'élément mémoire, le procédé de formation du revêtement comprend une étape de dépôt conforme d'un matériau magnétique dans une ouverture ayant la forme de la ligne de mot et une étape de polissage mécano-chimique. On obtient alors un revêtement sur les parois latérales de l'ouverture mais également sur le fond de l'ouverture. Une étape de gravure permet de retirer la portion de revêtement sur le fond de l'ouverture. Après formation du coeur de la ligne de mot, une étape de dépôt d'une couche du matériau magnétique permet de former la paroi supérieure du revêtement.
Résumé de l'invention La présente invention vise à obtenir une mémoire magnétique dans laquelle les lignes de mot et de bit sont disposées à proximité de l'élément mémoire et pour laquelle le procédé de fabrication des lignes de mot et de bit est simplifié.
Dans ce but, elle prévoit une mémoire vive comprenant un transistor; un élément mémoire magnétique comprenant une face inférieure du côté du transistor et une face supérieure opposée à la face inférieure; une première ligne conductrice disposée entre le transistor et l'élément mémoire au niveau de la face inférieure et isolée de l'élément mémoire; une seconde ligne conductrice au contact de la face inférieure et interposée entre la première ligne conductrice et l'élément mémoire; et un pont de connexion reliant la face supérieure à une borne principale du transistor.
Selon un mode de réalisation de la présente invention, l'élément mémoire magnétique comprend une région magnétique libre, une région magnétique piégée et une région isolante interposée entre la région magnétique libre et la région magnétique piégée.
Selon un mode de réalisation de la présente invention, 30 la seconde ligne conductrice est constituée en totalité d'un matériau conducteur non magnétique.
Selon un mode de réalisation de la présente invention, la seconde ligne conductrice comprend un empilement d'une couche d'un matériau magnétique et d'une couche d'un matériau conducteur non magnétique, ladite couche du matériau non magnétique étant du côté de la face inférieure de l'élément mémoire magnétique.
Selon un mode de réalisation de la présente invention, la première ligne conductrice et la seconde ligne conductrice sont perpendiculaires, l'élément mémoire magnétique étant disposé au niveau du croisement entre la première ligne conductrice et la seconde ligne conductrice.
La présente invention prévoit également un procédé de fabrication d'une mémoire vive magnétique comprenant les étapes consistant à former un transistor au niveau d'un substrat; à former une première ligne conductrice; à recouvrir la première ligne conductrice d'une couche isolante; à former une seconde ligne conductrice; à former un élément mémoire magnétique comprenant une face inférieure en contact avec la seconde ligne conductrice et une face supérieure opposée à la face inférieure, l'élément mémoire magnétique étant disposé au niveau de la première ligne conductrice; et à former un pont de connexion reliant la face supérieure à une borne principale du transistor.
Selon un mode de réalisation de la présente invention, la seconde ligne conductrice est formée en totalité d'un matériau conducteur non magnétique.
Selon un mode de réalisation de la présente invention, la seconde ligne conductrice est formée d'une couche d'un matériau magnétique recouverte d'une couche d'un matériau conducteur non magnétique, ladite couche du matériau non magnétique étant du côté de l'élément mémoire magnétique. Brève description des dessins Cet objet, ces caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante d'un exemple de réalisation particulier faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: les figures 1 et 2, précédemment décrites, sont respectivement une vue partielle en perspective et une coupe 35 d'une mémoire vive magnétique classique; la figure 3, précédemment décrite, est une vue de dessus schématique d'une mémoire vive magnétique classique; la figure 4 est une coupe schématique d'un exemple de réalisation d'une mémoire vive magnétique selon l'invention; la figure 5 est un schéma par blocs illustrant les étapes d'un exemple de procédé de fabrication d'une mémoire vive magnétique selon l'invention; et la figure 6 est une vue de dessus d'une mémoire vive magnétique selon l'invention.
Description détaillée
Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle.
La figure 4 est une vue en coupe d'une mémoire vive magnétique 45 selon l'invention. Pour des raisons de clarté, seul un élément mémoire 10 est représenté. L'élément mémoire 10 repose sur une ligne de bit 50. La ligne de mot 22 est disposée en dessous de la ligne de bit 50 à la verticale de l'élément mémoire 10. La ligne de mot 22 peut, de façon classique, comprendre un coeur 26 constitué d'un matériau non magnétique recouvert sur trois faces par un revêtement 28 constitué d'un matériau magnétique. Selon le présent exemple de réalisation, la face supérieure de l'élément mémoire 10 est connectée au transistor 30 par l'intermédiaire d'un pont de connexion 51 comprenant un via 52 connecté à la face supérieure de l'élément mémoire 10, un via 53 connecté à une borne principale du transistor 30, c'est-à-dire à la région de source ou de drain du transistor 30, et une portion de raccord 54 réalisée dans un niveau de métallisation supérieur au niveau de métallisation de la ligne de bit 50 et reliant les vias 52 et 53. Le via 53 peut être constitué d'un empilement de vias élémentaires et de portions métalliques correspondant à différents niveaux de métallisation.
En conservant pour la ligne de bit 50 la même épaisseur que la portion de raccord 40 de la mémoire 5 représentée en figure 2 (par exemple de l'ordre de 50 nm), on ne modifie pas la distance séparant la ligne de mot 22 et l'élément mémoire 10 par rapport à la mémoire 5 représentée en figure 2, une telle distance étant, par exemple, de l'ordre de 150 nm. Le présent exemple de réalisation permet donc de diminuer l'amplitude des courants nécessaires à la réalisation d'une opération d'écriture. Selon le présent exemple de réalisation, la ligne de bit 50 est constituée d'un matériau non magnétique, par exemple du tantale. Selon une variante de réalisation, la ligne de bit 50 comprend un revêtement partiel consistant en une bande d'un matériau magnétique au niveau de la face inférieure de la ligne de bit 50. Une telle bande permet de focaliser le champ magnétique fourni par la ligne de bit 50 vers l'élément mémoire 12 tout en étant simple à réaliser. A titre de comparaison, pour une mémoire magnétique vive réalisée selon une technologie de fabrication de transistors MOS pour laquelle la largeur des canaux des transistors MOS est de 90 nm, la demanderesse a mis en évidence que, par rapport à la structure classique de la figure 1, le courant d'écriture à fournir à la ligne de bit 50 est d'environ 10 moins élevé lorsque la ligne de bit 50 ne comprend pas de revêtement et est d'environ 45 % moins élevé lorsque la ligne de bit 50 comprend un revêtement partiel constitué d'un bande magnétique disposée sur la face inférieure de la ligne de bit 50.
La figure 5 illustre les étapes d'un exemple de procédé de fabrication de la mémoire vive magnétique selon l'invention. A l'étape 60, après réalisation des composants au niveau du substrat 31 et des composants dans les premiers niveaux de métallisation, les lignes de mot 22 sont formées. A l'étape 62, après le dépôt d'une couche isolante recouvrant les lignes de mot 22, les lignes de bit 50 sont formées. A l'étape 64, les éléments mémoire 10 sont formés sur les lignes de bit 50 au niveau de l'intersection entre les lignes de bit 50 et les lignes de mot 22. Aux étapes 60, 62 et 64, les vias 53 sont progressivement formés par l'empilement de vias élémentaires et de portions métalliques. A l'étape 66, les ponts de connexion 51 sont formés, en recouvrant les éléments mémoire 10 d'une couche isolante, en formant dans la couche isolante les vias 52 et en achevant de former les vias 53 et en formant les portions de raccord 54.
Les étapes du présent exemple de procédé pour la réalisation des ponts de connexion 51 n'entraînent pas d'étapes supplémentaires par rapport à un procédé de fabrication classique. En effet, l'étape de réalisation des vias 52 est similaire à l'étape de réalisation des vias 24 dans un procédé de réalisation classique et les étapes de réalisation des vias 53 sont également présentes dans un procédé de réalisation classique étant donné que les lignes de bit 20 sont généralement connectées par des vias à des transistors formés au niveau du substrat 31 et non représentés en figure 2.
La figure 6 est une vue analogue à la figure 3 illustrant le fait qu'une mémoire vive magnétique 45 selon le présent exemple de réalisation occupe une surface sensiblement analogue à celle occupée par une mémoire vive magnétique 5 classique, pour des mêmes techniques de fabrication.
La présente invention comporte de nombreux avantages: Premièrement, le rapprochement des lignes de bit des éléments mémoire correspondants sans modifier, ou en modifiant peu, l'écart entre les lignes de mot et les éléments mémoire correspondants, permet de mieux focaliser les champs magnétiques d'écriture et donc de réduire l'amplitude des courants d'écriture. On diminue ainsi le risque de perturbations des éléments mémoire adjacents à un élément mémoire magnétique pour lequel une opération d'écriture est réalisée. Ceci permet d'envisager une augmentation de la densité de la mémoire. En outre, on peut réaliser un gain de consommation puisque les champs magnétiques d'écriture peuvent être obtenus avec des courants de moindre intensité.
Deuxièmement, le procédé de fabrication de la mémoire vive selon l'invention est simplifié. En effet, les lignes de bit peuvent être réalisées sans revêtement ou seulement avec un revêtement au niveau de la face inférieure. De plus, même si les lignes de bit comprennent un revêtement sur trois faces, le procédé de formation du revêtement est identique au procédé de formation du revêtement des lignes de mot et est donc plus simple que le procédé de formation de revêtement lorsque les lignes de bit sont disposées au dessus des éléments mémoire.
Troisièmement, pour une même technologie de fabrication, la mémoire selon la présente invention peut être réalisée avec la même densité qu'une mémoire classique.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les éléments mémoire peuvent être réalisés par un empilement de plus de trois couches. Par exemple, on peut prévoir une couche d'accroche au niveau de la face inférieure de l'empilement. De même, le revêtement des lignes de mot et de bit peut correspondre à un empilement de plusieurs couches, contenant par exemple une couche d'accroche.
Claims (8)
1. Mémoire vive (45) comprenant: un transistor (30) ; un élément mémoire magnétique (10) comprenant une face inférieure du côté du transistor et une face supérieure opposée 5 à la face inférieure; une première ligne conductrice (22) disposée entre le transistor et l'élément mémoire au niveau de la face inférieure et isolée de l'élément mémoire; une seconde ligne conductrice (50) au contact de la 10 face inférieure et interposée entre la première ligne conductrice et l'élément mémoire; et un pont de connexion (51) reliant la face supérieure à une borne principale du transistor.
2. Mémoire selon la revendication 1, dans laquelle l'élément mémoire magnétique (10) comprend une région magnétique libre (16), une région magnétique piégée (14) et une région isolante (18) interposée entre la région magnétique libre et la region magnetique piégée.
3. Mémoire selon la revendication 1, dans laquelle la 20 seconde ligne conductrice (50) est constituée en totalité d'un matériau conducteur non magnétique.
4. Mémoire selon la revendication 1, dans laquelle la seconde ligne conductrice (50) comprend un empilement d'une couche d'un matériau magnétique et d'une couche d'un matériau conducteur non magnétique, ladite couche du matériau non magnétique étant du côté de la face inférieure de l'élément mémoire magnétique (10).
5. Mémoire selon la revendication 1, dans laquelle la première ligne conductrice (22) et la seconde ligne conductrice (50) sont perpendiculaires, l'élément mémoire magnétique (10) étant disposé au niveau du croisement entre la première ligne conductrice et la seconde ligne conductrice.
6. Procédé de fabrication d'une mémoire vive magné-tique (45) comprenant les étapes suivantes: former un transistor (30) au niveau d'un substrat (31) ; former une première ligne conductrice (22) ; recouvrir la première ligne conductrice d'une couche isolante; former une seconde ligne conductrice (50) ; former un élément mémoire magnétique (10) comprenant une face inférieure en contact avec la seconde ligne conductrice et une face supérieure opposée à la face inférieure, l'élément mémoire magnétique étant disposé au niveau de la première ligne conductrice; et former un pont de connexion (51) reliant la face supérieure à une borne principale du transistor.
7. Procédé selon la revendication 6, dans lequel la seconde ligne conductrice (50) est formée en totalité d'un 15 matériau conducteur non magnétique.
8. Procédé selon la revendication 6, dans lequel la seconde ligne conductrice (50) est formée d'une couche d'un matériau magnétique recouverte d'une couche d'un matériau conducteur non magnétique, ladite couche du matériau non magnétique étant du côté de l'élément mémoire magnétique (10).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0552380A FR2889350A1 (fr) | 2005-07-29 | 2005-07-29 | Memoire vive magnetique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0552380A FR2889350A1 (fr) | 2005-07-29 | 2005-07-29 | Memoire vive magnetique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2889350A1 true FR2889350A1 (fr) | 2007-02-02 |
Family
ID=36178400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0552380A Pending FR2889350A1 (fr) | 2005-07-29 | 2005-07-29 | Memoire vive magnetique |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2889350A1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1109170A2 (fr) * | 1999-12-16 | 2001-06-20 | Kabushiki Kaisha Toshiba | Dispositif de mémoire magnétique |
| EP1420411A2 (fr) * | 2002-11-13 | 2004-05-19 | Hewlett-Packard Development Company, L.P. | MRAM avec gainage asymetrique de ses lignes memoires |
| US20040125649A1 (en) * | 2003-10-02 | 2004-07-01 | Durlam Mark A. | MRAM and methods for reading the MRAM |
| US20040222450A1 (en) * | 2003-05-05 | 2004-11-11 | David Tsang | MRAM architecture with a bit line located underneath the magnetic tunneling junction device |
-
2005
- 2005-07-29 FR FR0552380A patent/FR2889350A1/fr active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1109170A2 (fr) * | 1999-12-16 | 2001-06-20 | Kabushiki Kaisha Toshiba | Dispositif de mémoire magnétique |
| EP1420411A2 (fr) * | 2002-11-13 | 2004-05-19 | Hewlett-Packard Development Company, L.P. | MRAM avec gainage asymetrique de ses lignes memoires |
| US20040222450A1 (en) * | 2003-05-05 | 2004-11-11 | David Tsang | MRAM architecture with a bit line located underneath the magnetic tunneling junction device |
| US20040125649A1 (en) * | 2003-10-02 | 2004-07-01 | Durlam Mark A. | MRAM and methods for reading the MRAM |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2633525B1 (fr) | Element magnetique inscriptible. | |
| WO2003032338A1 (fr) | Dispositif magnetoresistif a vanne de spin a performances ameliorees | |
| FR2630244A1 (fr) | Dispositif d'ecriture et de lecture sur un support magnetique et son procede de fabrication | |
| EP1626442B1 (fr) | Capteur d'image | |
| EP0406052B1 (fr) | Procédé de réalisation de tête magnétique multipiste, et tête magnétique multipiste | |
| FR2870626A1 (fr) | Dispositif de memoire magnetique et procede pour sa fabrication | |
| EP0810665A1 (fr) | Matrice de mémoire ROM compacte | |
| EP0420755A1 (fr) | Procédé de réalisation d'une tête d'enregistrement magnétique et tête obtenue par ce procédé | |
| FR2869446A1 (fr) | Dispositif de memoire a l'etat solide et procede d'agencement de cellules d'une memoire a l'etat solide | |
| EP1388896A1 (fr) | Mémoire sur substrat du type silicium sur isolant. | |
| FR2859043A1 (fr) | Dispositif de memoire magnetique permanente et son procede de fabrication | |
| EP1580760A1 (fr) | Mémoire vive magnétorésistive à haute densité de courant | |
| FR2658647A1 (fr) | Tete magnetique horizontale a effet hall et son procede de realisation. | |
| FR3038133A1 (fr) | Cellule memoire a changement de phase ayant une structure compacte | |
| FR2889350A1 (fr) | Memoire vive magnetique | |
| EP0915480B1 (fr) | Point mémoire MOS | |
| EP2764550B1 (fr) | Point mémoire ram a un transistor | |
| EP2419902B1 (fr) | Point memoire ram a un transistor | |
| EP3745483A1 (fr) | Mémoire à changement de phase | |
| EP1677347B1 (fr) | Mémoire vive magnétique | |
| EP0644528B1 (fr) | Tête magnétique de lecture et d'écriture à élément magnétorésistant compensé en écriture | |
| FR3050739A1 (fr) | Procede de fabrication de cellules-memoires resistives | |
| FR2880473A1 (fr) | Memoire vive magnetique | |
| FR2890777A1 (fr) | Memoire vive magnetique | |
| FR2806826A1 (fr) | Tete magnetique integree pour l'enregistrement magnetique helicoidal sur bande et son procede de fabrication |