FR2880473A1 - Memoire vive magnetique - Google Patents
Memoire vive magnetique Download PDFInfo
- Publication number
- FR2880473A1 FR2880473A1 FR0453260A FR0453260A FR2880473A1 FR 2880473 A1 FR2880473 A1 FR 2880473A1 FR 0453260 A FR0453260 A FR 0453260A FR 0453260 A FR0453260 A FR 0453260A FR 2880473 A1 FR2880473 A1 FR 2880473A1
- Authority
- FR
- France
- Prior art keywords
- magnetic
- recess
- layer
- memory element
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
L'invention concerne un élément mémoire (94) pour mémoire vive magnétique, contenu dans un évidement (85) d'une couche isolante (80, 81), l'évidement comportant une partie (84) à flancs inclinés s'étendant jusqu'au fond de l'évidement, l'élément mémoire comportant une première portion de couche magnétique (96) recouvrant de façon sensiblement conforme le fond de l'évidement et la partie de l'évidement à flancs inclinés et en contact, au niveau du fond de l'évidement, avec une portion conductrice (44, 60), une portion de couche non magnétique (98) recouvrant de façon sensiblement conforme la première portion de couche magnétique et une seconde portion de couche magnétique (100) recouvrant la portion de couche non magnétique.
Description
MEMOIRE VIVE MAGNETIQUE
Domaine de l'invention La présente invention concerne une mémoire vive magné-tique ou MRAM (acronyme anglais pour magnetic ramdom access memory) et un procédé de fabrication d'une telle mémoire.
Exposé de l'art antérieur La figure 1 illustre le fonctionnement d'une mémoire vive magnétique. Une telle mémoire comprend une matrice d'éléments mémoire disposés en rangées et en colonnes, un seul élément mémoire 10 étant représenté en figure 1. Chaque élément mémoire 10 est constitué de l'empilement de trois couches: une première couche 12 constituée d'un matériau magnétique, par exemple du cobalt, dont l'orientation magnétique est fixe, une deuxième couche 14 constituée d'un isolant et une troisième couche 16 constituée d'un matériau ferromagnétique, par exemple un alliage de cobalt et de fer ou un alliage de nickel et de fer, dont l'orientation magnétique peut varier. La couche isolante 12 joue le rôle de barrière pour empêcher l'alliage entre la couche magnétique 12 et la couche ferromagnétique 16 et permettre le passage des électrons dont le spin doit être conservé. De façon générale, chaque couche de l'élément mémoire peut elle-même être constituée de plusieurs couches. Tous les éléments mémoire 10 d'une même colonne de la matrice sont connectés à une piste conductrice 18, jouant le rôle de ligne de bits. Une piste conductrice 20 est disposée à l'aplomb des éléments mémoire 10 d'une même rangée de la matrice mais n'est pas en contact électrique avec les éléments mémoire de la rangée.
Pour chaque élément mémoire 10 de la matrice, la première couche 12 est reliée par l'intermédiaire d'une portion de connexion 22 au drain (ou à la source) d'un transistor MOS 24 à canal N ou P dont la source (ou le drain) est reliée à un potentiel de référence, par exemple la masse GND. La grille du transistor MOS 24 est con<<andée par un signal de commande de grille SG. Le transistor MOS associé à chaque élément mémoire peut être remplacé par un circuit à diode. Le transistor MOS 24 a pour rôle la sélection en lecture de l'élément mémoire 10 à adresser.
A titre d'exemple, la couche magnétique 12 de l'élément mémoire 10 a un vecteur moment magnétique dont l'orientation est fixe quelle que soit l'amplitude du champ magnétique dans lequel baigne l'élément mémoire. La couche ferromagnétique 16 a alors un vecteur moment magnétique dont l'orientation peut être modifiée par l'application d'un champ magnétique. A titre d'exemple, une donnée binaire peut être stockée dans l'élément mémoire en orientant le vecteur moment magnétique de la couche ferromagnétique 16 en parallèle ou en antiparallèle par rapport au vecteur moment magnétique de la couche magnétique 12.
Une opération d'écriture d'une donnée dans l'élément mémoire 10 est réalisée en faisant passer un courant dans la ligne de bits 18 et dans la ligne de mot 20 associées à l'élément mémoire. La circulation d'un courant dans la ligne de bits 18 entraîne la formation d'un champ magnétique dont l'orientation générale des lignes de champ est représentée par la flèche 26. De façon analogue, la circulation d'un courant dans la ligne de mot 20 entraîne la formation d'un champ magnétique dont l'orientation générale des lignes de champ est représentée par la flèche 28. Selon le sens de circulation du courant dans la ligne de bits 18 et la ligne de mot 20, le vecteur moment magnétique de la couche ferromagnétique 16 est orienté en parallèle ou en anti-parallèle par rapport au vecteur moment magnétique de la couche magnétique 12. Pendant une opération d'écriture, le transistor MOS 24 est fermé.
Une opération de lecture de la donnée binaire stockée dans l'élément mémoire 10 est réalisée en ouvrant le transistor 24 associé à l'élément mémoire 10 et en faisant circuler un courant dans celui-ci par l'intermédiaire de la ligne de bits 18. La détermination de la donnée stockée dans l'élément mémoire se base sur la différence de la résistance de l'élément mémoire 10 selon la différence d'orientation des vecteurs moment magnétique de la couche ferromagnétique 16 et de la couche magnétique 12.
Les figures 2A à 2G représentent des étapes successives d'un exemple classique de procédé de fabrication d'un tel élément mémoire 10 sous forme intégrée. Un tel procédé est notamment décrit dans le brevet américain US 6 673 675.
Comme cela est représenté en figure 2A, la mémoire magnétique est réalisée sur un substrat 30, par exemple en silicium monocristallin, comprenant des tranchées d'isolation 32 isolant les éléments mémoire les uns des autres. Deux régions dopées 34, 36 de type N forment les régions de source et de drain du transistor MOS 24. La grille du transistor MOS 24 est constituée de l'empilement d'une couche d'oxyde de grille 38, par exemple de l'oxyde de silicium, et d'une couche de grille 40, par exemple en silicium polycristallin. Le substrat 30 et la grille du transistor MOS 24 sont recouverts d'une couche isolante 42. Une portion de connexion 44, par exemple métallique, est enterrée en surface de la couche isolante 42 et est reliée à la région dopée 36 par l'intermédiaire d'un contact 46. Une portion de connexion 48, par exemple métallique, est enterrée en surface de la couche isolante 42 et est reliée à la région dopée 34 par l'intermédiaire d'un via 50. La portion de connexion 48 est destinée à être reliée à la masse. Une piste conductrice 52, par exemple métallique, est enterrée en surface de la couche isolante 42 et constitue la ligne de mot 20.
La figure 2B représente la structure obtenue après avoir recouvert la couche isolante 42 d'une couche isolante 54, et formé, dans la couche isolante 54, une portion de connexion 56, par exemple métallique, en contact avec la portion de connexion 44.
La figure 2C représente la structure obtenue après avoir recouvert la couche isolante 54 d'une couche isolante 58 et formé, dans la couche isolante 58, une portion de connexion 60, par exemple métallique, en contact avec la portion de connexion 56 et qui s'étend sensiblement à l'aplomb de la ligne de mot 52.
La figure 2D représente la structure obtenue après avoir recouvert la couche isolante 54 d'une couche isolante 62 et gravé un évidement 64 à flancs sensiblement droits dans la couche isolante 54 exposant une partie de la portion de connexion 60.
La figure 2E représente la structure obtenue après avoir déposé, par exemple par dépôt sous phase vapeur ou pulvérisation cathodique, sur la couche isolante 62, une couche magnétique 66, une couche isolante 68, une couche ferromagnétique 70 et une couche conductrice 72, par exemple métallique. Les couches déposées pénètrent dans l'évidement 64 de sorte que la couche magnétique 66 est en contact avec la portion de connexion 60. De façon générale, la couche magnétique 66 a une épaisseur d'environ une dizaine de nanomètres, la couche isolante 68 a une épaisseur de quelques nanomètres, et la couche ferromagnétique 70 a une épaisseur d'une dizaine de nanomètres à quelques dizaines de nanomètres.
La figure 2F représente la structure obtenue après une étape de polissage mécano-chimique (CMP) des couches 66, 68, 70, 72 jusqu'à la couche isolante 62. On isole ainsi un élément mémoire 73 formé de l'empilement de portions magnétique 74, isolante 75 et ferromagnétique 76. Les portions 74, 75, 76 ainsi définies comprennent des zones en coin 77, 78, 79. En d'autres termes, la structure résultante de l'élément mémoire 73 après l'étape de planarisation a une section en "U". De telles zones en coin 77, 78, 79 sont indésirables dans la mesure où il est difficile de maîtriser l'épaisseur de la portion isolante 75 au niveau de la zone en coin 77. En particulier, il y a un risque que l'épaisseur de la portion isolante 75 soit localement diminuée au niveau de la zone en coin 77. Ceci peut entraîner l'apparition de courants de fuite entre la portion magnétique 74 et la portion ferromagnétique 76 dégradant le fonctionnement de l'élément mémoire 73. Il est donc souhaitable d'éliminer les zones en coin 77, 78, 79.
La figure 2G représente la structure obtenue après la gravure des zones en coin 77, 78, 79 de l'élément mémoire 73. On obtient alors un élément mémoire 73 dans lequel les portions magnétique 74, isolante 75 et ferromagnétique 76 sont sensiblement planes.
Un inconvénient est que les matériaux généralement utilisés pour la réalisation des éléments mémoire sont peu réactifs avec les gravures chimiques classiquement utilisées dans les procédés de fabrication de circuit intégré car il n'y a pas de formation de composés volatils. Il est donc nécessaire d'utiliser des gravures de type RIE (acronyme anglais pour reactive ion etching) pour éliminer les zones en coin 77, 78, 79 de l'élément mémoire 73. Un inconvénient de telles gravures est que les matériaux gravés par une gravure de type RIE ont tendance à se redéposer sur les parois de la chambre de gravure et/ou sur d'autres parties du circuit intégré. Il peut en résulter un encrassement de la chambre de gravure, et/ou, ce qui est beaucoup plus gênant, l'apparition de défauts au niveau du circuit intégré.
Résumé de l'invention La présente invention vise à obtenir un élément 35 mémoire pour une mémoire vive magnétique ne présentant pas de "zones en coin" et susceptible d'être réalisé par un procédé ne comportant pas d'étapes de gravure de type RIE.
Un autre objet de l'invention est de prévoir un procédé de fabrication d'un tel élément mémoire qui est compatible avec les procédés de fabrication généralement utilisés pour les circuits intégrés.
Un autre objet de l'invention est de prévoir un procédé de fabrication d'un tel élément mémoire qui modifie peu les étapes du procédé de fabrication général de la mémoire vive.
Dans ce but, la présente invention prévoit un élément mémoire pour mémoire vive magnétique, contenu dans un évidement d'une couche isolante, l'évidement comportant une partie à flancs inclinés s'étendant jusqu'au fond de l'évidement. L'élément mémoire comporte une première portion de couche magnétique recouvrant de façon sensiblement conforme le fond de l'évidement et la partie de l'évidement à flancs inclinés et en contact, au niveau du fond de l'évidement, avec une portion conductrice, une portion de couche non magnétique recouvrant de façon sensiblement conforme la première portion de couche magné- tique et une seconde portion de couche magnétique recouvrant la portion de couche non magnétique.
Selon un mode de réalisation de la présente invention, l'évidement comporte en outre une partie à flancs droits se prolongeant jusqu'au fond de l'évidement par la partie à flancs inclinés, la première portion de couche magnétique recouvrant de façon sensiblement conforme la partie de l'évidement à flancs droit et la partie de l'évidement à flancs inclinés et étant en contact, au niveau du fond de l'évidement, avec la portion conductrice, la portion de couche non magnétique recouvrant de façon sensiblement conforme la première portion de couche magnétique et la seconde portion de couche magnétique recouvrant la portion de couche non magnétique.
Selon un mode de réalisation de la présente invention, la première portion magnétique est connectée à une région de 35 source ou de drain d'un transistor à effet de champ.
La présente invention prévoit également une mémoire vive magnétique comprenant une matrice d'éléments mémoire, tels que décrits précédemment, répartis en rangées et en colonnes, et comprenant, pour chaque rangée, une piste conductrice s'étendant le long de la rangée et destinée à l'écriture de données dans les éléments mémoire de la rangée, les éléments mémoire de la rangée étant disposés à l'aplomb de la piste conductrice avec interposition d'une couche isolante.
La présente invention prévoit également une mémoire vive magnétique comprenant une matrice d'éléments mémoire, tels que décrits précédemment, répartis en rangées et en colonnes, et comprenant, pour chaque rangée, deux pistes conductrices s'étendant le long de la rangée et destinées à l'écriture de données dans les éléments mémoire de la rangée, les éléments mémoire de la rangée étant disposés au niveau du plan équidistant aux deux pistes conductrices.
La présente invention prévoit également un procédé de fabrication d'un élément mémoire magnétique comprenant les étapes consistant à prévoir une portion conductrice dans un premier évidement d'une première couche isolante; à former une seconde couche isolante; à creuser un second évidement comportant sur une première partie des flancs droits et sur une seconde partie des flancs inclinés et exposant au moins une partie de la portion de connexion; à former, dans le second évidement et sur la seconde couche isolante, une première couche magnétique, une couche non magnétique et une seconde couche magnétique; et à graver, par polissage mécano-chimique, la seconde couche magnétique, la couche non magnétique, la première couche magnétique et une partie de la seconde couche isolante pour délimiter une première portion magnétique, une portion non magnétique, une seconde portion magnétique dans le second évidement.
Selon un mode de réalisation de la présente invention, la seconde couche isolante est formée de l'empilement de troi-35 sième et quatrième couches isolantes constituées de matériaux différents, la première partie à flancs droits de l'évidement étant formée dans la troisième couche isolante et la seconde partie à flancs inclinés de l'évidement étant formée dans la quatrième couche isolante.
Selon un mode de réalisation de la présente invention, la quatrième couche isolante est gravée en totalité lors de l'étape de gravure par polissage mécano-chimique.
Selon un mode de réalisation de la présente invention, le procédé les étapes préalables consistant à prévoir un substrat de silicium au niveau duquel est formée une région dopée; à former une couche isolante; à former une portion de connexion intermédiaire connectée avec la région dopée et une piste conductrice adjacente à la portion de connexion intermédiaire, la piste conductrice étant destinée à l'écriture de données dans l'élément mémoire; à former une couche isolante; à former une portion de connexion en contact avec la portion de connexion intermédiaire et surplombant la piste conductrice; et à former ledit élément mémoire à l'aplomb de la piste conductrice, la première portion magnétique étant connectée à la piste de connexion.
Selon un mode de réalisation de la présente invention, le procédé comprend les étapes préalables consistant à prévoir un substrat de silicium au niveau duquel est formée une région dopée; à former une couche isolante; à former une portion de connexion connectée avec la région dopée et deux pistes conductrices de part et d'autre de la portion de connexion, les deux pistes conductrices étant destinées à l'écriture de données dans l'élément mémoire; et à former ledit élément mémoire au niveau du plan équidistant aux deux pistes conductrices, la première portion magnétique étant connectée à la piste de connexion.
Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, précédemment décrite, illustre le fonctionnement d'une mémoire vive magnétique; les figures 2A à 2G, précédemment décrites, illustrent des étapes successives d'un exemple de procédé classique de fabrication d'un élément mémoire d'une mémoire vive magnétique; les figures 3A à 3E illustrent des étapes successives d'un premier exemple de procédé de fabrication selon l'invention d'un élément mémoire d'une mémoire vive magnétique; et les figures 4A à 4D illustrent des étapes d'un second exemple de procédé de fabrication selon l'invention d'un élément mémoire d'une mémoire vive magnétique.
Description détaillée
Par souci de clarté, de mêmes éléments ont été désiyiiés par de mêmes références aux différentes figures et, de plus, coicuue cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle.
Un premier exemple de procédé de fabrication selon l'invention d'un élément mémoire d'une mémoire vive magnétique va maintenant être décrit en relation aux figures 3A à 3E. Les étapes initiales du premier exemple de procédé correspondent aux étapes précédemment décrites en relation aux figures 2A à 2C.
La figure 3A représente la structure obtenue après une étape de dépôt de deux couches isolantes 80, 81 composées de matériaux différents sur la structure de la figure 2C. Il peut s'agir d'une couche de nitrure 80 et d'une couche d'oxyde 81. Un évidement 82 est gravé sur la totalité de la profondeur de la couche d'oxyde 81. La couche de nitrure 80 peut jouer le rôle de couche d'arrêt lors de la gravure de l'évidement 82. La gravure choisie est telle que l'évidement 82 a des flancs sensiblement droits.
La figure 3B représente la structure obtenue après une 35 étape de gravure supplémentaire de la couche de nitrure 80 au niveau du fond de l'évidement 82 de façon à former un évidement supplémentaire 84 qui prolonge l'évidement 82 et expose une partie de la surface de la portion de connexion 60. La gravure choisie pour réaliser l'évidement 84 est telle que les flancs de l'évidement 84 sont sensiblement inclinés par rapport à la direction d'empilement des couches isolantes 42, 54, 58, 80, 81. On obtient finalement un évidement 85 ayant sur une première partie des flancs droits et sur une seconde partie des flancs inclinés.
La figure 3C représente la structure obtenue après les dépôts successifs, sur la couche isolante 81 et dans l'évidement 85, d'une couche magnétique 86, par exemple à base de cobalt, d'une couche isolante 88, d'une couche ferromagnétique 90, par exemple à base d'un alliage de cobalt et de fer ou d'un alliage de nickel et de fer, et d'une couche conductrice 92, par exemple métallique. Les dépôts des couches magnétique 86, isolante 88 et ferromagnétique 90 peuvent être réalisés par dépôt sous phase vapeur ou par pulvérisation cathodique.
La figure 3D représente la structure obtenue après une étape de polissage mécano-chimique des couches 92, 90, 88, 86 et d'une partie de la couche isolante 81 pour délimiter un élément mémoire 94 au niveau de l'évidement 85 constitué de l'empilement d'une portion de couche magnétique 96, d'une portion isolante 98, d'une portion de couche ferromagnétique 100 et d'une portion conductrice 102. La portion isolante 98 reproduit les formes de l'évidement 85 et comprend une portion sensiblement horizontale 104 en regard de la portion de connexion 60, des portions inclinées 106, prolongeant la portion horizontale 104, et situées sensiblement en vis-à-vis des flancs inclinés de l'évidement 84 et des portions verticales 108, prolongeant les portions inclinées 106, et situées sensiblement en vis-à-vis des flancs verticaux de l'évidement 82.
La figure 3E représente la structure obtenue après une étape dans laquelle on a recouvert la couche isolante 81 d'une couche isolante 110, formé un via 112 dans la couche isolante venant au contact de la portion conductrice 102 de l'élément mémoire 94 et formé une piste conductrice 114 sur la couche isolante 110 en contact avec le via 98. La piste conductrice 114 correspond à la ligne de bits associée à la colonne de la mémoire vive magnétique à laquelle appartient l'élément mémoire 94.
Le fait de réaliser l'élément mémoire 94 au niveau d'un évidement 85 comprenant une partie à flancs inclinés située entre la partie à flancs droits et le fond de l'évidement 85 permet d'assurer que la couche isolante 88, à partir de laquelle est définie la portion isolante 98, a une épaisseur plus uniforme. On réduit ainsi les risques de diminution locale de l'épaisseur de la portion isolante 98, notamment au niveau de la jonction entre les portions inclinées 106 et la portion horizontale 104, et les portions inclinées 106 et les portions verticales 108. En outre, le fait de prévoir la partie à flancs inclinés de l'évidement 85 uniquement à proximité du fond de l'évidement 85 permet de conserver une surface de contact entre la portion magnétique 96 et la portion de connexion 60 sousjacente de dimensions relativement importantes par rapport aux dimensions de l'élément mémoire 94.
Selon une variante du premier exemple de réalisation, dans le cas où l'épaisseur de la couche 81 est suffisante pour que l'empilement des couches 86, 88, 90, 92 soit contenu dans l'évidement 84, la couche 81 peut être gravée en totalité lors de l'étape de planarisation mise en oeuvre pour délimiter l'élément mémoire 94. La couche 80 joue alors le rôle de couche d'arrêt de gravure lors de l'étape de polissage mécano- chimique. Les portions magnétique 96, isolante 98, ferromagnétique 100 et conductrice 102 sont alors contenues dans l'évidement 84.
Un second exemple de procédé de fabrication selon l'invention d'un élément mémoire d'une mémoire magnétique va maintenant être décrit en relation aux figures 4A à 4D.
La figure 4A représente une structure analogue à la figure 2A. Toutefois, à la différence de la structure représentée en figure 2A, on prévoit, pour chaque rangée de la mémoire vive magnétique, deux pistes conductrices 116, 118 correspondant à deux lignes de mot. Pour chaque élément mémoire d'une même rangée de la mémoire vive magnétique, les pistes conductrices 116, 118 s'étendent de part et d'autre de la portion de connexion 44.
Les figures 4B représentent la structure obtenue après le dépôt de deux couches isolantes 120, 121 sur la couche isolante 42 constituées de matériaux différents. Il peut s'agir d'une couche de nitrure 120 et d'une couche d'oxyde 121. Un premier évidement 122 à flancs sensiblement droits est gravé dans la couche d'oxyde 121, de façon analogue à ce qui est représenté en figure 3B. Un second évidement 124, prolongeant le premier évidement 122, est gravé dans la couche de nitrure 120, le second évidement 124 comprenant des flancs inclinés et exposant la portion conductrice 44. On obtient ainsi un évidement 125 ayant sur une première partie des flancs droits et sur une seconde partie des flancs inclinés.
La figure 4C représente la structure obtenue après des étapes similaires à celles illustrées en relation à la figure 3C consistant à déposer successivement, sur la couche isolante 121 et dans l'évidement 125, une couche magnétique 128, une couche isolante 130, une couche ferromagnétique 132 et une couche conductrice 134.
La figure 4D représente la structure obtenue après des étapes similaires à celles illustrées en relation aux figures 3D et 3E comprenant une étape de polissage mécano-chimique des couches 134, 132, 130, 128 et d'une partie de la couche 121 de façon à délimiter l'élément mémoire 94, de dépôt d'une couche isolante 136, de formation d'un via 138 dans la couche isolante 136 venant au contact de l'élément mémoire 94 et de dépôt d'une piste conductrice 140 formant la ligne de bits associée à la colonne comprenant l'élément mémoire 94.
Une opération d'écriture d'une donnée dans l'élément 35 mémoire 94 est réalisée en faisant circuler un courant dans la ligne de bits 114 et des courants de sens opposés dans les lignes de mot 116, 118. On obtient alors un champ magnétique dont l'amplitude est maximale sensiblement au niveau d'un plan équidistant aux lignes de mot 116, 118, c'est-à-dire sensiblement au niveau de l'élément mémoire magnétique 94.
Dans le premier exemple de réalisation dans lequel une seule ligne de mot 52 est associée à chaque rangée de la mémoire vive magnétique, il est nécessaire que l'élément mémoire 94 soit disposé à l'aplomb de la ligne de mot 52 pour bénéficier d'un champ magnétique d'amplitude maximale lors d'une opération d'écriture. Dans le second exemple de procédé, le champ magnétique a une amplitude maximale au niveau du plan équidistant aux deux lignes de mot 116, 118. Ceci permet de disposer l'élément mémoire 94 à l'aplomb de la portion de connexion 44. Il n'est alors plus nécessaire de prévoir les étapes de dépôt des couches isolantes 54 et 58 et les étapes de formation des portions de connexion 56 et 60 du premier exemple de procédé. Le second exemple de procédé permet donc de réduire le nombre de masques à prévoir pour la fabrication de l'élément mémoire.
Selon une variante des exemples de réalisation précédemment décrits, les couches isolantes 80, 81, 120 et 121 sont remplacées par une unique couche isolante, par exemple une couche d'oxyde. On grave alors, dans la couche isolante par deux gravures successives différentes, un évidement 85, 125 comprenant sur une première partie des flancs droits et sur une seconde partie des flancs inclinés.
Selon une autre variante des exemples de réalisation précédeuunent décrits, le transistor MOS associé à chaque élément mémoire et utilisé pour la lecture de la donnée stockée au niveau de l'élément mémoire peut être remplacé par un circuit à diode.
Selon une autre variante des exemples de réalisation précédemment décrits, une seule ligne de mot est associée à chaque rangée de la mémoire vive magnétique et est connectée à tous les éléments mémoire de la rangée. Chaque élément mémoire est alors pris en sandwich entre la ligne de bits et la ligne de mot associées à l'élément mémoire. Une opération de lecture de la donnée stockée au niveau d'un élément mémoire est alors réalisée en faisant passer un courant dans l'élément mémoire par l'intermédiaire de la ligne de bits et de la ligne de mot associées à l'élément mémoire. Une telle variante de réalisation permet de supprimer le transistor MOS associé à chaque élément mémoire.
La présente invention comprend de nombreux avantages: Premièrement, elle permet l'obtention d'un élément mémoire d'une mémoire vive magnétique dans lequel les zones en coin de la portion d'oxyde de l'élément mémoire sont supprimées.
Deuxièmement, les étapes du procédé de fabrication de chaque élément mémoire selon l'invention relatives à la gravure des matériaux constituant l'élément mémoire ne mettent en oeuvre que des étapes de polissage mécano-chimique au lieu de gravures de type RIE. Les inconvénients des gravures de type RIE sont ainsi évités.
Troisièmement, le procédé de fabrication de l'élément mémoire selon la présente invention met seulement en oeuvre une étape de gravure supplémentaire par rapport à un procédé de fabrication classique. Un tel procédé est donc tout à fait compatible avec les procédés de fabrication de circuit intégré.
Quatrièmement, en prévoyant un évidement comprenant sur une première partie des flancs droits et sur une seconde partie des flancs inclinés, on limite la diminution de la surface de contact entre la portion magnétique de l'élément mémoire et la portion conductrice sous- jacente par rapport à un élément mémoire qui serait formé en totalité dans un évidement à flancs inclinés.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, lacouche magnétique, la couche d'oxyde et la couche ferromagnétique à partir desquelles est formé l'élément mémoire peuvent chacune être constituées de l'empilement de plusieurs couches.
REVEDTDICATIONS
1. Elément mémoire (94) pour mémoire vive magnétique, contenu dans un évidement (85; 125) d'une couche isolante (80, 81; 120, 121), l'évidement comportant une partie (84; 124) à flancs inclinés s'étendant 5 l'élément mémoire comportantjusqu'au fond de l'évidement, une première portion de couche magnétique (96) recouvrant de façon fond de l'évidement et la partie inclinés et en contact, une portion conductrice magnétique (98) recouvrant de façon première portion de couche magnétique couche magnétique (100) recouvrant magnétique.
2. Elément mémoire selon sensiblement conforme le de l'évidement à flancs fond de l'évidement, avec une portion de couche non sensiblement conforme la et une seconde portion de la portion de couche non la revendication 1, dans au niveau du (44, 56, 60), lequel l'évidement comporte en outre une partie (82; 122) à flancs droits se prolongeant jusqu'au fond de l'évidement par la partie (84; 124) à flancs inclinés, la première portion de couche magnétique (96) recouvrant de façon sensiblement conforme la partie de l'évidement à flancs droit et la partie de l'évidement à flancs inclinés et étant en contact, au niveau du fond de l'évidement, avec la portion conductrice (44, 56, 60), la portion de couche non magnétique (98) recouvrant de façon sensiblement conforme la première portion de couche magnétique et la seconde portion de couche magnétique (100) recouvrant la portion de couche non magnétique.
3. Elément mémoire selon la revendication 1, dans lequel la première portion magnétique (96) est connectée à une région de source ou de drain (36) d'un transistor à effet de champ (24).
4. Mémoire vive magnétique comprenant une matrice d'éléments mémoire (94) selon la revendication 1 répartis en rangées et en colonnes, et comprenant, pour chaque rangée, une piste conductrice (52) s'étendant le long de la rangée et destinée à l'écriture de données dans les éléments mémoire de la rangée, les éléments mémoire de la rangée étant disposés à l'aplomb de la piste conductrice avec interposition d'une couche isolante (54, 58).
5. Mémoire vive magnétique comprenant une matrice d'éléments mémoire (94) selon la revendication 1 répartis en rangées et en colonnes, et comprenant, pour chaque rangée, deux pistes conductrices (116, 118) s'étendant le long de la rangée et destinées à l'écriture de données dans les éléments mémoire de la rangée, les éléments mémoire de la rangée étant disposés au niveau du plan équidistant aux deux pistes conductrices.
6. Procédé de fabrication d'un élément mémoire magnétique (94) comprenant les étapes suivantes: prévoir une portion conductrice (44; 60) dans un premier évidement d'une première couche isolante (42; 58) ; former une seconde couche isolante (80, 81; 120, 121) ; creuser un second évidement (85; 125) comportant sur une première partie (82; 122) des flancs droits et sur une seconde partie (84; 124) des flancs inclinés et exposant au moins une partie de la portion de connexion; former, dans le second évidement et sur la seconde couche isolante, une première couche magnétique (86), une couche non magnétique (88) et une seconde couche magnétique (90) ; et graver, par polissage mécano-chimique, la seconde couche magnétique, la couche non magnétique, la première couche magnétique et une partie de la seconde couche isolante pour délimiter une première portion magnétique (96), une portion non magnétique (98), une seconde portion magnétique (100) dans le second évidement.
7. Procédé selon la revendication 6, dans lequel la seconde couche isolante (80, 81; 120, 121) est formée de l'empilement de troisième (80; 120) et quatrième couches isolantes (81; 121) constituées de matériaux différents, la première partie à flancs droits (82; 122) de l'évidement (85; 125) étant formée dans la troisième couche isolante et la seconde partie à flancs inclinés (84; 124) de l'évidement étant formée dans la quatrième couche isolante.
8. Procédé selon la revendication 7, dans lequel la quatrième couche isolante (81; 121) est gravée en totalité lors 5 de l'étape de gravure par polissage mécano-chimique.
9. Procédé selon la revendication 6, comprenant les étapes préalables suivantes: prévoir un substrat de silicium (30) au niveau duquel est formée une région dopée (36) ; former une couche isolante (42) former une portion de connexion intermédiaire (44) connectée avec la région dopée et une piste conductrice (52) adjacente à la portion de connexion intermédiaire, la piste conductrice étant destinée à l'écriture de données dans l'élément mémoire; former une couche isolante (54) former une portion de connexion (60, 56) en contact avec la portion de connexion intermédiaire et surplombant la piste conductrice; et former ledit élément mémoire (94) à l'aplomb de la piste conductrice, la première portion magnétique (96) étant connectée à la piste de connexion.
10. Procédé selon la revendication 6, comprenant les étapes préalables suivantes: prévoir un substrat de silicium (30) au niveau duquel est formée une région dopée (36) ; former une couche isolante (54) former une portion de connexion (44) connectée avec la région dopée et deux pistes conductrices (116, 118) de part et d'autre de la portion de connexion, les deux pistes conductrices étant destinées à l'écriture de données dans l'élément mémoire; et former ledit élément mémoire (94) au niveau du plan équidistant aux deux pistes conductrices, la première portion 35 magnétique (96) étant connectée à la piste de connexion.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0453260A FR2880473B1 (fr) | 2004-12-30 | 2004-12-30 | Memoire vive magnetique |
| US11/323,060 US7315071B2 (en) | 2004-12-30 | 2005-12-30 | Magnetic RAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0453260A FR2880473B1 (fr) | 2004-12-30 | 2004-12-30 | Memoire vive magnetique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2880473A1 true FR2880473A1 (fr) | 2006-07-07 |
| FR2880473B1 FR2880473B1 (fr) | 2007-04-06 |
Family
ID=34953634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0453260A Expired - Fee Related FR2880473B1 (fr) | 2004-12-30 | 2004-12-30 | Memoire vive magnetique |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7315071B2 (fr) |
| FR (1) | FR2880473B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2880474A1 (fr) * | 2004-12-30 | 2006-07-07 | St Microelectronics Rousset | Memoire vive magnetique |
| US9368716B2 (en) * | 2009-02-02 | 2016-06-14 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ |
| US9134385B2 (en) * | 2013-05-09 | 2015-09-15 | Honeywell International Inc. | Magnetic-field sensing device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040012056A1 (en) * | 2002-07-17 | 2004-01-22 | Hasan Nejad | Process flow for building MRAM structures |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6673675B2 (en) | 2002-04-11 | 2004-01-06 | Micron Technology, Inc. | Methods of fabricating an MRAM device using chemical mechanical polishing |
| US7064974B2 (en) | 2002-09-12 | 2006-06-20 | Nec Corporation | Magnetic random access memory and method for manufacturing the same |
| US6784510B1 (en) * | 2003-04-16 | 2004-08-31 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory device structures |
-
2004
- 2004-12-30 FR FR0453260A patent/FR2880473B1/fr not_active Expired - Fee Related
-
2005
- 2005-12-30 US US11/323,060 patent/US7315071B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040012056A1 (en) * | 2002-07-17 | 2004-01-22 | Hasan Nejad | Process flow for building MRAM structures |
| US20040027844A1 (en) * | 2002-07-17 | 2004-02-12 | Hasan Nejad | Process flow for building MRAM structures |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2880473B1 (fr) | 2007-04-06 |
| US20060145198A1 (en) | 2006-07-06 |
| US7315071B2 (en) | 2008-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2725309A1 (fr) | Dispositif memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci | |
| WO2001095392A1 (fr) | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire | |
| FR2919112A1 (fr) | Circuit integre comprenant un transistor et un condensateur et procede de fabrication | |
| FR2870626A1 (fr) | Dispositif de memoire magnetique et procede pour sa fabrication | |
| FR2859043A1 (fr) | Dispositif de memoire magnetique permanente et son procede de fabrication | |
| FR2776835A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| US6943393B2 (en) | Memory cell arrangement and method of fabricating it | |
| EP1012881A1 (fr) | Procede de fabrication d'un circuit integre et circuit integre realise selon ce procede | |
| FR2880473A1 (fr) | Memoire vive magnetique | |
| EP1677347B1 (fr) | Mémoire vive magnétique | |
| FR2549274A1 (fr) | Cellule de memoire vive dynamique a rendement eleve et procede de fabrication | |
| WO2003017362A1 (fr) | Circuit integre avec cellule memoire dram | |
| EP1005087A1 (fr) | Circuit intégré et procédé de fabrication associé | |
| EP1011136A1 (fr) | Procédé de réalisation d'une résistance dans un circuit intégré et dispositif intégré correspondant de mémoire vive statique à quatre transistors et deux résistances | |
| FR3073079A1 (fr) | Procede de fabrication d'un composant electronique a doubles boites quantiques | |
| EP0468901B1 (fr) | Procédé de fabrication de mémoire EPROM à drain et source de structures différentes | |
| FR3056826A1 (fr) | Cellule memoire a changement de phase | |
| EP0999585A1 (fr) | Fabrication de mémoire dram et de transistors mos | |
| FR3104320A1 (fr) | Structure d'interconnexion d'un circuit intégré | |
| FR2832854A1 (fr) | Fabrication de memoire dram et de transistor mos | |
| EP4125141A1 (fr) | Memoire a changement de phase | |
| EP3890024A1 (fr) | Puce électronique à deux mémoires à changement de phase | |
| EP4362627A1 (fr) | Procédé de fabrication d'une puce électronique comprenant un circuit mémoire | |
| FR3115932A1 (fr) | Mémoire à changement de phase | |
| EP4199109A1 (fr) | Grille arriere pour dispositif quantique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070831 |