FR3115932A1 - Mémoire à changement de phase - Google Patents

Mémoire à changement de phase Download PDF

Info

Publication number
FR3115932A1
FR3115932A1 FR2011087A FR2011087A FR3115932A1 FR 3115932 A1 FR3115932 A1 FR 3115932A1 FR 2011087 A FR2011087 A FR 2011087A FR 2011087 A FR2011087 A FR 2011087A FR 3115932 A1 FR3115932 A1 FR 3115932A1
Authority
FR
France
Prior art keywords
layer
phase change
cavities
contact
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2011087A
Other languages
English (en)
Inventor
Philippe Boivin
Roberto Simola
Yohann MOUSTAPHA-RABAULT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics Rousset SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2011087A priority Critical patent/FR3115932A1/fr
Priority to US17/507,645 priority patent/US12004432B2/en
Priority to CN202122608962.3U priority patent/CN218004905U/zh
Priority to CN202111265534.3A priority patent/CN114430006A/zh
Publication of FR3115932A1 publication Critical patent/FR3115932A1/fr
Priority to US18/646,334 priority patent/US20240276894A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Mémoire à changement de phase La présente description concerne un dispositif comprenant des cellules mémoire à changement de phase, chaque cellule mémoire (10) comprenant un premier élément résistif (26) en contact latéral avec un deuxième élément (24) en un matériau à changement de phase. Figure pour l'abrégé : Fig. 1A

Description

Mémoire à changement de phase
La présente description concerne de façon générale des dispositifs électroniques et leurs procédés de fabrication, et plus particulièrement des dispositifs comprenant des mémoires à changement de phase.
Dans une mémoire à changement de phase usuelle, par exemple, chaque cellule mémoire comprend une couche de matériau à changement de phase qui est en contact avec un élément résistif. Les matériaux à changement de phase sont des matériaux qui peuvent basculer entre une phase cristalline et une phase amorphe. Ce basculement est provoqué par une augmentation de la température de l'élément résistif dans lequel on fait passer un courant électrique. La différence de résistance électrique entre la phase amorphe du matériau et sa phase cristalline est utilisée pour définir au moins deux états de mémoire, arbitrairement 0 et 1.
Les mémoires sont généralement sous forme de matrices, comprenant des lignes de mot ("wordline") et des lignes de bit ("bitline"), c'est-à-dire des lignes et des colonnes. Une cellule mémoire, contenant une information binaire, se situe à chaque croisement d'une ligne et d'une colonne.
L'information contenue dans une cellule d'une mémoire à changement de phase est par exemple accédée, ou lue, en mesurant la résistance entre la ligne de bit et la ligne de mot de la cellule mémoire.
Les cellules mémoire à changement de phase sont par exemple situées dans un réseau d'interconnexion. Par réseau d'interconnexion, on entend un empilement de couches isolantes, formées durant les étapes de fabrication dites "back end of line", dans lequel sont situées des pistes métalliques reliées entre elles par des vias conducteurs. De préférence, les niveaux du réseau d'interconnexion, comprenant chacun des pistes conductrices dans une couche isolante et des vias conducteurs dans une couche isolante, ont une hauteur constante. Cependant, les cellules mémoire connues sont trop haute pour être placées entre certains niveaux sans modifier localement la hauteur du niveau.
Il existe un besoin pour des cellules mémoire à changement de phase ayant une hauteur inférieure aux cellules mémoire à changement de phase connues, de telle manière qu'elles puissent être situées entièrement dans un niveau d'un réseau d'interconnexion.
Un mode de réalisation pallie tout ou partie des inconvénients des mémoires à changement de phase connues.
Un mode de réalisation prévoit un dispositif comprenant des cellules mémoire à changement de phase, chaque cellule mémoire comprenant un premier élément résistif en contact latéral avec un deuxième élément en un matériau à changement de phase.
Un mode de réalisation prévoit un procédé de fabrication d'un dispositif comprenant des cellules mémoire à changement de phase, le procédé comprenant la formation, pour chaque cellule, d'un premier élément résistif en contact latéral avec un deuxième élément en un matériau à changement de phase.
Selon un mode de réalisation, le deuxième élément a une forme d'espaceur.
Selon un mode de réalisation, le deuxième élément a une forme de L.
Selon un mode de réalisation, le deuxième élément comprend une face inférieure en contact avec un troisième élément conducteur, le troisième élément étant entouré par une première couche isolante.
Selon un mode de réalisation, le premier élément est séparé de la première couche isolante et du troisième élément conducteur par une portion isolante.
Selon un mode de réalisation, le premier élément est une couche plane et horizontale.
Selon un mode de réalisation, une première paroi latérale du premier élément est en contact avec une paroi sensiblement verticale du deuxième élément.
Selon un mode de réalisation, une deuxième paroi latérale du premier élément, opposée à la première paroi, est en contact avec une bande conductrice.
Selon un mode de réalisation, une deuxième paroi latérale du premier élément, opposée à la première paroi, est en contact avec un quatrième élément de sélection, le quatrième élément étant recouvert par une bande conductrice.
Selon un mode de réalisation, le dispositif comprend un réseau d'interconnexion, et chaque cellule mémoire est située entre deux niveaux du réseau d'interconnexion.
Selon un mode de réalisation, le deuxième élément est en un alliage à base de chalcogènes, de préférence en un alliage à base de germanium, de tellure et d'antimoine, et le premier élément est en métal, de préférence en nitrure de titane ou en nitrure de titane-silicium.
Selon un mode de réalisation, l'épaisseur du premier élément est comprise entre 2 nm et 20 nm, la dimension du premier élément dans une première direction horizontale est inférieure à 70 nm, la dimension du premier élément dans une deuxième direction horizontale est comprise entre 10 nm et 50 nm, la hauteur du deuxième élément est comprise entre 30 nm et 80 nm, la dimension du deuxième élément dans une première direction horizontale est inférieure à 70 nm, et la dimension du deuxième élément dans une deuxième direction horizontale est comprise entre 10 nm et 40 nm.
Selon un mode de réalisation, le procédé comprend : la formation d'un empilement de couches, l'empilement comprenant, dans cet ordre, une deuxième couche isolante, une troisième couche en le matériau du premier élément, et une quatrième couche isolante ; la formation d'une première cavité traversant l'empilement et découvrant une première paroi latérale de la troisième couche ; et la formation du deuxième élément sur la première paroi.
Selon un mode de réalisation, le procédé comprend la formation d'une deuxième cavité découvrant une deuxième face latérale du premier élément.
Selon un mode de réalisation, le procédé comprend la formation de la bande sur la deuxième face latérale du premier élément.
Selon un mode de réalisation, le procédé comprend la formation du quatrième élément de sélection, sur la deuxième face latérale du premier élément.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la représente une vue en coupe d'un mode de réalisation d'une cellule mémoire à changement de phase ;
la représente une vue en coupe d'un mode de réalisation d'une cellule mémoire à changement de phase ;
la représente une vue en coupe d'un dispositif comprenant plusieurs cellules telles que celle des figures 1A et 1B ;
la représente le résultat d'une étape d'un procédé de fabrication du mode de réalisation de la ;
la représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la ;
la représente une variante des modes de réalisation des figures 1A, 1B et 2 ;
la représente une variante du mode de réalisation des figures 1A, 1B et 2 ; et
la représente un autre mode de réalisation d'une cellule mémoire à changement de phase.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La représente une vue en coupe d'un mode de réalisation d'une cellule mémoire à changement de phase 10. La représente une vue en coupe de la cellule mémoire à changement de phase 10. Plus précisément, la représente une vue en coupe d'une partie d'un dispositif comprenant la cellule 10 selon un plan A-A de la et la représente une vue en coupe d'une partie d'un dispositif comprenant la cellule 10 selon un plan B-B de la .
La cellule 10 est située dans un réseau d'interconnexion du dispositif. La cellule 10 est ici située entre un niveau de pistes métalliques MX et un niveau de pistes métalliques MX+1 du réseau d'interconnexion. Les figures 1A et 1B représentent une couche isolante 12 du niveau d'interconnexion MX située sous la cellule mémoire 10 et une couche isolante 14 du niveau d'interconnexion MX+1 située au-dessus de la cellule mémoire 10.
Une piste conductrice 16 est située dans la couche isolante 12. La piste 16 traverse la couche 12, c’est-à-dire s'étend sur toute la hauteur de la couche 12. La piste 16 s'étend par exemple le long de plusieurs cellules mémoire telles que celle représentée en figures 1A et 1B. La piste 16 s'étend par exemple dans une direction X correspondant à la direction d'une ligne de mot ou "word line". La piste 16 est ainsi de préférence reliée aux cellules de la ligne de mot.
Similairement, une piste conductrice 18 est située dans la couche isolante 14. La piste 18 traverse la couche 14, c’est-à-dire s'étend sur toute la hauteur de la couche 14. La piste 18 s'étend par exemple le long de plusieurs cellules mémoire telles que celle représentée en figures 1A et 1B. La piste 18 s'étend par exemple dans une direction Y correspondant à la direction d'une ligne de bit ou "bit line". La piste 18 est ainsi de préférence reliée aux cellules de la ligne de bit. La piste 18 s'étend de préférence dans une direction orthogonale à la direction dans laquelle s'étend la piste 16.
Les matériaux des couches isolantes 12 et 14 sont de préférence des matériaux ayant une constante diélectrique très faible, c’est-à-dire des matériaux dit "Ultra Low K".
Les pistes conductrices 16 et 18 sont en métal. Les pistes conductrices sont de préférence en cuivre ou en tungstène.
Une couche isolante 20, de préférence en nitrure de silicium, est située sur la couche isolante 12 et sur la piste conductrice 16. La couche isolante 20 recouvre et est en contact avec la couche isolante 12, à l'exception de cavités traversant entièrement la couche au niveau de chaque cellule mémoire. Chaque cavité est remplie d'un matériau conducteur de manière à former un élément conducteur 22, par exemple un plot 22. Chaque plot 22 est en contact avec une piste conductrice 16, de préférence une unique piste 16. Les figures 1A et 1B représentent une unique cellule 10 et représentent un unique plot 22. Chaque cellule mémoire comprend un plot 22, de préférence un unique plot 22. Les plots 22 sont de préférence en métal, de préférence en tungstène.
De préférence, les couches 12, 14 et 20 sont des couches planes et parallèles. Autrement dit, chacune des couches 12, 14 et 20 comprend une face inférieure et une face supérieure planes et horizontales et sensiblement parallèles entre elles. De plus, les faces supérieures et inférieures des différentes couches 12, 14 et 20 sont de préférence parallèles entre elles. Les pistes 16 et 18 et les plots 22 traversent entièrement les couches respectives 12, 14 et 20. Les pistes 16 et 18 et les plots 22 ont chacun une face supérieure et une face inférieure plane et horizontale, sensiblement parallèle entre elles. Les faces inférieures et supérieures des pistes 16 et 18 et des plots 22 sont respectivement coplanaires avec les faces inférieures et supérieures des couches 12, 14 et 20.
A titre de variante, les plots 22 peuvent être remplacés par une piste conductrice s'étendant sur la piste 16, en le matériau des plots 22.
La cellule 10 comprend un élément 24 en un matériau à changement de phase. L'élément 24 est par exemple en un alliage à base de chalcogènes, par exemple en un alliage à base de germanium, de tellure et d'antimoine (GST). L'élément 24 repose sur, et est en contact avec, le plot 22 de la cellule 10 représentée.
L'élément 24 a une forme d'espaceur. Plus précisément, l'élément 24 comprend une face inférieure, ou horizontale, en contact avec le plot 22. La face inférieure de l'élément 24 est sensiblement plane. La face inférieure de l'élément 24 est horizontale, c’est-à-dire qu'elle s'étend dans le plan de la face supérieure du plot 22, autrement dit, la face inférieure de l'élément 24 est dans le plan formé par les directions X et Y. Dans la direction X, c'est à dire la direction dans laquelle s'étend la ligne de mot, l'élément 24 s'étend de préférence sur toute la dimension du plot 22. Ainsi, la dimension de la face inférieure de l'élément 24 dans la direction X est de préférence sensiblement égale à la dimension du plot 22, de préférence sensiblement égale à la dimension de la face supérieure du plot 22. Dans la direction Y, c'est à dire la direction dans laquelle s'étend la ligne de bit, l'élément 24 s'étend de préférence sur une partie de la dimension du plot 22. Ainsi, la dimension de la face inférieure de l'élément 24 dans la direction Y est de préférence inférieure à la dimension du plot 22, de préférence inférieure à la dimension de la face supérieure du plot 22. La face inférieure de l'élément 24 a par exemple sensiblement une forme de parallélogramme.
L'élément 24 comprend une face verticale. La face verticale s'étend à partir de la face supérieure du plot 22 dans une direction Z orthogonale aux directions X et Y. La face verticale s'étend par exemple dans un plan sensiblement orthogonal au plan de la face inférieure. La face verticale s'étend de préférence dans le plan de la , c’est-à-dire un plan formé par les directions X et Z. La face verticale de l'élément 24 a par exemple sensiblement une forme de parallélogramme.
L'élément 24 comprend des faces latérales. Les faces latérales s'étendent à partir de la face supérieure du plot 22 dans la direction Z. Les faces latérales s'étendent par exemple dans un plan sensiblement orthogonal au plan de la face inférieure. Les faces latérales s'étendent de préférence dans le plan de la . Les faces latérales de l'élément 24 sont de préférence chacune coplanaire avec une face latérale du plot 22.
L'élément 24 comprend une autre face, de préférence en contact avec toutes les autres faces. Ladite autre face est de préférence courbe.
A titre de variante, l'élément 24 peut être situé directement sur la piste 16, si les pistes conductrices 16 sont en un matériau ne dégradant pas le matériau de l'élément 24, par exemple en tungstène. L'élément 24 est alors situé directement sur la piste 16 et la couche 20 et les plots 22 sont alors absents.
Les plots 22 sont utiles dans le cas où les pistes 16 sont en cuivre ou en un autre matériau pouvant dégrader le matériau à changement de phase lors de la fabrication du dispositif. Il est alors intéressant de s'assurer que l'élément 24 n'est pas en contact avec la piste conductrice 16.
La cellule 10 comprend, en outre, un élément résistif 26. L'élément 26 est représenté en par des pointillés. L'élément résistif 26 est de préférence en métal, par exemple en nitrure de titane ou en nitrure de titane-silicium. L'élément résistif 26 est une couche s'étendant horizontalement. L'élément résistif 26 s'étend de préférence dans un plan sensiblement parallèle à la face supérieure de la couche 20. L'élément résistif 26 comprend de préférence une face supérieure et une face inférieure, sensiblement parallèles entre elles, et de préférence sensiblement parallèles à la face supérieure de la couche 20. L'élément 26 a par exemple sensiblement une forme de parallélépipède rectangle.
L'élément résistif 26 s'étend depuis l'élément 24, de préférence depuis la face verticale de l'élément 24. L'élément résistif 26 est ainsi en contact avec l'élément 24. Plus précisément, une face latérale de l'élément 26 est en contact avec la face verticale de l'élément 24. Ainsi, l'élément 26 est en contact latéral avec l'élément 24. L'élément 26 est par exemple entièrement situé à une même distance de la face supérieure de la couche 20 que l'élément 24. L'élément 26 est une couche plane et horizontale. L'élément résistif 26, s'étend, dans la direction X, sur la dimension de l'élément 24, comme cela est représenté en . Les faces latérales de l'élément 26 sont de préférence coplanaires aux faces latérales de l'élément 24. L'élément 26 n'est ainsi pas situé sous ou sur l'élément 24. L'élément 24 n'est pas séparé des pistes 18 et 16 par l'élément 26. Une partie de l'élément 24 est située au-dessus du niveau de l'élément 26 et une partie est située en dessous du niveau de l'élément 26. La dimension horizontale de l'élément 24 dans le plan de coupe de la , c’est-à-dire la dimension dans la direction X, est par exemple inférieure à 70 nm, par exemple comprise entre 20 nm et 70 nm, de préférence sensiblement égale à 50 nm. La dimension horizontale de l'élément 26 dans le plan de coupe de la , c’est-à-dire la dimension dans la direction X, est par exemple inférieure à 70 nm, par exemple comprise entre 20 nm et 70 nm, de préférence est sensiblement égale à 50 nm.
La dimension horizontale de la face inférieure de l'élément 24, c’est-à-dire la dimension de l'interface entre l'élément 24 et la piste 16, dans le plan de coupe de la , c’est-à-dire dans la direction Y, est par exemple comprise entre 10 nm et 40 nm. La dimension horizontale de l'élément 26 dans le plan de coupe de la , c’est-à-dire la dimension dans la direction Y, est par exemple comprise entre 10 nm et 50 nm.
L'épaisseur de l'élément 26, c’est-à-dire la distance entre sa face supérieure et sa face inférieure, est inférieure à la hauteur de l'élément 24, c’est-à-dire la dimension de la face verticale de l'élément 24 dans la même direction que l'épaisseur de l'élément 26, c’est-à-dire la direction Z. De préférence, l'épaisseur de l'élément 26 est entre trois et cinq fois inférieure à la hauteur de l'élément 24. La hauteur de l'élément 24, c’est-à-dire sa dimension dans la direction Z, est par exemple comprise entre 30 nm et 80 nm. L'épaisseur de l'élément 26, c’est-à-dire sa dimension dans la direction Z, est par exemple comprise entre 2 nm et 20 nm.
L'élément 26 repose sur une région ou portion 28 en un matériau isolant, par exemple en nitrure de silicium. L'élément 26 est séparé de la couche 20 et du plot 22 par la région 28 en un matériau isolant. L'élément 26 n'est donc pas en contact avec la couche 20, le plot 22, la couche 12 ou la piste 16.
La valeur de la résistance entre l'élément 26 et le plot 22 dépend de la hauteur de la région 28, dont dépend la distance entre l'élément 26 et la face inférieure de l'élément 24. Ainsi, la hauteur de la portion 28 est donc choisie en fonction de la résistance voulue.
Les éléments 26 et 24 sont recouverts par une couche isolante 30, par exemple en nitrure de silicium. La couche 30 recouvre, de plus le plot 22 et une partie de la couche 20. Une face latérale de l'élément 26 est laissée découverte par la couche 30. Autrement dit, la couche 30 ne recouvre pas une des faces latérales de l'élément 26. Plus précisément, la couche 30 ne recouvre de préférence pas une face latérale de l'élément 26 opposée à la face en contact avec l'élément 24.
Le dispositif comprend, pour chaque ligne de bit, une bande conductrice 32. La bande 32 est par exemple en un métal, de préférence en nitrure de titane, en tungstène ou en cuivre, la bande 32 n'étant pas en contact avec l'élément 24. La bande 32 comprend une portion 32a s'étendant le long de la couche 30 de manière à atteindre l'élément 26, plus précisément de manière à atteindre la face latérale découverte de l'élément 26. La bande 32 est ainsi en contact avec l'élément 26. L'élément 26 est ainsi connecté, par une extrémité, à l'élément 24 et par une autre extrémité à la bande 32. Cette portion 32a de la bande 32 s'étend de préférence jusqu'à la face supérieure de la couche 20. Les dimensions de l'élément 26 sont telles que la bande 32 n'est pas en contact avec le plot 22 ou, en l'absence de la couche 20 et de plot 22, n'est pas en contact avec la piste 16.
Une autre portion de la bande 32 s'étend de préférence sur la couche isolante 30 de manière à atteindre une autre cellule mémoire non représentée.
Chaque ligne de bit est entourée par une couche isolante 34, par exemple en nitrure de silicium. La couche 34 entoure l'ensemble comprenant la bande 32, la couche isolante 30, la portion 28, et les éléments 24 et 26. La couche 34 recouvre en particulier, la face supérieure de la bande 32 et des parois latérales, de préférence coplanaires, de la bande 32, de la couche isolante 30, de la portion 28, et des éléments 24 et 26.
Une couche isolante 36 recouvre la couche 34 et la couche 20. La couche isolante 36 est de préférence en un matériau dont la constante diélectrique est très faible ("Ultra Low K"). La couche 36 correspond à la couche dans laquelle sont formés les vias conducteurs reliant les pistes conductrices MX situées dans la couche 12 aux pistes MX+1 situées dans la couche 14. La couche 36 sépare les différentes lignes de bit.
Des vias conducteurs 38 traversent par exemple la couche 36 et la couche 34 de manière à relier une piste MX+1 à la bande conductrice 32.
On aurait pu choisir de former un empilement vertical de l'élément résistif, le matériau à changement de phase et l'électrode, c’est-à-dire la bande 32. Ainsi, on aurait pu choisir de former une couche en le matériau à changement de phase sur l'élément résistif, et former l'électrode sur la couche en matériau à changement de phase. Cependant, chaque cellule aurait une épaisseur plus importante que dans le mode de réalisation décrit en relation avec les figures 1A et 1B, typiquement une épaisseur supérieure à 150 nm avec les technologies actuelles. Ainsi, il ne serait pas possible de situer les cellules mémoire dans un réseau d'interconnexion standard sans modifier localement ou globalement les épaisseurs des niveaux du réseau. De telles modifications entraineraient des variations de résistance et de capacité des liaisons entre les niveaux, ce qui entrainerait des modifications du comportement de composants, par exemple des transistors, reliés par le réseau d'interconnexion.
La représente une vue en coupe d'un dispositif comprenant plusieurs cellules telles que celle des figures 1A et 1B. La est une vue en coupe dans le plan de la . Les éléments identiques à des éléments des figures 1A et 1B ne seront pas décrits de nouveau. La représente trois cellules mémoire d'une même ligne de bit.
Les cellules sont composées comme les cellules décrites précédemment en relation avec les figures 1A et 1B.
Les cellules sont alternées. Autrement dit, chaque cellule mémoire correspond à la symétrie planaire de la cellule voisine selon un plan horizontal, orthogonal au plan de la .
Les éléments 26 de deux cellules voisines sont tournés l'un vers l'autre. De même, les éléments 24 de deux cellules voisines sont tournés l'un vers l'autre.
Chaque portion 32a de la bande 32 s'étendant vers la couche 20 est en contact avec les éléments 26 de deux cellules voisines. Ainsi, chaque portion 32a de la bande 32 s'étendant vers la couche 20 permet le contact de deux cellules mémoire. Il y a donc sensiblement deux fois moins de portions 32a que de cellules 10.
Les éléments 26 de deux cellules voisines séparées par la bande 32 ne sont pas séparés par les éléments 24 des cellules. Similairement, les éléments 24 de deux cellules voisines séparées uniquement par la couche 30 ne sont pas séparées par les éléments 26 des cellules.
Les figures 3A à 3F illustrent les résultats d'étapes, de préférence successives, d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation des figures 1A, 1B et 2. Les figures 3A à 3F sont des vues en coupe selon le plan de la .
La représente le résultat d'une étape d'un procédé de fabrication du mode de réalisation de la .
Cette étape comprend une étape de formation du niveau d'interconnexion comprenant les pistes MX. Plus précisément, cette étape comprend la formation d'une couche isolante 12. La couche 12 est, de préférence, en un matériau dit "Ultra Low K", c’est-à-dire un matériau ayant une constante diélectrique faible. Des cavités traversant la couche 12 sont formées aux emplacements des pistes conductrices 16. Les cavités sont ensuite remplies du matériau des pistes 16, par exemple un métal, de préférence du cuivre ou du tungstène, de manière à former lesdites pistes 16. Les cavités sont remplies de manière à ce que le matériau des pistes 16 ne soit pas situé hors des cavités.
Une couche isolante 20 est ensuite formée sur la couche 12 et sur les pistes 16. La couche est de préférence en nitrure de silicium. Des cavités traversant la couche 20 sont formées aux emplacements des plots 22. Les cavités sont situées au moins partiellement sur les pistes 16. Les cavités sont ensuite remplies du matériau des plots 22, par exemple du tungstène, de manière à former lesdits plots 22. Les cavités sont remplies de manière à ce que le matériau des plots 22 ne soit pas situé hors des cavités.
A titre de variante, comme précisé précédemment, selon les matériaux des pistes, la couche 20 et les plots 22 peuvent ne pas être formés. Les étapes décrites par la suite sont ainsi effectuées directement sur la couche 12 et les pistes 16.
La représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, un empilement 40 de couches est formé sur la couche 20 et sur les plots 22. L'empilement 40 comprend, dans cet ordre à partir de la couche 20 :
- une couche isolante 42 ;
- une couche conductrice 44 ; et
- une couche isolante 46.
La couche isolante 42 est en le matériau de la portion 28 ( ), par exemple en nitrure de silicium. La couche 44 est en le matériau de l'élément résistif 26, par exemple en nitrure de titane ou en nitrure de titane-silicium. La couche 46 est de préférence en le même matériau que la couche 42, par exemple en nitrure de silicium.
La hauteur de l'empilement 40 est sensiblement égal à la hauteur de la face verticale de l'élément 24 ( ) voulue. Comme décrit en relation avec les figures 1A et 1B, la hauteur de la couche 42, correspondant à la hauteur de la portion 28, dépend de la valeur voulue de la résistance entre l'élément 26 et le plot 22.
La représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, une gravure est effectuée de manière à former des cavités 48. Les cavités 48 traversent l'empilement 40. Ainsi, le fond des cavités 48 est constitué par la couche 20 et par les plots 22.
Chaque cavité 48 s'étend dans la direction des lignes de mot. Ainsi, chaque cavité 48 s'étend le long de deux lignes de mot voisines. De plus, chaque cavité 48 s'étend entre deux lignes de mot voisines. Ainsi, chaque cavité 48 comprend une paroi s'étendant à partir des plots 22 et de la couche 20 d'une desdites deux lignes de mot voisines et une autre paroi s'étendant à partir des plots 22 et de la couche 20 de l'autre desdites deux lignes de mot voisines. Ainsi, une partie d'une paroi d'une des cavités 48 s'étend à partir de chaque plot 22.
De préférence, l'empilement 40 est seulement partiellement retiré des plots 22. Ainsi, de préférence, l'empilement 40 s'étend encore partiellement sur les plots 22.
Les parois des cavités 48 sont constituées de parois latérales des couches de l'empilement, c’est-à-dire de parois latérales des couches 42, 44 et 46. Ainsi, au niveau de chaque paroi d'une des cavités 48, la couche 44 est découverte. Il est donc possible de former une connexion électrique avec la couche 44 par chaque cavité 48.
La représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, des espaceurs 50 sont formés sur les parois des cavités 48. Plus précisément, cette étape comprend la formation, de manière conforme, d'une couche non représentée en le matériau des espaceurs 50. Ladite couche non représentée recouvre en particulier les parois et le fond des cavités 48, ainsi qu'une face supérieure de la couche 46. Cette étape comprend ensuite une étape de gravure anisotrope de la couche non représentée de manière à retirer les portions de la couche non représentée situées sur la face supérieure de la couche 46 et au milieu du fond des cavités. Les portions situées sur les parois des cavités 48 et au pied des parois des cavités 48 ne sont ainsi pas retirées et forment les espaceurs 50.
Les espaceurs 50 s'étendent sur toute la hauteur des parois des cavités 48 et sur une partie des plots 22 et de la couche 20 situés au pied des parois. Ainsi, chaque espaceur est en contact avec les plots 22 de la ligne de mot sur laquelle s'étend la paroi et en contact avec la couche 44 découverte au niveau de cette paroi.
La largeur des espaceurs 50, c’est-à-dire la dimension des espaceurs dans la direction du fond de la cavité 48 en , dépend de la hauteur de l'empilement 40. Ainsi, l'épaisseur de la couche 46 est choisie de manière à obtenir la largeur d'espaceur voulue.
Une couche 52 en un matériau isolant est formée sur la structure, c’est-à-dire sur la face supérieure de la couche 46, sur les espaceurs 50, sur les plots 22 et sur la couche 20. La couche 52 est en le matériau de la couche 30, par exemple en nitrure de silicium.
Cette étape comprend ensuite une étape de polissage mécano-chimique (CMP – "Chemical Mechanical Planarization"), de manière à obtenir une face supérieure de la couche 52 sensiblement plane. L'épaisseur de la couche 52 telle que déposée est suffisante pour que, après polissage, la couche 52 recouvre encore la couche 46, les espaceurs 50, les plots 22 et la couche 20.
La représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Cette étape comprend la formation de cavités 54. Les cavités 54 traversent la couche 52 et l'empilement 40. Les cavités 54 atteignent la couche 20. Le fond des cavités 54 est constitué par la couche 20. Le fond des cavités 54 ne comprend pas les plots 22.
Les parois des cavités 54 sont constituées par des parois des couches isolante 42, 46 et 52 et par des parois de la couche conductrice 44. Ainsi, la gravure des cavités 54 découvre des portions de la couche 44 dans les cavités 54. Le fond et les parois des cavités 54 ne comprennent pas d'autres conducteurs que les portions découvertes de la couche 44.
Les cavités 54 s'étend le long des lignes de mot. Ainsi, les cavités 54 s'étendent de préférence sur toute la longueur des lignes de mot, et ainsi, sur toute la longueur de l'empilement 40.
La représente le résultat d'une autre étape d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, une couche métallique 56 est formée sur l'ensemble de la structure. La couche 56 remplie les cavités 54 et recouvre la couche 52. Le matériau de la couche 56 est le matériau de la bande 32 (figures 1A et 1B). La couche 56 est ainsi par exemple en nitrure de titane, en tungstène ou en cuivre.
La couche 56 est de préférence gravée, de préférence par CMP, de telle manière que la face supérieure de la couche 56 soit plane. L'épaisseur de la couche 56 telle que déposée est ainsi suffisamment importante pour que la couche 56, après CMP, recouvre la couche 52 et remplisse entièrement les cavités 54.
Le procédé de fabrication des cellules mémoire des figures 1A, 1B et 2 comprend en outre des étapes non représentées. En particulier, le procédé comprend l'individualisation des cellules. Autrement dit, le procédé comprend la gravure de cavités non représentées traversant la couche conductrice 56, la couche isolante 52, les espaceurs 50 et l'empilement 40. Les cavités non représentées s'étendent dans la direction des lignes de bit, c’est-à-dire dans des plans parallèles au plan de coupe des figures 3A à 3F. Les cavités non représentées séparent donc les cellules mémoire voisines dans une même ligne de mot. La gravure sépare donc :
la couche 56 en des bandes 32 distinctes à chaque cellule,
la couche 42 en des portions 28 distinctes à chaque cellule,
la couche 44 en des éléments 26 distincts à chaque cellule, et
les espaceurs 50 en des éléments 24 distincts à chaque cellule.
Le procédé de fabrication comprend, en outre la formation de la couche isolante 34 (figures 1A et 1B), recouvrant les lignes de mot. En particulier, la couche 34 recouvre les parois des cavités non représentées formées lors de l'individualisation des cellules, et recouvre la face supérieure des bandes 32.
Le procédé peut ensuite comprendre la formation de la couche isolante 36, correspondant par exemple à la couche isolante séparant la couche 12 comprenant les pistes MX et la couche 14 comprenant les pistes MX+1. Ainsi, la couche 36 est par exemple traversée par des vias conducteurs connectant des pistes MX et des pistes MX+1. Le niveau du réseau d'interconnexion comprenant les pistes MX+1 est ensuite formé sur la couche 36.
Un avantage du mode de mise en œuvre décrit en relation avec les figures 3A à 3F, est que la formation de l'élément résistif 26 comprend la formation d'une couche sensiblement plane et non d'une couche située sur une paroi de cavités, comme cela est le cas dans les technologies actuelles, permet de mieux contrôler l'épaisseur de la couche. Il est donc possible de former une couche ayant une épaisseur plus faible que dans le cas d'un élément résistif vertical. De plus, il est plus facile de graver avec précision une couche plane et horizontale, qu'une couche verticale.
La représente une variante des modes de réalisation des figures 1A, 1B et 2.
Le mode de réalisation de la diffère des modes de réalisation des figures 1A, 1B et 2 en ce que la face supérieure de la couche 30 n'est pas plane. Plus précisément, la couche 30 comprend des cavités entre deux éléments 24 voisins. Autrement dit, la distance entre la face supérieure de la couche 30 et la face supérieure plane de la couche 20 peut être inférieure entre les éléments 24 à ladite distance au niveau des éléments 26. Ces cavités sont remplies par la bande 32.
Le mode de réalisation de la est obtenu en mettant en œuvre le procédé décrit en relation avec les figures 3A à 3F, à l'exception, avantageusement, de l'étape de polissage mécano-chimique décrite en relation avec la .
Bien que la face supérieure de la couche 30 ne soit pas plane, la bande 32 n'est pas en contact avec les éléments 24 et les plots 22. Autrement dit, les éléments 24 et les plots 22 sont séparés de la bande 32 par la couche 30, malgré la présence de la cavité.
La représente une variante du mode de réalisation des figures 1A, 1B et 2.
Le mode de réalisation de la diffère des modes de réalisation des figures 1A, 1B et 2 en ce que l'élément 24 est remplacé par un élément 24' en un matériau à changement de phase, de préférence en le même matériau que l'élément 24. Contrairement à l'élément 24, l'élément 24' n'a pas la forme d'un espaceur mais une forme de L. Autrement dit, l'élément 24' comprend une portion horizontale s'étendant sur le plot 22 et une portion verticale s'étendant depuis la face supérieure du plot 22 vers la face supérieure de la couche 30.
Le procédé de fabrication du mode de réalisation de la est identique au procédé décrit en relation avec les figures 3A à 3F à l'exception de l'étape décrite en relation avec la . Dans le procédé de fabrication du mode de réalisation de la , l'étape de formation de l'élément 24 est remplacée par une étape de formation de l'élément 24'. Plus précisément, l'étape de formation de l'élément 24' comprend le dépôt d'une couche conforme en le matériau de l'élément 24'. Ladite couche recouvre en particulier le fond et les parois des cavités 48 et la face supérieure de la couche 46. Ladite couche a par exemple une épaisseur sensiblement égale à l'épaisseur, c’est-à-dire la dimensions la plus faible dans le plan de la , des portions verticale et horizontale de l'élément 24'. Ladite couche est ensuite gravée de manière à retirer les portions de ladite couche situées sur la face supérieure de la couche 46 et les portions situées au centre du fond de la cavité. Autrement dit, ladite couche est ensuite gravée de manière à maintenir uniquement les portions s'étendant le long des parois de la cavité 48 et des portions situées au pied des parois de la cavité 48, sur le plot 22.
Un avantage du mode de réalisation de la est qu'il permet de mieux contrôler l'épaisseur de l'élément 24' et donc de mieux déterminer la résistance de l'élément 24'.
La représente un autre mode de réalisation d'une cellule mémoire à changement de phase.
Le mode de réalisation de la diffère du mode de réalisation des figures 1A, 1B et 2 en ce qu'il comprend un élément de sélection 60.
L'élément 60 a de préférence une forme d'espaceur. L'élément 60 s'étend, de manière verticale, sur des parois latérales de la portion 28, de l'élément 26 et de la couche 30. L'élément 60 s'étend de préférence jusqu'au niveau de la face supérieure de la couche 30. L'élément 60 s'étend, de manière horizontale, sur la couche 20, au pied de la paroi latérale de la portion 28.
L'élément 60 constitue l'élément de sélection de chaque cellule. Autrement dit, lors de l'écriture ou de la lecture d'une cellule, l'élément de sélection 60 permet le passage du courant dans l'élément 26 de cette cellule. L'élément de sélection permet aussi de limiter le courant traversant les autres cellules mémoire (non sélectionnées) et qui pourrait perturber la lecture ou l'écriture de la cellule.
L'élément de sélection 60 est de préférence du type interrupteur à seuil ovonique ("Ovonic Threshold Switching – OTS). L'élément 60 est par exemple en un matériau chalcogène ou en un alliage de matériau chalcogène. Par exemple l'élément est en germanium, sélénium, antimoine ou en un alliage d'un ou plusieurs de ces éléments chimiques. De préférence, l'élément 60 est en un alliage de matériaux chalcogènes qui optimise les paramètres de fonctionnement d’un commutateur de seuil, ou élément de sélection, c’est-à-dire par exemple un alliage comprenant :
de l'arsenic, avec un pourcentage atomique compris entre 9 % et 39 %,
du germanium, avec un pourcentage atomique compris entre 10 % et 40 %,
du silicium, avec un pourcentage atomique compris entre 5 % et 18 %,
de l'azote, avec un pourcentage atomique compris entre 0 % et 10 %, et
un alliage de soufre, de sélénium et de tellure.
De préférence, le rapport entre le pourcentage atomique du soufre et le pourcentage atomique du sélénium dans l’alliage de soufre, de sélénium et de tellure est compris entre 0,25 et 4, et le rapport entre le pourcentage atomique du soufre et le pourcentage atomique de tellure dans l’alliage de soufre, de sélénium et de tellure est compris entre 0,11 et 1. A titre de variante, l'élément de sélection peut être en un autre matériau provoquant un effet redresseur, par exemple de manière à former une diode Schottky.
Le procédé de fabrication du mode de réalisation de la diffère du procédé décrit en relation avec les figures 3A à 3F en ce qu'il comprend une étape supplémentaire de formation de l'élément 60 entre les étapes des figures 3E et 3F.
Au cours de cette étape supplémentaire, des espaceurs sont formés sur les parois des cavités 54. Plus précisément, cette étape comprend la formation, de manière conforme, d'une couche non représentée en le matériau des éléments 60. Ladite couche non représentée recouvre en particulier les parois et le fond des cavités 54, ainsi qu'une face supérieure de la couche 52. Cette étape comprend ensuite une étape de gravure anisotrope de la couche non représentée de manière à retirer les portions de la couche non représentée situées sur la face supérieure de la couche 52 et au milieu du fond des cavités 54. Les portions situées sur les parois des cavités 54 et au pieds des parois des cavités 54 ne sont ainsi par retirées et forment les espaceurs.
Les espaceurs s'étendent sur toute la hauteur des parois des cavités 54 et sur une partie de la couche 20 située au pied des parois.
La largeur des espaceurs, c’est-à-dire la dimension des espaceurs dans la direction du fond de la cavité 54, dépend de la hauteur de la cavité 54. Ainsi, l'épaisseur de la couche 52, en particulier au-dessus de l'empilement 40, est choisi de manière à obtenir des espaceurs de chaque côté de la cavité n'étant pas en contact les uns avec les autres.
Un avantage des modes de réalisation décrits est que l'élément 24 est confiné, c'est à dire que l'élément 24 chauffe directement, de lui-même, lorsqu'il est traversé par un courant, au lieu d'être chauffé indirectement par un élément résistif qui chaufferait et transfèrerait la chaleur. La perte d'énergie, et donc la consommation d'énergie, est ainsi diminuée.
A titre de variante, similairement à l'élément 24 qui peut être remplacé par un élément 24' en forme de L, l'élément de sélection 60 peut être remplacé par un élément en forme de L. Les modifications à faire au procédé de fabrication sont similaires à celles décrites en relation avec la .
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (17)

  1. Dispositif comprenant des cellules mémoire à changement de phase, chaque cellule mémoire (10) comprenant un premier élément résistif (26) en contact latéral avec un deuxième élément (24) en un matériau à changement de phase.
  2. Dispositif selon la revendication 1, dans lequel le deuxième élément (24) a une forme d'espaceur.
  3. Dispositif selon la revendication 1, dans lequel le deuxième élément (24) a une forme de L.
  4. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel le deuxième élément (24) comprend une face inférieure en contact avec un troisième élément conducteur (22), le troisième élément étant entouré par une première couche isolante (20).
  5. Dispositif selon la revendication 4, dans lequel le premier élément (26) est séparé de la première couche isolante (20) et du troisième élément conducteur (22) par une portion isolante (28).
  6. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel le premier élément (26) est une couche plane et horizontale.
  7. Dispositif selon l'une quelconque des revendications 1 à 6, dans lequel une première paroi latérale du premier élément (26) est en contact avec une paroi sensiblement verticale du deuxième élément (24).
  8. Dispositif selon la revendication 7, dans lequel une deuxième paroi latérale du premier élément (26), opposée à la première paroi, est en contact avec une bande conductrice (32).
  9. Dispositif selon la revendication 7, dans lequel une deuxième paroi latérale du premier élément (26), opposée à la première paroi, est en contact avec un quatrième élément de sélection (60), le quatrième élément (60) étant recouvert par une bande conductrice (32).
  10. Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel le dispositif comprend un réseau d'interconnexion, et chaque cellule mémoire (10) est située entre deux niveaux du réseau d'interconnexion.
  11. Dispositif selon l'une quelconque des revendications 1 à 10, dans lequel le deuxième élément (24) est en un alliage à base de chalcogènes, de préférence en un alliage à base de germanium, de tellure et d'antimoine, et le premier élément (26) est en métal, de préférence en nitrure de titane ou en nitrure de titane-silicium.
  12. Dispositif selon l'une quelconque des revendications 1 à 11, dans lequel l'épaisseur du premier élément (26) est comprise entre 2 nm et 20 nm, la dimension du premier élément dans une première direction horizontale (X) est inférieure à 70 nm, la dimension du premier élément (26) dans une deuxième direction horizontale (Y) est comprise entre 10 nm et 50 nm, la hauteur du deuxième élément est comprise entre 30 nm et 80 nm, la dimension du deuxième élément (24) dans une première direction horizontale (X) est inférieure à 70 nm, et la dimension du deuxième élément (24) dans une deuxième direction horizontale (Y) est comprise entre 10 nm et 40 nm.
  13. Procédé de fabrication d'un dispositif comprenant des cellules mémoire (10) à changement de phase selon l'une quelconque des revendications 1 à 12, le procédé comprenant la formation, pour chaque cellule, du premier élément résistif (26) en contact latéral avec le deuxième élément (24) en un matériau à changement de phase.
  14. Procédé selon la revendication 13, comprenant :
    la formation d'un empilement (40) de couches, l'empilement (40) comprenant, dans cet ordre, une deuxième couche isolante (42), une troisième couche (44) en le matériau du premier élément (26), et une quatrième couche isolante (46) ;
    la formation d'une première cavité (48) traversant l'empilement (40) et découvrant une première paroi latérale de la troisième couche (44) ; et
    la formation du deuxième élément (24) sur la première paroi.
  15. Procédé selon la revendication 14, comprenant la formation d'une deuxième cavité (54) découvrant une deuxième face latérale du premier élément (26).
  16. Procédé selon les revendications 8 et 15, comprenant la formation de la bande (32) sur la deuxième face latérale du premier élément (26).
  17. Procédé selon les revendications 9 et 15, comprenant la formation du quatrième élément de sélection (60), sur la deuxième face latérale du premier élément (26).
FR2011087A 2020-10-29 2020-10-29 Mémoire à changement de phase Pending FR3115932A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR2011087A FR3115932A1 (fr) 2020-10-29 2020-10-29 Mémoire à changement de phase
US17/507,645 US12004432B2 (en) 2020-10-29 2021-10-21 Phase-change memory
CN202122608962.3U CN218004905U (zh) 2020-10-29 2021-10-28 电子器件和半导体结构
CN202111265534.3A CN114430006A (zh) 2020-10-29 2021-10-28 相变存储器
US18/646,334 US20240276894A1 (en) 2020-10-29 2024-04-25 Phase-change memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2011087 2020-10-29
FR2011087A FR3115932A1 (fr) 2020-10-29 2020-10-29 Mémoire à changement de phase

Publications (1)

Publication Number Publication Date
FR3115932A1 true FR3115932A1 (fr) 2022-05-06

Family

ID=75953882

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2011087A Pending FR3115932A1 (fr) 2020-10-29 2020-10-29 Mémoire à changement de phase

Country Status (2)

Country Link
US (1) US12004432B2 (fr)
FR (1) FR3115932A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057618A2 (fr) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Dispositif electrique comprenant un materiau a changement de phase et son procede de fabrication
US20040203183A1 (en) * 2003-04-12 2004-10-14 Cho Seong Mok Phase change memory element capable of low power operation and method of fabricating the same
US20090184306A1 (en) * 2008-01-18 2009-07-23 Leo Mathew Phase change memory cell with finfet and method therefor
US20140264244A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Singapore Pte. Ltd. Nonvolative memory

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242019B2 (en) * 2002-12-13 2007-07-10 Intel Corporation Shunted phase change memory
US7138687B2 (en) 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
US7910905B2 (en) 2006-08-25 2011-03-22 Micron Technology, Inc. Self-aligned, planar phase change memory elements and devices
US7678606B2 (en) 2007-09-04 2010-03-16 Industrial Technology Research Institute Phase change memory device and fabrication method thereof
US8043888B2 (en) 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US7919768B2 (en) 2008-07-11 2011-04-05 Industrial Technology Research Institute Phase-change memory element
US7969771B2 (en) * 2008-09-30 2011-06-28 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers
US8971089B2 (en) * 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
DE112017008120T5 (de) * 2017-09-29 2020-11-26 Intel Corporation Selbstausgerichtete, eingebettete Phasenänderungs-Speicherzelle
FR3073076A1 (fr) * 2017-10-27 2019-05-03 Stmicroelectronics (Crolles 2) Sas Point memoire a materiau a changement de phase
FR3073075B1 (fr) * 2017-10-27 2020-09-04 St Microelectronics Crolles 2 Sas Point memoire a materiau a changement de phase
FR3073319A1 (fr) 2017-11-09 2019-05-10 Stmicroelectronics (Grenoble 2) Sas Puce a memoire non volatile embarquee a materiau a changement de phase
JP2019149473A (ja) * 2018-02-27 2019-09-05 東芝メモリ株式会社 半導体記憶装置およびその製造方法
FR3079964A1 (fr) * 2018-04-06 2019-10-11 Stmicroelectronics (Crolles 2) Sas Circuit integre a transistors bipolaires
WO2019204525A1 (fr) * 2018-04-18 2019-10-24 Zeno Semiconductor, Inc. Dispositif de mémoire comprenant un transistor à corps électriquement flottant
US10593875B2 (en) * 2018-06-15 2020-03-17 Macronix International Co., Ltd. Self-aligned 3D memory with confined cell
KR20200022945A (ko) * 2018-08-24 2020-03-04 삼성전자주식회사 가변 저항 메모리 장치
KR102557405B1 (ko) * 2018-08-24 2023-07-20 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102571555B1 (ko) * 2018-08-28 2023-08-29 삼성전자주식회사 가변 저항 메모리 소자
FR3086462A1 (fr) * 2018-09-21 2020-03-27 Stmicroelectronics (Crolles 2) Sas Procede de fabrication d'un composant electronique
US10510951B1 (en) * 2018-10-24 2019-12-17 Taiwan Semicondutor Manufacturing Co., Ltd. Low temperature film for PCRAM sidewall protection
US11139430B2 (en) * 2018-10-31 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory and method of manufacturing
US11362277B2 (en) * 2018-11-14 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall protection for PCRAM device
US10818838B1 (en) * 2019-04-11 2020-10-27 International Business Machines Corporation Phase change memory
US11271151B2 (en) * 2019-06-12 2022-03-08 International Business Machines Corporation Phase change memory using multiple phase change layers and multiple heat conductors
US11784251B2 (en) * 2019-06-28 2023-10-10 Intel Corporation Transistors with ferroelectric spacer and methods of fabrication
US11094585B2 (en) * 2019-07-08 2021-08-17 Globalfoundries U.S. Inc. Methods of forming a conductive contact structure to a top electrode of an embedded memory device on an IC product and a corresponding IC product
CN115191028A (zh) * 2020-03-03 2022-10-14 索尼半导体解决方案公司 存储器单元和存储器单元阵列
KR20210145940A (ko) * 2020-05-26 2021-12-03 에스케이하이닉스 주식회사 전자 장치 및 그 제조방법
US11594576B2 (en) * 2020-07-30 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, memory cell and method of forming the same
US20240023467A1 (en) * 2022-07-18 2024-01-18 Stmicroelectronics (Crolles 2) Sas Switch based on phase-change material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057618A2 (fr) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Dispositif electrique comprenant un materiau a changement de phase et son procede de fabrication
US20040203183A1 (en) * 2003-04-12 2004-10-14 Cho Seong Mok Phase change memory element capable of low power operation and method of fabricating the same
US20090184306A1 (en) * 2008-01-18 2009-07-23 Leo Mathew Phase change memory cell with finfet and method therefor
US20140264244A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Singapore Pte. Ltd. Nonvolative memory

Also Published As

Publication number Publication date
US20220140232A1 (en) 2022-05-05
US12004432B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
EP1626442B1 (fr) Capteur d'image
FR2919112A1 (fr) Circuit integre comprenant un transistor et un condensateur et procede de fabrication
EP3483889B1 (fr) Puce à mémoire non volatile embarquée à matériau à changement de phase
FR2713016A1 (fr) Dispositif semiconducteur à haute intégration et procédé pour la fabrication de celui-ci.
EP2706583B1 (fr) Cellule mémoire à changement de phase
EP2615612B1 (fr) Cellule mémoire à changement de phase
EP3745483B1 (fr) Mémoire à changement de phase et son procédé de fabrication
EP3627512B1 (fr) Cellule à mémoire résistive
EP2051309B1 (fr) Procédé de fabrication d'une mémoire CBRAM ayant une fiabilité améliorée
EP2706582B1 (fr) Cellule mémoire à changement de phase
FR3115932A1 (fr) Mémoire à changement de phase
EP3168885B1 (fr) Procédé de fabrication d'une mémoire pcram
FR2965105A1 (fr) Detecteur bispectral multicouche a photodiodes
EP1507286A2 (fr) Procédé de formation sous une couche mince d'un premier matériau de portions d'un autre matériau et/ou de zones de vide
FR3115931A1 (fr) Mémoire à changement de phase
FR3050739A1 (fr) Procede de fabrication de cellules-memoires resistives
FR3104320A1 (fr) Structure d'interconnexion d'un circuit intégré
FR2830124A1 (fr) Memoire vive
EP4125141B1 (fr) Memoire a changement de phase
FR3112242A1 (fr) Isolation de photodiodes
FR2787240A1 (fr) Procede de realisation d'une resistance dans un circuit integre et dispositif integre correspondant de memoire vive statique a quatre transistors et deux resistances
EP3890024B1 (fr) Puce électronique à deux mémoires à changement de phase et procédé de fabrication
FR3112018A1 (fr) Isolation de cellules mémoire à changement de phase
FR2832854A1 (fr) Fabrication de memoire dram et de transistor mos
EP1677347B1 (fr) Mémoire vive magnétique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220506

RX Complete rejection

Effective date: 20220908