FR3112018A1 - Isolation de cellules mémoire à changement de phase - Google Patents

Isolation de cellules mémoire à changement de phase Download PDF

Info

Publication number
FR3112018A1
FR3112018A1 FR2006890A FR2006890A FR3112018A1 FR 3112018 A1 FR3112018 A1 FR 3112018A1 FR 2006890 A FR2006890 A FR 2006890A FR 2006890 A FR2006890 A FR 2006890A FR 3112018 A1 FR3112018 A1 FR 3112018A1
Authority
FR
France
Prior art keywords
layer
memory cells
cavities
thermal insulation
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2006890A
Other languages
English (en)
Inventor
Philippe Boivin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR2006890A priority Critical patent/FR3112018A1/fr
Priority to US17/362,670 priority patent/US20210408374A1/en
Publication of FR3112018A1 publication Critical patent/FR3112018A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Isolation de cellules mémoire à changement de phase La présente description concerne un dispositif mémoire comprenant des cellules mémoire (12) à changement de phase, les parois latérales de chaque cellule étant recouvertes d'une première couche d'isolement électrique (24) et d'au moins un premier (28, 29) matériau d'isolement thermique, et un procédé de fabrication d’un tel dispositif. Figure pour l'abrégé : Fig. 1A

Description

Isolation de cellules mémoire à changement de phase
La présente description concerne de façon générale les dispositifs mémoire et plus précisément les dispositifs à mémoire résistive, par exemple les dispositifs mémoire à changement de phase.
Les mémoires sont généralement sous forme de matrices, comprenant des lignes de mot ("wordline") et des lignes de bit ("bitline"), c'est-à-dire des lignes et des colonnes. Une cellule mémoire, contenant une information binaire, se situe à chaque croisement d'une ligne et d'une colonne.
Dans une mémoire à changement de phase, par exemple, chaque cellule mémoire comprend une couche de matériau à changement de phase qui est en contact avec un élément résistif. Les matériaux à changement de phase sont des matériaux qui peuvent basculer entre une phase cristalline et une phase amorphe. Ce basculement est provoqué par une augmentation de la température de l'élément résistif dans lequel on fait passer un courant électrique. La différence de résistance électrique entre la phase amorphe du matériau et sa phase cristalline est utilisée pour définir au moins deux états de mémoire, arbitrairement 0 et 1.
L'information contenue dans une cellule d'une mémoire à changement de phase est par exemple accédée, ou lue, en mesurant la résistance entre la ligne de bit et la ligne de mot de la cellule mémoire.
Les cellules mémoire sont généralement associées à un élément de sélection, par exemple un transistor de sélection. Lors de l'écriture ou de la lecture d'une cellule, l'élément de sélection permet le passage du courant dans l'élément résistif de cette cellule. L'élément de sélection permet aussi de limiter le courant traversant les autres cellules mémoire (non sélectionnées) et qui pourrait perturber la lecture ou l'écriture de la cellule.
Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs comprenant des cellules mémoire à changement de phase connus.
Un mode de réalisation prévoit un dispositif mémoire comprenant des cellules mémoire à changement de phase, les parois latérales de chaque cellule étant recouvertes d'une première couche d'isolement électrique et d'au moins un premier matériau d'isolement thermique.
Un mode de réalisation prévoit un procédé de fabrication d'un dispositif mémoire, comprenant la formation de cellules mémoire et la formation d'une première couche d'isolement électrique et d'au moins un premier matériau d'isolement thermique recouvrant chaque paroi latérale des cellules mémoire.
Selon un mode de réalisation, chaque cellule mémoire comprend un empilement d'un élément résistif, d'une deuxième couche en un matériau à changement de phase et d'une électrode reposant sur la première couche.
Selon un mode de réalisation, la couche isolante électriquement recouvre entièrement les parois latérales de l'élément résistif et de la première couche.
Selon un mode de réalisation, des premières cavités entre des cellules mémoire sont remplies par le premier matériau d'isolement thermique et par de l'air.
Selon un mode de réalisation, des deuxièmes cavités entre des cellules mémoire sont remplies par le premier matériau d'isolement thermique.
Selon un mode de réalisation, des troisièmes cavités comprennent des espaceurs en le premier matériau d’isolement thermique sur au moins une paroi, ladite au moins une paroi étant formée par une paroi latérale d'une cellule mémoire recouverte de la couche d'isolement électrique.
Selon un mode de réalisation, le premier matériau d'isolement thermique est en contact avec la première couche.
Selon un mode de réalisation, le premier matériau d'isolement thermique est un matériau à changement de phase.
Selon un mode de réalisation, le premier matériau d'isolement thermique est le matériau de la première couche.
Selon un mode de réalisation, la première couche d’isolement électrique est en oxyde de silicium ou en nitrure de silicium.
Selon un mode de réalisation, le premier matériau comprend des portions en un alliage de germanium, d'antimoine et de tellure, ou en un matériau chalcogène composé de germanium et de tellure ou d’antimoine et de tellure, et des bulles d’air.
Selon un mode de réalisation, la couche d’isolement électrique et le matériau d’isolement thermique recouvrent toutes les parois latérales de chaque cellule.
Selon un mode de réalisation, le procédé comprend le dépôt conforme de la première couche sur les cellules mémoire.
Selon un mode de réalisation, le procédé comprend le dépôt d'une troisième couche en le premier matériau, recouvrant entièrement les cellules mémoire et la première couche.
Selon un mode de réalisation, le procédé comprend une étape de gravure anisotrope partielle de la troisième couche.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1A représente une vue en coupe d'un dispositif électronique comprenant des cellules mémoire à changement de phase ;
la figure 1B représente une autre vue en coupe du dispositif électronique de la figure 1A ;
la figure 2 représente le résultat d'une étape de fabrication du dispositif des figures 1A et B ; et
la figure 3 représente le résultat d'une autre étape de fabrication du dispositif des figures 1A et B.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1A représente une vue en coupe d'un dispositif électronique 10 comprenant des cellules mémoire à changement de phase. La figure 1B représente une autre vue en coupe du dispositif électronique de la figure 1A. Plus précisément, la figure 1A représente une vue en coupe selon un plan AA de la figure 1B et la figure 1B représente une vue en coupe selon un plan BB de la figure 1A.
Le dispositif 10 comprend au moins une mémoire, et plus précisément, comprend une pluralité de cellules mémoire 12. Chaque cellule mémoire 12 contient par exemple une donnée binaire. Les cellules mémoire 12 sont de préférence agencées sous la forme d'une matrice. La figure 1A représente cinq cellules mémoire d'une même ligne de mot, chacune des cinq cellules mémoire faisant partie d'une ligne de bit différente. La figure 1B représente quatre cellules mémoire d'une même ligne de bit, chacune des quatre cellules mémoire faisant partie d'une ligne de mot différente.
Chaque cellule mémoire 12 est associée à un via 14 conducteur électriquement. Les vias conducteurs 14 traversent une couche 16 isolante électriquement. De préférence, l'extrémité supérieure de chaque via 14 affleure la face supérieure de la couche isolante 16. De préférence, l'extrémité inférieure de chaque via 14 affleure la face inférieure de la couche isolante 16. Les parois latérales des vias conducteurs 14 sont de préférence entièrement en contact avec la couche 16 en matériau isolant électriquement.
La couche isolante 16 est par exemple située sur un substrat non représenté. Des composants électroniques peuvent être formés dans et sur le substrat non représenté. En particulier, des éléments de sélection, par exemple des transistors, peuvent être formés dans et sur le substrat non représenté. Dans l'exemple des figures 1A et 1B, le dispositif 10 comprend des transistors 15 représentés uniquement par leur grille. Chaque transistor 15 est par exemple associé à une cellule mémoire 12 et sert d'élément de sélection pour cette cellule mémoire 12. Chaque via conducteur 14 est, dans l'exemple des figures 1A et 1B, en contact avec une région de source ou de drain d'un des transistors 15.
Le dispositif comprend, dans l'exemple des figures 1A et 1B, un mur 19 conducteur électriquement dans la couche isolante électriquement 16. Le mur 19 s'étend de préférence sur la même hauteur que les vias 14. Autrement dit, le mur 19 s'étend de préférence de la face supérieure de la couche 16 à la couche inférieure de la couche 16. Le mur 19 s'étend, en outre, dans la direction des lignes de mot. Ainsi, le mur 19 est parallèle aux lignes de mot. Le mur 19 permet de relier des zones de drain ou de source des transistors de plusieurs lignes de mot. Ainsi, les transistors 15 de certaines lignes de mot ont une région de conduction (source ou drain) commune. Le mur 19 n'est pas situé sous une cellule mémoire 12.
Chaque cellule 12 correspond à un empilement 21 reposant sur la couche 16 et sur le via 14 correspondant à cette cellule mémoire 12. Chaque empilement 21 comprend, dans cet ordre à partir de la face supérieure du via 14, une couche isolante électriquement 17 traversée par un élément résistif 18, une couche 20 en un matériau à changement de phase, et une couche 22 conductrice électriquement. Ainsi, la face inférieure de la couche 17 repose sur la face supérieure de la couche 16 et du via 14. La face supérieure de la couche 17 repose sur, de préférence est en contact avec, la face inférieure de la couche 20. La face supérieure de la couche 20 repose sur, de préférence est en contact avec, la face inférieure de la couche 22.
Chaque couche 17 est traversée, au niveau de l'empilement, par un élément résistif 18, ou élément chauffant 18. Chaque élément chauffant 18 a par exemple une forme de L dans le plan de la figure 1A, comprenant une partie horizontale et une partie verticale. Chaque élément résistif 18 est en un matériau émettant de la chaleur lorsque l'élément 18 est traversé par un courant, par exemple en métal. Chaque élément résistif 18 est situé sur le via 14 conducteur électriquement associé à la cellule 12. De préférence, la partie inférieure de chaque élément résistif 18, ici la partie horizontale, est en contact avec l'extrémité supérieure du via conducteur 14 correspondant. L'extrémité supérieure de chaque élément résistif 18, c’est-à-dire l'extrémité de la partie verticale, affleure la face supérieure de la couche isolante 17 et est en contact avec la couche 20 en matériau à changement de phase. A titre d’exemple, les éléments résistifs pourront être en tungstène, en nitrure de titane ou en un métal réfractaire thermiquement, choisi pour sa résistance à la chaleur et à l’usure, ou encore un alliage adéquat.
Chaque couche 20 en un matériau à changement de phase est adapté au stockage d'une donnée dans une cellule mémoire 12. Les couches 20 sont par exemple en un alliage de germanium, d'antimoine et de tellure (GST), par exemple en Ge2Sb2Te5. Les couches peuvent être par exemple dans un autre matériau chalcogène.
Chaque couche conductrice 22, ou électrode 22, est située sur la couche 20, de préférence en contact avec la couche 20. Les couches 22 sont par exemple en métal, par exemple du nitrure de Titane, On pourra prévoir plusieurs couches de métaux, de préférence thermiquement réfractaires.
De préférence, les parois latérales des différents éléments de chaque empilement 21 sont coplanaires. Les différentes couches de l'empilement 21 ont donc de préférence les mêmes dimensions horizontales, c’est-à-dire les dimensions autres que la hauteur. Dans l'exemple des figures 1A et 1B, les différentes couches de chaque empilement 21 ne sont pas en contact avec les couches correspondante dans les cellules voisines 12. Les différentes cellules 12 sont séparées les unes des autres par des cavités 26.
Les cavités 26 peuvent être de deux types. Des cavités 26a sont situées entre des cellules voisines 12, c’est-à-dire séparées de préférence uniquement par un élément de sélection. Des cavités 26b sont situées entre les cellules 12 séparées par le mur 19 ou par d'autres éléments, causant l'éloignement des cellules mémoire 12. Les cavités 26a et 26b diffèrent l'une de l'autre par les dimensions des cavités.
Dans le mode de réalisation représenté, les cavités séparent les cellules dans les deux direction horizontales (dans le plan des empilements). Cela revient à entourer latéralement les différentes cellules par des cavités.
A titre de variante, certaines couches peuvent être communes aux cellules 12 d'une même ligne, par exemple aux cellules 12 d'une même ligne de mot. Par exemple, les cellules mémoire 12 de chaque ligne de mot peuvent partager une même couche 20 en matériau à changement de phase et une même couche conductrice 22. Les cellules 12 des mêmes lignes de mot ne sont donc pas, dans cette variante, séparées par des cavités 26.
De manière à programmer chaque cellule mémoire 12, il est possible de faire passer un courant entre le via 14 et la couche conductrice 22, et à travers l'élément résistif 18 et la couche 20. Le courant entraine une augmentation de la température de l'élément résistif 18, particulièrement au niveau de son extrémité supérieure, en contact avec la couche 20 de matériau à changement de phase. Pour une valeur de courant suffisante, la température atteint une valeur suffisante pour changer la phase, cristalline ou amorphe, d'au moins une partie de la couche 20.
Les parois latérales des cellules mémoire 12 sont recouvertes d'une couche d'isolement électrique et d'une couche d'isolement thermique. Une couche d'isolement électrique est située entre chaque paroi latérale d'un empilement 21 et la couche d'isolement thermique. La couche d'isolement électrique est ici une couche 24 et la couche d'isolement thermique correspond à des portions 28a, 28b, 28c d'isolement thermique et à des bulles d'air 29. Ainsi, chaque cellule mémoire 12 est séparées, de la cellule voisine par une couche d'isolement électrique et une couche d'isolement thermique.
La structure décrite précédemment est recouverte de manière conforme par la couche 24 en matériau isolant électriquement, par exemple en oxyde de silicium. Plus précisément, la couche 24 recouvre les parois latérales et la face supérieure des cellules mémoire 12 et les portions découvertes de la face supérieure de la couche 16, c’est-à-dire les portions non recouvertes par les cellules 12. Autrement dit, la couche 24 recouvre les parois latérales des couches isolantes 17, des couches 18 en matériau à changement de phase, des couches 20 et des couches conductrices 22, les faces supérieures des couches conductrices 22 et les portions découvertes de la face supérieure de la couche 16. La couche 24 recouvre donc le fond et les parois des cavités 26 séparant les différentes cellules 12.
Les portions de la couche 24 située en regard des parois latérales des couches 20 et 17 des cellules mémoire 12sont donc recouvertes par les portions 28 d'isolement thermique et/ou par les bulles d'air 29.
Des portions 28a remplissent certaines des cavités 26a. Plus précisément, chaque portion 28a remplie la portion d'une de ces cavités 26a non remplie par la couche 24. Ainsi, dans les cavités 26a comprenant des portions 28a, les parois et le fond de la cavité sont recouvertes de manière conforme par la couche 24 et des portions 28a s'étendant au centre de la cavité. Plus précisément, chaque portion 28a s'étend entre les portions de la couche 24 s'étendant le long des parois de la cavité, et jusqu'à la portion de la couche 24 située sur le fond de la cavité 26a. Chaque portion 28a s'étend au moins le long d'une partie de la couche 17, de préférence sur au moins 50 % de la hauteur de la couche 17. Chaque portion 28a s'étend le long d'au moins une partie de la couche 20. Chaque portion 28a s'étend au moins sur la moitié de la hauteur de la portion 20, de préférence sur toute la hauteur de la couche 20. Chaque portion 28a s'étend de préférence le long des parois des couches 22.
Des portions 28c bloquent l'ouverture des autres cavités 26a, formant des bulles d'air 29 dans les cavités 26a. La cavité 26a peut comprendre une ou plusieurs portions du matériau des portions 28c autour de la bulle d'air 29, par exemple au fond de la cavité, entre la couche 24 et la bulle d'air 29.
Ainsi, dans les cavités 26a, en dessous du niveau correspondant à la face supérieure de la couche 20, les cavités ne comprennent que la couche 24 isolante électriquement, la portion 28a ou 28c et éventuellement une bulle d'air 29. Les bulles d'air 29 sont de préférence entièrement entourées par la couche 24 et par la portion 28. Les ouvertures des cavités 26 sont entièrement bouchées par les portions 28c ou les portions 28a.
Des portions 28b sont formées sur les parois des cavités 26b et sur les parois des cellules 12 périphériques de la matrice mémoire. Les portions 28b constituent des espaceurs. Les portions 28b s'étendent de préférence à partir de la face supérieure de la couche 24 située sur le fond de la cavité 26b. La portion 28b s'étendent au moins jusqu'au niveau de la face supérieure de la couche 17, de préférence au moins jusqu'au niveau de la face supérieure de la couche 20. Les portions 28b s'étendent au moins le long de la zone de contact entre l'élément résistif 18 et la couche 20. Les portions 28b s'étendent de préférence sur au moins 75 % de la hauteur des éléments résistifs 18. Les portions 28b s'étendent donc de préférence sur au moins 50 % de la hauteur de la couche 20, de préférence sur toute la hauteur de la couche 20.
Le matériau des portions 28 est un matériau isolant thermiquement, c’est-à-dire ayant une conductivité thermique faible. Le matériau des portions 28 est donc un matériau faiblement conducteur thermiquement. De préférence, le matériau des portions 28 a une conductivité thermique inférieure à 1,5 W.m-1.K-1pour des températures comprises entre environ 230 °K (-40 °C) et 600 °K (326,85 °C), de préférence inférieure à 1 W.m-1.K-1pour des températures comprises entre environ 230 °K (-40 °C) et 600 °K (326,85 °C), de préférence inférieure à 0,5 W.m-1.K-1pour des températures comprises entre environ 230 °K (-40 °C) et 450 °K (176,85 °C). La conductivité thermique du matériau de la couche 30 est inférieure à la conductivité thermique du matériau de la couche 24, par exemple l'oxyde de silicium ou le nitrure de silicium, pour des températures comprises entre environ 230 °K et 600 °K.
De préférence, le matériau des portions 28a, 28b, 28c est un chalcogène. De préférence, le matériau des portions 28a, 28b, 28c est le même matériau que le matériau des couches 20 en matériau à changement de phase. Cela permet de réutiliser les mêmes outils et machines de fabrication. De préférence, les portions 28a, 28b, 28c sont en un alliage de germanium, d'antimoine et de tellure. On peut également prévoir des matériaux chalcogènes avec des composition binaires (Ge Te, Sb Te, etc.)
De préférence, les portions 28a, 28b, 28c et les bulles d'air 29 sont en contact avec les portions de la couche 24 recouvrant les parois des cellules mémoire 12.
La conductivité thermique de l'air est faible, sensiblement égale à zéro. La conductivité thermique de l'air est donc inférieure à la conductivité thermique du matériau de la couche 20 et des portions 28. Les bulles d'air 29 participent donc à l'isolement thermique des cellules mémoire 12.
Les parois latérales des cellules mémoire 12 sont donc isolées thermiquement par les portions 28a, 28b, 28c et par les bulles d'air 29. L'isolement thermique des différentes cellules 12 permet de diminuer la perte de température par les parois des cellules mémoire 12, et donc la perte d'énergie utilisée pour que l'élément résistif 18 atteigne la température à laquelle le matériau à changement de phase de la couche 20 change de phase.
De plus, l'isolement thermique permet d'éviter que la chauffe de l'élément résistif 18 d'une cellule 12, par exemple lors de la programmation de cette cellule 12, n'ait d'influence sur les cellules 12 voisines.
Dans un mode de réalisation, la couche d’isolement électrique 24 et le matériau d’isolement thermique (portions 28 et air 29) recouvrent toutes les parois latérales de chaque cellule
Les figures 2 et 3 représentent le résultat d'étapes successives de fabrication du dispositif des figures 1A et 1B. Les figures 2 et 3 représentent des vues en coupe dans le plan de la figure 1A.
La figure 2 représente le résultat d'une étape de fabrication du dispositif des figures 1A et B. L'étape résultant en la structure de la figure 2 comprend une pluralité d'étapes, de préférence successives, décrite ci-dessous.
L'étape dont le résultat est représenté par la figure 2 comprend la formation, dans et sur le substrat non représenté, des éléments de sélection 15, non représentés en figure 2. L'étape comprend en outre la formation de la couche 16. La couche 16 est de préférence formée sur l'ensemble de la structure, c’est-à-dire sur toute la face supérieure du substrat non représenté et sur les transistors 15. Les régions de source et de drain et la grille de chaque transistor 15.
L'étape comprend la formation des vias 14 et des murs 19. Cela comprend par exemple la formation de cavités traversant la couche 16 aux emplacements des vias 14 et des murs 19 et le remplissage de ces cavités par un matériau conducteur, par exemple un métal.
L'étape comprend la formation des couches 17 de matériau isolant électriquement et la formation des éléments résistifs 18. Cela comprend par exemple la formation d'une couche isolante ayant une épaisseur sensiblement égale à l'épaisseur de la couche 17. Cette couche est par exemple ensuite gravée de manière à former des cavités, chaque via 14 étant situé en regard de la paroi d'une cavité. Une couche en le matériau des éléments résistifs 18 et dont l'épaisseur est sensiblement égale à l'épaisseur des parties verticale et horizontale de chaque élément résistif 18 est formée de manière conforme sur la structure et en particulier sur les parois des cavités. Une gravure anisotrope est par exemple ensuite effectuée pour retirer les parties de la couche en le matériau des éléments résistifs 18 de manière à former les éléments résistifs 18. Les cavités sont ensuite remplies par un matériau isolant électriquement.
L'étape comprend ensuite la formation des couches 20 en le matériau à changement de phase et de la couche conductrice électriquement 22. Cela comprend par exemple la formation d'une couche en le matériau à changement de phase, ayant par exemple une épaisseur sensiblement égale à l'épaisseur de la couche 20, sur l'ensemble de la structure et la formation d'une couche en le matériau de la couche 22 sur la face supérieure de la couche en matériau à changement de phase. Les couches 20, 22 et 17 sont ensuite gravées de manière à individualiser les cellules mémoire 12. Les cavités 26a et 26b sont ainsi formées entre les différentes cellules 12.
L'étape comprend aussi la formation de la couche 24. La couche 24 est déposée de manière conforme sur la structure. En particulier, la couche 24 recouvre entièrement les empilement 21. La couche 24 recouvre donc les parois et le fond des cavités 26a et 26b.
L'épaisseur de la couche 24 est choisie de manière à être suffisamment faible pour ne pas remplir les cavités 26a. Ainsi, les cavités 26a comprennent toujours une cavité 26a' s'étendant depuis l'ouverture des cavités 26a. Les cavités 26a' s'étendent de préférence au moins sur la moitié de la hauteur des empilements 21, de préférence sur au moins 75 % de la hauteur des empilements 21. Chaque cavité 26a' s'étend de préférence au moins jusqu'au niveau des points de contact entre les éléments résistifs 18 et les couches 20. De préférence, Chaque cavités s'étend au moins le long d'une partie des éléments résistifs 18.
La figure 3 représente le résultat d'une autre étape de fabrication du dispositif des figures 1A et 1B.
Au cours de cette étape, une couche 30 en un matériau isolant thermiquement est formée sur la structure de la figure 2. L'épaisseur de la couche 30 est suffisante pour recouvrir entièrement les cellules mémoire 12. En particulier, les portions de la couche 24 situées sur la face supérieure des couches 22 sont recouvertes par la couche 30.
La couche 30 remplie entièrement les cavités 26b, les cavités 26b étant suffisamment larges pour permettre la formation de la couche 30. Les cavités 26a' sont cependant moins larges. Les dimensions de la couche 24, et des couches 17, 20 et 22 des empilements 21 peuvent varier et ainsi faire varier les dimensions des cavités 26a'. Plus précisément, les dimensions des ouvertures des cavités 26a' peuvent être différentes d'une ligne à l'autre. Ainsi, certaines cavités 26a' sont entièrement remplies par la couche 30 et certaines cavités 26a', dont l'ouverture a par exemple des dimensions plus faibles, sont uniquement bouchées par la couche 30, la cavité comprenant alors une bulle d'air 29. Toutes les cavités 26 sont ainsi bouchées.
La couche 30 est en le matériau des portions 28. De préférence, la couche 30 est donc en un matériau chalcogène. De préférence, la couche 30 telle que déposée dans une phase amorphe. En effet, la conductivité thermique des matériau chalcogène, et en particulier du GST, est inférieure dans son état amorphe. La couche 30, et donc les portions 28, sont par exemple en un matériau chalcogène ayant une température de passage de l'état amorphe à l'état cristallin plus élevée que la température de passage de l'état amorphe à l'état cristallin du matériau des couches 20.
Le procédé de fabrication du mode de réalisation des figures 1A et 1B comprend des étapes postérieures aux étapes dont le résultat est représenté en figure 3. En particulier, ces étapes comprennent la gravure partielle de la couche 30. Ainsi, une étape de gravure anisotrope de la couche 30 est effectuée. Cette étape de gravure permet de former les portions 28.
La gravure anisotrope retire, en particulier, les portions de la couche 30 en regard des murs 19 et les portions de la couche 30 situées en regard de la face supérieure de la couche 22, de manière à pouvoir former des vias atteignant la couche 22 et le mur 19 sans que les vias ne soient en contact avec les portions 28. La gravure n'est cependant pas maintenue suffisamment longtemps pour atteindre les bulles d'air 29 et les portions de matériau de la couche 30 situées sous le niveau de la face supérieure des couches 20.
De préférence, la structure est ensuite recouverte d'une couche isolante électriquement non représentée dans les figures 1A à 3.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (17)

  1. Dispositif mémoire comprenant des cellules mémoire (12) à changement de phase, des parois latérales de chaque cellule étant recouvertes d'une première couche d'isolement électrique (24) et d'au moins un premier (28, 29) matériau d'isolement thermique.
  2. Dispositif selon la revendication 1, dans lequel chaque cellule mémoire (12) comprend un empilement (21) d'un élément résistif (18), d'une deuxième couche (20) en un matériau à changement de phase et d'une électrode (22) reposant sur la première couche.
  3. Dispositif selon la revendication 1 ou 2, dans lequel la couche isolante électriquement (24) recouvre entièrement les parois latérales de l'élément résistif (18) et de la première couche (20).
  4. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel des premières cavités (26a) entre des cellules mémoire (12) sont remplies par le premier matériau d'isolement thermique (28c) et par de l'air.
  5. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel des deuxièmes cavités (26a) entre des cellules mémoire (12) sont remplies par le premier matériau d'isolement thermique (28).
  6. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel des troisièmes cavités (26b) comprennent des espaceurs (28b) en le premier matériau d’isolement thermique sur au moins une paroi, ladite au moins une paroi étant formée par une paroi latérale d'une cellule mémoire (12) recouverte de la couche d'isolement électrique (24).
  7. Dispositif selon l'une quelconque des revendications 1 à 6, dans lequel le premier (28, 29) matériau d'isolement thermique est en contact avec la première couche (24).
  8. Dispositif selon l'une quelconque des revendications 1 à 7 dans lequel le premier matériau d'isolement thermique (28) est un matériau à changement de phase.
  9. Dispositif selon l'une quelconque des revendications 1 à 8, dans lequel le premier matériau d'isolement thermique (28) est le matériau de la première couche (20).
  10. Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel la première couche d’isolement électrique (14) est en oxyde de silicium ou en nitrure de silicium.
  11. Dispositif selon l'une quelconque des revendications 1 à 10, dans lequel le premier matériau (28) comprend des portions en un alliage de germanium, d'antimoine et de tellure, ou en un matériau chalcogène composé de germanium et de tellure ou d’antimoine et de tellure, et des bulles d’air.
  12. Dispositif selon l'une quelconque des revendications 1 à 11, dans lequel la couche d’isolement électrique et le matériau d’isolement thermique recouvrent toutes les parois latérales de chaque cellule.
  13. Procédé de fabrication d'un dispositif mémoire, comprenant la formation de cellules mémoire (12) et la formation de la première couche d'isolement électrique (24) et du au moins un premier (28 29) matériau d'isolement thermique recouvrant chaque paroi latérale des cellules mémoire.
  14. Procédé selon la revendication 13 appliqué à la fabrication d'un dispositif selon l'une quelconque des revendications 1 à 12.
  15. Procédé selon la revendication 13 ou 14, comprenant le dépôt conforme de la première couche (24) sur les cellules mémoire (12).
  16. Procédé selon l'une quelconque des revendications 13 à 15, comprenant le dépôt d'une troisième couche (30) en le premier matériau, recouvrant entièrement les cellules mémoire (12) et la première couche (24).
  17. Procédé selon l'une quelconque des revendications 13 à 16, comprenant une étape de gravure anisotrope partielle de la troisième couche (30).
FR2006890A 2020-06-30 2020-06-30 Isolation de cellules mémoire à changement de phase Pending FR3112018A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2006890A FR3112018A1 (fr) 2020-06-30 2020-06-30 Isolation de cellules mémoire à changement de phase
US17/362,670 US20210408374A1 (en) 2020-06-30 2021-06-29 Insulation of phase-change memory cells

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2006890A FR3112018A1 (fr) 2020-06-30 2020-06-30 Isolation de cellules mémoire à changement de phase
FR2006890 2020-06-30

Publications (1)

Publication Number Publication Date
FR3112018A1 true FR3112018A1 (fr) 2021-12-31

Family

ID=74205896

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2006890A Pending FR3112018A1 (fr) 2020-06-30 2020-06-30 Isolation de cellules mémoire à changement de phase

Country Status (2)

Country Link
US (1) US20210408374A1 (fr)
FR (1) FR3112018A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101883A1 (en) * 2006-10-24 2009-04-23 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US20150214478A1 (en) * 2014-01-29 2015-07-30 Jung-Moo Lee Variable resistance memory devices
US20150280117A1 (en) * 2014-03-26 2015-10-01 Micron Technology, Inc. Memory Arrays and Methods of Forming Memory Arrays
US20170250339A1 (en) * 2016-02-25 2017-08-31 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642102B2 (en) * 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
TWI324823B (en) * 2007-02-16 2010-05-11 Ind Tech Res Inst Memory device and fabrications thereof
US8604457B2 (en) * 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US10147875B1 (en) * 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US11437571B2 (en) * 2019-06-25 2022-09-06 International Business Machines Corporation Integration of selector on confined phase change memory
US11342501B2 (en) * 2020-04-17 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, method of forming the same, and semiconductor device having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101883A1 (en) * 2006-10-24 2009-04-23 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US20150214478A1 (en) * 2014-01-29 2015-07-30 Jung-Moo Lee Variable resistance memory devices
US20150280117A1 (en) * 2014-03-26 2015-10-01 Micron Technology, Inc. Memory Arrays and Methods of Forming Memory Arrays
US20170250339A1 (en) * 2016-02-25 2017-08-31 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same

Also Published As

Publication number Publication date
US20210408374A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
JP6860325B2 (ja) メモリ素子及び半導体素子
US7881103B2 (en) Phase-change memory device and method of fabricating the same
US7972895B2 (en) Memory cell device with coplanar electrode surface and method
US20070111429A1 (en) Method of manufacturing a pipe shaped phase change memory
EP3750199B1 (fr) Memoire resistive 3d
EP2706583B1 (fr) Cellule mémoire à changement de phase
EP3863074B1 (fr) Cellule mémoire à changement de phase
FR2934711A1 (fr) Dispositif memoire et memoire cbram a fiablilite amelioree.
FR2985840A1 (fr) Cellule memoire a changement de phase
EP2706582B1 (fr) Cellule mémoire à changement de phase
EP3627512B1 (fr) Cellule à mémoire résistive
FR3084963A1 (fr) Dispositif memoire
FR3112018A1 (fr) Isolation de cellules mémoire à changement de phase
EP3745483A1 (fr) Mémoire à changement de phase
EP3168885B1 (fr) Procédé de fabrication d'une mémoire pcram
EP3890024B1 (fr) Puce électronique à deux mémoires à changement de phase et procédé de fabrication
EP1425795A1 (fr) Circuit integre, notamment cellule memoire dram avec contact a faible facteur de forme et procede de fabrication
EP4125141B1 (fr) Memoire a changement de phase
EP4339952A1 (fr) Cellule mémoire à changement de phase
FR3115931A1 (fr) Mémoire à changement de phase
FR3115932A1 (fr) Mémoire à changement de phase
EP4339951A1 (fr) Cellule memoire a changement de phase
EP4429436A1 (fr) Procédé de fabrication d'une puce électronique comprenant un circuit mémoire
FR2828764A1 (fr) Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit
FR3123505A1 (fr) Mémoire à changement de phase

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20211231

RX Complete rejection

Effective date: 20220511