FR2828764A1 - Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit - Google Patents
Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit Download PDFInfo
- Publication number
- FR2828764A1 FR2828764A1 FR0110868A FR0110868A FR2828764A1 FR 2828764 A1 FR2828764 A1 FR 2828764A1 FR 0110868 A FR0110868 A FR 0110868A FR 0110868 A FR0110868 A FR 0110868A FR 2828764 A1 FR2828764 A1 FR 2828764A1
- Authority
- FR
- France
- Prior art keywords
- capacitor
- electrode
- dielectric layer
- connection structure
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Ce circuit intégré comprend un condensateur (23) formé au-dessus d'un substrat (1) à l'intérieur d'une première cavité dans un matériau diélectrique et comprenant une première électrode, une deuxième électrode, une fine couche diélectrique disposée entre les deux électrodes et une structure (7) de raccordement du condensateur.La structure de raccordement est formée au même niveau que le condensateur dans une deuxième cavité plus étroite que la première cavité, ladite deuxième cavité étant entièrement comblée par une prolongation de l'une au moins des électrodes du condensateur.
Description
<Desc/Clms Page number 1>
Circuit intégré et son procédé de fabrication, et cellule de mémoire incorporant un tel circuit.
La présente invention concerne, de façon générale, les circuits intégrés. Plus particulièrement, la présente invention concerne des cellules mémoire notamment du type dynamique à accès aléatoire DRAM compatibles avec un procédé de fabrication d'un dispositif incorporant une telle mémoire et des composants CMOS.
De façon classique, une mémoire DRAM se présente sous la forme d'une matrice de colonnes et de rangées aux intersections desquelles se trouvent des cellules mémoire constituées d'un élément mémoire, typiquement un condensateur, et d'un commutateur de commande de cet élément mémoire, en général un transistor MOS.
Une cellule mémoire de type DRAM (figure 1), est constituée d'un transistor MOS de contrôle T et d'un condensateur C de stockage connectés en série entre une masse électrique M et une ligne de bits
BL. La grille du transistor de contrôle T est reliée à une ligne de mots
WL. Le transistor T contrôle le passage de charges électriques entre le condensateur C et la ligne de bits BL. La charge électrique du condensateur C détermine le niveau logique 1 ou 0 de la cellule mémoire. Pendant la lecture du point mémoire, on décharge le condensateur C dans la ligne de bits BL. Pour obtenir une lecture rapide et sûre de la valeur de la charge électrique du condensateur C de stockage, la capacité de ce condensateur doit être importante vis-à- vis de la capacité présentée par la ligne de bits BL pendant la phase de lecture.
BL. La grille du transistor de contrôle T est reliée à une ligne de mots
WL. Le transistor T contrôle le passage de charges électriques entre le condensateur C et la ligne de bits BL. La charge électrique du condensateur C détermine le niveau logique 1 ou 0 de la cellule mémoire. Pendant la lecture du point mémoire, on décharge le condensateur C dans la ligne de bits BL. Pour obtenir une lecture rapide et sûre de la valeur de la charge électrique du condensateur C de stockage, la capacité de ce condensateur doit être importante vis-à- vis de la capacité présentée par la ligne de bits BL pendant la phase de lecture.
Un grand nombre de cellules DRAM ainsi constituées sont assemblées sous la forme d'une matrice de façon à générer un plan mémoire pouvant comporter des millions de cellules élémentaires. Le plan mémoire est, pour certaines applications, situé au sein d'un circuit intégré complexe. On parle alors de mémoire embarquée.
Les éléments mémoire sont des structures de condensateurs comportant une première électrode constituée d'un pied en contact avec
<Desc/Clms Page number 2>
une région de diffusion d'un transistor MOS et d'un plateau sensiblement horizontal. Les condensateurs mémoire comportent également un diélectrique très mince, et une deuxième électrode commune à plusieurs condensateurs et constituée d'une couche conductrice continue, par exemple en silicium polycristallin, disposée au-dessus du diélectrique très mince. La deuxième électrode est ensuite recouverte d'une couche diélectrique épaisse.
Il nécessaire de réaliser un contact électrique entre une deuxième électrode d'un condensateur et la surface supérieure de ladite couche diélectrique épaisse sur laquelle peut être disposé un niveau pourvu de pistes conductrices également appelé niveau de métallisation ou niveau conducteur.
Classiquement, ce contact électrique peut être réalisé en prévoyant une structure de raccordement, formée par exemple lors de la réalisation de la couche diélectrique, s'étendant soit au-dessus du condensateur soit décalé par rapport à ce dernier.
Cette technique présente un inconvénient majeur, dans la mesure où, notamment, en raison de la conformation du condensateur, les contacts électriques entre la structure de raccordement et l'électrode du condensateur sont de qualité relativement médiocre.
Par ailleurs, cette structure de raccordement étant généralement couplée à un via assurant la connexion avec le substrat, la différence de profondeur entre le condensateur et ce dernier complique grandement la réalisation du circuit, en particulier en ce qui concerne les phases de gravure. Par via, on entend, dans le cadre de la présente description, un trou empli d'un matériau électriquement conducteur apte à réaliser un connexion électrique entre deux ou plusieurs niveaux d'un circuit intégré.
Enfin, afin de réduire les coûts de fabrication, se pose le problème de la réalisation simultanée de l'ensemble des contacts électriques.
L'invention propose une structure particulière adaptée à la réalisation de contacts entre le niveau des deuxièmes électrodes des cellules mémoire et un niveau conducteur disposé au-dessus.
<Desc/Clms Page number 3>
L'invention propose un circuit intégré pourvu d'une structure de raccordement, analogue un condensateur fictif, permettant de réaliser un via au-dessus dudit condensateur fictif.
Le circuit intégré, selon un aspect de l'invention, comprend un condensateur formé au-dessus d'un substrat à l'intérieur d'une première cavité dans un matériau diélectrique et comprenant une première électrode, une deuxième électrode, une fine couche diélectrique disposée entre les deux électrodes et une structure de raccordement du condensateur.
La structure de raccordement est formée au même niveau que le condensateur dans une deuxième cavité plus étroite que la première cavité, ladite deuxième cavité étant entièrement comblée par une prolongation de l'une au moins des électrodes du condensateur.
La structure de raccordement constitue un deuxième condensateur ou condensateur fictif.
La première électrode du deuxième condensateur peut être entourée de matériau diélectrique. Elle n'a pas vocation a être connectée électriquement à d'autres éléments. La deuxième électrode du deuxième condensateur est reliée électriquement à au moins une autre deuxième électrode du condensateur du circuit.
Dans un mode de réalisation de l'invention, le circuit comprend un via en contact avec la deuxième électrode et disposé dessus. Le via permet de traverser la couche diélectrique épaisse disposée au-dessus des deuxièmes électrodes et d'assurer un contact électrique avec au moins un niveau conducteur supérieur.
De préférence, le condensateur et la structure de raccordement sont formés des mêmes matériaux.
Le circuit intégré peut également comprendre un transistor MOS connecté à la première électrode du condensateur pour constituer une cellule mémoire.
L'invention propose également une cellule de mémoire DRAM incorporant un circuit intégré tel que défini ci-dessus.
Selon l'invention, il est enfin proposé un procédé de fabrication d'un circuit intégré. Selon un aspect de ce procédé, on forme
<Desc/Clms Page number 4>
simultanément un condensateur et une structure de raccordement analogue à un deuxième condensateur ou condensateur fictif, chacun comprenant une première électrode présentant en coupe une section en U, une deuxième électrode au moins en partie disposée dans le U et une fine couche diélectrique disposée entre les deux électrodes, la deuxième électrode du deuxième condensateur remplissant la cavité entre les branches du U laissée par ladite première électrode, le deuxième condensateur présentant la même forme et une largeur réduite par rapport au premier condensateur.
Plus particulièrement, simultanément à la gravure d'une première cavité dans une couche diélectrique épaisse destinée à recevoir un premier condensateur, on grave une deuxième cavité de largeur plus faible que la première cavité pour former un deuxième condensateur. On forme ensuite simultanément les premier et deuxième condensateurs, chacun étant pourvu d'une première électrode, d'une couche diélectrique mince et d'une deuxième électrode, la deuxième électrode du deuxième condensateur remplissant le reste de la deuxième cavité laissé par la première électrode et la couche diélectrique mince. On forme ensuite un via sur la deuxième électrode du deuxième condensateur dans l'alignement de ce dernier, ledit via traversant une couche diélectrique et permettant une connexion électrique avec un niveau conducteur situé audessus de ladite couche diélectrique et, simultanément, un deuxième via traversant le circuit jusqu'au substrat et permettant une connexion électrique avec ce dernier.
Plus particulièrement, les premier et deuxième condensateurs peuvent être formés sur une couche diélectrique locale.
Les premier et deuxième condensateurs peuvent être formés par dépôt d'une couche conductrice, par exemple en polysilicium ou en métal, sur l'ensemble de la surface, locale ou non, du circuit en cours de fabrication, c'est-à-dire sur la surface supérieure de la couche diélectrique dans laquelle ont été formées les cavités, dans le fond des cavités et sur les parois de côté desdites cavités.
Puis, on enlève la couche conductrice de la surface supérieure de ladite couche diélectrique par polissage mécano-chimique ou par gravure.
<Desc/Clms Page number 5>
Ensuite, on vient déposer une ou plusieurs couches minces d'un matériau diélectrique, là encore sur l'ensemble de la surface, locale ou non, du circuit en cours de fabrication, c'est-à-dire sur la première électrode formée par la couche conductrice restant dans les cavités et sur la surface supérieure de la couche diélectrique dans laquelle sont formées les cavités. Ensuite, on dépose à nouveau une couche conductrice destinée à former la deuxième électrode, là encore sur l'ensemble de la surface, locale ou non, du circuit intégré.
Par une étape de gravure sélective, on ôte ladite couche conductrice et la ou les couches minces diélectriques d'une partie de la surface supérieure de la couche diélectrique épaisse dans laquelle sont formées les cavités. On peut ainsi laisser des connexions disposées sur ladite couche diélectrique épaisse. La largeur de la deuxième cavité est telle que la couche conductrice destinée à former la deuxième électrode remplit entièrement la cavité laissée après le dépôt de la première électrode et de la ou les couches minces diélectriques.
Plus particulièrement, le via disposé au-dessus de la deuxième électrode du deuxième condensateur, destiné à assurer la connexion de ce dernier, ainsi que le ou les via plus profonds, destinés au raccordement du substrat peuvent être obtenus simultanément par procédé classique, ou encore damascène.
La formation du via entre la surface supérieure de la deuxième électrode du deuxième condensateur et un niveau conducteur supérieur, la deuxième électrode remplissant l'ensemble de la cavité résiduelle, permet d'éviter d'avoir un via qui descend jusqu'au fond de ladite cavité avec la présence des flancs en polysilicium perturbant le remplissage du via et ne garantissant pas un contact fiable. En outre, le via est de faible longueur et est de ce fait plus facile à remplir de métal. Le deuxième condensateur est de faible largeur et est donc peu encombrant en termes de surface de silicium utilisée.
En outre, la réalisation du via dans l'alignement du deuxième condensateur, au dessus de ce dernier permet d'éviter d'altérer la structure du circuit dans la mesure où, lors de la gravure du trou pour la réalisation du via, une épaisseur de silicium est suffisante, dans cette
<Desc/Clms Page number 6>
zone pour éviter toute détérioration de cette couche de silicium, même lors que l'on vient mordre dans cette zone au cours de la gravure.
On comprendra en effet que si un via était formé au-dessus du condensateur, il devrait atteindre le fond de la cavité restante laissé par la deuxième électrode du condensateur, ce qui nécessite une gravure sur une forte profondeur et la formation d'un via également sur la même forte profondeur, ce qui est relativement difficile à réaliser.
En outre, la présence des flancs de ladite deuxième électrode perturbe le remplissage d'un tel via et aboutit à un contact de mauvaise qualité ou encore de résistance susceptible de varier fortement d'un condensateur à l'autre.
Ainsi, les types de gravure utilisés ne posent pas de problème de sélectivité à cause de l'épaisseur très importante de la structure de raccordement consituée à cet endroit par la deuxième électrode du condensateur fictif. Par conséquent, dans le cas où une gravure altèrerait le fond du via associé à la structure de raccordement une bonne sélectivité serait conservée en raison de l'épaisseur relativement importante du silicium au sein de cette structure.
Dans le cas de la formation du via par un procédé damascène, si la gravure à travers la couche diélectrique supérieure est trop profonde et creuse une partie de la deuxième électrode, on conserve dans tous les cas un contact d'excellente qualité. En d'autres termes, on met à profit des étapes de réalisation des condensateurs, par exemple de cellules DRAM, pour réaliser un faux condensateur permettant un contact entre le niveau des deuxièmes électrodes de condensateur et un niveau conducteur supérieur, et ce sans ajout d'étape supplémentaire, ce qui est donc particulièrement économique.
A titre d'exemple, on peut prévoir une première électrode
d'épaisseur de l'ordre de 1000 , une deuxième électrode d'épaisseur de l'ordre de 1000 et une largeur de cavité du deuxième condensateur de l'ordre de 4000 À.
d'épaisseur de l'ordre de 1000 , une deuxième électrode d'épaisseur de l'ordre de 1000 et une largeur de cavité du deuxième condensateur de l'ordre de 4000 À.
La présente invention sera mieux comprise à l'étude de la description détaillée d'un mode de réalisation pris à titre d'exemple nullement limitatif et illustré par les dessins annexés, sur lesquels :
<Desc/Clms Page number 7>
- la figure 1, dont il a déjà été fait mention, est une vue schématique d'une cellule mémoire ; - la figure 2 est une vue en coupe d'une portion du circuit intégré selon un aspect de l'invention ; et - les figures 3 à 7 montrent des étapes de fabrication d'un circuit selon une variante de la figure 2.
Sur la figure 2, on a représenté une structure de raccordement destinée à être utilisée dans un circuit intégré pour réaliser une connexion électrique avec un condensateur d'une cellule de mémoire.
Dans l'exemple de réalisation considéré, cette structure constitue un condensateur fictif.
Comme on peut le voir sur cette figure, un circuit intégré comprend un substrat 1 pourvu d'une surface supérieure la à partir de laquelle ont été formées par implantation ionique des structures actives qui n'ont pas été représentées, pour la clarté du dessin.
Après la formation des structures actives, on vient déposer sur la surface supérieure la du substrat 1 et sur la surface supérieure desdites structures actives une couche diélectrique inférieure 13 et, sur cette dernière, une couche diélectrique intermédiaire 2 qui peut être réalisée en oxyde de silicium, en nitrure de silicium, en alliage vitreux de bore, de phosphore et de silicium (BPSG) ou encore en alliage vitreux de phosphore et de silicium (PSG), ou en tout autre matériau présentant des caractéristiques diélectriques convenables.
On procède ensuite à une étape de gravure qui permet d'ouvrir dans la couche diélectrique intermédiare 2 un trou 3 dont le fond est formé par la surface supérieure du diélectrique.
On dépose ensuite sur l'ensemble de la surface du circuit en cours de fabrication une couche de polysilicium pour former la première électrode 4 du condensateur. La couche de polysilicium couvre la surface supérieure de la couche diélectrique intermédiaire 2, le fond 3b et les parois latérales 3a du trou 3. Par gravure ou par polissage mécanochimique, on retire la couche de polysilicium de la surface supérieure de la couche diélectrique intermédiaire 2. En variante, la couche peut être réalisée en métal à la place du silicium polycristallin.
<Desc/Clms Page number 8>
On dépose ensuite, sur la surface supérieure du circuit en cours de fabrication, c'est-à-dire sur la surface supérieure de la couche diélectrique intermédiaire 2 ainsi que sur les surfaces de polysilicium de la première électrode 4, une ou plusieurs couches de matériau diélectrique sur une épaisseur très faible. Ces couches diélectriques, référencées 5, généralement au nombre de deux, ont été représentées sur la figure 2 sous la forme d'un trait épaissi en raison de leur faible épaisseur relativement aux autres couches.
Ensuite, on vient déposer une couche conductrice, par exemple en polysilicium, pour former la deuxième électrode 6. Ladite couche de polysilicium remplit l'espace du trou 3 laissé libre par la première électrode 4 et les couches diélectriques 5 et recouvre la surface supérieure de la couche diélectrique intermédiaire 2. Ladite couche de polysilicium est ensuite gravée pour l'ôter au moins en partie de la surface supérieure de la couche diélectrique intermédiaire 2, à l'exception au moins des bords du trou 3, de façon que la deuxième électrode 6 présente une partie 6a disposée dans le trou 3 et une partie supérieure 6b s'étendant latéralement de part et d'autre du trou 3 sur la surface supérieure de la couche diélectrique intermédiaire 2 pour réaliser une connexion électrique avec le condensateur d'une cellule mémoire. Les couches diélectriques 5 forment donc le diélectrique du condensateur, référencé 7 de façon générale, comprenant une première électrode 4, la ou les couches diélectriques 5 et la deuxième électrode 6.
La couche conductrice formant la deuxième électrode 6 peut aussi être laissée en partie sur la surface supérieure de la couche diélectrique 2 pour former des interconnexions et, en particulier, pour connecter entre elles une pluralité de deuxièmes électrodes d'une pluralité de condensateurs de cellules mémoire adjacentes.
Ensuite, on dépose une épaisse couche diélectrique 8, par exemple en oxyde de silicium, sur l'ensemble du circuit intégré. On creuse un premier trou 9 à partir de la surface supérieure 8a de la couche diélectrique 8. Le trou 9 traverse la couche diélectrique 8 et atteint la portion supérieure 6b de la deuxième électrode 6 du condensateur 7. On remplit ensuite de matériau conducteur, notamment de métal, le trou 9,
<Desc/Clms Page number 9>
pour former un via conducteur 10 qui sera, de préférence, disposé dans l'alignement du trou 3. En d'autres termes, on dispose un via 10 connectant la deuxième électrode 6 à la surface supérieure 8a de la couche diélectrique 8. Grâce à la position particulière du via 10, aligné avec le trou 3 comblé par l'électrode 6, il n'est pas nécessaire de prendre des précautions particulières pour la gravure du trou 9 qui peut même mordre en partie sur l'épaisseur de la portion 6b, comme indiqué précédemment.
Une fois la couche diélectrique déposée, le trou 9 creusé et rempli par un matériau conducteur pour former le via 10, on dépose une couche métallique Il que l'on grave. Cette couche 11 est en contact électrique avec la partie supérieure du via 10. Elle forme le premier niveau métallique d'interconnexion.
Sur les figures 3 à 7, sont illustrées les différentes étapes de fabrication d'une portion d'un circuit intégré comprenant un premier condensateur, par exemple destiné à une cellule mémoire DRAM, un deuxième condensateur adapté à la formation d'un via situé au-dessus de ce dernier et destiné au raccordement de l'une des électrodes du premier condensateur et un via de raccordement destiné à la connexion électrique du substrats sur lesquels sont formés les condensateurs.
Sur la figure 3, on a déposé une couche diélectrique inférieure 13 sur le substrat 1. Puis, on a creusé par gravure un premier trou 14 à travers la couche diélectrique 13 jusqu'à atteindre la surface supérieure la du substrat 1. Puis, on a rempli de métal le trous 14 pour former un via de connexion 15 entre la surface supérieure 13a de la couche diélectrique 13 et le substrat 1, plus particulièrement une zone active, non représentée, formée par dopage dans le substrat 1.
Sur la figure 4, on voit qu'on a déposé ensuite, sur la surface supérieure 13a de la couche diélectrique 13, ainsi que sur la surface supérieure du via 15, une couche diélectrique intermédiaire 2. Cette couche diélectrique 2 fait l'objet d'une étape de gravure qui a permis de former un trou 16 de grande dimension, par exemple de l'ordre de 0,4 x 0, 8, um, un trou 3 de dimension plus faible, par exemple 0,3 x 0, 3, um.
<Desc/Clms Page number 10>
Sur la figure 5, on voit que l'on a déposé sur l'ensemble de la surface de la portion de circuit en cours de fabrication, c'est-à-dire sur la surface supérieure de la couche diélectrique intermédiaire 2, sur le fond et la paroi latérale des trous 3 et 16, une couche conductrice 17, par exemple en polysilicium, destinée à former les premières électrodes des condensateurs, notamment la première électrode 4 dans le trou 3, et la première électrode 18 dans le trou 16.
On procède ensuite au retrait de la couche conductrice 17 de la surface supérieure de la couche diélectrique intermédiaire 2 par gravure anisotrope ou encore par polissage mécano-chimique, de façon que ladite couche conductrice 17 ne subsiste que sur le fond et les parois latérales des trous 3 et 16. On dépose ensuite une ou plusieurs couches diélectriques minces sur l'ensemble de la portion de circuit intégré en cours de fabrication et destinée à former le diélectrique du condensateur.
La ou les couches minces ont été représentées sous la forme d'un trait épaissi en raison de leur très faible épaisseur et portent la référence 5 dans le trou 3 en recouvrant la première électrode 4, et la référence 19 dans le trou 16 en recouvrant la première électrode 18. On vient ensuite déposer une couche conductrice 20, par exemple en polysilicium, sur l'ensemble de la surface du circuit intégré en cours de fabrication, c'est- à-dire recouvrant la surface supérieure de la couche diélectrique 2, le fond et les parois de la cavité restante dans le trou 16 et remplissant totalement la cavité restante dans le trou 3 (figure 6).
On procède à une étape de gravure anisotrope pour retirer la couche conductrice 20 de la partie de la surface supérieure de la couche diélectrique 2, où sa présence n'est pas souhaitée. La couche conductrice 20 forme ainsi une deuxième électrode 6 dans le trou 3 et une deuxième électrode 21 dans le trou 16. Toutefois, on a laissé subsister une bande de la couche conductrice 20 joignant les électrodes 6 et 21, de façon qu'elles soient connectées électriquement. Cette bande peut être de largeur relativement réduite de façon à n'occuper qu'une faible surface dans le circuit. On forme ainsi un condensateur de largeur normale, référencé 23 dans son ensemble et formé dans le trou 16 et une structure de raccordement 7 analogue à un condensateur, de largeur réduite, formée
<Desc/Clms Page number 11>
dans le trou 3. La structure de raccordement 7 est appelé deuxième condensateur ou condensateur fictif dans la présente description car la première électrode 4 est isolée électriquement et ce condensateur fictif n'est pas utilisé lors du fonctionnement du circuit intégré. Puis, on vient déposer une couche diélectrique 8 de forte épaisseur (figure 7) sur l'ensemble de la portion de circuit en cours de fabrication.
Pour procéder à la connexion électrique de la structure de raccordement 7 et du substrat 1, on procède alors à une étape de gravure du circuit de manière à former le trou 9, situé au-dessus du condensateur fictif et dans l'alignement de ce dernier, et un deuxième trou 26.
Comme on le voit sur la figure 7, le premier trou 9 traverse la couche diélectrique 8 et s'étend entre le niveau conducteur supérieur et la couche conductrice 20.
Le deuxième trou 25 traverse, quant à lui, l'ensemble du circuit jusqu'au substrat 1, et s'étend donc à travers la couche conductrice 8, les couches diélectriques 2 et 13 jusqu'au substrat.
On saisi alors l'intérêt de la réalisation du premier trou 9 audessus et dans l'alignement de la structure de raccordement.
En effet, le deuxième trou 25 ayant une profondeur largement supérieure à celle du premier trou 9, en ce qui concerne la structure de raccordement, la phase de gravure, qui est mise en oeuvre tant que le deuxième trou 25 n'est pas achevé, est susceptible de provoquer un attaque du matériau situé en dessous de la couche diélectrique, à savoir la couche conductrice.
En raison de l'épaisseur relativement importante de cette couche dans cette zone, il n'est pas nécessaire de prendre des précautions particulières pour la protection de cette couche.
Au cours de l'étape suivante, on dépose un matériau électriquement conducteur dans les trous 9 et 25 de manière à former le via 10 pour la connexion avec la structure de raccordement et un deuxième via 26 pour la connexion avec le substrat 1.
La structure de raccordement 7 forme un excellent support de via, apte à garantir un contact de haute qualité avec une résistance de faible
<Desc/Clms Page number 12>
valeur et relativement constante d'un circuit à l'autre ou d'une plaquette de circuit à l'autre.
Le via 10 peut servir à connecter une pluralité de deuxièmes électrodes de condensateurs, tels que le condensateur 23, par exemple les condensateurs disposés sur une rangée ou encore les condensateurs disposés sur une colonne d'une matrice de cellule de type DRAM. Le via 15 sert à connecter la première électrode du condensateur 23 à une zone active formée dans le substrat 1, par exemple au drain ou à la source d'un transistor MOS, permettant de charger ou de décharger le condensateur 23.
En outre, comme mentionné précédemment si la gravure du trou 9 est trop profonde et creuse dans la couche conductrice 20 formant la deuxième électrode 6, le contact électrique restera de bonne qualité en raison de la très forte épaisseur de couche conductrice présente en dessous du via 10. On peut donc mettre en oeuvre à cette étape un procédé de gravure peu sélectif.
Il est possible d'utiliser pour accroître la sélectivité des étapes de gravure, des couches d'arrêt entre les différentes couches diélectriques. Pour des raisons de simplicité du dessin, lesdites couches d'arrêt n'ont pas été représentées.
De préférence, la largeur du trou 3 sera comprise entre 2000 et 6000 . La section du trou 3 sera, de préférence, sensiblement circulaire et ce notamment en raison du procédé de gravure. L'épaisseur de la première électrode pourra être comprise entre 500 et 2000 , et l'épaisseur de la deuxième électrode pourra également être comprise entre 500 et 2000 À.
On notera enfin que l'invention n'est pas limitée au mode de réalisation décrit précédemment. En effet, alors que dans l'exemple de réalisation envisagé la structure de raccordement est réalisée à partir d'un prolongement des première et deuxième électrodes du condensateur, c'est-à-dire l'électrode supérieure du condensateur, il est également possible, en variante, de réaliser cette structure à partir d'un prolongement de l'une ou l'autre de ces électrodes.
Claims (12)
1. Circuit intégré comprenant un condensateur (23) formé audessus d'un substrat (1) à l'intérieur d'une première cavité dans un matériau diélectrique et comprenant une première électrode, une deuxième électrode, une fine couche diélectrique disposée entre les deux électrodes et une structure (7) de raccordement du condensateur, caractérisé par le fait que la structure de raccordement est formée au même niveau que le condensateur dans une deuxième cavité plus étroite que la première cavité, ladite deuxième cavité étant entièrement comblée par une prolongation de l'une au moins des électrodes du condensateur.
2. Circuit selon la revendication 1, caractérisé par le fait qu'il comprend un via (10) en contact avec la structure de raccordement et disposé au-dessus de cette dernière.
3. Circuit selon la revendication 1 ou 2, caractérisé par le fait que la structure de raccordement est formée sur une couche diélectrique locale disposée sur le substrat.
4. Circuit selon l'une quelconque des revendications précédentes, caractérisé par le fait que le condensateur et la structure (7) de raccordement sont formés dans les mêmes matériaux.
5. Circuit selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comporte en outre un via de raccordement avec le substrat.
6. Circuit selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la structure de raccordement forme un deuxième condensateur.
7. Cellule de mémoire DRAM, caractérisée en ce qu'elle comporte un circuit intégré selon l'une quelconque des revendications 1 à 6.
8. Procédé de fabrication d'un circuit intégré, dans lequel, audessus d'un substrat, on forme simultanément un premier condensateur et une structure de raccordement de ce dernier, le condensateur et la structure de raccordement comprenant une première électrode présentant
<Desc/Clms Page number 14>
en coupe une section en U, une deuxième électrode au moins en partie disposée dans le U et une fine couche diélectrique disposée entre les deux électrodes, la deuxième électrode de la structure de raccordement remplissant la cavité entre les branches du U laissée par ladite première électrode, la structure de raccordement présentant la même forme et une largeur réduite par rapport au premier condensateur.
9. Procédé selon la revendication 8, dans lequel : 'simultanément à la gravure d'une première cavité dans une couche diélectrique épaisse destinée à recevoir un premier condensateur, on grave une deuxième cavité de largeur plus faible que la première cavité pour former une structure de raccordement, '-on forme ensuite simultanément le premier condensateur et la structure de raccordement, chacun étant pourvu d'une première électrode, d'une couche diélectrique mince et d'une deuxième électrode, la deuxième électrode de la structure de raccordement remplissant le reste de la deuxième cavité laissé par la première électrode et la couche diélectrique mince, * on forme ensuite un premier via sur la deuxième électrode du deuxième condensateur, ledit via traversant une couche diélectrique et permettant une connexion électrique avec un niveau conducteur situé au-dessus de ladite couche diélectrique et, simultanément, un deuxième via traversant le circuit jusqu'au substrat et permettant une connexion électrique avec ce dernier.
10. Procédé selon la revendication 8 ou 9, dans lequel le premier et la structure de raccordement sont formés sur une couche diélectrique locale.
11. Procédé l'une quelconque des revendications 8 à 10, dans lequel le premier condensateur et la structure de raccordement sont formés par dépôt d'une couche conductrice sur l'ensemble d'une surface du circuit en cours de fabrication, enlèvement de la couche conductrice de la surface supérieure de ladite couche diélectrique par polissage mécano-chimique ou par gravure, dépôt d'une ou plusieurs couches minces d'un matériau diélectrique, sur l'ensemble d'une surface du circuit, dépôt d'une couche conductrice destinée à former les deuxièmes
<Desc/Clms Page number 15>
électrodes sur l'ensemble d'une surface du circuit intégré, retrait de ladite couche conductrice d'une partie de la surface supérieure de la couche diélectrique épaisse dans laquelle sont formées les cavités, elle-même étant déjà recouverte par la ou les couches minces diélectriques.
12. Procédé l'une quelconque des revendications 8 à 11, dans lequel la largeur de la deuxième cavité est telle que le matériau conducteur destiné à former la deuxième électrode remplit entièrement la cavité laissée après le dépôt de la première électrode et de la couche mince diélectrique.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0110868A FR2828764B1 (fr) | 2001-08-16 | 2001-08-16 | Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit |
| PCT/FR2002/002885 WO2003017360A1 (fr) | 2001-08-16 | 2002-08-14 | Circuit integre avec cellule memoire dram et son procede de fabrication |
| EP02794816A EP1423875A1 (fr) | 2001-08-16 | 2002-08-14 | Circuit integre avec cellule memoire dram et son procede de fabrication |
| US10/486,950 US7259414B2 (en) | 2001-08-16 | 2002-08-14 | Integrated circuit, its fabrication process and memory cell incorporating such a circuit |
| JP2003522165A JP2005500693A (ja) | 2001-08-16 | 2002-08-14 | 集積回路とその製造方法およびそのような集積回路を組み込んだメモリ・セル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0110868A FR2828764B1 (fr) | 2001-08-16 | 2001-08-16 | Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2828764A1 true FR2828764A1 (fr) | 2003-02-21 |
| FR2828764B1 FR2828764B1 (fr) | 2004-01-23 |
Family
ID=8866569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0110868A Expired - Fee Related FR2828764B1 (fr) | 2001-08-16 | 2001-08-16 | Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7259414B2 (fr) |
| EP (1) | EP1423875A1 (fr) |
| JP (1) | JP2005500693A (fr) |
| FR (1) | FR2828764B1 (fr) |
| WO (1) | WO2003017360A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5898754B1 (ja) * | 2014-11-14 | 2016-04-06 | 株式会社ジオパワーシステム | 床支持体及び建物空調システム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317193A (en) * | 1992-05-07 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Contact via for semiconductor device |
| WO1996027901A1 (fr) * | 1995-03-07 | 1996-09-12 | Micron Technology, Inc. | Contacts ameliores de semiconducteur avec des couches conductrices minces |
| US5874756A (en) * | 1995-01-31 | 1999-02-23 | Fujitsu Limited | Semiconductor storage device and method for fabricating the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855953A (en) * | 1987-02-25 | 1989-08-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having stacked memory capacitors and method for manufacturing the same |
| US6344413B1 (en) * | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
| US6057571A (en) * | 1998-03-31 | 2000-05-02 | Lsi Logic Corporation | High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit |
| US6259149B1 (en) * | 1998-07-07 | 2001-07-10 | Agere Systems Guardian Corp. | Fully isolated thin-film trench capacitor |
| KR100275752B1 (ko) * | 1998-11-18 | 2000-12-15 | 윤종용 | 접합 스페이서를 구비한 컨케이브 커패시터의 제조방법 |
| US6281535B1 (en) * | 1999-01-22 | 2001-08-28 | Agilent Technologies, Inc. | Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell |
| JP2000236076A (ja) * | 1999-02-15 | 2000-08-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP3296324B2 (ja) * | 1999-04-07 | 2002-06-24 | 日本電気株式会社 | 半導体メモリ装置の製造方法 |
| TW501270B (en) * | 1999-11-30 | 2002-09-01 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| US6710389B2 (en) * | 2001-02-09 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device with trench-type stacked cell capacitors and method for manufacturing the same |
| US6559497B2 (en) * | 2001-09-06 | 2003-05-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic capacitor with barrier layer |
| FR2839811A1 (fr) * | 2002-05-15 | 2003-11-21 | St Microelectronics Sa | Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat |
-
2001
- 2001-08-16 FR FR0110868A patent/FR2828764B1/fr not_active Expired - Fee Related
-
2002
- 2002-08-14 US US10/486,950 patent/US7259414B2/en not_active Expired - Lifetime
- 2002-08-14 WO PCT/FR2002/002885 patent/WO2003017360A1/fr active Application Filing
- 2002-08-14 EP EP02794816A patent/EP1423875A1/fr not_active Withdrawn
- 2002-08-14 JP JP2003522165A patent/JP2005500693A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317193A (en) * | 1992-05-07 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Contact via for semiconductor device |
| US5874756A (en) * | 1995-01-31 | 1999-02-23 | Fujitsu Limited | Semiconductor storage device and method for fabricating the same |
| WO1996027901A1 (fr) * | 1995-03-07 | 1996-09-12 | Micron Technology, Inc. | Contacts ameliores de semiconducteur avec des couches conductrices minces |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1423875A1 (fr) | 2004-06-02 |
| US7259414B2 (en) | 2007-08-21 |
| JP2005500693A (ja) | 2005-01-06 |
| US20040266099A1 (en) | 2004-12-30 |
| WO2003017360A1 (fr) | 2003-02-27 |
| FR2828764B1 (fr) | 2004-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3401848B1 (fr) | Dispositif quantique a qubits de spin | |
| FR2919112A1 (fr) | Circuit integre comprenant un transistor et un condensateur et procede de fabrication | |
| EP3483889B1 (fr) | Puce à mémoire non volatile embarquée à matériau à changement de phase | |
| EP1503411A1 (fr) | Lignes conductrices enterrées dans des zones d'isolement | |
| EP4092750B1 (fr) | Memoire 1t1r a structure 3d | |
| EP3745483A1 (fr) | Mémoire à changement de phase | |
| WO2003017362A1 (fr) | Circuit integre avec cellule memoire dram | |
| EP1958258A1 (fr) | Resistance dans un circuit integre | |
| EP2690655B1 (fr) | Procédé de réalisation de vias | |
| FR2828764A1 (fr) | Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit | |
| EP3506377A1 (fr) | Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d'etages comportant une pluralite de ces cellules et procede de fabrication associe | |
| FR2787240A1 (fr) | Procede de realisation d'une resistance dans un circuit integre et dispositif integre correspondant de memoire vive statique a quatre transistors et deux resistances | |
| FR2830124A1 (fr) | Memoire vive | |
| FR3062234A1 (fr) | Procede de fabrication d'un dispositif memoire | |
| EP2369618A1 (fr) | Cellule memoire sram a quatre transistors munis d'une contre-electrode | |
| EP3890024B1 (fr) | Puce électronique à deux mémoires à changement de phase et procédé de fabrication | |
| EP3537489B1 (fr) | Procédé de fabrication d'un dispositif traversant | |
| FR2995139A1 (fr) | Transistor mos | |
| FR3056826A1 (fr) | Cellule memoire a changement de phase | |
| EP4125141A1 (fr) | Memoire a changement de phase | |
| FR2828766A1 (fr) | Circuit integre comprenant des elements actifs et au moins un element passif, notamment des cellules memoire dram et procede de fabrication | |
| EP0999585A1 (fr) | Fabrication de mémoire dram et de transistors mos | |
| FR2832854A1 (fr) | Fabrication de memoire dram et de transistor mos | |
| EP0550726A1 (fr) | Procede de fabrication d'un circuit integre a transfert de charges avec systeme d'anti-eblouissement | |
| FR3115931A1 (fr) | Mémoire à changement de phase |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |