CN1527319A - 具有不对称包覆导体的磁随机存取存储器 - Google Patents

具有不对称包覆导体的磁随机存取存储器 Download PDF

Info

Publication number
CN1527319A
CN1527319A CNA031540910A CN03154091A CN1527319A CN 1527319 A CN1527319 A CN 1527319A CN A031540910 A CNA031540910 A CN A031540910A CN 03154091 A CN03154091 A CN 03154091A CN 1527319 A CN1527319 A CN 1527319A
Authority
CN
China
Prior art keywords
storage unit
conductor
asymmetric cladding
asymmetric
cladding structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031540910A
Other languages
English (en)
Other versions
CN100399474C (zh
Inventor
M��K��������
M·K·巴塔查里亚
T·C·安东尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN1527319A publication Critical patent/CN1527319A/zh
Application granted granted Critical
Publication of CN100399474C publication Critical patent/CN100399474C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开一种用于磁场敏感型存储单元10的不对称包覆导体结构。跨过存储单元10的导体(11,15)之一或两者可包括覆盖导体(11,15)的顶面(11t,15t)和相对侧面(11s,15s)的仅一部分的不对称覆层(13,17),这样,相对侧面(11s,15s)上的覆层(13,17)在远离存储单元10的数据层2的方向上沿相对侧面(11s,15s)凹进。覆层(13,17)凹进偏距(D1,D2或T1,T2)。不对称覆层(13,17)增加了闭合磁路的磁阻Rg,导致与数据层2的磁耦合减小。存储单元10的纵横比AR可减小,从而增加面密度。

Description

具有不对称包覆导体的磁随机存取存储器
技术领域
本发明一般涉及磁存储器件,器件中至少有一个导体包括不对称覆层。更具体地说,本发明涉及一种磁存储器件,其中至少有一个导体包括凹进的不对称覆层,在提供反转磁场增强的同时,将对磁存储单元的数据层的反转特性的不良影响降到最低。
背景技术
磁随机存取存储器(MRAM)是一项新兴的技术,可以为传统数据存储或存储器技术提供替代方案。MRAM具有所需的属性,比如象DRAM那样的快速存取时间和象硬盘驱动器那样的非易失性数据保持。MRAM将一位数据(即信息)以可变磁化取向的形式存储在形成图案的薄膜磁性元件中,该元件称为数据层、存储层、自由层或数据薄膜。数据层设计为具有定义二进制一(“1”)和二进制零(“0”)的两种稳定且不同的磁性状态。虽然该位数据存储在数据层,但需要许多精心控制的磁性和电介质薄膜材料层以形成完整的磁性存储单元。磁性存储单元的一种重要形式是自旋隧道效应器件。自旋隧道效应的物理原理复杂,关于此主题有好的文章。
在图1a中,先有技术的MRAM存储单元101包括由薄的阻挡层106隔开的数据层102和参考层104。阻挡层106的厚度一般在大约2.0nm以内。存储单元101具有宽度W和长度L,并且宽度W和长度L的比率定义了纵横比(即纵横比=W÷L)。在遂穿磁阻存储器(TMR)中,例如,阻挡层106是诸如氧化铝(Al2O3)的非导电介质材料。而在巨磁阻存储器(GMR)中,例如,阻挡层106是诸如铜(Cu)的导电材料薄层。参考层104具有受牵制磁化取向108,即,受牵制磁化取向108固定在预定方向并且不会响应外部磁场而旋转。相反,数据层102具有可变磁化取向103,它响应外部磁场而在两种取向之间旋转。可变磁化取向103一般与数据层102的易磁化轴E对准。
在图1b中,受牵制磁化取向108和可变磁化取向103指向同一方向时(即它们彼此并行时),数据层102存储二进制一(“1”)。另一方面,受牵制磁化取向108与可变磁化取向103指向相反方向时(即它们彼此反平行时),数据层102存储二进制零(“0”)。
在图2a中,先有技术的存储单元101一般位于两个正交导体105和107相交处。例如,导体105可以是字线,而导体107可以是位线。总而言之,导体(105、107)可称为写入线。一位数据通过产生两个磁场HX和HY写入存储单元101,而这两个磁场又由分别流入导体107和105的电流IY和IX产生。磁场HX和HY共同与数据层102交互作用,将可变磁化取向103从其当前取向旋转到新取向。因此,如果当前取向与受牵制磁化取向108是平行的(即x轴X上的正X方向),使得二进制“1”存储在数据层102,则磁场HX和HY将可变磁化取向103旋转到反平行方向(即,x轴X上的负X方向),使得二进制“0”存储在数据层102中。
在图2a中,说明可变磁化取向103从正X方向旋转到负X方向的过程。两个方向均与易磁化轴E对准。但是,在旋转期间,可变磁化取向103会暂时与难磁化轴H对准,该轴与y轴Y的正Y方向和负Y方向对准。
在图2b中,先有技术的存储单元101位于类似存储单元101的阵列201中,这些类似的存储单元也位于排列成行和列的多个导体107和105的相交处。为了说明,在图2b中,导体107是位线而导体105是字线。通过让电流Iy和Ix流过字线和位线,把一位数据写入位于字线和位线相交处的一个选定的存储单元101。在正常写操作期间,仅在组合磁场Hx和Hy的大小足以反转(即旋转)存储单元101的可变磁化取向时,才写入选定的存储单元101。
在图3a中,可变磁化取向103与易磁化轴E对准时,先有技术的数据层102将具有用加号+和减号-表示的磁荷,并且那些磁荷(+,-)产生去磁磁场HDE。去磁磁场HDE通过减小旋转可变磁化取向103所需的组合磁场(HX,HY)的大小,有利于数据层102的反转。实质上,旋转可变磁化取向103所需的能量减少了。
同样,在图3b中,可变磁化取向103处在与难磁化轴H平行的部分旋转位置时,磁荷(+,-)产生另一去磁磁场HDh。那些磁荷抵制可变磁化取向103的进一步旋转。
数据层102的反转特性部分是由去磁磁场(HDE,HDh)的大小确定的。最好是去磁磁场HDE的大小足以降低启动可变磁化取向103的旋转所需的能量,并且去磁磁场HDh的大小足以稍微阻止可变磁化取向103的进一步旋转,使得当可变磁化取向103经过难磁化轴H时,数据层102不会立即反转(即从逻辑“1”转变为逻辑“0”)。
先有技术的MRAM设计的一个缺点是产生组合磁场(HX,HY)所需的电流(IY,IX)太大。由于若干原因而不想要大电流。首先,大电流增加功耗,这在便携式电子装置或电池供电的电子装置中是不合需要的。第二,大电流可导致产生的废热增加,从而会要求风扇或其它冷却装置有效地驱散废热。那些冷却装置增加了靠电池工作的装置的成本、重量和耗用功率。第三,需要较大的驱动电路来提供这些大电流,而较大的驱动电路减少了可用于存储器或存储装置中其它重要电路的芯片面积。最后,传送电流的导体可能由于导体中高电流密度产生的电迁移而出故障。
降低电流(IY,IX)的先有方法包括使用如图4所示的软磁材料包覆导体(105,107)。覆层112覆盖了导体120完整的三个面,并包括在位置上与导体120表面齐平且与数据层102相邻的极端P。覆层112增强了可用磁场,并且在沿x轴X的方向上形成闭合磁路110。闭合磁路提供磁场(HX,HY)的磁通闭合,并将那些磁场与数据层102有效地耦合。
此外,闭合磁路110增加了数据层102的有效长度,从而增加了数据层102的形状各向异性。较大的形状各向异性增加了数据层102的磁稳定性。通常,为了通过形状各向异性实现所需的磁稳定性,要使数据层102在易磁化轴E的方向上更长,使得存储单元101的宽度W尺寸比长度L尺寸更长。虽然有效长度的增加进一步增加了数据层102的磁稳定性,但也具有使数据层102反转更困难的缺点。结果,需要更多电流以实现数据层102反转。因为数据层102在物理上已经被制作得在易磁化轴E的方向上更长,所以通过增加由闭合磁路110形成的有效长度,使该物理长度变得更长。因此,虽然覆层112具有把可用磁场集中在数据层102的效果,但使用覆层112却加剧了反转电流要求。
另外,形状各向异性的所需增加是以增加存储单元大小为代价实现的,因为增加数据层102的物理长度也会增加存储单元101占用的面积。因此,大约2.0到大约3.0范围内的或更大的纵横比是常见的。因此,由于存储单元101占用较大面积,因而降低了面密度。理论上,纵横比应当尽可能接近1.0,这样可以增加面密度。
在图5c中,阵列203包括位于一对包覆过的导体(105c,107c)之间相交处的先有技术的存储单元101。在图5a中,沿图5c的X轴X的剖视图说明具有覆层109的导体107c,该覆层覆盖了导体107c完整的三个面,并包括在位置上与导体107c表面齐平且与数据层102相邻的极端109p。
在图6a中,图5a的结构的一个缺点是极端109p产生的磁荷(+,-)与数据层102产生的磁荷极性相反。极端109p产生的磁荷(+,-)明显减小或消除去磁磁场H’DE,使得需要更多能量(即更强的磁场HX)以使可变磁化取向103旋转。因此,必须提供更多电流IY以生成更大的磁场HX。因此,覆层109对数据层102的反转特性的一个分量有不利影响。此外,如上所述,覆层109增加了数据层102的有效长度。因此,电流IY必须进一步增加以实现数据层102反转。覆层109生成的闭合磁路形成通过数据层102的低磁阻路径,导致磁场与数据层102强耦合,而上述去磁磁场H’DE的效果和数据层102有效长度的增加由于该强耦合而加剧。
在图5b中,沿图5c的Y轴Y的剖视图说明具有覆层111的导体105c,该覆层覆盖了导体105c的完整三个面,并包括在位置上与导体105c表面齐平且与数据层102相邻的极端111p。
在图6b中,图5b结构的一个缺点是极端111p产生的磁荷(+,-)与数据层102产生的磁荷极性相反。那些磁荷通过所导致的去磁磁场H’Dh的降低或消除,减小数据层102的矫顽力。因此,在可变磁化取向103旋转通过难磁化轴H时,只有少量阻力或没有阻力。因此,覆层111对数据层102的反转特性的另一分量具有不利影响。去磁磁场H’Dh的效果也由于覆层111导致磁场与数据层102的强耦合而加剧。
因此,磁存储单元的一个或多个导体需要一种覆层结构,该结构提供反转磁场增强,但不会对磁存储单元的数据层的反转特性造成不利影响。需要一种覆层结构增加磁路的磁阻,从而降低磁耦合。也需要一种覆层结构来允许减小磁存储单元的纵横比,从而增加面密度。
发明内容
通过对跨过磁存储单元的一个或多个导体进行不对称包覆,本发明解决了先有的包覆导体产生的上述问题。磁存储器件包括磁场敏感型存储单元、在长度方向上跨过存储单元的第一导体以及在宽度方向上跨过存储单元的第二导体。第一导体包括覆盖其顶面和两个侧面的一部分的第一覆层。该覆层包括靠近两个侧面并沿两个侧面凹进第一偏距的第一对极端。
在一个实施例中,第二导体也包括覆盖其顶面和两个侧面的一部分的第二覆层。第二覆层包括靠近两个侧面并沿两个侧面凹进第二偏距的第二对极端。第一和第二偏距不必彼此相等,因此,相对于存储单元的数据层或存储单元上的其它参考点,第一和第二极端并未等距地彼此隔开。
第一和第二导体中的任一个或两个导体可相对于其各自的相交方向横向移位,使得导体并不对称地以存储单元为中心。数据层中某一点出现反转成核而导致存储单元的反转特性改变时,横向移位可用于改变该点。
由于增加了磁路的磁阻,因此凹极减轻了由包覆导体产生的磁场与数据层之间强的磁耦合导致的上述问题。由于增加的磁阻有助于减轻磁场与数据层的耦合,因此凹极也减小了数据层沿易磁化轴增加的有效长度。
凹极减轻了极端产生的磁荷的抵消效应,从而减小或消除了沿数据层的易磁化轴和难磁化轴的去磁磁场,并且获得了数据层的所需反转特性,同时也增强了第一和第二导体中流过的电流所产生的反转磁场。
与具有包覆导体的先有存储单元相比,通过将第一和第二导体其中之一或两者进行不对称包覆,可减小存储单元的纵横比。
通过下面的详细说明,本发明的其它方面和优点会变得显而易见,该说明结合附图,以示例方式说明本发明的原理。
附图说明
图1a是先有磁存储单元的侧视图;
图1b是描述图1a的先有磁存储单元中数据存储的示意图;
图2a是描述两个导体跨过的先有存储单元的示意图;
图2b是描述先有MRAM阵列的示意图;
图3a和3b是顶部平面图,分别描述沿先有存储单元的易磁化轴和难磁化轴的去磁磁场;
图4是描述先有包覆导体的横断面视图;
图5a和5b是描述具有一对包覆导体的先有存储单元的横断面视图;
图5c是描述先有MRAM阵列的示意图,该阵列具有由包覆导体跨过的先有存储单元;
图6a和6b分别描述图5a和图5b的先有包覆导体对先有存储单元反转特性造成的有害影响;
图7a是描述根据本发明的磁场敏感型存储单元的侧视图;
图7b是根据本发明、跨过磁场敏感型存储单元的第一导体的第一不对称覆层的顶部平面图;
图7c是根据本发明、跨过磁场敏感型存储单元的第二导体的第二对称覆层的底部平面图;
图8a和8b是根据本发明、跨过存储单元的第一导体和第二导体的横断面视图,并且第一导体包括第一不对称覆层;
图9a和9b是根据本发明的图8a和8b中第二导体的横断面视图,该导体带有与其相连的第二对称覆层;
图10a和10b是根据本发明、包括分别与其相连的第一和第二不对称覆层的第一和第二导体的横断面视图;
图11是描述根据本发明、具有宽度和长度大致彼此相等的磁场敏感型存储单元的顶部平面图;
图12a和12b是描述根据本发明、第一和第二不对称覆层的凹极分别相对于预定点的第一和第二偏距的横截面视图;
图13是描述根据本发明的第一和第二对极端与数据层之间的不对称间隔的示意图;
图14a和14b是描述根据本发明、分别横向移动第一和第二导体的横断面视图;
图15是描述根据本发明、包括第一不对称覆层的第一导体中流过的电流所形成的去磁磁场的示意图;
图16是描述根据本发明、包括第二不对称覆层的第二导体中流过的电流所形成的去磁磁场的示意图;
图17a和17b是说明根据本发明的不对称覆层厚度变化的示意图;
图18是根据本发明、具有不对称包覆导体的磁存储器件阵列的侧视图。
具体实施方式
在下面详细说明和附图的若干图形中,类似的元件用类似的标号来标识。
如图所示,为了说明,本发明在包括磁场敏感型存储单元(以下称为存储单元)的磁存储器件的不对称覆层结构中体现。
在图7a到图8b中,磁存储单元10包括多个层,包括但不限于参考层4、数据层2和位于数据层和参考层(2,4)之间的阻挡层6。在MRAM技术领域中众所周知,数据层2包括由双向箭头M表示的可变磁化取向,并且参考层4包括不响应外部磁场而旋转其取向的受牵制磁化取向P。一般,作为存储单元10的制造过程的一部分,确定并永久设定受牵制磁化取向P。可变磁化取向M可具有与受牵制磁化取向P平行或反平行的取向,并且该取向可通过外部提供的足够大小的磁场来改变。
在MRAM技术领域中众所周知,对于TMR器件,阻挡层6是诸如氧化铝(Al2O3)、氮化铝(AlNx)、氧化镁(MgO)或氧化钽(TaOx)等非导电材料(即电介质材料)的薄层。而对于GMR器件,阻挡层6是诸如铜(Cu)、金(Au)或银(Ag)等导电非磁性材料。虽然磁场敏感型存储器件可包括几个薄膜材料层,但为简化说明,把磁存储单元10表示成包括参考层4、数据层2和阻挡层6,但这并不表示仅限于那些层。
第一导体11在存储单元10的长度方向LD上跨过存储单元10,并且第一导体11包括顶面11t、两个侧面11s以及底面11b(见图8a)。在图7b中,第一导体11覆盖有下文将描述的第一不对称覆层13。底面11b的位置是面对存储单元(即底面11b面对数据层2)。底面11b不必直接与数据层2接触,并且在底面11b与数据层2之间可放置MRAM堆栈的一个或多个薄膜材料层。
在图8a中,第一不对称覆层13与第一导体11的顶面11t和两个侧面11s的一部分相连。也就是说,第一不对称覆层13并未覆盖整个两个侧面11s。第一不对称覆层13包括的第一对极端13p沿两个侧面11s凹进(即远离数据层2的方向)而且与存储单元10偏离了第一距离D1。第一不对称覆层13中的不对称是由于覆层只盖住相对侧面11s的一部分,使得第一对极端13p不与底面11b齐平。
在图8b中,第二导体15在宽度方向WD上跨过存储单元10,并且包括顶面15t、两个侧面15s以及底面15b,底面15b的位置也是面对存储单元(即底面15b面对数据层2)。如上面有关底面11b所述一样,第二导体15的底面15b无需直接与数据层2接触。上述外部磁场由流过第一和第二导体(11、15)的电流(未示出)产生,并且那些外部磁场相互组合以与数据层2交互作用,从而在向存储单元10执行写操作期间,旋转可变磁化取向M。
总之,第一和第二导体(11,15)可称为写入线。视存储器件的体系结构而定,第一导体11可以是字线,第二导体15可以是位线,或反之亦然。例如,字线和位线可排成阵列,其中,位线横穿阵列各行,而字线横穿阵列各列,或者位线横穿阵列各列,而字线横穿阵列各行。在图18中,MRAM阵列50包括多个存储单元10,并在阵列50的行中,包括不对称包覆的导体11,在阵列50的各列中包括不对称包覆的导体15(如下所述)。存储单元10位于行导体与列导体的相交处。
在图15中,第一导体11中流动的电流IX产生磁场HY,该磁场通过第一不对称覆层13创建的闭合磁路与数据层2进行磁交互作用(参见描述与数据层2磁通闭合的HY的虚线)。由于第一对极端13p凹进第一距离D1,因此,在第一对极端13p的闭合磁路的磁阻RG比第一不对称覆层13中的磁阻RC和数据层2中的磁阻RD更高。实质上,第一距离D1插入的间隙增加了关于HY的闭合磁路的总磁阻。因此,磁场HY与数据层2的磁耦合减轻,导致去磁磁场HDh的大小减小,该去磁磁场与难磁化轴h对准,并且是由于第一对极端13p接近数据层2而在数据层2中导致的磁荷(+,-)所产生的。
降低去磁磁场HDh强度的一个好处是,降低了可变磁化取向M抵制在与难磁化轴h对准时进一步旋转的趋势。凹进的第一对极端13p使第一不对称覆层13的磁性材料远离数据层2,从而使第一不对称覆层13与数据层2之间的磁干扰更小。
在具有包覆导体的先有存储单元中,覆层增强了数据层的磁场,导致数据层矫顽性的降低和去磁磁场H’Dh的增加。去磁磁场H’Dh为可变磁化取向M创建稳定低能状态。因此,可变磁化取向M抵制被旋转而脱离该稳定状态。因此,只有具有足够大小的磁场可推动先有存储单元的可变磁化取向M旋转以脱离该稳定状态。不过,生成该磁场需要更大的电流,并且如上所述,大电流是不合需要的。
因此,通过减小磁耦合和去磁磁场HDh的大小,本发明的第一不对称覆层13为可变磁化取向M提供了受控能态,这考虑到改进数据层2的反转特性以及降低通过难磁化轴h旋转可变磁化取向M所需的电流IX大小。
在图12a中,第一偏距D1可以是在第一组极端13p与第一导体11的底面11b之间测得的距离,或者是在第一组极端13p与存储单元10上的预定点之间测得的距离。存储单元10上的预定点可以是数据层2。在图12a中,阻挡层6也作为存储单元10上预定点的一个可能选择来描述。存储单元10上预定点的选择可随应用而定,或者可以只是选择的问题。
由于构成存储单元10的数据层2、阻挡层6、参考层4和任何其它层一般是厚度为几纳米(nm)或更薄的薄膜层,因此,第一导体11的底面11b是存储单元10上预定点的逻辑选择。另一方面,由于不对称覆层(13,17)的作用被设计为对数据层2有影响,因此数据层2也是存储单元10上预定点的逻辑选择。
在本发明的一个实施例中,如图9a和9b所示,第二导体15包括第二对称覆层16,该覆层与顶面15t和完整的两个侧面15s相连(即,第二对称覆层16未沿两个侧面15凹进),并且包括实质上与底面15b齐平的一对极端16p。第二对称覆层16增强流经第二导体15的电流(未示出)所产生的磁场,并且增强该磁场与数据层2的耦合。
在图7a中,仅为说明目的,参照笛卡尔坐标系表示存储单元10,其中,长度方向LD与X轴X对准(同时参见图7b),宽度方向WD与Y轴Y对准(同时参见图7c)。长度方向LD实质上与存储单元的长L1正交,宽度方向WD实质上与存储单元的宽W1正交。宽度W1与长度L1的比率定义了存储单元10的纵横比AR(即,AR=W1÷L1)。
另外,在图7a到7c中,数据层2的易磁化轴e实质上与X轴X对准,而数据层2的难磁化轴h实质上与Y轴Y对准。易磁化轴e与可变磁化取向M一般与数据层2的最长边对准,以便利用形状各向异性来增加数据层2的磁稳定性。
在先有存储单元中,形状各向异性的磁稳定性优点是以具有远远大于1.0的纵横比的数据层为代价获得的,因此,数据层的宽度尺寸明显比长度尺寸要大。例如,在先有存储单元中,纵横比可能从大约2.0到大约3.0或者更大。在与先有存储单元的易磁化轴正交的导体被包覆时,覆层沿易磁化轴增加数据层的有效长度,而这又增加了数据层的磁稳定性。但是,有效长度越长,数据层反转就变得更困难,并且需要更多电流来实现数据层的反转。
第一导体11上的第一不对称覆层13提供了必需的磁反转磁场增强,有效地将电流IX产生的可用磁场与数据层2耦合,同时也在数据层2中提供受控能态,改进数据层2的反转特性以及降低覆层13与数据层2之间不必要的磁相互作用。因此,数据层2的磁稳定性得到增加,并且宽度W1可减小,相应地纵横比AR得以减小,面密度得以增加。纵横比AR可以在大约1.0到大约1.6的范围内。纵横比AR最好是尽可能接近1.0,从而使存储单元10的宽度W1和长度L1实质上彼此相等(即,W1=L1),并且数据层2实质上具有正方形(见图11)。
在本发明的另一实施例中,如图10a和10b所示,不对称覆层结构还包括第二不对称覆层17,该覆层与第二导体15的顶面15t和两个侧面15s的仅一部分相连。也就是说,第二不对称覆层17未覆盖完整的两个侧面15s。第二不对称覆层17包括沿两个侧面15s凹进(即,在远离数据层2的方向上)且与存储单元10偏离了第二距离D2的第二对极端17p。第二不对称覆层17中的不对称也是由于覆层只覆盖相对侧面15s的一部分,使得第二对极端17p不与底面15b齐平。
在图12b中,第二偏距D2可以是第二组极端17p与第二导体15的底面15b之间测得的距离,或者是第二组极端17p与存储单元10上预定点之间测得的距离。例如,存储单元10上的预定点可以是数据层2或阻挡层6。
在图13中,第一和第二对极端(13p,17p)相对于数据层2上的预定点是不对称隔开的,使得第一对极端13p与数据层2上的预定点之间的第一距离T1不等于第二对极端17p与数据层2上的预定点之间的第二距离T2(即,T1≠T2)。不对称间隔可以是由于构成存储单元10的不同材料层的厚度不同和/或第一和第二偏距(D1,D2)不同。虽然T1描述为小于T2,但T1也可以大于T2。第一偏距D1可以大于第二偏距D2(即D1>D2),或者第二偏距D2可以大于第一偏距D1(即D2>D1)。通过调节第一和第二偏距(D1,D2)和/或第一和第二距离(T1,T2),可调整数据层2的反转特性。例如,通过增加(D1,D2)或(T1,T2)来增加通过数据层2的磁路的磁阻。
在图16中,第二导体15中流动的电流IY产生磁场HX,该磁场通过第二不对称覆层17形成的闭合磁路与数据层2进行磁交互作用(参见描述与数据层2磁通闭合的HX的虚线)。由于第二对极端17p凹进第二距离D2,因此,在第二对极端17p的闭合磁路的磁阻RG比第二不对称覆层17中的磁阻RC和数据层2中的磁阻RD更高。第二距离D2插入的间隙增加了用于HX的闭合磁路的总磁阻。结果是磁场HX与数据层2的磁耦合减弱,而且去磁磁场HDe的大小减小,该去磁磁场与易磁化轴e对准,并且是由于第二对极端17p接近数据层2而导致数据层2中的磁荷(+,-)所产生的。
与具有包覆导体的先有存储单元的大纵横比形成强烈的对比,本发明的另一优点是,第二不对称覆层17允许减小数据层2的宽度W1,使得可以减小纵横比AR,从而增加面密度。减小纵横比AR的其它好处包括改进数据层2的反转磁场特性和降低反转数据层2所需的电流。
另外,由于宽度W1减小导致形状各向异性减小而造成数据层2磁稳定性的任何降低可得到补偿,因为第二不对称覆层17沿易磁化轴e增加了数据层2的有效长度。因此,纵横比AR得以减小,但却未完全消除数据层2中形状各向异性的好处。纵横比AR可以减小到大约1.0到大约1.6的范围。纵横比AR最好是尽可能接近1.0,使得存储单元10的宽度W1和长度L1实质上彼此相等(即W1=L1),并且数据层2实质上具有正方形(见图11)。纵横比AR的减小并不限于如本文所述的具有矩形或正方形的存储单元10。例如,存储单元10可具有的形状包括但不限于椭圆形或椭球形。
在图14a和14b中,数据层12的反转特性也可以通过横向移动第一导体11和/或第二导体15、使得导体(11,15)并不对称地以存储单元10为中心来进行调整。例如,在图14a中,第一导体11沿Y轴Y的正方向横向移位(即,从数据层2的中心点C正负移位),使得第一导体11不是以中心点C为中心对称放置。因此,发生反转成核的数据层2中的点n偏离中心点C,从而改变数据层2的反转特性。同样,在图14b中,第二导体15沿X轴X负方向横向移位,使得第二导体15并不以中心点C为中心对称放置,发生反转成核的数据层2中的点n偏离中心点C。第一导体11、第二导体15或者第一与第二导体(11,15)两者可横向移位以实现数据层2的反转特性的所需改变。
本发明的不对称包覆导体结构的另一优点在于,通过对第一和第二导体(11,15)之一或两者进行不对称包覆,改进了如图18所示的存储单元10的阵列50的半选边距。半选边距的改进是通过有效增加纵横比AR的不对称覆层获得的,因为不对称覆层增加了数据层2的有效长度。
例如,如果数据层2的物理尺寸使得 W 1 ≅ L 1 ,并且数据层2的纵横比AR约为1.0,则第二导体15的不对称覆层17可增加数据层2的有效宽度,使得W1稍微增加并且W1÷L1大于1.0。例如,如果W1和L1的物理尺寸为1.0μm,并且不对称覆层17具有的作用可将W1增加到1.3μm,则数据层2的物理纵横比人为AR为1.0(即,1.0μm÷1.0μm);然而,有效纵横比AR为1.3(即,1.3μm÷1.0μm),并且纵横比AR的有效增加改进了阵列50的存储单元10之中的半选边距。
在图17a和17b中,第一和第二不对称覆层(13,17)的示例分别包括沿两个侧面(11s,15s)的第一厚度t1和沿项面(11t,15t)的第二厚度t2,并且第一厚度t1与第二厚度t2不同(即t1≠t2)。t1与t2厚度不同可以是形成不对称覆层(13,17)时采用的制造工艺的产物,或者是故意引入以抵消在侧面(11s,15s)上生长的薄膜与在顶面(11t,15t)上生长的薄膜之间磁特性的差异。例如,第一厚度t1可以大于第二厚度t2(即t1>t2)。又例如,t1可以是t2厚度的大约1.2倍到大约2.0倍。
用于第一和第二导体(11,15)的适当导电材料包括但不限于铜(Cu)、铝(Al)、铝铜合金(AlCu)、钽(Ta)、金(Au)、银(Ag)或这些材料的合金。用于第一和第二不对称覆层(13,17)的适当铁磁材料包括但不限于镍铁(NiFe)、镍铁钴(NiFeCo)、钴铁(CoFe)、PERMALLOYTM以及这些材料的合金。
视用于形成第一和第二不对称覆层(13,17)的工艺而定,用于第一对极端13p的第一距离D1和用于第二对极端17p的第二距离D2可以不正好相等。也就是说,第二导体15一侧上的D2可以不正好等于第二导体15另一侧上的D2。例如,第一导体11的一个侧面11s上的第一距离D1可以不正好等于另一侧面11s上的第一距离D1,这样,一个极端13p可以比另一极端13p更接近或更远离存储单元10上的预定点。例如,那些差异可能是由于形成不对称覆层(13,17)所用的工艺中淀积或溅射速率稍微不同。
虽然已公开并阐述了本发明的几个实施例,但本发明并不限于所述及所示的特定形式或方案。本发明仅受权利要求书限制。

Claims (24)

1.一种用于包括磁场敏感型存储单元10的磁存储器件的不对称覆层结构,它包括:
第一导体11,它沿长度方向LD跨过所述存储单元10,并且包括顶面11t、两个侧面11s以及面对所述存储单元10放置的底面11b;
第一不对称覆层13,它与所述顶面11t和所述两个侧面11s的仅仅一部分相连,并且包括沿所述两个侧面11s凹进且与所述存储单元10偏离第一距离D1的第一对极端13p;以及
第二导体15,它沿宽度方向WD跨过所述存储单元10,并包括顶面15t、两个侧面15s以及面对所述存储单元10放置的底面15b。
2.如权利要求1所述的不对称覆层结构,其特征在于,所述长度方向LD实质上与所述存储单元10的长L1正交,所述宽度方向WD实质上与所述存储单元10的宽W1正交,并且所述宽度W1与所述长度L1之比定义纵横比AR
3.如权利要求2所述的不对称覆层结构,其特征在于,所述纵横比AR在大约1.0到大约1.6的范围内。
4.如权利要求1所述的不对称覆层结构,其特征在于,所述第一偏距D1是从由以下各项组成的组中选择的距离:所述第一对极端13p与所述第一导体11的所述底面11b之间的距离以及所述第一对极端13p与所述存储单元10上的预定点之间的距离T1。
5.如权利要求4所述的不对称覆层结构,其特征在于,所述存储单元10上的所述预定点包括所述存储单元10的数据层2。
6.如权利要求1所述的不对称覆层结构,其特征在于,所述长度方向LD实质上与所述存储单元10的易磁化轴e对准,而且所述宽度方向WD实质上与所述存储单元10的难磁化轴h对准。
7.如权利要求1所述的不对称覆层结构,其特征在于,所述第二导体15还包括第二对称覆层16,所述覆层与所述顶面15t和完整的所述两个侧面15s相连,并且包括实质上与所述底面15b齐平的一对极端16p。
8.如权利要求1所述的不对称覆层结构,其特征在于,所述第一导体11横向移位(±Y),使得所述第一导体11不以所述存储单元10为中心C对称放置。
9.如权利要求1所述的不对称覆层结构,其特征在于,所述第一不对称覆层13还包括沿所述两个侧面11s的第一厚度t1和沿所述顶面11t的第二厚度t2,并且所述第一厚度t1是不等于所述第二厚度t2或者大于所述第二厚度t2的一个选定厚度。
10.如权利要求9所述的不对称覆层结构,其特征在于,所述第一厚度t1在所述第二厚度t2的大约1.2倍到大约2.0倍的范围内。
11.如权利要求1所述的不对称覆层结构,其特征在于还包括第二不对称覆层17,所述覆层与所述第二导体15的所述顶面15t和所述两个侧面15s的仅一部分相连,并且包括沿所述第二导体15的所述两个侧面15s凹进且与所述存储单元10偏离第二距离D2的第二对极端17p。
12.如权利要求11所述的不对称覆层结构,其特征在于,所述第二偏距D2是从由以下各项构成的组中选择的距离:所述第二对极端17p与所述第二导体15的所述底面15b之间的距离以及所述第二对极端17p与所述存储单元10上的预定点之间的距离T2。
13.如权利要求12所述的不对称覆层结构,其特征在于,所述存储单元10上的所述预定点包括所述存储单元10的数据层2。
14.如权利要求13所述的不对称覆层结构,其特征在于,相对于所述数据层2上的所述预定点,所述第一对极端13p和所述第二对极端17p是不对称隔开的。
15.如权利要求11所述的不对称覆层结构,其特征在于,所述第二偏距D2大于所述第一偏距D1。
16.如权利要求11所述的不对称覆层结构,其特征在于,所述第一偏距D1大于所述第二偏距D2。
17.如权利要求11所述的不对称覆层结构,其特征在于,所述长度方向LD实质上与所述存储单元10的长L1正交,所述宽度方向WD实质上与所述存储单元10的宽W1正交,并且所述宽度W1与所述长度L1之比定义纵横比AR
18.如权利要求17所述的不对称覆层结构,其特征在于,所述纵横比AR在大约1.0到大约1.6的范围内。
19.如权利要求11所述的不对称覆层结构,其特征在于,所述第一导体11横向移位(±Y),使得所述第一导体11不以所述存储单元10为中心C对称放置。
20.如权利要求11所述的不对称覆层结构,其特征在于,所述第二导体15横向移位(±X),使得所述第二导体15不以所述存储单元10为中心C对称放置。
21.如权利要求11所述的不对称覆层结构,其特征在于,所述第一导体11横向移位(±X),使得所述第一导体11不以所述存储单元10为中心C对称放置,并且所述第二导体15横向移位(±X),使得所述第二导体15不以所述存储单元10为中心C对称放置。
22.如权利要求11所述的不对称覆层结构,其特征在于,所述长度方向LD实质上与所述存储单元10的易磁化轴e对准,并且所述宽度方向WD实质上与所述存储单元10的难磁化轴h对准。
23.如权利要求11所述的不对称覆层结构,其特征在于,所述第一不对称覆层13和所述第二不对称覆层17中的一个选定覆层或两个覆层还包括沿所述两个侧面(11s,15s)的第一厚度t1和沿所述顶面(11t,15t)的第二厚度t2,并且所述第一厚度t1是不等于所述第二厚度t2或者大于所述第二厚度t2的一个选定厚度。
24.如权利要求23所述的不对称覆层结构,其特征在于,所述第一厚度t1在所述第二厚度t2的大约1.2倍到大约2.0倍的范围内。
CNB031540910A 2002-11-13 2003-08-13 具有不对称包覆导体的磁随机存取存储器 Expired - Lifetime CN100399474C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/293,350 US6740947B1 (en) 2002-11-13 2002-11-13 MRAM with asymmetric cladded conductor
US10/293350 2002-11-13

Publications (2)

Publication Number Publication Date
CN1527319A true CN1527319A (zh) 2004-09-08
CN100399474C CN100399474C (zh) 2008-07-02

Family

ID=32176176

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031540910A Expired - Lifetime CN100399474C (zh) 2002-11-13 2003-08-13 具有不对称包覆导体的磁随机存取存储器

Country Status (5)

Country Link
US (1) US6740947B1 (zh)
EP (1) EP1420411A3 (zh)
JP (1) JP2004165661A (zh)
CN (1) CN100399474C (zh)
TW (1) TWI240272B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979586B2 (en) * 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US7064974B2 (en) * 2002-09-12 2006-06-20 Nec Corporation Magnetic random access memory and method for manufacturing the same
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
US6909633B2 (en) * 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM architecture with a flux closed data storage layer
US6909630B2 (en) * 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM memories utilizing magnetic write lines
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US6963500B2 (en) * 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US6982445B2 (en) * 2003-05-05 2006-01-03 Applied Spintronics Technology, Inc. MRAM architecture with a bit line located underneath the magnetic tunneling junction device
US7020009B2 (en) * 2003-05-14 2006-03-28 Macronix International Co., Ltd. Bistable magnetic device using soft magnetic intermediary material
US6944053B2 (en) * 2003-06-17 2005-09-13 Hewlett-Packard Development Company, L.P. Magnetic memory with structure providing reduced coercivity
US7078239B2 (en) * 2003-09-05 2006-07-18 Micron Technology, Inc. Integrated circuit structure formed by damascene process
JP4742490B2 (ja) * 2003-09-09 2011-08-10 ソニー株式会社 磁気メモリ
US6794697B1 (en) * 2003-10-01 2004-09-21 Hewlett-Packard Development Company, L.P. Asymmetric patterned magnetic memory
US7211874B2 (en) * 2004-04-06 2007-05-01 Headway Technologies, Inc. Magnetic random access memory array with free layer locking mechanism
JP4828807B2 (ja) * 2004-07-20 2011-11-30 ルネサスエレクトロニクス株式会社 磁気記憶装置およびその製造方法
KR100590563B1 (ko) * 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
KR100684893B1 (ko) * 2005-03-28 2007-02-20 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
JP2007059865A (ja) * 2005-07-27 2007-03-08 Tdk Corp 磁気記憶装置
US7414396B2 (en) * 2005-07-29 2008-08-19 Freescale Semiconductor, Inc. Sensor with magnetic tunnel junction and moveable magnetic field source
US7541804B2 (en) * 2005-07-29 2009-06-02 Everspin Technologies, Inc. Magnetic tunnel junction sensor
FR2889350A1 (fr) * 2005-07-29 2007-02-02 St Microelectronics Sa Memoire vive magnetique
TWI279798B (en) * 2005-08-04 2007-04-21 Ind Tech Res Inst Magnetoresistive memory arrays
JP4557841B2 (ja) * 2005-08-30 2010-10-06 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法
US7352613B2 (en) * 2005-10-21 2008-04-01 Macronix International Co., Ltd. Magnetic memory device and methods for making a magnetic memory device
JP4521354B2 (ja) * 2005-11-15 2010-08-11 株式会社東芝 磁気ランダムアクセスメモリ
US7411816B2 (en) * 2006-01-19 2008-08-12 Honeywell International Inc. Enhanced MRAM reference bit programming structure
US7738287B2 (en) * 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
JP5389352B2 (ja) 2007-12-06 2014-01-15 ローム株式会社 半導体装置
JP5553917B2 (ja) * 2012-01-30 2014-07-23 株式会社QuantuMag Consultancy Mtj素子及びその製法、並びにmramデバイス
US10418545B2 (en) 2016-07-29 2019-09-17 Tdk Corporation Spin current magnetization reversal element, element assembly, and method for producing spin current magnetization reversal element
US10439130B2 (en) 2016-10-27 2019-10-08 Tdk Corporation Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
US10319901B2 (en) 2016-10-27 2019-06-11 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
US11276815B2 (en) 2016-10-27 2022-03-15 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585616A (en) * 1968-12-24 1971-06-15 Ibm Information storage element
US5956267A (en) 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
US6236590B1 (en) 2000-07-21 2001-05-22 Hewlett-Packard Company Optimal write conductors layout for improved performance in MRAM
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6351409B1 (en) 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6404674B1 (en) 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US6430085B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
US6430084B1 (en) 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer
US6661688B2 (en) * 2001-12-05 2003-12-09 Hewlett-Packard Development Company, L.P. Method and article for concentrating fields at sense layers
US6927072B2 (en) * 2002-03-08 2005-08-09 Freescale Semiconductor, Inc. Method of applying cladding material on conductive lines of MRAM devices
US6873023B2 (en) * 2002-04-18 2005-03-29 Kabushiki Kaisha Toshiba Magnetic random access memory
US6597049B1 (en) * 2002-04-25 2003-07-22 Hewlett-Packard Development Company, L.P. Conductor structure for a magnetic memory
US6780653B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Methods of forming magnetoresistive memory device assemblies

Also Published As

Publication number Publication date
JP2004165661A (ja) 2004-06-10
US6740947B1 (en) 2004-05-25
EP1420411A2 (en) 2004-05-19
EP1420411A3 (en) 2005-04-13
TWI240272B (en) 2005-09-21
CN100399474C (zh) 2008-07-02
TW200407885A (en) 2004-05-16
US20040089904A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
CN1527319A (zh) 具有不对称包覆导体的磁随机存取存储器
Wolf et al. The promise of nanomagnetics and spintronics for future logic and universal memory
EP1600977B1 (en) Multi-bit magnetic random acces memory device
US6980469B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US7567453B2 (en) Advanced multi-bit magnetic random access memory device
CN1729537A (zh) 具有减小的翻转磁场的磁致电阻随机存取存储器
US20100128510A1 (en) Magnetic Data Storage
US7336528B2 (en) Advanced multi-bit magnetic random access memory device
CN1842874A (zh) 利用自旋转换切换并存储多个位的磁性存储元件
CN1726400A (zh) 用于磁电子器件的合成反铁磁结构
CN101030444A (zh) 利用磁畴拖动的磁器件单元及其操作方法
KR20060135738A (ko) 개선된 마그네틱 스위칭
CN1674148A (zh) 软参考三导体磁存储器存储装置
CN1957423A (zh) Mram功率有效字节写入的颠倒磁性隧道结
US8872547B2 (en) Nanomagnetic logic gate and an electronic device
JP2003510755A (ja) 多価の磁気抵抗読取り/書込みメモリー、ならびに、このメモリーからの読取り方法およびこのメモリーへの書込み方法
JP4572101B2 (ja) 非対称にパターニングされた磁気メモリ
US6735112B2 (en) Magneto-resistive memory cell structures with improved selectivity
US7212026B2 (en) Spin-orbital quantum cellular automata logic devices and systems
JP5354388B2 (ja) スピンバルブ記録素子及び記憶装置
EP1568040B1 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
CN113450849B (zh) 磁性存储单元、数据写入方法、存储器及设备
US11917924B2 (en) Interlayer exchange coupled multiplier
CN114122052A (zh) 纯电读写的磁性随机存储器及其制备方法
CN1714402A (zh) 使用铁磁隧道结器件的磁存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARAD DEVELOPMENT INC.

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Texas, USA

Applicant before: Hewlett-Packard Development Co.,L.P.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080702

CX01 Expiry of patent term