JP4668864B2 - 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法 - Google Patents

低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法 Download PDF

Info

Publication number
JP4668864B2
JP4668864B2 JP2006212318A JP2006212318A JP4668864B2 JP 4668864 B2 JP4668864 B2 JP 4668864B2 JP 2006212318 A JP2006212318 A JP 2006212318A JP 2006212318 A JP2006212318 A JP 2006212318A JP 4668864 B2 JP4668864 B2 JP 4668864B2
Authority
JP
Japan
Prior art keywords
magnetic field
providing
memory cell
current
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006212318A
Other languages
English (en)
Other versions
JP2007052902A (ja
Inventor
チェン−チュン・フン
ミン−ジャー・カオ
ユアン−ジェン・リー
リエン−チャン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2007052902A publication Critical patent/JP2007052902A/ja
Application granted granted Critical
Publication of JP4668864B2 publication Critical patent/JP4668864B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置に対する書込み方法に関する。
本出願は、その全体がここで参考文献として含まれている米国暫定特許出願第60/704,885号明細書（発明の名称“Method for Writing a Toggle Memory Cell with Low Writing Current”、2005年８月３日）に関し、その優先権の特典を請求する。
磁気抵抗ランダムアクセス（ＭＲＡＭ）は、静的ランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、およびフラッシュメモリのような通常のメモリ装置の代りとして提案されている。ＭＲＡＭは磁気抵抗効果を使用してデータを記憶し、これは材料の電気抵抗が、材料が受ける磁界によって変化する現象を言うものである。これらの通常のメモリと比較して、ＭＲＡＭはそれらの高速度、高い集積密度、低い電力消費、放射線に対する強度、耐久性のために、有効である。
Savtchenko 等による米国特許第6,545,906号明細書には通常のＭＲＡＭと、その書込み方法が開示されている。この米国特許第6,545,906号明細書の図１−４、７−８、５−６はここではそれぞれ図１−８として再度使用されている。
図１はＭＲＡＭアレイ３のメモリセル10を示している。メモリセル10はワードライン20とディジットライン30との間に挟まれている。ワードライン20とディジットライン30は、相互に垂直であり、電流がそこを通過できるように導電材料を含んでいる。
メモリセル10は、第１の磁気領域15と、トンネルバリア16と、第２の磁気領域17とを含んでおり、トンネルバリア16は第１の磁気領域15と第２の磁気領域17の間に挟まれている。第１の磁気領域15は、合成の反強磁性（ＳＡＦ）構造を有し、３層構造18を含んでおり、２つの強磁性層45と55の間には反強磁性結合スペーサ層65が挟まれている。反強磁性結合スペーサ層65は厚さ86を有し、強磁性層45と55はそれぞれ厚さ41と51を有している。第２の磁気領域17は３層構造19を有し、反強磁性結合スペーサ層66は２つの強磁性層46と56の間に挟まれている。反強磁性結合スペーサ層66は厚さ87を有し、強磁性層46と56はそれぞれ厚さ42と52を有している。反強磁性結合スペーサ層66の厚さ86によって、強磁性層45と55は反強磁的に結合されており、即ち強磁性層45の磁気モーメントベクトル57と、強磁性層55の磁気モーメントベクトル53は逆並列である。同様に、反強磁性結合スペーサ層66の厚さ87によって、強磁性層46と56は反強磁的に結合されており、即ち強磁性層46の磁気モーメントベクトル58と、強磁性層56の磁気モーメントベクトル59は相互に逆並列である。図１はまた磁気領域15の結果的なモーメントベクトル40、即ち、強磁性層45のモーメントベクトル57と、強磁性層55のモーメントベクトル53の組合せと、磁気領域17の結果的なモーメントベクトル50、即ち、強磁性層46のモーメントベクトル58と、強磁性層56のモーメントベクトル59の組合せを示している。
図２は、ワードライン20とディジットライン30の方向に関するメモリセル10の磁気モーメントを示している。図２では、ワードライン20はｘ軸に沿って水平に走り、ディジットライン30はｙ軸に沿って垂直に走っている。３層構造18は２つの磁化容易軸、即ち正のｘ軸方向と正のｙ軸方向の両者に関して４５゜の角度の正の磁化容易軸と、負のｘ軸方向と負のｙ軸方向の両者に関して４５゜の角度の負の磁化容易軸とを有している。磁化容易軸は外部磁界またはバイアス磁界のない異方性材料の磁気ダイポールモーメントの固有の方位として規定されている。したがって、強磁性層45のモーメントベクトル57は正の磁化容易軸方向にあり、強磁性層55の磁気モーメントベクトル53は負の磁化容易軸方向にある。磁気領域15の結果的な磁気モーメントベクトル40はしたがって、正の磁化容易軸方向または負の磁化容易軸方向のいずれかである。図２は磁気領域15の結果的な磁気モーメントベクトル40が負の磁化容易軸方向にあることを示している。図２には示されていないが、強磁性層46のモーメントベクトル58は負の磁化容易軸方向にあり、強磁性層56のモーメントベクトル59は正の磁化容易軸方向にあり、磁気領域17の結果的な磁気モーメントベクトル50は負の磁化容易軸方向にあると仮定する。
通常、磁気領域15はフリーの強磁性域であり、磁気領域17はピンを付けられた強磁性域である。即ち磁気領域15の磁気モーメントは、外部磁界が与えられるときに自由に回転し、一方、磁気領域17の磁気モーメントは、適度の外部磁界が与えられたときには回転しない。
トンネルバリア16の電子トンネルバリアと、それ故、メモリセル10の電気抵抗は磁界と共に変化する。例えば強磁性層55のモーメントベクトル53と、強磁性層46のモーメントベクトル58は相互に平行であるとき、トンネルバリア16は低い電子トンネルバリアを有し、メモリセル10は低い抵抗を有する。強磁性層55のモーメントベクトル53と、強磁性層46のモーメントベクトル58が相互に逆方向で平行であるとき、トンネルバリア16は高い電子トンネルバリアを有し、メモリセル10は高い抵抗を有する。したがって磁気領域15の磁気モーメントベクトルを変更することにより、データの１ビットがメモリセル10に記憶されることができ、その高いおよび低い電気抵抗はそれぞれ“１”または“０”のビットまたはその逆を規定する。
メモリセル10を読取るために、電圧がメモリセル10を横切って与えられて、そこを通る電流が感知されることができる。メモリアレイ３はメモリセル10と同じ構造を有する少なくとも１つのダミーメモリセルを含むことができる。このダミーメモリセルは、ある方法で構成された磁気モーメントを有することができ、メモリアレイ３の動作中に変更されない。メモリセル10を横切って与えられる同じ電圧がダミーメモリセルに与えられることができ、電流はそのダミーメモリセルを通って感知され、基準電流として使用される。その後、メモリセル10を通る電流は基準電流と比較され、その差はメモリセル10がそこに記憶されている“０”または“１”を示す。
ワードライン20およびディジットライン30で与えられる電流は磁界を誘起する。例えば、図１及び２を参照すると、ワードライン20を通るワード電流60（Ｉｗ）20は環状ワード磁界80（Ｈｗ）を誘起し、ディジットライン30を通るディジット電流70（ＩＤ）20は環状ディジット磁界90（ＨＤ）を誘起する。磁界ＨｗとＨＤの強度はそれぞれワード電流Ｉｗとディジット電流ＩＤに比例する。ワードライン20はメモリセル10よりも上であり、ディジットライン30はメモリセル10よりも下であると仮定する。したがって、ワード電流Ｉｗが正であるとき、Ｈｗはメモリセル10の平面で正のｙ軸方向にあり、ディジット電流ＩＤが正であるとき、ＨＤはメモリセル10の平面で正のｘ軸方向にある。
磁界ＨｗとＨＤ下では、電子は強磁性層45でスピンし、55でフロップし（いわゆる“スピンフロップ”）、モーメントベクトル57と53は回転できる。したがって、結果的な磁気モーメントベクトル40もまた回転する。結果的な磁気モーメントベクトル40が１８０゜だけ回転するとき、強磁性層55のモーメントベクトル53と、強磁性層46のモーメントベクトル58は相互に逆方向に平行であり、メモリセル10は“０”と“１”がどのように規定されるかにしたがって、“０”から“１へ”または“１”から“０へ”切換えられたと呼ばれる。
図３は異なる磁界ＨｗとＨＤ下の３層構造18のシミュレートされた切換え特性を示し、ここでＨｗとＨＤは、図４で示されているシーケンス100に与えられているワード電流Ｉｗのパルスと、ディジット電流ＩＤのパルスにより発生される。特に、図４に示されているように、時間ｔ０において、ＩｗとＩＤの両者は０であり、時間ｔ１において、Ｉｗが与えられ、時間ｔ２において、ＩＤもまた与えられ、時間ｔ３において、Ｉｗはオフに切換えられ、時間ｔ４において、ＩＤもオフに切換えられる。図３では、ｘ軸はエルステッドのワード磁界Ｈｗの振幅であり、ｙ軸はエルステッドのディジット磁界ＨＤの振幅である。
図３は、メモリセル10の３つの動作域を示している。第１に、“非切換え”域92では、ＩｗとＩＤの一方または両者は小さく、対応するＨｗとＨＤの一方または両者は弱い。メモリセル10は状態を切換えない。
メモリセル10の第２の動作領域は“直接書込み域”と呼ばれ、ここではＩｗとＩＤの両者は大きく、ＨｗとＨＤは強い。ＩｗとＩＤは、シーケンス100において与えられるとき、直接的にメモリセル10に書込む。例えば、ＩｗとＩＤの両者が正であるならば、ＩｗとＩＤがシーケンス100で与えられた後、メモリセルの初期状態が“０”か“１”にかかわりなく、“１”のビットがメモリセル10に書き込まれる。同様に、ＩｗとＩＤの両者が負であるならば、ＩｗとＩＤがシーケンス100で与えられた後、“０”のビットがメモリセル10に書き込まれる。直接の書込み下では、モーメントベクトル53と57との不均衡、即ち結果的なモーメントベクトル40が重要である。
図５の（ａ）−（ｅ）および図６の（ａ）−（ｅ）はメモリセル10への直接書込みの例を示している。
図５の（ａ）−（ｅ）はメモリセル10へ直接的に“１”を書込む１例を示しており、これは正のワード電流Ｉｗと正のディジット電流ＩＤを供給することにより“０”の初期状態を有する。強磁性層55のモーメントベクトル53は負の磁化容易軸方向にあり、強磁性層45のモーメントベクトル57は負の磁化容易軸方向にあり、モーメントベクトル53はモーメントベクトル57よりも強いことが仮定される。また、強磁性層46のモーメントベクトル58は負の磁化容易軸方向にあり、強磁性層56のモーメントベクトル59は正の磁化容易軸方向にあり、モーメントベクトル58はモーメントベクトル59よりも強いことも仮定される。さらに、メモリセル10は、強磁性層55のモーメントベクトル53と、強磁性層46のモーメントベクトル58が相互に平行であるときに、そこに“０”のビットが記憶され、強磁性層55のモーメントベクトル53と、強磁性層46のモーメントベクトル58が逆方向で平行であるときに、そこに“１”のビットが記憶されていることもさらに仮定される。
図５の（ａ）に示されているように、時間ｔ０において、強磁性層45のモーメントベクトル57は正の磁化容易軸方向にある。強磁性層55のモーメントベクトル53は負の磁化容易軸方向にある。モーメントベクトル53はモーメントベクトル57よりも強力であることが想定され、結果的な磁気モーメントベクトル40もまた負の磁化容易軸方向にある。メモリセル10には“０”のビットが記憶されている。
図５の（ｂ）を参照すると、時間ｔ１において、正のワード電流Ｉｗが与えられ、正のｙ軸方向にワード磁界Ｈｗを発生する。磁気モーメントはシステムのエネルギを下げるために外部磁界と整列する傾向があるので、モーメントベクトル53と57の両者はＨｗの方向、即ち正のｙ軸方向へ回転する傾向がある。しかしながら、強磁性層45と55の間の反強磁性結合のために、およびモーメントベクトル53がモーメントベクトル57よりも強いことにより、モーメントベクトル53と57の両者は時計回りの方向に回転し、結果的な磁気モーメントベクトル40は外部磁界の磁気モーメントベクトルの方向、即ち正のｙ軸方向に回転する。
図５の（ｃ）を参照すると、時間ｔ２において、正のディジット電流ＩＤが与えられ、正のｘ軸方向にディジット磁界ＨＤを発生する。ＨｗとＨＤは同じ大きさを有すると仮定すると、外部磁界全体の磁界ベクトルは正の磁化容易軸方向にある。先に説明したのと同じ理由で、両方のモーメントベクトル53と57はさらに時計回りの方向に回転し、結果的な磁気モーメントベクトル40は外部磁界の磁気モーメントベクトルの方向に回転する。
図５の（ｄ）を参照すると、時間ｔ３において、ワード電流Ｉｗがオフに切換えられる。外部磁界はただ１つの成分、即ち正のｘ軸方向のＨＤを有する。モーメントベクトル53と57、および結果的な磁気モーメントベクトル40はさらに時計回りの方向で回転する。モーメントベクトル53は正の磁化容易軸に近づき、モーメントベクトル57は負の磁化容易軸に近づく。結果的な磁気モーメントベクトル40は正のｘ軸に近接している。
最後に、図５の（ｅ）を参照すると、時間ｔ４において、ディジット電流ＩＤもまたオフに切換えられる。外部磁界はゼロである。モーメントベクトル53と57は磁化容易軸と整列する。モーメントベクトル53は正の磁化容易軸に近づき、モーメントベクトル57は時間ｔ４より前に、負の磁化容易軸に近づいているため、モーメントベクトル53は正の磁化容易軸と整列し、モーメントベクトル57は負の磁化容易軸と整列する。換言すると、モーメントベクトル53、57の両者は図５の（ａ）の初期状態から１８０゜回転している。結果として、モーメントベクトル53は強磁性層46のモーメントベクトル58と逆方向に平行であり、“１”のビットがメモリセル10に書込まれる。
図６の（ａ）−（ｅ）はメモリセル10へ直接的に“１”を書込む１例を示しており、これは“１”の初期状態を有する。図６の（ａ）は、時間ｔ０において、モーメントベクトル53が正の磁化容易軸方向にあることを示している。モーメントベクトル57は負の磁化容易軸方向にある。結果的な磁気モーメントベクトル40は正の磁化容易軸方向にある。メモリセル10には“１”のビットが記憶されている。
図６の（ｂ）に示されているように、時間ｔ１において、正のワード電流Ｉｗが与えられ、正のｙ軸方向にワード磁界Ｈｗを発生する。モーメントベクトル53のほうが強いので、モーメントベクトル53と57の最小の時計回りの方向の回転だけが存在している。結果的な磁気モーメントベクトル40はＨｗ方向に反時計回りに回転する。
図６の（ｃ）に示されているように、時間ｔ２において、正のディジット電流ＩＤが与えられ、正のｘ軸方向にディジット磁界ＨＤを発生する。モーメントベクトル53と57は時計回りの方向に回転し、結果的な磁気モーメントベクトル40は外部磁界の磁界ベクトルの方向に回転し、これは正の磁化容易軸方向に存在する。
図６の（ｄ）に示されているように、時間ｔ３において、ワード電流Ｉｗがオフに切換えられる。外部磁界はただ１つの成分、即ち正のｘ軸方向のＨＤを有する。結果的なモーメントベクトル40はさらにＨＤ方向に時計回りに回転する。モーメントベクトル53は時間ｔ４よりも前に、正の磁化容易軸に近づき、モーメントベクトル57は負の磁化容易軸に近づくので、モーメントベクトル53は正の磁化容易軸方向に反時計回りに回転し、モーメントベクトル57は負の磁化容易軸方向に反時計回りに回転する。
図６の（ｅ）に示されているように、時間ｔ４において、ディジット電流ＩＤもまたオフに切換えられると、モーメントベクトル53と57はそれらのオリジナル状態に戻り、磁化容易軸に沿って整列する。結果として、“１”のビットがメモリセル10に書込まれる。
負の電流ＩｗとＩＤが“０”のビットをメモリセル10に書き込むために与えられることができる。“０”のビットの直接的な書込み期間中のメモリセル10の態様は、磁気モーメントの極性が反対である点を除いて、図５の（ａ）−（ｅ）および図６の（ａ）−（ｅ）を参照して説明した態様と類似しているので、ここでは説明しない。
ＩｗとＩＤがさらに大きく、ＨｗとＨＤがさらに強いとき、メモリセル10は図３に示されているように、“トグル”域97と呼ばれる第３の領域で動作する。大きい正電流ＩｗとＩＤがシーケンス100に与えられるとき、メモリセル10の状態は切換わり、即ち“０”の初期状態は“１”に切換わり、“１”の初期状態は“０”に切換わる。この書込み方法は“トグル書込み”と呼ばれる。トグル書込み下では、強力なＨｗとＨＤが与えられるので、モーメントベクトル53と57との間の不均衡、即ち結果的なモーメントベクトル40が顕著ではなくなり、即ち弱くなる。
図７の（ａ）−（ｅ）は、“１”の初期状態を有するメモリセル10へのトグル書き込みの１例を示している。
図７の（ａ）は、時間ｔ０において、強磁性層55のモーメントベクトル53が正の磁化容易軸方向にあることを示している。強磁性層45のモーメントベクトル57は負の磁化容易軸方向にある。弱い結果的な磁気モーメントベクトル40は正の磁化容易軸方向にある。メモリセル10には“１”のビットが記憶されている。
図７の（ｂ）に示されているように、時間ｔ１において、正のワード電流Ｉｗが与えられ、正のｙ軸方向に強いワード磁界Ｈｗを発生する。Ｈｗが非常に強いので、モーメントベクトル53と57の両者は時計回りの方向に回転し、結果的な磁気モーメントベクトル40は実質的に、Ｈｗ方向と整列する。特に、モーメントベクトル53と57の両者はｘ軸の上方を指向している。
図７の（ｃ）に示されているように、時間ｔ２において、正のディジット電流ＩＤが与えられ、正のｘ軸方向に強いディジット磁界ＨＤを発生する。モーメントベクトル53と57はさらに時計回りの方向で回転し、結果的な磁気モーメントベクトル40は実質的に、外部磁界の磁界ベクトルの方向と整列し、これは正の磁化容易軸方向に存在する。モーメントベクトル53は正のｘ軸と、正のｘ軸と負のｙ軸との間の角度の二等分線との間にある。
図７の（ｄ）に示されているように、時間ｔ３において、ワード電流Ｉｗがオフに切換えられる。外部磁界はただ１つの成分、即ち正のｘ軸方向にＨＤを有する。結果的なモーメントベクトル40は実質的に、ＨＤと整列する。モーメントベクトル53と57はさらに時計回りの方向に回転する。モーメントベクトル53は負の磁化容易軸に近づく。モーメントベクトル57は正の磁化容易軸に近づく。
図７の（ｅ）は、時間ｔ４において、ディジット電流ＩＤもまたオフに切換えられることを示している。時間ｔ４になる前に、モーメントベクトル53は負の磁化容易軸に近づき、モーメントベクトル57は正の磁化容易軸に近づき、モーメントベクトル53は負の磁化容易軸と整列し、モーメントベクトル57は正の磁化容易軸と整列する。結果として、“０”のビットがメモリセル10に書込まれる。
メモリセル10が“０”の初期状態を有するとき、大きい正の電流ＩｗとＩＤを有するトグル書込みが“１”のビットをメモリセル10に書き込む。図８の（ａ）−（ｅ）は、ＩｗとＩＤが図４に示されているように、シーケンス100で与えられるときの、モーメントベクトル40、53、57の時間による変化を示している。“１”のビットのトグル書込み期間中のメモリセル10の態様は、磁気モーメントの極性が反対である点を除いて、図７の（ａ）−（ｅ）を参照して前述した態様と類似であるので、ここでは説明しない。
トグル書込み期間中において、メモリセル10の状態は常に変化するので、メモリセル10の初期状態は読取られ、トグル書込みの実行前に書込まれた状態と比較されなければならない。初期状態が書込まれるべきデータと同じであるならば、トグル書込みは必要ではない。初期状態が”書込まれているデータと同じではないならば、トグル書込みが行われる。したがって、直接書込みと比較して、トグル書込みは付加的な論理回路を必要とする。しかしながら、トグル書込みはメモリセルの状態が変更される必要のあるときのみ、メモリセルを書込むので、トグル書込みの消費する電力は少ない。
トグル書込みは強力な外部磁界ＨｗとＨＤを必要とするので、大きい書込み電流が必要とされる。この問題を緩和するために、Engel等は米国特許第6,633,498号明細書において、３層構造18でバイアス磁界ＨＢＩＡＳとして、フリンジ（または漂遊）磁界を発生するために磁界領域17の磁気モーメントベクトル50の大きさを調節することを提案しており、それによれば弱い磁界ＨｗとＨＤしかメモリセル10をトグル書込みするために必要とされない。米国特許第6,633,498号明細書の図４および５は本明細書ではそれぞれ図９および１０として使用されている。図９及び１０に示されているように、正のＨｗとＨＤがメモリセル10の書込みに使用されるならば、正のｘ軸方向と正のｙ軸方向との間の方向のバイアス磁界ＨＢＩＡＳは、ＨｗとＨＤの必要な値を低下させる。同様に、負のＨｗとＨＤがメモリセル10の書込みに使用されるならば、負のｘ軸方向と負のｙ軸方向との間の方向のバイアス磁界ＨＢＩＡＳは、ＨｗとＨＤの必要な値を下げる。結果として、さらに低い電流ＩｗとＩＤが必要とされる。バイアス電界ＨＢＩＡＳが強い程、電流ＩｗおよびＩＤは低くなることができる。
しかしながら、強力なＨＢＩＡＳは書込みの失敗を生じる可能性がある。特に、ＨＢＩＡＳが強いとき、強磁性層45と55の端部ドメインは不規則であり、メモリセル10は書込み電流ＩｗとＩＤに応答して切換えるのに失敗する可能性がある。図１１の（ａ）−（ｅ）はトグル書込み方法が、ＨＢＩＡＳが強力であるとき“０”の初期状態を有するメモリセル10への“１”のビットを書込みに失敗するときの１例を示している。
図１１の（ａ）は、時間ｔ０におけるメモリセル10の状態を示している。強いＨＢＩＡＳが正の磁化容易軸方向で発生されている。ＨＢＩＡＳが強力であるために、強磁性層45と55の端部ドメインの磁化は不規則であるので、図１１の（ａ）に示しているように、その磁気モーメントベクトル57と53は反時計回りに回転する可能性があり、ｙ軸に接近するかそれを通過する。その後、図１１の（ｂ）に示されているように、時間ｔ１において、正のワード電流Ｉｗが与えられ、正のｙ軸方向にワード磁界Ｈｗを発生する。モーメントベクトル53は正のｘ軸に近く、モーメントベクトル57は負のｘ軸に近く、ＨｗとＨＢＩＡＳとの組合せは正のｙ軸と正のｘ軸との間の方向にあるので、モーメントベクトル53と57はさらに反時計回りに回転する。図１１の（ｃ）に示されているように、時間ｔ２において、正のディジット電流ＩＤが与えられ、正のｘ軸方向にディジット磁界ＨＤを発生する。それに応答して、モーメントベクトル53と57は時計回りの方向の回転を開始する。図１１の（ｄ）に示されているように、時間ｔ３において、ワード電流Ｉｗがオフに切換えられ、モーメントベクトル53と57はさらに時計回りの方向に回転する。モーメントベクトル53は負の磁化容易軸に近づき、モーメントベクトル57は正の磁化容易軸に近づく。図１１の（ｅ）に示されているように、時間ｔ４において、ディジット電流ＩＤもまたオフに切換えられるとき、モーメントベクトル53と57は図１１の（ａ）に示されているような、そのオリジナル位置に戻る。したがって、モーメントベクトル53と57は、ＨＢＩＡＳが強力であるために、Ｈｗ下で誤った方向に回転し、メモリセル10は、ＩｗとＩＤが図４のシーケンス100で与えられた後に切換えることができない。
メモリセル10が縮小され、磁界領域15と17が非常に小さいとき、強磁性域15と17の磁界の不規則性が増加するので、前述の問題はさらに悪くなる。その結果として、書込み電流ＩｗとＩＤを適切なレベルまで減少させることは困難である。
本発明の実施形態に調和して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置のメモリセルの書込み方法は、第１の方向に第１の磁界を提供し、第１の方向に対して実質的に垂直である第２の方向に第２の磁界を提供し、第１の磁界をオフに切換え、第１の方向に対して反対である第３の方向に第３の磁界を提供し、第２の磁界をオフに切換え、第３の磁界をオフに切換えるステップを含んでいる。
本発明の実施形態に調和して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置のメモリセルの書込み方法は、第１の方向に第１の磁界を提供し、第１の方向に対して実質的に垂直である第２の方向に第２の磁界を提供し、第１の磁界をオフに切換え、第１の方向に対して反対である第３の方向に第３の磁界を提供し、第２の磁界をオフに切換え、第２の方向に対して反対である第４の方向に第４の磁界を提供し、第３の磁界をオフに切換え、第４の磁界をオフに切換えるステップを含んでいる。
本発明の実施形態に調和して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置の書込み方法が提供される。そのＭＲＡＭ装置は、それぞれ複数のワードラインのうちの１つと、複数のディジットラインのうちの１つに対応する複数のメモリセルを含んでいる。このＭＲＡＭ装置の書込み方法は、第１の方向に第１の磁界を提供し、第１の方向に対して実質的に垂直である第２の方向に第２の磁界を提供し、第１の磁界をオフに切換え、第１の方向に対して反対である第３の方向に第３の磁界を提供し、第２の磁界をオフに切換え、第３の磁界をオフに切換えることによって、メモリセルの１つを書込むステップを含んでいる。
本発明の実施形態に調和して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置の書込み方法が提供される。そのＭＲＡＭ装置は、それぞれ複数のワードラインのうちの１つと、複数のディジットラインのうちの１つに対応する複数のメモリセルを含んでいる。このＭＲＡＭ装置の書込み方法は、第１の方向に第１の磁界を提供し、第１の方向に対して実質的に垂直である第２の方向に第２の磁界を提供し、第１の磁界をオフに切換え、第１の方向に対して反対である第３の方向に第３の磁界を提供し、第２の磁界をオフに切換え、第２の方向に対して反対である第４の方向に第４の磁界を提供し、第３の磁界をオフに切換え、第４の磁界をオフに切換えることによって、メモリセルの１つを書込むステップを含んでいる。
本発明の実施形態に調和して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置のメモリセルの磁気モーメントを切換える方法は、第１の方向に第１の磁界を提供するステップを含んでおり、第１の方向は、メモリセルが受けるバイアス磁界の方向と鈍角を形成している。
本発明の実施形態に調和して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置の読取方法は、基準電流を発生するために基準メモリセル中の磁気モーメントを部分的に切換え、読取られるメモリセルを通る読取電流を測定し、読取電流を基準電流と比較して、読取られるメモリセルの状態を決定するステップを含んでいる。
本発明の付加的な特徴及び利点を以下の記述で部分的に説明し、その説明から部分的に明白になり、あるいは本発明の実施により学習されるであろう。本発明の特徴及び利点は、特許請求の範囲で特に指摘されている素子及び組合せによって、理解され実現されるであろう。
前述の一般的な説明および以下の詳細な説明の両者は例示及び説明であり、請求されている本発明をさらに説明することが意図されていることが理解されよう。
この明細書の一部に組込まれ、それを構成している添付図面は、本発明の実施形態を示し、明細書の記述と共に、本発明の特徴、利点、原理を説明する。
本発明の好ましい実施形態を詳細に参照し、その例は添付図面に示されている。可能なときはいつでも、同じ参照符号は同一または類似の部分を示すために図面を通して使用される。
本発明の実施形態と調和して、低電流を有する磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置のメモリセルにおいて磁気モーメントを切換える方法が提供される。さらに、本発明の実施形態と調和して、磁気モーメントを切換える方法を使用して、低い書込みまたは読取電流を有するＭＲＡＭ装置の書込みまたは読取り方法も提供される。
図１２は、メモリセルのアレイを含む例示的なＭＲＡＭ装置200を示している。メモリセルのうちの１つ、即ちメモリセル202だけが示されている。ＭＲＡＭ装置200は、複数の書込みビットライン204と、複数の書込みワードライン206とを含んでいる。書込みビットライン204と、書込みワードライン206とは、実質的に相互に垂直である。各メモリセルは１つの書込みビットライン204と、１つの書込みワードライン206とに対応している。
メモリ202は、ピンを付けられた（pinned）磁気領域208と、フリー磁気領域210と、ピンを付けられた磁気領域208とフリー磁気領域210との間のトンネルバリア212とを含んでいる。
ピンを付けられた磁気領域208は、ピンを付けられた強磁石または合成の反強磁性（ＳＡＦ）構造を具備することができる。図１２は、ピンを付けられた磁石域208が２つの強磁性層214および216と、その間に挟まれている反強磁性結合スペーサ層218とを含んでいる３層のＳＡＦ構造を有していることを示している。強磁性層214と216は例えば、コバルト−鉄（ＣｏＦｅ）、ニッケル−鉄（ＮｉＦｅ）またはコバルト−鉄−硼素（ＣｏＦｅＢ）を含むことができる。反強磁性結合スペーサ層218は例えば、ルテニウム（Ｒｕ）または銅（Ｃｕ）で構成されることができる。反強磁性結合スペーサ層218の厚さは、強磁性層214と216が相互に反強磁的に結合されるようにされている。
フリーの磁気領域210は、２つの強磁性層220と222と、その間に挟まれている反強磁性結合スペーサ層224とを含んでいるＳＡＦで構成されることができる。強磁性層220と222は例えば、コバルト−鉄（ＣｏＦｅ）、コバルト−鉄−硼素（ＣｏＦｅＢ）またはニッケル−鉄（ＮｉＦｅ）で構成されることができる。反強磁性結合スペーサ層224は例えば、ルテニウム（Ｒｕ）または銅（Ｃｕ）で構成されることができる。反強磁性結合スペーサ層224の厚さは、強磁性層220と222が相互に反強磁的に結合されるようにされている。図１２はフリーの磁気領域210が３つの層だけを含むように示しているが、４以上の層を有する多層のＳＡＦ構造も使用されることができることが理解されよう。例えば、フリーの磁気領域210は結合スペーサ層によって分離されている３以上の強磁性層を具備することができる。
トンネルバリア212は、例えば酸化アルミニウム（ＡｌＯｘ）または酸化マグネシウム（ＭｇＯ）により構成されることができる。
付加的に、反強磁性ピン付け層226、バッファ層228、下部電極230、誘電体層232が、ピンを付けられた磁気領域208と書込みワードライン206との間に設けられている。反強磁性ピン付け層226は例えば、プラチナマンガン（ＰｔＭｎ）またはマンガンイリジウム（Ｍｎｌｒ）で構成されることができる。バッファ層228は例えば、ニッケル−鉄（ＮｉＦｅ）、ニッケル−鉄−クロム（ＮｉＦｅＣｒ）またはニッケル−鉄−コバルト（ＮｉＦｅＣｏ）で構成されることができる。上部電極234はフリーの磁気領域210に設けられ、誘電体層236は上部電極234と書込みビットライン204との間に設けられている。
反強磁性ピン付け層226は、ピンを付けられた磁気領域208の磁気モーメントをピン付けし、それによって、ピンを付けられた磁気領域208の磁気モーメントは、中程度の磁界が与えられるとき回転しない。対照的に、フリーの磁気領域210の磁気モーメントは外部磁界下で自由に回転する。
トンネルバリア212の電子トンネルバリアと、したがってメモリセル202の抵抗は、磁界により変化する。例えば、強磁性層216と220のそれぞれの磁気モーメントベクトルが互いに平行であるとき、トンネルバリア212は低い電子トンネルバリアを有し、メモリセル202は低い抵抗を有する。強磁性層216と220のそれぞれの磁気モーメントベクトルが互いに逆向きで平行であるとき、トンネルバリア212は高い電子トンネルバリアを有し、メモリセル202は高い抵抗を有する。したがって、メモリセル202は、その抵抗値により規定される“１”または“０”の１つのビットを記憶できる。例えば、メモリセル202の高い抵抗が“１”のビットを表し、メモリセル202の低い抵抗が“０”のビットを表すことができ、その逆も可能である。
ＭＲＡＭ装置200は、またメモリセルのそれぞれ１つに結合される複数のトランジスタを含んでいる。特に、図１２はメモリセル202の下部電極230に結合された１つのトランジスタ238を示している。ＭＲＡＭ装置200は、またメモリセルに結合されている複数の感知増幅器を含んでいる。特に、図１２は、メモリセル202を通って流れる電流を感知するためにメモリセル202の上部電極234に結合され、さらにメモリセル202の状態を決定するために基準セル（図示せず）を通る基準電流を感知するために結合されている１つの感知増幅器240を示している。アドレスライン（図示せず）、即ちワードラインまたはビットラインは、メモリセルの１つを選択するためにトランジスタおよび感知増幅器のゲートに結合されている。したがって、メモリセル202に記憶されているデータを読取るため、対応するワードラインおよびビットラインはメモリセル202を選択するために付勢され、トランジスタ238はしたがってオンに切換えられ、電圧が上部電極234と下部電極230との間に与えられ、メモリセル202を通る電流は感知増幅器240により感知される。図１２は直接的に上部電極234に結合されている感知増幅器240を示しているが、誘電体層236に設けられ、書込みビットライン204を上部電極234に接続する導電プラグによって、感知増幅器240もまた書込みビットライン204を通して上部電極234に結合されることができることが理解されるであろう。
図１３は、メモリセル202を上から観察したときの、書込みビットライン204と書込みワードライン206の方向に関して、メモリセル202の磁気モーメントを示す平面図である。図１３では、ｘ軸は書込みビットライン204の方向に沿い、ｙ軸は書込みワードライン206の方向に沿っている。特に、図１３の正のｘ軸は、左から右へ図１２に示されている書込みビットライン204に沿った方向にあり、図１３の正のｙ軸は、紙面の外から紙面へ図１２に示されている書込みワードライン206に沿った方向にある。ピンを付けられた磁気領域208とフリーの磁気領域210の磁化容易軸は、ＭＲＡＭ装置200の製造中に設定されることができる。ピンを付けられた磁気領域208は、負のｘ軸と負のｙ軸との両者と角度４５゜の磁化容易軸ＥＰを有し、フリーの磁気領域210は、正のｘ軸方向と正のｙ軸方向との両者と約４５゜の角度の正の磁化容易軸Ｅ＋と、負のｘ軸方向と負のｙ軸方向との両者と約４５゜の角度の負の磁化容易軸Ｅ−とを有することを仮定する。外部磁界がないとき、強磁性層214、216、220、222の磁気モーメントベクトルは磁化容易軸のうちの１つと整列する。特に、図１３では、強磁性層216の磁気モーメントベクトルＡは磁化容易軸ＥＰと整列され、強磁性層214の磁気モーメントベクトルＢはモーメントベクトルＡと反対方向で平行している。モーメントベクトルＡはモーメントベクトルＢよりも大きさが大きいと仮定する。それ故、ピンを付けられた磁気領域208の結果的な磁気モーメントベクトルＣはＥＰ方向にある。また、図１３では、強磁性層220の磁気モーメントベクトルＤは磁化容易軸Ｅ−と整列され、強磁性層222のモーメントベクトルＥは磁化容易軸Ｅ＋と整列される。モーメントベクトルＤはモーメントベクトルＥよりも大きさが大きいと仮定する。したがって、フリーの磁気領域210の結果的な磁気モーメントベクトルＦはＥ−方向にある。モーメントベクトルＡ−Ｆはまた図１２の対応する部分にラベル付けされている。図１２と１３及び以下の図面で各モーメントベクトルＡ−Ｆを表す矢印線はモーメントベクトルの方向だけを示し、その相対的な強度を示していないことが理解されるであろう。
書込みビットライン204と書込みワードライン206に与えられる電流は外部磁界を誘起し、それらの間の関係が図１２と図１３に示されている。書込みビットライン204を通るディジット電流ＩＤは環状のディジット磁界ＨＤを誘導し、書込みワードライン206を通るワード電流Ｉｗは環状のワード磁界Ｈｗを誘導する。磁界ＨｗとＨＤの強度はそれぞれワード電流Ｉｗとディジット電流ＩＤに比例する。書込みビットライン204はメモリセル202の上方であり、書込みワードライン206はメモリセル202の下方であると仮定する。したがって、図１３に示されているように、ワード電流Ｉｗは正、即ち正のｙ軸方向であるとき、Ｈｗは実質的にメモリセル202の平面において正のｘ軸方向にあり、ディジット電流ＩＤが正、即ち正のｘ軸方向にあるとき、ＨＤは実質的にメモリセル202の平面において正のｙ軸方向にある。説明の便宜性の目的で、以下の説明及び添付図面では、誘導される外部磁界は正または負のｘ軸またはｙ軸方向であるとして説明または示される。このような誘導される外部磁界は正または負のｘ軸またはｙ軸方向であっても、そうではなくてもよいことが理解されるであろう。
図４に示されているように、シーケンス100においてワード電流Ｉｗのパルスとディジット電流ＩＤのパルスを提供することにより、強磁性層220および222のモーメントベクトルＤおよびＥは回転でき、メモリセル202は図７の（ａ）−（ｅ）および図８の（ａ）−（ｅ）を参照して前述したように、トグル書込みされることができる。さらに、Engel等により提案されたように、バイアス磁界ＨＢＩＡＳは、ピンを付けられた磁気領域208のモーメントベクトルＣを調節することにより発生されることができ、それによって低い書込み電流ＩｗとＩＤを可能にする。しかしながら、前述したように、トグル書込みは強力なバイアス磁界下では失敗する可能性があり、比較的弱いバイアス磁界でしか使用されることができないで、大きい書込み電流は依然として必要とされる。特に、正のｘ軸方向と正のｙ軸方向との間の方向のバイアス磁界ＨＢＩＡＳであれば、強磁性層220と222のモーメントベクトルＤおよびＥは、正のワード電流Ｉｗが与えられたとき誤った方向で回転する可能性がある。
本発明の第１の実施形態と調和するＭＲＡＭメモリセルの磁気モーメントの切換える方法は、強力なＨＢＩＡＳによる前述の問題を、ＨＢＩＡＳを部分的にオフセットする外部磁界を一時的に誘起することによって回避する。即ち外部磁界の方向とＨＢＩＡＳの方向は鈍角を形成する。図１４の（ａ）−（ｄ）は、本発明の１実施形態と調和して、磁気モーメントを切換える方法を説明するために参照される。
図１４の（ａ）は、強力なバイアス磁界ＨＢＩＡＳが存在するときのモーメントベクトルＤおよびＥを示している。ＨＢＩＡＳは実質的にＥ＋方向であると仮定する。結果として、モーメントベクトルＤおよびＥは反時計回りに回転でき、それぞれｙ軸に接近するか、それを通過する。
図１４の（ｂ）に示されているように、本発明の第１の実施形態と調和して、負のワード電流が書込みワードライン206に与えられ、負のｘ軸方向にワード磁界Ｈｗを誘起する。ＨｗとＨＢＩＡＳとの間の方向の組合わせられた磁気モーメントＨＣにより、Ｈｗは部分的にＨＢＩＡＳをオフセットする。１観点では、Ｈｗは正のｘ軸方向で完全にＨＢＩＡＳの成分をオフセットでき、それによってＨＣは正のｙ軸方向にある。Ｈｗの結果として、モーメントベクトルＤおよびＥは両者とも時計回りに回転し、磁化容易軸Ｅ＋およびＥ−に接近する。
モーメントベクトルＤおよびＥの通常の回転ステップを以下説明する。例えば、モーメントベクトルが時計回りに回転される必要があるならば、図１４の（ｃ）に示されているように、正のディジット電流は正のｙ軸方向に、即ちＨＢＩＡＳと約４５゜の角度でディジット磁界ＨＤを誘導するように与えられることができる。
通常のステップの開始後、負のワード電流が中断されることができる。例えば図１４の（ｄ）では、負のワード電流が中断された後、モーメントベクトルＤおよびＥはさらに時計回りに回転し、これは正のワード電流を与える所望の結果である。
したがって、一時的にバイアス磁界ＨＢＩＡＳをオフセットすることによって、強力なＨＢＩＡＳに関連された前述の問題は回避される。
図１４の（ｂ）では、負のｘ軸方向、それ故ＨＢＩＡＳと約１３５゜の角度にＨｗがあると仮定される。しかしながら、Ｈｗの方向は、例えば書込みビットライン204と書込みワードライン206との両者の電流の組合せを提供することによって、ＨＢＩＡＳと任意の鈍角であることができることが理解されるであろう。
本発明の第１の実施形態と調和する磁気モーメントを切換える方法は、メモリセルの磁気モーメントベクトルが回転されることを必要とするときに、強力なバイアス磁界ＨＢＩＡＳが存在する場合に、ＭＲＡＭ装置のメモリセルをアクセスするために適用されることができる。例えば、本発明の第２の実施形態と調和して、本発明の第１の実施形態と調和する方法がＭＲＡＭ装置をトグル書き込みするために適用されることができ、それによって強力なバイアス磁界がさらに書込み電流を低下させ、電力消費を減少することを可能にする。
本発明の第２の実施形態と調和して、３つの逐次的な電流パルスがＭＲＡＭのメモリセルに書込むために与えられ、一方、メモリセルは強力なバイアス磁界下にある。例えば、ＭＲＡＭ装置200のメモリセル202が正の磁化容易軸Ｅ＋の方向の強力なバイアス磁界ＨＢＩＡＳ下にあると仮定すると、ディジット電流の２つのパルスおよびワード電流の１つのパルスを含んでいる３つの電流パルスがメモリセル202をトグル書込みするために与えられることができる。図１５は、３つの電流パルスのタイミング関係を示している。特に時間ｔ０で、書込み電流は与えられない。時間ｔ１で、負のワード電流Ｉｗ１が与えられる。時間ｔ２で、正のディジット電流ＩＤが与えられる。時間ｔ３で、Ｉｗ１がオフに切換えられ、正のワード電流Ｉｗ２が与えられる。時間ｔ４で、ＩＤがオフに切換えられる。時間ｔ５で、Ｉｗ２がオフに切換えられる。１特徴では、Ｉｗ１とＩｗ２は実質的に同じ大きさを有している、別の特徴では、Ｉｗ１はＩｗ２と独立して適当な大きさを有している。
図１６の（ａ）−（ｅ）は、本発明の第２の実施形態と調和した方法を使用して、メモリセル202のトグル書込みの１例を示している。図１６の（ａ）−（ｅ）は、それぞれ強磁性層220と222のモーメントベクトルＤおよびＥだけの位置を示している。図１６の（ａ）−（ｅ）で磁界を表す矢印の線は磁界の方向だけを示し、その関連する強度を示していないことが理解すべきである。
図１６の（ａ）は時間ｔ０におけるメモリセル202の状態を示している。ＨＢＩＡＳが強力であるために、強磁性層220と222の端部ドメインの磁化は不規則であり、その磁気モーメントベクトルＤおよびＦは反時計回りに回転されて、それぞれｙ軸に接近するかそれを通過する。
図１６の（ｂ）に示されているように、時間ｔ１で、負のワード電流Ｉｗ１が与えられ、負のｘ軸方向、即ちＨＢＩＡＳと１３５゜の角度でワード磁界Ｈｗ１を発生する。換言すると、Ｈｗ１は部分的にＨＢＩＡＳとオフセットする。その結果、モーメントベクトルＤおよびＥは時計回りに回転し、それぞれ磁化容易軸Ｅ−およびＥ＋に接近する。
図１６の（ｃ）に示されているように、時間ｔ２で、正のディジット電流ＩＤが与えられ、正のｙ軸方向にディジット磁界ＨＤを発生する。モーメントベクトルＤおよびＥはさらに時計回りの方向で回転する。
図１６の（ｄ）に示されているように、時間ｔ３で、負のワード電流Ｉｗがオフに切換えられ、正のワード電流Ｉｗ２が与えられ、正のｘ軸方向にワード磁界Ｈｗ２を発生する。モーメントベクトルＤおよびＥはさらに時計回りに回転する。
図１６の（ｅ）に示されているように、時間ｔ４で、ディジット電流ＩＤはオフに切換えられ、モーメントベクトルＤおよびＥはさらに時計回りに回転する。モーメントベクトルＤは正の磁化容易軸Ｅ＋に近接し、モーメントベクトルＥは負の磁化容易軸Ｅ−方向に近付く。
図１６の（ｆ）に示されているように、時間ｔ５で、正のワード電流Ｉｗ２もオフに切換えられる。モーメントベクトルＤおよびＥは磁化容易軸に近い位置に設定される。時間ｔ５に先立って、モーメントベクトルＤは正の磁化容易軸Ｅ＋の方向に近付き、モーメントベクトルＥは負の磁化容易軸Ｅ―方向に近付いているので、モーメントベクトルＤは正の磁化容易軸Ｅ＋の方向に近い位置に設定され、モーメントベクトルＥは負の磁化容易軸Ｅ−方向に近い位置に設定される。換言すると、モーメントベクトルＤおよびＥは図１６の（ａ）で示されているような時間ｔ０と比較して切換えられた位置を有しており、メモリセル202の状態は適切に切換えられている。
ＭＲＡＭ装置200の他のメモリセルは、前述した説明と同じ方法を使用して、書込まれることができる。
本発明の第２の実施形態と調和して、最初に、部分的にＨＢＩＡＳをオフセットするために負のワード磁界Ｈｗ１を与え、それによってモーメントベクトルＤおよびＥを時計回りに回転させ、モーメントベクトルＤおよびＥはＩｗ１、ＩＤ、Ｉｗ２下で、時計回りの回転を継続する。したがって、強力なバイアス磁界ＨＢＩＡＳによって生じる誤った方向で磁気モーメントベクトルが回転する問題は、小さい書込み電流Ｉｗ１、ＩＤ、Ｉｗ２が与えられるときでも回避される。
本発明の第３の実施形態と調和して、４つの逐次的な電流パルスがＭＲＡＭのメモリセルに書込むために与えられ、このメモリセルは強力なバイアス磁界下にある。例えば、ＭＲＡＭ装置200のメモリセル202が正の磁化容易軸Ｅ＋の方向の強力なバイアス磁界ＨＢＩＡＳ下にあるならば、ディジット電流の２パルスおよびワード電流の２パルスを含んでいる４つの電流パルスがメモリセル202を書込むために与えられることができる。図１７は、４つの電流パルスのタイミング関係を示している。特に、時間ｔ０においては、書込み電流は与えられない。時間ｔ１において、負のワード電流Ｉｗ１が与えられる。時間ｔ２において、正のディジット電流ＩＤが与えられる。時間ｔ３において、Ｉｗ１がオフに切換えられ、正のワード電流Ｉｗ２が与えられる。時間ｔ４において、ＩＤ１がオフに切換えられ、負のディジット電流ＩＤ２が与えられる。時間ｔ５において、Ｉｗ２がオフに切換えられる。時間ｔ６において、ＩＤ２がオフに切換えられる。１特徴では、ＩＤ１とＩＤ２は実質的に同じ大きさを有している、別の特徴では、ＩＤ１はＩＤ２と独立して適当な大きさを有している。１特徴では、Ｉｗ１とＩｗ２は実質的に同じ大きさを有している、別の特徴では、Ｉｗ１はＩｗ２と独立して適当な大きさを有している。
図１８の（ａ）−（ｇ）は、本発明の第３の実施形態と調和した方法を使用している。メモリセル202のトグル書込みの１例を示している。図１８の（ａ）−（ｇ）は、それぞれ強磁性層220と222のモーメントベクトルＤおよびＥだけの位置を示している。図１８の（ａ）−（ｇ）で磁界を表す矢印の線は磁界の方向だけを示し、その相対的な強度を示していないことが理解されるであろう。
図１８の（ａ）は時間ｔ０におけるメモリセル202の状態を示している。ＨＢＩＡＳが強力であるために、強磁性層220と222の終部ドメインの磁化は不規則であり、その磁気モーメントベクトルＤおよびＦは反時計回りに回転でき、それぞれｙ軸に接近するかそれを通過する。
図１８の（ｂ）に示されているように、時間ｔ１において、負のワード電流Ｉｗ１が与えられ、負のｘ軸方向にワード磁界Ｈｗ１を発生する。その結果、モーメントベクトルＤおよびＥは時計回りに回転する。
図１８の（ｃ）に示されているように、時間ｔ２において、正のディジット電流ＩＤが与えられ、正のｙ軸方向にディジット磁界ＨＤ１を発生する。モーメントベクトルＤおよびＥはさらに時計回りの方向で回転する。
図１８の（ｄ）に示されているように、時間ｔ３において、負のワード電流Ｉｗがオフに切換えられ、正のワード電流Ｉｗ２が与えられ、正のｘ軸方向にワード磁界Ｈｗ２を発生する。モーメントベクトルＤおよびＥはさらに時計回りに回転する。
図１８の（ｅ）に示されているように、時間ｔ４において、ディジット電流ＩＤ１はオフに切換えられ、負のディジット電流ＩＤ２が与えられ、負のｙ軸方向にディジット磁界ＨＤ２を発生する。その結果、モーメントベクトルＤおよびＥはさらに時計回りに回転する。モーメントベクトルＤは正の磁化容易軸Ｅ＋に接近し、モーメントベクトルＥは負の磁化容易軸Ｅ−方向に接近している。
図１８の（ｆ）に示されているように、時間ｔ５において、正のワード電流Ｉｗ２がオフに切換えられる。正のｘ軸方向の磁界は弱いので、モーメントベクトルＤおよびＥはそれぞれｙ軸方向に回転する。モーメントベクトルＤは依然として正の磁化容易軸Ｅ＋方向に接近し、モーメントベクトルＥは負の磁化容易軸Ｅ−方向に接近する。
図１８の（ｇ）に示されているように、時間ｔ６において、負のディジット電流ＩＤ２もまたオフに切換えられる。モーメントベクトルＤおよびＥはそれぞれ僅かに反時計回りに回転するが、時間ｔ６の前には、モーメントベクトルＤは正の磁化容易軸Ｅ＋方向に接近しており、モーメントベクトルＤは負の磁化容易軸Ｅ―方向に接近しているので、モーメントベクトルＤは正の磁化容易軸Ｅ＋の方向に近い位置に設定され、モーメントベクトルＥは負の磁化容易軸Ｅ−方向に近い位置に設定される。換言すると、モーメントベクトルＤおよびＥは図１８の（ａ）で示されているような時間ｔ０と比較して切換えられた位置を有しており、メモリセル202の状態は適切に切換えられている。
ＭＲＡＭ装置200の他のメモリセルは、前述したのと同じ方法を使用して、書込まれることができる。
本発明の第２の実施形態と比較して、本発明の第３の実施形態は、モーメントベクトルＤおよびＥをさらに時計回りに回転させるために、負のディジット電流ＩＤ２を提供する。結果として、モーメントベクトルＤおよびＥはそれぞれの磁化容易軸へ近づき、それによってさらに書込みが失敗する確率を減少させる。それ故、本発明の第３の実施形態と調和して、書込み電流Ｉｗ１、ＩＤ１、Ｉｗ２、ＩＤ２は本発明の第２の実施形態により必要とされるような書込み電流Ｉｗ１、ＩＤ、Ｉｗ２よりもさらに低くすることができる。
本発明の実施形態と調和して、ＭＲＡＭ装置のメモリセルを読取るために磁気モーメントを切換える方法もまた提供される。特に、基準電流は最初に、選択された基準メモリセルの磁気モーメントを部分的に切換え、基準メモリセルを通る電流を感知することにより得られる。例えば図１２及び１３を参照すると、モーメントベクトルＤおよびＥが部分的に切換えられ、それによってモーメントベクトルＤは磁化容易軸Ｅ＋、Ｅ−と約９０゜の角度であり、それ故モーメントベクトルＡとも約９０゜の角度であるならば、メモリセル202の抵抗は中間値、即ちモーメントベクトルＤがモーメントベクトルＡと平行であるときメモリセル202の抵抗よりも大きい値であるが、モーメントベクトルＡと反対方向で平行であるときにはメモリセル202の抵抗よりも低い値である。したがって、電圧がメモリセル202の両端に与えられるとき、そこを通過する電流もまた中間値を有し、基準電流として使用されることができる。メモリセルを通る読取電流を基準電流と比較することによって、メモリセルの状態が決定されることができる。
本発明の第４の実施形態と調和して、ＭＲＡＭメモリセルを読取る１例を図１９及び図２０の（ａ）−（ｆ）を参照にして以下説明し、これらの図面は、基準メモリセルとして選択されたメモリセル202による基準電流の発生を示している。
図１９は、本発明の第４の実施形態と調和して、基準電流を発生するためにメモリセル202に与えられる３つの電流パルスのタイミング関係を示している。特に時間ｔ０において、電流は与えられない。時間ｔ１において、負のワード電流Ｉｗ１が与えられる。時間ｔ２において、正のディジット電流ＩＤが与えられる。時間ｔ３において、Ｉｗ１がオフに切換えられ、正のワード電流Ｉｗ２が与えられる。図１９の時間ｔ４は、以下説明するように、基準電流が感知される時点を示している。時間ｔ５において、Ｉｗ２がオフに切換えられる。時間ｔ６において、ＩＤがオフに切換えられる。Ｉｗ１とＩｗ２は実質的に同じ大きさであってもよく、そうでなくてもよい。
図２０の（ａ）−（ｅ）は、図１９の３つの電流パルスが与えられたときの、強磁性層220と222のモーメントベクトルＤおよびＥの位置をそれぞれを示している。図２０の（ａ）は時間ｔ０におけるメモリセル202の状態を示している。バイアス磁界ＨＢＩＡＳは、ピンを付けられた磁気領域208のモーメントベクトルＣを調節することにより発生されると仮定する。ＨＢＩＡＳの結果として、モーメントベクトルＤおよびＥは反時計回りに回転でき、それぞれｙ軸に接近するかそれを通過する。
図２０の（ｂ）に示されているように、時間ｔ１において、負のワード電流Ｉｗ１が与えられ、負のｘ軸方向にワード磁界Ｈｗ１を発生する。結果として、モーメントベクトルＤおよびＥは時計回りに回転し、それぞれ磁化容易軸Ｅ−およびＥ＋に接近する。
図２０の（ｃ）に示されているように、時間ｔ２において、正のディジット電流ＩＤが与えられ、正のｙ軸方向にディジット磁界ＨＤを発生する。モーメントベクトルＤおよびＥはさらに時計回りの方向で回転する。
図２０の（ｄ）に示されているように、時間ｔ３において、負のワード電流Ｉｗがオフに切換えられ、正のワード電流Ｉｗ２が与えられ、正のｘ軸方向にワード磁界Ｈｗ２を発生する。モーメントベクトルＤおよびＥはさらに時計回りに回転し、両者は磁化容易軸Ｅ＋とＥ−と約９０゜の角度である。
その後、時間ｔ４において、図面には示していないが、メモリセル202を通る電流が基準電流として感知される。
図２０の（ｅ）に示されているように、時間ｔ５において、正のワード電流Ｉｗ２がオフに切換えられる。その結果、モーメントベクトルＤおよびＥは反時計回りに回転する。モーメントベクトルＤは負の磁化容易軸Ｅ−に近付き、モーメントベクトルＥは正の磁化容易軸Ｅ＋方向に近付いている。
図２０の（ｆ）に示されているように、時間ｔ６において、ディジット電流ＩＤもまたオフに切換えられる。モーメントベクトルＤおよびＥは磁化容易軸に近い位置に設定される。時間ｔ６の前には、モーメントベクトルＤは負の磁化容易軸Ｅ−方向に近く、モーメントベクトルＥは正の磁化容易軸Ｅ＋方向に近いので、モーメントベクトルＤおよびＥは、図２０の（ａ）で示されているような時間ｔ０のそれぞれの位置に戻る。
時間ｔ４において得られた基準電流はその後、読取られるメモリセルを通過する電流と比較するために使用されることができる。読取られるメモリセルを通過する電流が基準電流よりも小さいならば、読取られるメモリセルはそこに“１”ビットが記憶されていることが決定され、メモリセル202の高い抵抗は“１”のビットを表している。読取られるメモリセルを通過する電流が基準電流よりも大きいならば、読取られるメモリセルはそこに“０”ビットが記憶されていることが決定される。メモリセル202はまた、時間ｔ６後に通過する電流を感知し、感知された電流を基準電流と比較することによっても読取られることができる。
本発明の第４の実施形態と調和する例の前述の説明では、バイアス磁界ＨＢＩＡＳが存在していると仮定した。本発明の第４の実施形態と調和する方法はそれに限定されないことが理解されるであろう。例えば、ＨＢＩＡＳが存在しないならば、負のワード電流Ｉｗ１は必要なく、正のディジット電流ＩＤと正のワード電流Ｉｗ２だけが必要とされる。モーメントベクトルＤおよびＥは基準電流を測定するために、磁化容易軸Ｅ＋およびＥ−と約９０゜の角度である必要はないことも理解されるであろう。むしろ、メモリセルがそこに“０”または“１”のビットを記憶しているとき、基準電流が、メモリセルを通る読取電流とは十分に異なるならば、モーメントベクトルＤおよびＥは基準電流を測定するために、磁化容易軸と随意選択的な角度であってもよい。さらに、モーメントベクトルＤおよびＥが基準電流を測定するために所望の位置へ回転される限り、図１９および図２０の（ａ）−（ｆ）に示されている方法に加えて、電流が任意の方法で書込みビットライン204と書込みワードライン206に与えられることができることが理解されるであろう。
本発明の実施形態の前述の説明では、便宜上、磁気層220と222のモーメントベクトルＤおよびＥがメモリセル202を上から観察するときに時計回りに回転するように、電流が与えられると仮定された。しかしながら、モーメントベクトルＤおよびＥは両方向に回転できることが理解されよう。例えば、さらに本発明の第１の実施形態と調和して、モーメントベクトルＤおよびＥは反時計回りに適切に回転するとき、負のディジット電流が与えられてもよく、それに正のワード電流が後続する。さらに本発明の第２の実施形態に調和して、書込みメモリセル202の３つの電流パルスは、逐次的に与えられる負のディジット電流、正のワード電流、正のディジット電流を含むことができる。また、本発明の第３の実施形態に調和して、書込みメモリセル202の４つの電流パルスは、逐次的に与えられる負のディジット電流、正のワード電流、正のディジット電流、負のワード電流を含むことができる。さらに本発明の第４の実施形態に調和して、３つのパルスは、負のディジット電流、正のワード電流、正のディジット電流を含むことができ、正のワード電流は正のディジット電流の後にオフに切換えられる。
前述の説明では、磁化容易軸Ｅ＋とＥ−はｘ軸およびｙ軸と約４５゜の角度にあると仮定した。しかしながら、磁化容易軸はｘ軸及びｙ軸と特定の角度である必要はなく、むしろｘ軸及びｙ軸と任意の角度でもよいことを理解すべきである。当業者は、本発明の実施形態と調和する方法が従って変更されることができることを認識すべきである。例えば、本発明の第２の実施形態と調和して、フリーの磁気領域の磁化容易軸がワードラインおよびディジットラインとランダムな角度にあるとき、３つの逐次的な電流パルスがメモリセルに書込むために与えられることができ、その場合に、各３つの順次のパルスはワード電流またはディジット電流単独ではなく、ワード電流とディジット電流の両者の組合せである。別の例では、本発明の第３の実施形態と調和して、フリーの磁気領域の磁化容易軸がワードラインおよびディジットラインとランダムな角度にあるとき、４つの逐次的な電流パルスがメモリセルに書込むために与えられることができ、その場合には４つの各パルスはワード電流とディジット電流の両者の組合せである。
本発明の実施形態と調和した方法が、メモリセル202またはＭＲＡＭ装置200と同一構造を有するメモリセルまたはメモリ装置だけではなく、フリー磁気層の単一層または前述したように４以上の層を具備するフリーの磁気領域をメモリセルが有しているＭＲＡＭ装置を書込むためにも応用可能であることがさらに理解されるであろう。
種々の変形及び変更が本発明の技術的範囲を逸脱せずに、開示したプロセスで行われることができることは当業者には明白であろう。本発明の他の実施形態はここで開示した本発明の仕様および実施を考慮することにより、当業者に明白であろう。この仕様及び例は単なる例示として考えられることが意図され、本発明の技術的範囲は特許請求の範囲の記載によって示される。
一般的な磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置のメモリセルの説明図。 図１のメモリセルの磁気モーメントを示す説明図。 図１のメモリセルのシミュレートされた切換え態様を示す説明図。 図１のメモリセルへ書込む書込み電流のパルスシーケンスを示す図。 図１のメモリセルへ直接書込む１例を示す図。 図１のメモリセルへ直接書込む別の例を示す図。 図１のメモリセルへトグル書込みする１例を示す図。 図１のメモリセルへトグル書込みする別の例を示す図。 図１のメモリセルのトグル書込みにおけるバイアス磁界の影響を示す説明図。 図１のメモリセルのトグル書込みにおけるバイアス磁界の影響を示す説明図。 図１のメモリセルのトグル書込みにおける通常方法の問題を示す説明図。 本発明の実施形態と調和する方法によりアクセスされるＭＲＡＭのメモリセルを示す概略図。 図１２のメモリセルの磁気モーメントを示す説明図。 本発明の第１の実施形態と調和して、図１２のメモリセルの磁気モーメントを切換える１例を示す図。 本発明の第２の実施形態と調和して、図１２のメモリセルを書込むための電流パルスのシーケンス図。 本発明の第２の実施形態と調和して、図１２のメモリセルのトグル書込みの１例を示す図。 本発明の第３の実施形態と調和して、図１２のメモリセルを書込むための電流パルスのシーケンス図。 本発明の第３の実施形態と調和して、図１２のメモリセルのトグル書込みの１例を示す図。 本発明の第４の実施形態と調和して、ＭＲＡＭ装置のメモリセルの読取に使用される基準電流を発生するための電流パルスのシーケンス図。 本発明の第４の実施形態と調和して、図１２のメモリセルを使用して、基準電流を発生する１例を示す図。

Claims (28)

  1. 磁気抵抗ランダムアクセスメモリ装置のメモリセルの書込み方法において、
    トグル書込みにおける書込み電流を減少させるために前記メモリセルにバイアス磁界を与え、
    バイアス磁界の方向に対して９０゜よりも大きい角度である第１の方向に第１の磁界を提供し、
    第１の方向に対して実質的に垂直であり、バイアス磁界の方向に対して９０゜よりも小さい角度である第２の方向に第２の磁界を提供し、
    第１の磁界をオフに切換え、
    第１の方向と反対である第３の方向に第３の磁界を提供し、
    第２の磁界をオフに切換え、
    第３の磁界をオフに切換えるステップを含んでいる方法。
  2. さらに、メモリセルにバイアス磁界を与えるステップを含み、ここで、
    第１の磁界の提供は、バイアス磁界の方向に対して約１３５゜の角度で第１の磁界を与え、
    第２の磁界の提供では、バイアス磁界の方向に対して約４５゜の角度で第２の磁界を与える請求項１記載の方法。
  3. メモリセルはフリーの磁気領域と、ピンを付けられた磁気領域と、フリーの磁気領域とピンを付けられた磁気領域との間にトンネルバリアとを含んでおり、ピンを付けられた磁気領域はフリーの磁気領域中でバイアス磁界を発生し、そのバイアス磁界はフリーの磁気領域の磁化容易軸と実質的に同じ方向であり、第１の磁界の提供は、バイアス磁界の方向と約１３５゜の角度である第１の磁界を提供するステップを含んでいる請求項１記載の方法。
  4. メモリセルは第１の書込みラインと第２の書込みラインに対応し、第１の書込みラインと第２の書込みラインは実質的に相互に垂直であり、第１の磁界の提供と、第２の磁界の提供と、第３の磁界の提供は、第１及び第２の書込みラインに電流を提供することにより行われる請求項１記載の方法。
  5. メモリセルは第１の書込みラインと第２の書込みラインに対応し、第１の書込みラインと第２の書込みラインは実質的に相互に垂直であり、
    第１の磁界の提供では、第１の書込みラインに第１の電流を供給し、
    第２の磁界の提供では、第２の書込みラインに第２の電流を供給し、
    第３の磁界の提供では、第１の書込みラインに第３の電流を供給する請求項１記載の方法。
  6. 第３の磁界の提供は、第１の磁界と実質的に同じ大きさを有する第３の磁界を提供する請求項１記載の方法。
  7. 磁気抵抗ランダムアクセスメモリ装置のメモリセルの書込み方法において、
    トグル書込みにおける書込み電流を減少させるために前記メモリセルにバイアス磁界を与え、
    バイアス磁界の方向に対して９０゜よりも大きい角度である第１の方向に第１の磁界を提供し、
    第１の方向に対して実質的に垂直であり、バイアス磁界の方向に対して９０゜よりも小さい角度である第２の方向に第２の磁界を提供し、
    第１の磁界をオフに切換え、
    第１の方向と反対である第３の方向に第３の磁界を提供し、
    第２の磁界をオフに切換え、
    第２の方向と反対である第４の方向に第４の磁界を提供し、
    第３の磁界をオフに切換え、
    第４の磁界をオフに切換えるステップを含んでいる方法。
  8. さらに、メモリセルにバイアス磁界を与えるステップを含み、ここで、
    第１の磁界の提供では、バイアス磁界の方向に対して約１３５゜の角度で第１の磁界を与え、
    第２の磁界の提供では、バイアス磁界の方向に対して約４５゜の角度で第２の磁界を与える請求項７記載の方法。
  9. メモリセルはフリーの磁気領域と、ピンを付けられた磁気領域と、フリーの磁気領域とピンを付けられた磁気領域との間にトンネルバリアとを含んでおり、ピンを付けられた磁気領域はフリーの磁気領域中でバイアス磁界を発生し、そのバイアス磁界はフリーの磁気領域の磁化容易軸と実質的に同じ方向にあり、第１の磁界の提供は、バイアス磁界の方向と約１３５゜の角度である第１の磁界を提供する請求項７記載の方法。
  10. メモリセルは第１の書込みラインと第２の書込みラインに対応し、第１の書込みラインと第２の書込みラインは実質的に相互に垂直であり、第１の磁界の提供と、第２の磁界の提供と、第３の磁界の提供と、第４の磁界の提供とにおいて、第１及び第２の書込みラインに電流を供給する請求項７記載の方法。
  11. メモリセルは第１の書込みラインと第２の書込みラインに対応し、第１の書込みラインと第２の書込みラインは実質的に相互に垂直であり、
    第１の磁界の提供では、第１の書込みラインに第１の電流を供給し、
    第２の磁界の提供では、第２の書込みラインに第２の電流を供給し、
    第３の磁界の提供では、第１の書込みラインに第３の電流を供給し、
    第４の磁界の提供では、第２の書込みラインに第４の電流を供給する請求項７記載の方法。
  12. 第３の磁界の提供では、第１の磁界と実質的に同じ大きさを有する第３の磁界を提供する請求項７記載の方法。
  13. 第４の磁界の提供では、第２の磁界と実質的に同じ大きさを有する第４の磁界を提供する請求項７記載の方法。
  14. 磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置の書込み方法において、ＭＲＡＭ装置は、複数のワードラインの１つと、複数のディジットラインの１つにそれぞれ対応する複数のメモリセルを含んでおり、前記方法は、
    トグル書込みにおける書込み電流を減少させるために前記メモリセルにバイアス磁界を与え、
    第１の方向に第１の磁界を提供し、
    第１の方向に対して実質的に垂直である第２の方向に第２の磁界を提供し、
    バイアス磁界の方向に対して９０゜よりも大きい角度である第１の方向に第１の磁界を提供し、
    第１の方向に対して実質的に垂直であり、バイアス磁界の方向に対して９０゜よりも小さい角度である第２の方向に第２の磁界を提供し、
    第１の磁界をオフに切換え、
    第１の方向と反対である第３の方向に第３の磁界を提供し、
    第２の磁界をオフに切換え、
    第３の磁界をオフに切換えることによって、メモリセルの１つを書込む各ステップを含んでいる方法。
  15. さらに、メモリセルにバイアス磁界を与えるステップを含み、ここで、
    第１の磁界の提供では、バイアス磁界の方向に対して約１３５゜の角度で第１の磁界を与え、
    第２の磁界の提供では、バイアス磁界の方向に対して約４５゜の角度で第２の磁界を与える請求項１４記載の方法。
  16. メモリセルはフリーの磁気領域と、ピンを付けられた磁気領域と、フリーの磁気領域とピンを付けられた磁気領域との間にトンネルバリアとを含んでおり、ピンを付けられた磁気領域はフリーの磁気領域中でバイアス磁界を発生し、そのバイアス磁界はフリーの磁気領域の磁化容易軸と実質的に同じ方向にあり、第１の磁界の提供では、バイアス磁界方向に対して約１３５゜の角度で第１の磁界を提供する請求項１４記載の方法。
  17. 第１の磁界の提供と、第２の磁界の提供と、第３の磁界の提供とは、対応するワードライン及びディジットラインに電流を供給して行われる請求項１４記載の方法。
  18. 第１の磁界の提供では、対応するワードライン及びディジットラインのうちの１つに第１の電流を供給し、
    第２の磁界の提供では、対応するワードライン及びディジットラインのうちの他の１つに第２の電流を供給し、
    第３の磁界の提供では、対応するワードライン及びディジットラインのうちの１つに第３の電流を供給する請求項１４記載の方法。
  19. 第３の磁界の提供では、第１の磁界と実質的に同じ大きさを有する第３の磁界を提供する請求項１４記載の方法。
  20. さらに、ＭＲＡＭ装置の他のメモリセルに書き込むステップを含んでいる請求項１４記載の方法。
  21. 磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置の書込み方法において、ＭＲＡＭ装置は、それぞれ複数のワードラインの１つと、複数のディジットラインの１つとに対応する複数のメモリセルを含んでおり、前記方法は、
    トグル書込みにおける書込み電流を減少させるために前記メモリセルにバイアス磁界を与え、
    バイアス磁界の方向に対して９０゜よりも大きい角度である第１の方向に第１の磁界を提供し、
    第１の方向に対して実質的に垂直であり、バイアス磁界の方向に対して９０゜よりも小さい角度である第２の方向に第２の磁界を提供し、
    第１の磁界をオフに切換え、
    第１の方向と反対である第３の方向に第３の磁界を提供し、
    第２の磁界をオフに切換え、
    第２の方向と反対である第４の方向に第４の磁界を提供し、
    第３の磁界をオフに切換え、
    第４の磁界をオフに切換えることによって、メモリセルの１つを書込むステップを含んでいる方法。
  22. さらに、メモリセルにバイアス磁界を与えるステップを含み、ここで、
    第１の磁界の提供では、バイアス磁界の方向に対して約１３５゜の角度で第１の磁界を与え、
    第２の磁界の提供では、バイアス磁界の方向に対して約４５゜の角度で第２の磁界を与える請求項２１記載の方法。
  23. １つのメモリセルはフリーの磁気領域と、ピンを付けられた磁気領域と、フリーの磁気領域とピンを付けられた磁気領域との間にトンネルバリアとを含んでおり、ピンを付けられた磁気領域はフリーの磁気領域中でバイアス磁界を発生し、バイアス磁界はフリーの磁気領域の磁化容易軸と実質的に同じ方向にあり、第１の磁界の提供では、バイアス磁界の方向と約１３５゜の角度で第１の磁界を提供する請求項２１記載の方法。
  24. 第１の磁界の提供と、第２の磁界の提供と、第３の磁界の提供と、第４の磁界の提供とは、対応するワードライン及びディジットラインに電流を提供するステップを含んでいる請求項２１記載の方法。
  25. 第１の磁界の提供では、対応するワードライン及びディジットラインのうちの１つに第１の電流を供給し、
    第２の磁界の提供では、対応するワードライン及びディジットラインのうちの他の１つに第２の電流を供給し、
    第３の磁界の提供では、対応するワードライン及びディジットラインのうちの他の１つに第３の電流を供給し、
    第４の磁界の提供では、対応するワードライン及びディジットラインのうちの他の１つに第４の電流を供給する請求項２１記載の方法。
  26. 第３の磁界の提供では、第１の磁界と実質的に同じ大きさを有する第３の磁界を提供する請求項２１記載の方法。
  27. 第３の磁界の提供では、第２の磁界と実質的に同じ大きさを有する第３の磁界を提供する請求項２１記載の方法。
  28. さらに、ＭＲＡＭ装置の他のメモリセルに書き込むステップを含んでいる請求項２１記載の方法。
JP2006212318A 2005-08-03 2006-08-03 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法 Expired - Fee Related JP4668864B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70488505P 2005-08-03 2005-08-03
US11/338,653 US7420837B2 (en) 2005-08-03 2006-01-25 Method for switching magnetic moment in magnetoresistive random access memory with low current

Publications (2)

Publication Number Publication Date
JP2007052902A JP2007052902A (ja) 2007-03-01
JP4668864B2 true JP4668864B2 (ja) 2011-04-13

Family

ID=37717482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212318A Expired - Fee Related JP4668864B2 (ja) 2005-08-03 2006-08-03 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法

Country Status (5)

Country Link
US (2) US7420837B2 (ja)
JP (1) JP4668864B2 (ja)
CN (1) CN1909109B (ja)
DE (1) DE102006036299A1 (ja)
TW (1) TWI343574B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US7463510B2 (en) * 2006-01-20 2008-12-09 Industrial Technology Research Institute High-bandwidth magnetoresistive random access memory devices
TWI324344B (en) * 2007-02-16 2010-05-01 Ind Tech Res Inst Writing method on magnetic memory cell and magetic memory array structure
CN101271727B (zh) * 2007-03-23 2011-06-15 财团法人工业技术研究院 磁性存储单元的写入方法与磁性存储阵列结构
US7602033B2 (en) * 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
US8917536B2 (en) 2012-10-25 2014-12-23 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
CN106328184B (zh) * 2016-08-17 2019-01-29 国网技术学院 Mlc stt-mram数据写入方法及装置、数据读取方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003187569A (ja) * 2001-12-17 2003-07-04 Nec Electronics Corp 不揮発性記憶装置とその動作方法
JP2005530340A (ja) * 2002-06-18 2005-10-06 モトローラ・インコーポレイテッド スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5033623B1 (ja) * 1969-08-16 1975-11-01
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6683806B2 (en) 2002-03-26 2004-01-27 Micron Technology, Inc. Methods of operating MRAM devices
JP4084089B2 (ja) * 2002-05-30 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6667899B1 (en) * 2003-03-27 2003-12-23 Motorola, Inc. Magnetic memory and method of bi-directional write current programming
KR100568542B1 (ko) * 2004-08-19 2006-04-07 삼성전자주식회사 자기 램 소자의 기록방법
JP4012196B2 (ja) * 2004-12-22 2007-11-21 株式会社東芝 磁気ランダムアクセスメモリのデータ書き込み方法
US7577017B2 (en) * 2006-01-20 2009-08-18 Industrial Technology Research Institute High-bandwidth magnetoresistive random access memory devices and methods of operation thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003187569A (ja) * 2001-12-17 2003-07-04 Nec Electronics Corp 不揮発性記憶装置とその動作方法
JP2005530340A (ja) * 2002-06-18 2005-10-06 モトローラ・インコーポレイテッド スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ

Also Published As

Publication number Publication date
CN1909109A (zh) 2007-02-07
US20090003043A1 (en) 2009-01-01
CN1909109B (zh) 2010-05-12
US7800937B2 (en) 2010-09-21
TW200707434A (en) 2007-02-16
DE102006036299A1 (de) 2007-06-28
US7420837B2 (en) 2008-09-02
US20070030727A1 (en) 2007-02-08
TWI343574B (en) 2011-06-11
JP2007052902A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4833548B2 (ja) 磁気抵抗ランダムアクセスメモリ
US7173848B2 (en) Magnetic random access memory with memory cell stacks having more than two magnetic states
US7453720B2 (en) Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
US7285836B2 (en) Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
KR100548997B1 (ko) 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
US20180151210A1 (en) Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
JP5014618B2 (ja) 積層トグルメモリセルを有する磁気ランダムアクセスメモリおよび選択されたセルを書き込むための方法
US20020186582A1 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US20130320468A1 (en) Magnetic element with storage layer materials
US20080055792A1 (en) Memory cells and devices having magnetoresistive tunnel junction with guided magnetic moment switching and method
US20090039450A1 (en) Structure of magnetic memory cell and magnetic memory device
US7577017B2 (en) High-bandwidth magnetoresistive random access memory devices and methods of operation thereof
KR20170057106A (ko) 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP4668864B2 (ja) 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法
KR20030027690A (ko) 자기 메모리 장치
EP1398789B1 (en) Magnetic random access memory with soft magnetic reference layers
JPWO2007111319A1 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
TWI415124B (zh) 磁性隨機存取記憶體
WO2010125941A1 (ja) 磁気抵抗記憶装置のスクリーニング方法
US20080247096A1 (en) Magnetic memory and method for manufacturing the same
US20040213040A1 (en) Magnetic random access memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4668864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees