KR101010167B1 - 자기 저항 효과 소자 및 자기 랜덤 액세스 메모리 - Google Patents

자기 저항 효과 소자 및 자기 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR101010167B1
KR101010167B1 KR1020080099540A KR20080099540A KR101010167B1 KR 101010167 B1 KR101010167 B1 KR 101010167B1 KR 1020080099540 A KR1020080099540 A KR 1020080099540A KR 20080099540 A KR20080099540 A KR 20080099540A KR 101010167 B1 KR101010167 B1 KR 101010167B1
Authority
KR
South Korea
Prior art keywords
magnetic
layer
recording layer
magnetization
magnetoresistive element
Prior art date
Application number
KR1020080099540A
Other languages
English (en)
Other versions
KR20090037824A (ko
Inventor
마사히꼬 나까야마
가이 야꾸시지
스미오 이게가와
신지 유아사
다다시 가이
도시히꼬 나가세
미노루 아마노
히사노리 아이까와
다쯔야 기시
히로아끼 요다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20090037824A publication Critical patent/KR20090037824A/ko
Application granted granted Critical
Publication of KR101010167B1 publication Critical patent/KR101010167B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/325—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being noble metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/123—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys having a L10 crystallographic structure, e.g. [Co,Fe][Pt,Pd] thin films

Abstract

자기 저항 효과 소자는, 기준층, 기록층, 및 비자성층을 구비한다. 기준층은, 자성 재료로 이루어지고, 막면에 대하여 수직 방향으로 향하는 제1 자화를 갖고, 자화의 방향이 불변이다. 기록층은, 자성 재료로 이루어지고, 막면에 대하여 수직 방향으로 향하는 제2 자화를 갖고, 자화의 방향이 가변이다. 상기 비자성층은, 기준층과 기록층 사이에 형성되어 있다. 기록층의 자기 이방성, 포화 자화 및 교환 결합에 의해 결정되는, 단자구 상태가 유일한 안정 상태로 되는 임계 직경(단축 임계 직경 Ds*), 혹은 단자구 상태가 유일한 안정 상태이며, 또한 반전 과정에서도 단자구 상태를 유지하면서 반전하는 임계 직경(단축 반전 임계 직경 Ds)이 자기 저항 효과 소자의 소자 직경보다도 크다.
자화, 기준층, 기록층, 자기 저항 효과 소자, 자성 재료, 비자성층, 기억 소자, 자기 랜덤 액세스 메모리

Description

자기 저항 효과 소자 및 자기 랜덤 액세스 메모리{MAGNETORESISTIVE EFFECT ELEMENT AND MAGNETIC RANDOM ACCESS MEMORY}
<관련 출원>
본 출원은 일본 특허 출원 제2007-267238호(2007년 10월 12일)에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 인용된다.
본 발명은, 자기 저항 효과 소자 및 자기 랜덤 액세스 메모리에 관한 것이다.
종래부터, 여러 가지 타입의 고체 자기 메모리가 제안되어 있다. 최근에는, 거대 자기 저항(GMR: Giant Magneto Resistive) 효과를 나타내는 자기 저항 소자를 이용한 자기 랜덤 액세스 메모리(MRAM: Magnetic Random Access Memory)가 제안되어 있고, 특히, 터널 자기 저항(TMR: Tunneling Magneto Resistive) 효과를 나타내는 강자성 터널 접합을 이용한 자기 랜덤 액세스 메모리에 주목하고 있다.
강자성 터널 접합의 MTJ(Magnetic Tunnel Junction) 소자는, 주로, 제1 강자성층/절연층/제2 강자성층의 3층막으로 구성되어 있다. 그리고, 판독시에, 절연층을 터널링하여 전류가 흐른다. 이 경우, 접합 저항값은, 제1 및 제2 강자성층의 자화의 상대각의 코사인에 따라서 변화한다. 따라서, 접합 저항값은, 제1 및 제2 강자성층의 자화가 평행할 때에 극소값, 반평행할 때에 극대값을 취한다. 이것을, 전술하는 TMR 효과라고 부른다. 이 TMR 효과에 의한 저항값의 변화는, 실온에서 300%를 초과하는 경우도 있다.
강자성 터널 접합을 메모리 셀로서 포함하는 자기 메모리 소자에서는, 적어도 하나의 강자성층을 기준층(혹은 고정층, 참조층, 핀층)으로 간주하여, 그 자화 방향을 고정(또는 불변)으로 하고, 다른 강자성층을 기록층(혹은 자기 기록층, 자유층, 가변층)으로 간주하여, 그 자화 방향을 반전 가능(또는 가변)으로 한다. 이 셀에서, 기준층과 기록층의 자화의 배치가 평행 또는 반평행한 것에 대하여, 2진 정보의 "0", "1"을 대응지음으로써 정보가 기억된다. 기록 정보의 기입은, 이 셀에 대하여 별도로 설치한 기입 배선에 전류를 흘려서 발생하는 자장에 의해 기억층의 자화를 반전시킨다. 또는, 소자에 직접 통전함으로써, 기준층으로부터 주입되는 스핀 토크에 의해 기억층의 자화를 반전시킨다. 판독은, 강자성 터널 접합에 전류를 흘려, TMR 효과에 의한 저항 변화를 검출함으로써 행해진다. 이러한 메모리 셀을 다수 배치함으로써 자기 메모리가 구성된다. 실제의 구성에 대해서는, 임의의 셀을 선택할 수 있도록, 예를 들면 DRAM과 마찬가지로 각 셀에 대하여 스위칭 트랜지스터를 배치하고, 주변 회로를 조립하여 구성된다.
전술한 스핀 토크를 이용한 자기 메모리 소자로서는, 자화가 막면 방향을 향한 면내 자화형의 것이 알려져 있다. 그러나, 면내 자화형의 자기 메모리 소자에서는, 하드디스크 매체에서 이용되고 있는 바와 같은 Co-Cr계 합금을 이용한 면내 매체를 이용하는 경우에는, 결정축이 막면 내에서 회전하게 되므로, 막면 내 방향의 자기 이방성이 크게 분산되게 되므로, 대용량 메모리에서는, 소자 간의 특성에 변동이 생겨, 바람직하지 않다.
한편, 수직 자화를 갖는 자기 기록층을 이용한 자기 메모리 소자가 제안되어 있다(예를 들면, 일본 특허 공개 2002-261352호 공보 참조). 수직 자화를 갖는 재료를 이용하면, 결정축은 막면에 수직 방향에 있기 때문에, 결정립이 막면 내에서 회전하여도, 면에 수직인 방향의 자기 이방성에 변동이 생기지 않는다. 이 때문에, 수직 자화형의 자기 저항 소자를 이용함으로써, 특성에 변동이 적은 메모리를 실현할 수 있는 우위성이 있다.
그러나, 수직 자화막을 사용하는 경우의 문제점으로서, 다자구 상태의 존재를 들 수 있다. 일반적으로 수직 자화막은, 큰 자기 이방성을 갖기 때문에 자벽 폭이 좁아진다. 또한, 자화가 막면에 대하여 수직 방향을 향하고 있기 때문에, 자구 형성에 의한 정자기 에너지의 이득이 크다. 이들 성질에 의해, 수직 자화막을 이용한 자기 저항 효과 소자에서는, 다자구 상태가 안정 상태로서 남기 쉬워, 중간값 상태의 발생 등이 과제로서 남겨져 있었다.
또한, 대용량 메모리를 실현하기 위해서는, 소자를 미세화하고, 칩 내에서의 셀 점유도를 상승시키는 것이 필요하게 되는데, 일반적으로 메모리 셀의 열요란 내성은, 소자가 갖는 자기 이방성과 소자 체적에 의해 결정되므로, 소자를 미세화하면, 열요란 내성이 작아져, 충분한 기록 유지 특성이 얻어지지 않는 문제가 있다. 전술한 바와 같이 다자구 상태가 존재하면, 이 다자구 상태가 준안정 상태로 되어 실효적인 열요란 내성의 저하 등이 더 현재화된다는 문제도 있다.
본 발명의 실시 형태에 따르면, 열요란 내성이 향상되고, 중간값 상태의 발생을 억제하는 것이 가능한 자기 저항 효과 소자, 및 이 자기 저항 효과 소자를 이용한 자기 랜덤 액세스 메모리를 제공하는 데 있다. 또한, 메모리 셀을 미세화하여도 비트 정보가 높은 열요란 내성을 유지하고, 대용량화를 실현할 수 있는 자기 저항 효과 소자, 및 이 자기 저항 효과 소자를 이용한 자기 랜덤 액세스 메모리를 제공하는 데 있다.
본 발명의 제1 자기 저항 효과 소자는, 막면에 대하여 수직이고, 또한 불변의 자화를 갖는 기준층과, 막면에 대하여 수직이고, 또한 가변의 자화를 갖는 기록층과, 상기 기준층 및 상기 기록층 간에 형성된 비자성층을 구비하는 자기 저항 효과 소자로서, 상기 기록층의 자성 재료의 포화 자화를 Ms, 자기 이방성 상수를 Ku, 교환 스티프니스 계수를 A, 상기 기록층의 막 두께를 t, 상기 자기 저항 효과 소자의 소자 직경을 D, 진공의 투자율을 μ0, Na를 반자계 계수로 하였을 때에, 상기 소자 직경 D가
(조건식 i)
Figure 112008070735318-pat00001
(조건식 ii)
Figure 112008070735318-pat00002
의 조건식 (i), (ii)를 충족한다.
본 발명의 제2 자기 저항 효과 소자는, 막면에 대하여 수직이고, 또한 불변의 자화를 갖는 기준층과, 막면에 대하여 수직이고, 또한 가변의 자화를 갖는 기록층과, 상기 기준층 및 상기 기록층 간에 형성된 비자성층을 구비하는 자기 저항 효과 소자로서, 상기 기록층의 자성 재료의 포화 자화를 Ms, 자기 이방성 상수를 Ku, 교환 스티프니스 계수를 A, 상기 기록층의 막 두께를 t, 상기 자기 저항 효과 소자의 소자 직경을 D, 진공의 투자율을 μ0, Na를 반자계 계수로 하였을 때에, 상기 소자 직경 D가
(조건식 iii)
Figure 112008070735318-pat00003
(조건식 iv)
Figure 112008070735318-pat00004
의 조건식 (iii), (iv)를 충족한다.
본 발명의 제1 자기 랜덤 액세스 메모리는, 본 발명의 상기 제1 자기 저항 효과 소자를 기억 소자로서 포함하는 메모리 셀을 복수개 구비한 메모리 셀 어레이 와, 상기 메모리 셀에 대하여 전류를 공급하는 전류 공급 회로를 구비한다.
본 발명의 제2 자기 랜덤 액세스 메모리는, 본 발명의 상기 제2 자기 저항 효과 소자를 기억 소자로서 포함하는 메모리 셀을 복수개 구비한 메모리 셀 어레이와, 상기 메모리 셀에 대하여 전류를 공급하는 전류 공급 회로를 구비한다.
이하, 도면을 참조하여 본 발명의 실시 형태에 대하여 설명한다. 설명시에, 전체 도면에 걸쳐, 공통되는 부분에는 공통되는 참조 부호를 붙인다.
우선, 본 발명의 실시 형태의 자기 저항 효과 소자에 대하여 설명한다. 본 발명의 실시 형태의 특징은, 기록층을 구성하는 재료가 갖는 자기 이방성 상수 Ku, 포화 자화 Ms, 교환 스티프니스 계수 A, 기록층의 막 두께 t를 이용하여, 기록층의 단자구 임계 직경 Ds* 및 단자구 반전 임계 직경 Ds를 도출하고, 그에 따라서 최적의 소자 직경 D를 결정하는 것이다. 여기에서, 막면 상방에서 보았을 때, 기록층을 포함하는 자기 저항 효과 소자는 거의 원형 형상을 갖는다. 소자 직경 D란, 막면 상방에서 보았을 때의 자기 저항 효과 소자의 직경, 즉 기록층의 직경을 가르킨다. 또한, 이후에 나타내는 자기 저항 효과 소자에서, 기록 유지 상태의 자화는 기본적으로 막면에 대하여 수직 방향이다.
[1] 단자구 임계 직경 Ds*
우선, 기록층의 단자구 임계 직경 Ds*에 대하여 설명한다. 여기에서, 단자구 임계 직경 Ds*은 기록 유지 상태에서 단자구 상태가 유일한 안정 해인 임계 직경으로서 정의된다.
도 1a, 1b는, 기록 유지 상태의 자기 저항 효과 소자에서의 기록층의 자구 상태를 나타내는 도면이다. 단자구 임계 직경 Ds*을 도출하기 위해서는, 단자구 상태(도 1a 참조)의 에너지 Es와 2자구 상태(도 1b 참조)의 에너지 Ed의 차를 취하여, Es가 Ed를 항상 하회하는 임계 직경을 구하면 된다. 일반적으로 자성체의 에너지는, 재료가 갖는 자기 이방성 에너지, 정자기 에너지, 자벽 에너지의 합에 의해 표현된다. 우선, 자기 이방성 에너지는 자성체의 체적을 V로 하여, KuV로 표현된다. 단자구 상태와 2자구 상태에서는, 각각의 전체 자화는 재료가 갖는 일축성의 이방성축과 평행하므로, 동일한 자기 이방성 에너지를 갖는다. 다음으로, 정자기 에너지는 자성체의 형상을 반영한 반자계 계수 Na와, 포화 자화 Ms의 제곱과 자성체의 체적 V의 곱으로 표현된다. 반자계 계수 Na는 자성체의 원주 형상을 회전 타원체와 근사함으로써 해석적으로 계산할 수 있다. 이 때, 근사에 이용하는 회전 타원체의 장축 방향 직경은 소자 직경 D와 동일하고, 단축 방향 직경은 자성체막 두께를 t로 하여 (3/2)t로 표현된다. 단축 방향 직경의 계수 3/2은, 근사한 회전 타원체의 체적과, 원주 형상의 자성체 체적을 동일하게 하기 위한 보정 계수이다. 이상에서 설명한 회전 타원체에서 근사함으로써, 자성체의 반자계 계수는 이하의 수학식 1로 표현된다.
Figure 112008070735318-pat00005
마지막으로, 자벽 에너지는, 자벽의 면적을 S로 하여, 4(AKu)0.5S로 표현된다. 여기에서, A는 교환 스티프니스 계수이다. 결정축과 자화 방향이 일치하고 있는 경우에는, 자기 이방성 에너지 KuV는 0으로 되고, Es와 Ed는 이하와 같이 표현된다. 우선, 단자구 상태의 에너지 Es는, 자벽이 존재하고 있지 않으므로, 정자기 에너지만으로 표현되고, 이하의 수학식 2와 같이 표현된다.
Figure 112008070735318-pat00006
여기에서, μ0은 진공 투자율이다.
다음으로, 2자구 상태의 에너지 Ed는 이하의 수학식 3과 같이 표현된다.
Figure 112008070735318-pat00007
수학식 3에서 제1항은, 정자기 에너지를 나타내고, 제2항은 자벽 에너지를 나타낸다. V는 소자의 체적이며, S는 반자계 계수의 계산에 이용한 회전 타원체의 회전축에 대하여 평행하고 또한 중심을 통과하는 단면의 면적이다. 일반적으로 2자구 상태에서는, 2개의 자구의 체적이 동일한 경우가 가장 정자기 에너지가 작아지고, 안정 상태로 된다. 수학식 3의 제1항이 수학식 2에 대하여 절반으로 되는 이유는, 2개의 동일한 체적을 갖는 자구가 형성됨으로써, 반자계의 영향이 절반으 로 되기 때문이다.
단자구 임계 직경 Ds*은 에너지 Es와 Ed가 동등하게 되는 직경이므로, 수학식 1과 수학식 2를 연립하여 푸는 것에 의해, 단자구 임계 직경 Ds*은 수학식 4와 같이 표현된다.
Figure 112008070735318-pat00008
본 발명의 제1 실시 형태는, 수직 자화를 갖는 재료의 자기 이방성 상수 Ku, 포화 자화 Ms와 교환 스티프니스 계수 A에 따라서 수학식 4로부터 단자구 임계 직경 Ds*을 도출하고, Ds* 미만의 직경을 갖도록, 자기 저항 효과 소자를 미세 가공함으로써, 중간값 상태가 발생하지 않는 수직 자화형의 자기 저항 효과 소자를 형성할 수 있다.
또한, 제2 실시 형태는, 자기 저항 효과 소자의 가공 정밀도 등의 관점으로부터 결정되는 소자 직경에 따라서, 단자구 임계 직경 Ds*이 소자 직경보다도 커지는 Ku, Ms와 A를 재료 파라미터로서 갖는 자성 재료를 이용한 자기 저항 효과 소자이다. 도 2에 예로서, 단자구 임계 직경 Ds*을 80nm로 하는 데에 필요한 자기 이방성 상수 Ku 및 포화 자화 Ms를 나타낸다. 이 때, 교환 스티프니스 계수 A는 5×10-7erg/cm, 기록층의 막 두께 t는 2nm로 하여 계산을 행하였다.
또한, 도 2에는 아울러, 수직 조건인 Ku=2πMs2를 나타내었다. 이것은 막면 내에 대하여 수직 방향의 자화를 유지하기 위해 필요한 조건이며, 자기 이방성 상수 Ku가 우변에 대하여 크면 된다. 수학식 4로부터 알 수 있는 바와 같이, 자기 이방성 상수 Ku를 크게 하거나, 교환 결합을 크게 하거나(교환 스티프니스 계수 A를 크게 하거나), 포화 자화 Ms를 작게 함으로써, 단자구 임계 직경 Ds*은 증대된다. 한편으로 수직 조건을 충족하기 위해서는, 도 2에서의 선에 대하여 Ku를 크게 하거나, Ms를 작게 하면 된다.
이들 조건으로부터 수직 방향의 자화를 유지하면서, 단자구 임계 직경 Ds*을 80nm 이상으로 유지하는 것이 가능한 재료 파라미터 Ku 및 Ms는, 도 2의 사선부의 범위에 포함되어 있으면 된다. 반대로 말하면, 이 사선부에 포함되는 Ku 및 Ms를 갖는 재료를 이용하여 자기 저항 효과 소자를 작성하는 경우, 80nm 미만의 직경으로 미세 가공함으로써, 자기 기록 상태에서 단자구 상태가 유일한 안정 해로 되어, 중간값 상태가 발생하지 않는 것이 보증된다.
[2] 단자구 반전 임계 직경 Ds
다음으로, 기록층의 단자구 반전 임계 직경 Ds에 대하여 설명한다. 여기에서, 단자구 반전 임계 직경 Ds는 기록 유지 상태에서 단자구 상태가 유일한 안정 해이며, 또한 자화 반전 과정에서도, 항상 단자구 상태를 유지하는 임계 직경으로서 정의된다. 도 3a에, 자장 반전 과정에서 2자구 상태를 경유하는 경우의, 계가 갖는 에너지의 Z방향 자화 Mz에 대한 의존성을 나타낸다. Z방향 자화 Mz가 -1 및 +1이, 각각 기록 정보 0 및 1에 대응한다. 자장 반전 과정에서 2자구 상태를 경유하는 경우, Z방향 자화 Mz가 -1로부터 +1로 변화할 때에, 한쪽의 자구가 기운 상태 에서 에너지 최대값을 취하고, Z방향 자화 Mz가 제로인 경우에 에너지의 극소를 갖는다. 이 때 기록층은, 2자구 상태로 되어 에너지 Ed를 갖고, 2개의 자구는 서로 반평행의 방향을 갖는다.
한편, 도 3b에 자화 반전 과정에서 항상 단자구 상태를 갖는 경우의, 계가 갖는 에너지의 Z방향 자화 Mz에 대한 의존성을 나타낸다. 이 경우에는 Z방향 자화 Mz가 -1로부터 +1로 변화할 때에, 에너지가 최대값을 취하는 것은 Z방향 자화 Mz가 제로인 경우이다. 이 때, 기록층의 자화는 단자구 상태이고 또한 곤란축 방향을 향하며, 에너지 Eh를 갖는다. 따라서, 자화 반전 과정에서 항상 단자구 상태를 유지하기 위해서는, 단자구 상태에서 자화가 곤란축을 향한 경우의 에너지 Eh와 다자구(2자구) 상태의 에너지 Ed의 차를 취하고, Eh가 Ed를 항상 하회하는 임계 직경을 구하면 된다. Eh가, 자구를 형성한 경우의 에너지의 극소점인 Ed보다도 작으면, 자화 반전 중에도 항상 단자구 상태를 유지하는 것이 보증되기 때문이다. 회전 타원체 모델을 이용한 경우, Eh는 단자구 상태의 에너지를 기술하는 Stoner-Worlfarth 모델에 의해 이하의 수학식 5로 표현된다.
Figure 112008070735318-pat00009
수학식 5에서 제1항은 자화가 곤란축 방향을 향한 경우의 자기 이방성 에너지를 나타내고, 제2항은 자화가 곤란축 방향을 향한 경우의 정자기 에너지를 나타 낸다. Ed는 전술한 바와 마찬가지로 기술되어 이하의 수학식 6으로 표현된다.
Figure 112008070735318-pat00010
단자구 반전 임계 직경 Ds는 에너지 Eh와 Ed가 동등하게 되는 직경이므로, 수학식 5와 수학식 6을 연립하여 푸는 것에 의해, 단자구 반전 임계 직경 Ds는 수학식 7과 같이 표현된다.
Figure 112008070735318-pat00011
여기에서, 단자구 반전 임계 직경 Ds와 단자구 임계 직경 Ds*의 자기 저항 효과 소자에 끼치는 영향을, 도 4를 이용하여 나타낸다. 도 4는, 자기 이방성 상수 Ku=3×106erg/cc, 포화 자화 Ms=500emu/cc, 교환 스티프니스 계수 A=1×10-6erg/cm, 기록층의 막 두께 t=2nm의 재료 파라미터를 이용하여 계산된, 단자구 곤란축 상태(자화가 곤란축과 평행)의 에너지 밀도, 단자구 용이축 상태(자화가 용이축과 평행)의 에너지 밀도, 및 2자구 상태의 에너지 밀도의 소자 직경 의존성을 나타내고 있다.
소자 직경이 작아지면, 우선 단자구 임계 직경 Ds*에서, 단자구 용이축 상태의 에너지 밀도 곡선과 2자구 상태의 에너지 밀도 곡선이 교차하고, 단자구 임계 직경 Ds* 미만의 소자 직경에서는, 항상 단자구 용이축 상태의 에너지가 낮아진다. 이것은, 단자구 임계 직경 Ds* 미만의 소자 직경을 갖는 자기 저항 효과 소자에서는, 기록 유지 상태에서 2자구 상태를 안정 상태로서 취할 수 없는 것을 나타내고 있고, 중간값 상태가 존재하지 않는 것을 보증하는 것이다.
또한, 소자 직경이 작아지면, 단자구 곤란축 상태의 에너지 밀도 곡선과, 2자구 상태의 에너지 밀도 곡선이 단자구 반전 임계 직경 Ds에서 교차하고, Ds 미만의 소자 직경에서는 항상 단자구 곤란축 상태의 에너지가, 2자구 상태의 에너지보다도 낮아진다. 이것은, 단자구 반전 임계 직경 Ds 미만의 소자 직경에서는, 자화 반전 도중에서도 항상 단자구 상태를 유지하면서, 자화 반전이 행해지는 것을 나타내고 있다.
전술한 바와 같이, Stoner-Wohlfarth 모델에 의하면 단자구 상태의 반전이 일어나는 경우에는, 자화가 곤란축을 향한 상태에서 에너지가 가장 높아지고, 에너지 배리어는 KuV로 공급된다. 이 에너지 배리어는 자기 이방성 상수 Ku가 결정되었을 때에 이론적으로 예측되는 가장 큰 에너지 배리어에 상당하며, 충분한 열요란 내성이 자기 저항 효과 소자에 공급된다. 따라서, 단자구 반전 임계 직경 Ds 미만의 소자 직경을 갖는 자기 저항 효과 소자에서는, 기록 상태에서 중간값 상태가 존재하지 않는 것이 보증되고, 또한 재료로부터 예측되는 가장 큰 열요란 내성을 갖는 것이 보증되는 것이다.
본 발명의 제3 실시 형태는, 수직 자화를 갖는 재료의 자기 이방성 상수 Ku, 포화 자화 Ms와 교환 스티프니스 계수 A에 따라서 수학식 7로부터 단자구 반전 임 계 직경 Ds를 도출하고, Ds 이하의 직경을 갖도록 미세 가공한다. 이에 의해, 중간값 상태가 발생하지 않고, 충분한 열요란 내성을 갖는 수직 자화형의 자기 저항 효과 소자를 형성할 수 있다.
또한, 제4 실시 형태는, 자기 저항 효과 소자의 가공 정밀도 등의 관점으로부터 결정되는 소자 직경에 따라서, 단자구 반전 임계 직경 Ds가 소자 직경보다도 커지는, Ku, Ms와 A를 재료 파라미터로서 갖는 자성 재료를 이용한 자기 저항 효과 소자이다.
도 5에 예로서, 단자구 반전 임계 직경 Ds를 65nm로 하는 데에 필요한 자기 이방성 상수 Ku 및 포화 자화 Ms를 나타낸다. 이 때, 교환 스티프니스 계수는 5×10-7erg/cc, 기록층의 막 두께 t는 2nm로 하여 계산을 행하였다. 또한, 도 5에는, 아울러 전술한 수직 조건인 Ku=2πMs2을 나타내고 있다. 수학식 7로부터 알 수 있는 바와 같이, Ku를 작게 하거나, 교환 결합을 크게 하거나(교환 스티프니스 계수 A를 크게 하거나), Ms를 크게 함으로써, 단자구 반전 임계 직경 Ds는 증대된다. 한편으로 수직 조건을 충족하기 위해서는, 도 5에서의 수직 조건에 대하여 Ku를 크게 하거나, Ms를 작게 하면 된다. 이들 조건으로부터 수직 방향의 자화를 유지하면서, 단자구 반전 임계 직경 Ds를 65nm 이상으로 유지하는 것이 가능한 재료 파라미터 Ku 및 Ms는 도 5의 사선부의 범위에 포함되어 있으면 된다. 반대로 말하면, 이 사선부에 포함되는 Ku 및 Ms를 갖는 재료를 이용하여 자기 저항 소자를 작성하는 경우, 65nm 미만으로 미세 가공함으로써, 자기 기록 상태에서 단자구 상태가 유 일한 안정 해로 되고, 중간값 상태가 발생하지 않아, 충분한 열요란 내성을 갖는 것이 보증된다.
[3] 합금 자기 기록층
도 6에, 자기 저항 효과 소자의 기록층으로서 자성 합금을 이용한 구성예를 도시한다. 자기 저항 효과 소자(10)는, 기준층(11), 비자성층(12), 및 기록층(13)으로 구성되어 있다. 기준층(11) 위에는 비자성층(12)이 형성되고, 이 비자성층(12) 위에는 기록층(13)이 형성되어 있다.
이 구성에서 기록층(13)은, Fe, Co, Ni 중 하나 이상의 원소와, Pt, Pd 중 하나 이상의 원소로 이루어지고, 막면 수직 방향에 자화를 갖는 합금으로 구성된다. 예를 들면, L10형의 규칙 합금 FePd를 이용하는 경우에는, 자기 이방성 상수 Ku는 2.0×106erg/cc, 포화 자화 Ms는 500emu/cc, 교환 스티프니스 계수 A는 5×10-7erg/cm 정도, 기록층의 막 두께 t는 2nm이다. 이 재료 파라미터로부터 수학식 4와 수학식 7로부터 계산되는 단자구 임계 직경 Ds* 및 단자구 반전 임계 직경 Ds는, 기록층(13)의 막 두께가 3nm인 경우, 각각 83nm 및 42nm이다. 따라서, 자기 저항 효과 소자(10)의 소자 직경을 83nm 미만으로 함으로써, 중간값 상태를 억제할 수 있다. 또한, 소자 직경을 42nm 미만으로 함으로써, 재료가 갖는 최대의 열요란 내성을 실현할 수 있다.
기록층의 막 두께를 변화시킨 경우에 대해서도, 수학식 4와 수학식 7로부터 단자구 임계 직경 Ds* 및 단자구 반전 임계 직경 Ds를 계산하고, 각각의 값 이하로 소자 직경을 설정함으로써, 이상적인 자기 저항 효과 소자를 작성할 수 있다. L10형의 규칙 합금 FePt를 이용하는 경우에는, 자기 이방성 상수 Ku는 8.0×106erg/cc, 포화 자화 Ms는 1000emu/cc, 교환 스티프니스 계수 A는 5×10-7erg/cm 정도이다. 이 재료 파라미터로부터 수학식 4와 수학식 7로부터 계산되는 단자구 임계 직경 Ds* 및 단자구 반전 임계 직경 Ds는, 기록층(13)의 막 두께가 3nm인 경우, 각각 44.5nm 및 18nm이다. 따라서, 자기 저항 효과 소자(10)의 소자 직경을 44.5nm 미만으로 함으로써, 중간값 상태를 억제할 수 있다. 또한, 소자 직경을 18nm 미만으로 함으로써, 재료가 갖는 최대의 열요란 내성을 실현할 수 있다.
[4] 합금 적층 자기 기록층
도 7에, 자기 저항 효과 소자의 기록층으로서 자성 합금의 적층 구조를 이용한 구성예를 도시한다. 자기 저항 효과 소자(20)는, 기준층(11), 비자성층(12), 및 기록층(21)으로 구성되어 있다. 기준층(11) 위에는 비자성층(12)이 형성되고, 이 비자성층(12) 위에는 기록층(21)이 형성되어 있다. 기록층(21)은, 비자성층(12) 위에 형성된 자성층(21A)과, 이 자성층(21A) 위에 형성된 자성층(21B)과의 적층 구조로 형성되어 있다.
이 구성에서 자성층(21B)은, Fe, Co, Ni 중 하나 이상의 원소와, Pt, Pd 중하나 이상의 원소를 함유하고, 막면 수직 방향에 자화를 갖는 합금으로 구성된다. 또한, 자성층(21A)은, Fe, Co, Ni, B 중 하나 이상의 원소를 함유하는 합금으로 구성된다. 예를 들면, 도 7 중의 자성층(21B)으로서 L10형의 규칙 합금 FePd 혹은 FePt를 이용하고, 자성층(21A)으로서 CoFeB 합금 혹은 Fe를 이용하는 경우에는, 자기 이방성 상수 Ku는 1.8×106erg/cc 정도이며, 포화 자화 Ms는 500emu/cc, 교환 스티프니스 계수 A는 5×10-7erg/cm 정도이다. 이 재료 파라미터로부터 수학식 4와 수학식 7로부터 계산되는 단자구 임계 직경 Ds* 및 단자구 반전 임계 직경 Ds는, 자성층(21A)과 자성층(21B)의 막 두께의 합이 3nm인 경우, 각각 79nm 및 46nm이다. 따라서, 자기 저항 효과 소자(20)의 소자 직경을 79nm 미만으로 함으로써, 중간값 상태를 억제할 수 있다. 또한, 소자 직경을 46nm 미만으로 함으로써, 재료가 갖는 최대의 열요란 내성을 실현할 수 있다.
도 8a, 도 8b에 자성층(21B)으로서 FePt 합금, 자성층(21A)으로서 Fe를 이용한 자기 저항 효과 소자를 시작(試作)한 경우의, 저항의 자장 의존성을 나타내었다. 도 8a가 소자 직경 60nm, 도 8b가 소자 직경 95nm의 경우를 나타낸다. 우선, 소자 직경이 60nm인 경우에는, 고저항 상태(반평행 자화 상태)로부터 시작하여, 마이너스의 방향으로 자장을 인가함으로써 저저항 상태(평행 자화 상태)로 변화한다. 그 후, 플러스의 방향으로 자장을 인가함으로써, 다시 고저항 상태로 변화한다. 각각의 저항 변화는 극히 급준하며, 소자 직경이 60nm인 경우에는 평행 상태와 반평행 상태의 2종류밖에 안정 상태가 존재하지 않는 것을 나타내고 있다.
한편, 소자 직경이 95nm인 경우에는, 도 8b에 도시한 바와 같이, 고저항 상태로부터 시작하여, 마이너스의 방향으로 자장을 인가하여 저저항 상태로 될 때에 스텝 형상의 저항 변화를 나타낸다. 도 8b의 점선은, 마이너스의 방향으로 자장을 인가해 가서 스텝을 나타낸 자장에서 일단, 자장 인가를 중지하고, 다시 플러스 방향으로 자장을 인가해 간 경우의 저항의 자장 의존성을 나타내고 있다. 이 때, 저항이 정확히 고저항 상태(반평행 자화 상태)와 저저항 상태(평행 자화 상태)의 거의 중간의 값에서 안정적인 영역이 존재한다. 이것은, 소자 직경이 95nm인 경우에는, 2자구 상태가 안정 상태로서 존재하는 것을 나타내고 있다. 여기에서 전술한 바와 같이, 이 계에서의 단자구 임계 직경 Ds*은 79nm이므로, 소자 직경이 60nm인 경우에는 Ds* 이하이기 때문에, 단자구 상태만이 안정 상태이며, 소자 직경이 95nm인 경우에는 Ds* 이상이기 때문에 2자구 상태가 안정 상태로서 존재하는 것이 실증되었다.
자성층(21A)과 자성층(21B)의 각각의 막 두께를 변화시킨 경우에 대해서도 수학식 4와 수학식 7로부터 단자구 임계 직경 Ds* 및 단자구 반전 임계 직경 Ds를 계산하고, 각각의 값 이하로 소자 직경을 설정함으로써, 이상적인 자기 저항 효과 소자를 작성할 수 있다.
[5] 인공 격자 자기 기록층
도 9에, 자기 저항 효과 소자의 기록층으로서 인공 격자 구조를 이용한 구성예를 도시한다. 자기 저항 효과 소자(30)는, 기준층(11), 비자성층(12), 및 기록층(31)으로 구성되어 있다. 기준층(11) 위에는 비자성층(12)이 형성되고, 이 비자성층(12) 위에는 기록층(31)이 형성되어 있다. 기록층(31)은, 비자성층(12) 위에 형성된 합금층(31A)과, 이 합금층(31A) 위에 형성된 합금층(31B)과의 적층 구조로 형성되어 있다.
이 구성에서 기록층(31)은, Fe, Co, Ni 중 하나 이상의 원소를 함유하는 합금층(자성 재료층)(31A)과, Pt, Pd, Ir, Rh, Ru, Os, Re, Au, Cu 중 하나 이상의 원소를 함유하는 합금층(비자성 재료층)(31B)이 적어도 한번 교대로 적층된 구조로 이루어지고, 막면 수직 방향의 자화를 갖는다. 이 때, 합금층(31A)과 합금층(31B)의 막 두께비를 조정함으로써, 자기 에너지 밀도, 포화 자화를 조정하는 것이 가능하지만, 일반적인 자기 이방성 상수 Ku는 1.8×106erg/cc 정도이며, 포화 자화 Ms는 400emu/cc, 교환 스티프니스 계수 A는 5×10-7erg/cm 정도이다. 이 재료 파라미터로부터 수학식 4와 수학식 7로부터 계산되는 단자구 임계 직경 Ds*은 118nm이며, 단자구 반전 임계 직경 Ds는 38nm이다. 따라서, 자기 저항 효과 소자(30)의 소자 직경을 118nm 이하로 함으로써, 중간값 상태를 억제할 수 있다. 또한, 열요란 내성의 관점으로부터는, 38nm 미만으로 하는 것이 바람직하다. 즉, 소자 직경을 38nm 미만으로 함으로써, 재료가 갖는 최대의 열요란 내성을 실현할 수 있다. 또한, 합금층(31A)으로서, B를 더 함유시키는 것이 가능하며, 예를 들면 Co, Fe와 B를 함유하는 합금 등을 이용할 수 있다.
[6] 자기 랜덤 액세스 메모리
본 발명의 실시 형태의 자기 저항 효과 소자를 이용한 자기 랜덤 액세스 메모리(MRAM: magnetoresistive random access memory)에 대하여 설명한다. 여기에서는, 실시 형태의 자기 저항 효과 소자(10)(혹은 20, 30)를 이용한, 스핀 주입 기입형의 MRAM에 대하여 설명한다.
도 10은, 본 발명의 실시 형태의 MRAM에서의 메모리 셀의 구성을 도시하는 단면도이다. 메모리 셀은, 자기 저항 효과 소자(MTJ 소자)(10)와 선택 트랜지스터(40)를 갖고 있다. 도 10에 도시한 바와 같이, p형 반도체 기판(41)의 표면 영역에는, 소자 분리 절연층(42)이 형성되고, 이 소자 분리 절연층(4)이 형성되어 있지 않은 반도체 기판(41)의 표면 영역이 소자를 형성하는 소자 영역(active area)으로 된다. 소자 분리 절연층(42)은, 예를 들면 STI(Shallow Trench Isolation)에 의해 구성된다. STI로서는, 예를 들면 산화실리콘이 이용된다.
반도체 기판(41)의 소자 영역에는, 이격한 소스 영역(43S) 및 드레인 영역(43D)이 형성되어 있다. 이 소스 영역(43S) 및 드레인 영역(43D)은, 각각 반도체 기판(41) 내에 고농도의 N+형 불순물을 도입하여 형성된 N+형 확산 영역으로 구성된다. 소스 영역(43S)과 드레인 영역(43D) 사이의 반도체 기판(41) 위에는, 게이트 절연막(44)이 형성되어 있다. 이 게이트 절연막(44) 위에는, 게이트 전극(45)이 형성되어 있다. 이 게이트 전극(45)은, 워드선 WL로서 기능한다. 이와 같이, 반도체 기판(41)에는, 선택 트랜지스터(40)가 형성되어 있다.
소스 영역(43S) 위에는, 컨택트(46)를 통하여 배선층(47)이 형성되어 있다. 배선층(47)은, 비트선 /BL로서 기능한다. 드레인 영역(43D) 위에는, 컨택트(48)를 통하여 인출선(49)이 형성되어 있다.
인출선(49) 위에는, 하부 전극(50) 및 상부 전극(51) 사이에 끼워진 MTJ 소자(10)가 형성되어 있다. 상부 전극(51) 위에는, 배선층(52)이 형성되어 있다. 배선층(52)은, 비트선 BL로서 기능한다. 또한, 반도체 기판(41)과 배선층(52) 사 이는, 예를 들면 산화실리콘으로 이루어지는 층간 절연층(53)으로 채워져 있다.
다음으로, 본 발명의 실시 형태의 MRAM의 회로 구성 및 그 동작에 대하여 설명한다.
도 11은, 본 발명의 실시 형태의 MRAM의 구성을 도시하는 회로도이다. MRAM은, 매트릭스 형상으로 배열된 복수의 메모리 셀 MC를 갖는 메모리 셀 어레이(60)를 구비하고 있다. 메모리 셀 어레이(60)에는, 복수의 비트선쌍 BL, /BL이 각각 열(컬럼) 방향으로 배설되어 있다. 또한, 메모리 셀 어레이(60)에는, 복수의 워드선 WL이 각각 행(로우) 방향으로 배설되어 있다.
비트선 BL과 워드선 WL의 교차 부분에는, 메모리 셀 MC가 배치되어 있다. 각 메모리 셀 MC는, MTJ 소자(10), 및 예를 들면 n채널 MOS 트랜지스터로 이루어지는 선택 트랜지스터(40)를 구비하고 있다. MTJ 소자(10)의 일단은, 비트선 BL에 접속되어 있다. MTJ 소자(10)의 타단은, 선택 트랜지스터(40)의 드레인에 접속되어 있다. 선택 트랜지스터(40)의 게이트는, 워드선 WL에 접속되어 있다. 또한, 선택 트랜지스터(40)의 소스는, 비트선 /BL에 접속되어 있다.
워드선 WL에는, 로우 디코더(61)가 접속되어 있다. 비트선쌍 BL, /BL에는, 전류 공급 회로로서의 기입 회로(62) 및 판독 회로(63)가 접속되어 있다. 기입 회로(62) 및 판독 회로(63)에는, 컬럼 디코더(64)가 접속되어 있다. 각 메모리 셀 MC는, 로우 디코더(61) 및 컬럼 디코더(64)에 의해 선택된다.
메모리 셀 MC에의 데이터의 기입은, 이하와 같이 행해진다. 우선, 데이터 기입을 행하는 메모리 셀 MC를 선택하기 위해, 이 메모리 셀 MC에 접속된 워드선 WL이 활성화된다. 이에 의해, 선택 트랜지스터(40)가 턴 온한다.
여기에서, MTJ 소자(10)에는, 기입 데이터에 따라서, 쌍방향의 기입 전류 Iw가 공급된다. 구체적으로는, MTJ 소자(10)에 비트선 BL로부터 비트선 /BL에 기입 전류 Iw를 공급하는 경우, 기입 회로(62)는, 비트선 BL에 플러스의 전압을 인가하고, 비트선 /BL에 접지 전압을 인가한다. 또한, MTJ 소자(10)에 비트선 /BL로부터 비트선 BL에 기입 전류 Iw를 공급하는 경우, 기입 회로(62)는, 비트선 /BL에 플러스의 전압을 인가하고, 비트선 BL에 접지 전압을 인가한다. 이와 같이 하여, 메모리 셀 MC에 데이터 "0", 혹은 데이터 "1"을 기입할 수 있다.
다음으로, 메모리 셀 MC로부터의 데이터 판독은, 이하와 같이 행해진다. 우선, 선택된 메모리 셀 MC의 선택 트랜지스터(40)가 턴 온한다. 판독 회로(63)는, MTJ 소자(10)에, 예를 들면 비트선 /BL로부터 비트선 BL에 판독 전류 Ir을 공급한다. 그리고, 판독 회로(63)는, 이 판독 전류 Ir에 기초하여, MTJ 소자(10)의 저항값을 검출한다. 이와 같이 하여, 검출한 MTJ 소자(10)의 저항값으로부터 MTJ 소자(10)에 기억된 데이터를 판독할 수 있다. 또한, 자기 저항 효과 소자(10)를 이용한 경우를 설명하였지만, 자기 저항 효과 소자(20 또는 30)를 이용한 경우의 구성 및 동작도 마찬가지이다.
또한, 전술한 각 실시 형태에서는, 자기 저항 효과 소자에서, 기준층이 아래이고, 기록층이 위에 배치되어 있는 경우를 나타내었지만, 기준층이 위이고, 기록층이 아래에 배치되어 있어도 된다. 즉, 기준층과 기록층이 상하로 역전된 구성으로 하여도 된다.
이상 설명한 바와 같이 본 발명의 실시 형태에 따르면, 열요란 내성이 향상되고, 중간값 상태의 발생을 억제하는 것이 가능한 자기 저항 효과 소자, 및 이 자기 저항 효과 소자를 이용한 자기 랜덤 액세스 메모리를 제공할 수 있다. 또한, 메모리 셀을 미세화하여도 비트 정보가 높은 열요란 내성을 유지하고, 대용량화를 실현할 수 있는 자기 저항 효과 소자, 및 이 자기 저항 효과 소자를 이용한 자기 랜덤 액세스 메모리를 제공할 수 있다.
또한, 전술한 각 실시 형태는 각각, 단독으로 실시할 수 있을 뿐만 아니라, 적절하게 조합하여 실시하는 것도 가능하다. 또한, 전술한 각 실시 형태에는 여러 가지 단계의 발명이 포함되어 있으며, 각 실시 형태에서 개시한 복수의 구성 요건의 적절한 조합에 의해, 여러 가지 단계의 발명을 추출하는 것도 가능하다.
당 분야의 업자라면 부가적인 장점 및 변경들을 용이하게 생각해 낼 수 있을 것이다. 따라서, 광의의 관점에서 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예들에 한정되는 것은 아니다. 따라서, 첨부된 청구 범위들 및 그 등가물들에 의해 정의된 바와 같은 일반적인 발명 개념의 사상 또는 범주를 벗어나지 않고 다양한 변경이 가능하다.
도 1a, 1b는 자기 저항 효과 소자에서의 기록층의 자구 상태를 나타내는 도면.
도 2는 단자구 임계 직경을 80nm로 하는 데에 필요한 자기 이방성 에너지 Ku와 포화 자화 Ms와의 관계를 나타내는 도면.
도 3a, 3b는 2자구 상태의 자화 반전 과정에서의 에너지의 자화 방향 의존성과 단자구 상태의 자화 반전 과정에서의 에너지의 자화 방향 의존성을 나타내는 도면.
도 4는 단자구 곤란축 상태의 에너지 밀도, 단자구 용이축 상태의 에너지 밀도, 및 2자구 상태의 에너지 밀도의 소자 직경 의존성을 나타내는 도면.
도 5는 단자구 반전 임계 직경을 65nm로 하는 데에 필요한 자기 이방성 에너지 Ku와 포화 자화 Ms와의 관계를 나타내는 도면.
도 6은 자기 저항 효과 소자의 기록층으로서 자성 합금을 이용한 구성예를 도시하는 단면도.
도 7은 자기 저항 효과 소자의 기록층으로서 자성 합금의 적층 구조를 이용한 구성예를 도시하는 단면도.
도 8a, 8b는 자기 저항 효과 소자의 기록층으로서 자성 합금의 적층 구조를 이용하여 시험적으로 제조된 소자의 저항의 자장 의존성을 나타내는 도면.
도 9는 자기 저항 효과 소자의 기록층으로서 인공 격자 구조를 이용한 구성예를 도시하는 단면도.
도 10은 자기 저항 효과 소자를 이용한 MRAM에서의 메모리 셀의 구성을 도시하는 단면도.
도 11은 자기 저항 효과 소자를 이용한 MRAM의 구성을 도시하는 회로도.
<도면의 주요 부분에 대한 부호의 설명>
61: 로우 디코더
62: 기입 회로
63: 판독 회로
64: 컬럼 디코더

Claims (12)

  1. 막면에 대하여 수직이고, 또한 불변의 자화를 갖는 기준층과,
    막면에 대하여 수직이고, 또한 가변의 자화를 갖는 기록층과,
    상기 기준층과 상기 기록층 간에 형성된 비자성층을 구비하는 자기 저항 효과 소자로서,
    상기 기록층의 자성 재료의 포화 자화를 Ms, 자기 이방성 상수를 Ku, 교환 스티프니스 계수를 A, 상기 기록층의 막 두께를 t, 상기 자기 저항 효과 소자의 소자 직경을 D, 진공의 투자율을 μ0, Na를 반자계 계수로 하였을 때에, 상기 소자 직경 D가
    (조건식 i)
    Figure 112010062687565-pat00012
    (조건식 ii)
    Figure 112010062687565-pat00013
    의 조건식 (i), (ii)를 충족하는 자기 저항 효과 소자.
  2. 제1항에 있어서,
    상기 기록층이, Fe, Co, Ni 중 하나 이상의 원소와, Pt, Pd 중 하나 이상의 원소를 함유하는 자성 합금으로 형성되어 있는 자기 저항 효과 소자.
  3. 제1항에 있어서,
    상기 기록층은 상기 비자성층측부터 순서대로 제2 자성층, 제1 자성층이 형성되어 있는 구조를 갖고, 상기 제1 자성층은 Fe, Co, Ni 중 하나 이상의 원소와, Pt, Pd 중 하나 이상의 원소를 함유하는 자성 합금으로 형성되고, 상기 제2 자성층은 Fe, Co, Ni, B 중 하나 이상의 원소를 함유하는 자성 합금으로 형성되어 있는 자기 저항 효과 소자.
  4. 제1항에 있어서,
    상기 기록층은 자성 재료와 비자성 재료가 적어도 1층 이상 교대로 적층된 구조를 갖고, 상기 자성 재료는 Fe, Co, Ni 중 하나 이상의 원소를 함유하는 합금이고, 상기 비자성 재료는 Pt, Pd, Ir, Rh, Ru, Os, Re, Au, Cu 중 하나 이상의 원소를 함유하는 합금인 자기 저항 효과 소자.
  5. 제1항에 있어서,
    상기 기록층은 자성 재료와 비자성 재료가 적어도 1층 이상 교대로 적층된 구조를 갖고, 상기 자성 재료는 Co, Fe와 B를 함유하는 합금이고, 상기 비자성 재료는 Pt, Pd, Ir, Rh, Ru, Os, Re, Au, Cu 중 하나 이상의 원소를 함유하는 합금인 자기 저항 효과 소자.
  6. 막면에 대하여 수직이고, 또한 불변의 자화를 갖는 기준층과,
    막면에 대하여 수직이고, 또한 가변의 자화를 갖는 기록층과,
    상기 기준층과 상기 기록층 간에 형성된 비자성층을 구비하는 자기 저항 효과 소자로서,
    상기 기록층의 자성 재료의 포화 자화를 Ms, 자기 이방성 상수를 Ku, 교환 스티프니스 계수를 A, 상기 기록층의 막 두께를 t, 상기 자기 저항 효과 소자의 소자 직경을 D, 진공의 투자율을 μ0, Na를 반자계 계수로 하였을 때에, 상기 소자 직경 D가
    (조건식 iii)
    Figure 112010062687565-pat00014
    (조건식 iv)
    Figure 112010062687565-pat00015
    의 조건식 (iii), (iv)를 충족하는 자기 저항 효과 소자.
  7. 제6항에 있어서,
    상기 기록층은 Fe, Co, Ni 중 하나 이상의 원소와, Pt, Pd 중 하나 이상의 원소를 함유하는 자성 합금으로 형성되어 있는 자기 저항 효과 소자.
  8. 제6항에 있어서,
    상기 기록층은 상기 비자성층측부터 순서대로 제2 자성층, 제1 자성층이 형성되어 있는 구조를 갖고, 상기 제1 자성층은 Fe, Co, Ni 중 하나 이상의 원소와, Pt, Pd 중 하나 이상의 원소를 함유하는 자성 합금으로 형성되고, 상기 제2 자성층은 Fe, Co, Ni, B 중 하나 이상의 원소를 함유하는 자성 합금으로 형성되어 있는 자기 저항 효과 소자.
  9. 제6항에 있어서,
    상기 기록층은 자성 재료와 비자성 재료가 적어도 1층 이상 교대로 적층된 구조를 갖고, 상기 자성 재료는 Fe, Co, Ni 중 하나 이상의 원소를 함유하는 합금이고, 상기 비자성 재료는 Pt, Pd, Ir, Rh, Ru, Os, Re, Au, Cu 중 하나 이상의 원소를 함유하는 합금인 자기 저항 효과 소자.
  10. 제6항에 있어서,
    상기 기록층은 자성 재료와 비자성 재료가 적어도 1층 이상 교대로 적층된 구조를 갖고, 상기 자성 재료는 Co, Fe와 B를 함유하는 합금이고, 상기 비자성 재료는 Pt, Pd, Ir, Rh, Ru, Os, Re, Au, Cu 중 하나 이상의 원소를 함유하는 합금인 자기 저항 효과 소자.
  11. 제1항의 자기 저항 효과 소자를 기억 소자로서 포함하는 메모리 셀을 복수개 구비한 메모리 셀 어레이와,
    상기 메모리 셀에 전류를 공급하는 전류 공급 회로
    를 구비하는 자기 랜덤 액세스 메모리.
  12. 제6항의 자기 저항 효과 소자를 기억 소자로서 포함하는 메모리 셀을 복수개 구비한 메모리 셀 어레이와,
    상기 메모리 셀에 전류를 공급하는 전류 공급 회로
    를 구비하는 자기 랜덤 액세스 메모리.
KR1020080099540A 2007-10-12 2008-10-10 자기 저항 효과 소자 및 자기 랜덤 액세스 메모리 KR101010167B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-267238 2007-10-12
JP2007267238A JP4538614B2 (ja) 2007-10-12 2007-10-12 磁気抵抗効果素子の設計方法及び磁気ランダムアクセスメモリの設計方法

Publications (2)

Publication Number Publication Date
KR20090037824A KR20090037824A (ko) 2009-04-16
KR101010167B1 true KR101010167B1 (ko) 2011-01-20

Family

ID=40572216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099540A KR101010167B1 (ko) 2007-10-12 2008-10-10 자기 저항 효과 소자 및 자기 랜덤 액세스 메모리

Country Status (4)

Country Link
US (1) US8378437B2 (ko)
JP (1) JP4538614B2 (ko)
KR (1) KR101010167B1 (ko)
CN (1) CN101409326B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10958611B2 (en) 2016-08-08 2021-03-23 Line Corporation Method and system for providing message-based notification

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4772845B2 (ja) * 2008-09-29 2011-09-14 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
JP5537554B2 (ja) * 2009-09-28 2014-07-02 株式会社東芝 磁気メモリ
JP5742142B2 (ja) * 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP5724256B2 (ja) * 2010-09-14 2015-05-27 ソニー株式会社 記憶素子、メモリ装置
JP2012069671A (ja) 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置およびその製造方法
JP5558425B2 (ja) * 2011-07-04 2014-07-23 株式会社東芝 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
KR20160073778A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치
US10177197B2 (en) * 2015-11-16 2019-01-08 Samsung Electronics Co., Ltd. Magnetic junctions having elongated free layers
KR102433703B1 (ko) * 2015-11-30 2022-08-19 에스케이하이닉스 주식회사 전자 장치
JP6958587B2 (ja) * 2019-03-12 2021-11-02 Tdk株式会社 磁束吸収体とこれを備える磁気センサ
JP2020155547A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 磁気記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142364A (ja) 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
KR20070094431A (ko) * 2006-03-16 2007-09-20 후지쯔 가부시끼가이샤 자기 기록 매체, 자기 기록 매체의 제조 방법 및 자기 기록장치
KR20070096744A (ko) * 2006-03-27 2007-10-02 후지쯔 가부시끼가이샤 자기 기록 매체 및 자기 기록 장치
JP2007266498A (ja) 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452163A (en) * 1993-12-23 1995-09-19 International Business Machines Corporation Multilayer magnetoresistive sensor
KR100262282B1 (ko) * 1996-04-30 2000-10-02 니시무로 타이죠 자기 저항 효과 소자
JP2001006127A (ja) * 1999-06-18 2001-01-12 Tdk Corp トンネル磁気抵抗効果型ヘッド
US6437950B1 (en) * 2000-10-12 2002-08-20 International Business Machines Corporation Top spin valve sensor that has an iridium manganese (IrMn) pinning layer and an iridium manganese oxide (IrMnO) seed layer
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US7105372B2 (en) * 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
JP4690675B2 (ja) * 2004-07-30 2011-06-01 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、および磁気記録再生装置
JP5068016B2 (ja) * 2005-11-30 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP4975335B2 (ja) * 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
KR100949804B1 (ko) * 2007-12-14 2010-03-30 한국전자통신연구원 자기장 감지소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142364A (ja) 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
KR20070094431A (ko) * 2006-03-16 2007-09-20 후지쯔 가부시끼가이샤 자기 기록 매체, 자기 기록 매체의 제조 방법 및 자기 기록장치
KR20070096744A (ko) * 2006-03-27 2007-10-02 후지쯔 가부시끼가이샤 자기 기록 매체 및 자기 기록 장치
JP2007266498A (ja) 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10958611B2 (en) 2016-08-08 2021-03-23 Line Corporation Method and system for providing message-based notification

Also Published As

Publication number Publication date
JP2009099628A (ja) 2009-05-07
US20090224342A1 (en) 2009-09-10
CN101409326B (zh) 2010-06-02
KR20090037824A (ko) 2009-04-16
JP4538614B2 (ja) 2010-09-08
US8378437B2 (en) 2013-02-19
CN101409326A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
KR101010167B1 (ko) 자기 저항 효과 소자 및 자기 랜덤 액세스 메모리
TWI622049B (zh) Magnetic memory
US8014193B2 (en) Magnetoresistance effect element and magnetic random access memory
JP5542831B2 (ja) 磁気メモリ
US10937955B2 (en) Memory element and memory device
US9178137B2 (en) Magnetoresistive element and magnetic memory
JP2012238631A (ja) 記憶素子、記憶装置
JP3788964B2 (ja) 磁気ランダムアクセスメモリ
US10290338B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
JP2008117930A (ja) 記憶素子、メモリ
JP2004303389A (ja) 磁気ランダムアクセスメモリ
US10170519B2 (en) Magnetoresistive element and memory device
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
WO2011036796A1 (ja) 磁気メモリ
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP2007180487A (ja) 記憶素子及びメモリ
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ
JP2003298145A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2011253884A (ja) 磁気記憶装置
JP2008211059A (ja) 記憶素子、メモリ
JP2005129801A (ja) 磁気記憶素子及び磁気メモリ
KR20120126014A (ko) 기억 소자, 기억 장치
JP2005142299A (ja) 磁気メモリ
JP2010021584A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 10