KR20160073778A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20160073778A
KR20160073778A KR1020140182532A KR20140182532A KR20160073778A KR 20160073778 A KR20160073778 A KR 20160073778A KR 1020140182532 A KR1020140182532 A KR 1020140182532A KR 20140182532 A KR20140182532 A KR 20140182532A KR 20160073778 A KR20160073778 A KR 20160073778A
Authority
KR
South Korea
Prior art keywords
memory
data
electronic device
unit
layer
Prior art date
Application number
KR1020140182532A
Other languages
English (en)
Inventor
윤성준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140182532A priority Critical patent/KR20160073778A/ko
Priority to US14/848,164 priority patent/US9761634B2/en
Publication of KR20160073778A publication Critical patent/KR20160073778A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 전자 장치를 제공하는 것이다. 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다. 상술한 본 발명의 실시예들에 의한 전자 장치에 의하면, 가변 저항 소자의 특성 향상이 가능하다.

Description

전자 장치{ELECTRONIC DEVICE}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 전자 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다.
또한, 상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
또한, 상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
또한, 상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 외부 자기장에 따른 P-AP(평행상태에서 반평행상태로 변경)의 스위칭전류밀도를 나타내는 그래프의 제1기울기절대값과 외부 자기장에 따른 AP-P(반평행상태에서 평행상태로 변경)의 스위칭전류전류밀도를 나타내는 그래프의 제2기울기절대값을 비교하여, 상기 제1기울기절대값이 상기 제2기울기절대값보다 크거나 같을 수 있다.
상술한 본 발명의 실시예들에 의한 전자 장치에 의하면, 가변 저항 소자의 특성 향상이 가능하다.
도 1은 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 2a 및 도 2b는 외부 자기장에 따른 P-AP, AP-P의 스위칭 전류 밀도(Jc)가 각각 A 모델과 B 모델을 따를 때의 그래프이다.
도 3a 및 도 3b는 고정층의 이방성 상수값을 바꾸어가며 외부 자기장에 따른 P-AP, AP-P의 스위칭 전류 밀도 측정한 그래프이다.
도 4는 본 발명의 일 실시예에 따른 최적화된 Ku값을 가지는 가변 저항 소자를 도출하기 위한 순서도이다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 실시예의 반도체 장치는 하나 이상의 가변 저항 소자를 포함할 수 있다. 가변 저항 소자 각각은 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 방식으로 서로 다른 데이터를 저장할 수 있다. 즉, 가변 저항 소자 각각은 메모리 셀로서 기능할 수 있다.
특히, 본 실시예의 가변 저항 소자는 변경 가능한 자화 방향을 갖는 가변층, 고정된 자화 방향을 갖는 고정층, 및 가변층과 고정층 사이에 개재된 터널배리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있다. 여기서, 가변층은 자화 방향이 가변적이어서 자화 방향에 따라 실제로 데이터를 저장할 수 있는 층으로, 자유층(free layer), 스토리지층(storage layer) 등으로 불릴 수 있다. 고정층은 자화 방향이 고정되어 가변층의 자화 방향과 대비될 수 있는 층으로서, 고정층(pinned layer), 기준층(reference layer) 등으로 불릴 수 있다. 이러한 가변 저항 소자에서는 인가되는 전압 또는 전류에 따라, 가변층의 자화 방향이 변화하여 고정층의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자가 저저항 상태 또는 고저항 상태 사이에서 스위칭할 수 있다. 가변층의 자화 방향은 스핀 전달 토크(spin transfer torque)에 의해 변화할 수 있다. 또한, 가변층 및 고정층의 자화 방향이 층 표면에 대해 수직인 경우와, 수평인 경우가 존재할 수 있다.
통상, 가변 저항 소자의 스위칭 전류(switching current)는 가변층의 특성 이외에 고정층의 특성에도 크게 영향을 받는다. 특히, 고정층의 Ku(이방성 상수) 값에 크게 영향을 받기 때문에 이를 최적화하는 것이 매우 중요하다. 즉, 고정층의 Ku값이 최적화됨에 따라 스위칭 전류가 최소화될 수 있고, 스위칭 전류가 최소화 되었다는 것은 고정층의 Ku값이 최적화되었음을 의미한다.
그러나, 최적화된 이방성 상수값을 갖는 가변 저항 소자를 형성하기 위해 수많은 실험 또는 소자를 제작하여 스위칭 전류값을 비교하는 것은 시간과 비용이 많이 소요되는 문제점이 있다.
따라서, 최소한의 시간과 비용으로 Ku값이 최적화된 가변 저항 소자를 형성하는 방법이 필요하다.
도 1은 본 발명의 일 실시예예 따른 가변 저항 소자를 나타내는 단면도이다.
도 1에 도시된 바와 같이, 가변 저항 소자(10)는 변경 가능한 자화 방향을 갖는 가변층(11), 고정된 자화 방향을 갖는 고정층(13), 및 가변층(11)과 고정층(13) 사이에 개재된 터널배리어층(12)을 포함하는 MTJ구조물을 포함할 수 있다.
여기서, 가변층(11) 및 고정층(13)은 강자성 물질을 포함할 수 있다. 이 강자성 물질은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe 합금 등을 포함할 수 있다.
가변층(11) 및 고정층(13)의 자화 방향은 층 표면에 대해 수직일 수 있다. 예컨대, 화살표로 나타낸 바와 같이, 가변층(11)의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 변경될 수 있고, 고정층(13)의 자화 방향은 아래에서 위로 향하는 방향으로 고정될 수 있다.
터널배리어층(12)은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO 및 NbO 등으로 이루어진 그룹 중에서 선택된 어느 하나의 산화물을 포함할 수 있다. 터널배리어층(12)은 전자의 터널링을 가능하게 하여 가변층(11)의 자화 방향을 변화시키는 역할을 수행할 수 있다.
가변 저항 소자(10)는 위 MTJ 구조물의 특성을 개선하거나 제조 공정을 용이하게 하는 등 다양한 용도를 갖는 층(미도시)들을 더 포함할 수 있다.
가변 저항 소자(10)의 특성은 여러가지 조건들의 영향을 받을 수 있으며, 이들은 이하의 수학식들에 의해 표현될 수 있다.
먼저, 가변 저항 소자(10)의 스위칭 전류(Ic)는 이하의 수학식 1로 표현될 수 있다.
Figure pat00001
위 수학식 1에서 α는 감쇠 상수(damping constant), Ku는 이방성 상수(anisotropy constant), V는 가변층의 체적(storage layer volume), g(θ)는 능률 계수(efficiency factor), kB는 볼트만 상수(Boltzmann constant), T는 켈빈온도(Kelvin temperature), Δ는 열적안정성(thermal stability)계수를 각각 나타낼 수 있다.
수학식 1을 참조하면, 최적화된 스위칭 전류(Ic)는 Δ 및/또는 Ku값에 비례함을 확인할 수 있다. 위 수학식 1에 표시된 가변 저항 소자(10)의 열적안정성계수(Δ)는 수학식 2로 표현될 수 있다.
Figure pat00002
수학식 2에서 열적안정성계수는 외부 자기장의 영향 없이 가변 저항 소자 자체의 열적안정성계수를 나타내는 것으로, 외부 자기장(H field)이 있을 경우 최적화된 열적안정성계수는 수학식 3으로 표현될 수 있다.
Figure pat00003
수학식 3에서 Hk는 가변 저항 소자 자체의 자기 이방성 필드(magnetic anisotropy field)를 나타내고, H는 외부 자기장을 나타낸다.
상술한 수학식 1 및 3을 참조하면, 가변 저항 소자의 최적화된 스위칭 전류는 H/Hk의 제곱에 비례함을 알 수 있다.
결론적으로, 최적화된 스위칭 전류를 갖는 가변 저항 소자는 외부 자기장에 따른 스위칭 전류가 H/Hk의 제곱에 비례하는 특성을 나타낼 수 있다.
이때, 고정층(13)의 이방성 상수(Ku)가 충분치 않은 경우 외부 자기장에 따른 스위칭 전류가 H/Hk에 비례하게 되는 경우가 있으며, 최적화된 스위칭 전류를 갖는 가변 저항 소자를 형성하기 위하여는 외부 자기장에 따른 스위칭 전류가 H/Hk의 제곱에 비례하도록 하는 이방성 상수값을 찾을 필요성이 있다.
이하, 이하 H/Hk의 제곱에 비례하는 경우를 'A 모델'이라 하고, H/Hk에 비례하는 경우를 'B 모델'이라고 하기로 한다.
도 2a 및 도 2b는 외부 자기장에 따른 P-AP, AP-P의 스위칭 전류 밀도(Jc)가 각각 A 모델과 B 모델을 따를 때의 그래프이다. 도 3a 및 도 3b는 고정층의 이방성 상수값을 바꾸어가며 외부 자기장에 따른 P-AP, AP-P의 스위칭 전류 밀도 측정한 그래프이다. 여기서, P-AP는 저장층과 고정층이 평행상태에서 반평행상태로 바뀔 때를 의미하며, AP-P는 저장층과 고정층이 반평행상태에서 평행상태로 바뀔 때를 의미한다. 외부 자기장은 stray field도 포함될 수 있다.
도 2a 및 도 2b를 참조하면, P-AP일 때와 AP-P일 때 각 모델들에 해당하는 기울기의 절대값이 동일한 것을 확인할 수 있다. 즉, 외부 자기장이 고정층의 자화방향으로 인가되는 경우 P-AP일 때는 외부 자기장에 따른 스위칭 전류밀도가 증가하며, AP-P일 때는 외부 자기장에 따른 스위칭 전류밀도가 감소하고 있으나, 이들의 각 상태에서 변화폭이 일정하여 기울기 절대값이 동일함을 확인할 수 있다.
도 3a 및 도 3b를 참조하면, 이방성 상수값이 변화됨에 따라 외부 자기장에 따른 스위칭 전류 밀도가 어떻게 변화되는지 확인할 수 있다. 여기서, 도 3a 및 도 3b의 그래프를 얻기 위한 시뮬레이션은 예컨대, LLG simulation을 사용하여 진행할 수 있다.
도 3a와 같은 P-AP의 그래프는 이방성 상수값이 변화됨에 따라 스위칭 전류 밀도값이 변화됨을 확인할 수 있다. 낮은 이방성 상수값에서는 도 2a의 B 모델 즉, H/Hk에 비례하는 기울기값을 갖고 있으나, 높은 이방성 상수값으로 변화될수록 도 2a의 A 모델 즉, H/Hk의 제곱에 비례하는 기울기값을 갖게 된다. A 모델에 해당하는 기울기값과 유사할수록 최적화된 이방성 상수값을 갖는다고 볼 수 있으므로, P-AP 그래프의 기울기값이 높을수록 최적화된 이방성 상수값을 갖는다고 할 수 있다.
도 3b와 같은 AP-P의 그래프는 이방성 상수값에 따른 스위칭 전류 밀도값의 변화가 없음을 확인할 수 있다. 즉, 이방성 상수값의 변화에 관계없이 도 2b의 A 모델 즉, H/Hk의 제곱에 비례하는 기울기값을 갖게 되므로, 최적화된 이방성 상수값을 찾기 위한 기준으로 적용할 수 있다.
결론적으로, 도 2a 및 도 2b, 도 3a 및 도 3b에서 가변 저항 소자의 스위칭 전류를 최소화시킬 수 있는 최적화된 이방성 상수값은 P-AP의 기울기절대값이 AP-P의 기울기절대값보다 크거나 같음을 알 수 있다.
도 4는 본 발명의 일 실시예에 따른 최적화된 Ku값을 가지는 가변 저항 소자를 도출하기 위한 순서도이다.
본 발명의 실시예에 따른 가변저항소자 형성방법을 간략히 살펴보면, 외부 자기장에 따른 P-AP, AP-P의 스위칭 전류 밀도 변화를 예상하기 위한 시뮬레이션 또는 실험을 진행한다. 여기서, 시뮬레이션은 LLG simulation을 사용하여 진행할 수 있다. 이후, 시뮬레이션을 통해 도출된 최적의 Ku값을 갖는 가변 저항 소자를 형성할 수 있다. 가변 저항 소자를 형성한 후, 형성된 가변 저항 소자의 스위칭 전류 밀도를 직접 측정하는 방법도 가능하다.
구체적으로, 도 4에 나타낸 바와 같이 실험 또는 시뮬레이션 상에서 변경 가능한 자화 방향을 갖는 가변층, 고정된 자화 방향을 갖는 고정층 및 가변층과 고정층 사이에 개재된 터널배리어층을 포함하는 MTJ구조물을 형성할 수 있다(110).
이후, 외부 자기장에 따른 P-AP, AP-P의 스위칭 전류 밀도(H field-Jc)의 변화를 나타내는 그래프를 각각 얻을 수 있다.(120). 이때, P-AP는 가변층과 고정층의 자화 방향이 평행에서 반평행으로 바뀔 때를 나타내고, AP-P는 가변층과 고정층의 자화 방향이 반평행에서 평행으로 바뀔 때를 나타낸다.
그리고, P-AP 그래프의 기울기절대값과 AP-P 그래프의 기울기절대값을 비교한다(130).
이때, P-AP 그래프의 기울기절대값이 AP-P 그래프의 기울기절대값보다 작은 경우, 스위칭 전류가 최소화되지 않았음을 의미하므로 고정층의 Ku값을 증가시키고(140), 110 부터 130에 해당하는 일련의 과정을 반복할 수 있다.
만약, P-AP 그래프의 기울기절대값이 AP-P 그래프의 기울기절대값보다 크거나 같으면 스위칭 전류가 최소화 되었음을 의미하므로 실험 또는 시뮬레이션을 종료한다(150). 그리고, 최소화된 실험 또는 시뮬레이션 결과값을 이용하여 가변 저항 소자를 제작할 수 있다.
위와 같은 방법을 이용하면, 수많은 가변 저항 소자를 제작하지 않고도 몇번의 실험 또는 시뮬레이션을 통해 최적화된 Ku 값을 도출할 수 있으므로, 스위칭 전류를 최소화시킨 가변 저항 소자의 제작이 가능하다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 5 내지 도 9는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 5를 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 6을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1130)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 6에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1130)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 7을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 8의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 8을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 9를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고, 상기 가변 저항 소자는, 상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상되고 제조 공정이 용이할 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
11 : 가변층 12 : 터널배리어층
13 : 고정층

Claims (7)

  1. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고,
    상기 가변 저항 소자는,
    상기 고정층과 가변층의 자화 방향이 평행상태에서 반평행상태로 변경될때 외부 자기장에 따른 스위칭전류밀도의 그래프 기울기가 H/Hk(H는 외부 자기장, Hk는 가변 저항 소자의 자기 이방성 필드)의 제곱에 비례하는 전자 장치.
  2. 제1 항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
    전자 장치.
  3. 제1 항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
    전자 장치.
  4. 제1 항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
    전자 장치.
  5. 제1 항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
    전자 장치.
  6. 제1 항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
    전자 장치.
  7. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    고정층, 터널배리어층 및 가변층이 적층된 가변 저항 소자를 포함하고,
    상기 가변 저항 소자는,
    외부 자기장에 따른 P-AP(평행상태에서 반평행상태로 변경)의 스위칭전류밀도를 나타내는 그래프의 제1기울기절대값과 외부 자기장에 따른 AP-P(반평행상태에서 평행상태로 변경)의 스위칭전류전류밀도를 나타내는 그래프의 제2기울기절대값을 비교하여, 상기 제1기울기절대값이 상기 제2기울기절대값보다 크거나 같은 전자 장치.
KR1020140182532A 2014-12-17 2014-12-17 전자 장치 KR20160073778A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140182532A KR20160073778A (ko) 2014-12-17 2014-12-17 전자 장치
US14/848,164 US9761634B2 (en) 2014-12-17 2015-09-08 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140182532A KR20160073778A (ko) 2014-12-17 2014-12-17 전자 장치

Publications (1)

Publication Number Publication Date
KR20160073778A true KR20160073778A (ko) 2016-06-27

Family

ID=56130379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140182532A KR20160073778A (ko) 2014-12-17 2014-12-17 전자 장치

Country Status (2)

Country Link
US (1) US9761634B2 (ko)
KR (1) KR20160073778A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10650621B1 (en) 2016-09-13 2020-05-12 Iocurrents, Inc. Interfacing with a vehicular controller area network

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP4538614B2 (ja) 2007-10-12 2010-09-08 株式会社東芝 磁気抵抗効果素子の設計方法及び磁気ランダムアクセスメモリの設計方法
US9093163B2 (en) * 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
JP5461683B2 (ja) * 2010-03-05 2014-04-02 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
US20160181317A1 (en) 2016-06-23
US9761634B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
US9859490B2 (en) Electronic device including a semiconductor memory having multi-layered structural free layer
KR20160073782A (ko) 전자 장치 및 그 제조 방법
KR20160019253A (ko) 전자 장치
KR20160049299A (ko) 전자 장치 및 그 제조 방법
KR20160073859A (ko) 전자 장치 및 그 제조 방법
KR20150141266A (ko) 전자 장치 및 그 제조 방법
KR20160075176A (ko) 전자 장치
KR102542930B1 (ko) 전자 장치 및 그 제조 방법
KR20160141890A (ko) 전자 장치
KR20170047683A (ko) 전자 장치 및 그 제조 방법
KR20180086351A (ko) 전자 장치 및 그 제조 방법
KR20170034961A (ko) 전자 장치 및 그 제조 방법
KR20160122916A (ko) 전자 장치 및 그 제조 방법
KR20180095147A (ko) 전자 장치 및 그 제조 방법
CN106816527B (zh) 电子设备
KR20180122771A (ko) 전자 장치
KR20170004602A (ko) 전자 장치
KR20170064054A (ko) 전자 장치 및 그 제조 방법
KR20170012798A (ko) 전자 장치 및 그 제조 방법
KR20170107129A (ko) 가변 저항 소자를 포함하는 전자 장치 및 그 동작 방법
US10043968B2 (en) Electronic device
KR20160145322A (ko) 전자 장치
KR20150106550A (ko) 전자 장치 및 그 제조 방법
KR20160073778A (ko) 전자 장치
KR102433703B1 (ko) 전자 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid