CN1189934A - 一种涉及数字信息的装置和方法 - Google Patents

一种涉及数字信息的装置和方法 Download PDF

Info

Publication number
CN1189934A
CN1189934A CN96195175A CN96195175A CN1189934A CN 1189934 A CN1189934 A CN 1189934A CN 96195175 A CN96195175 A CN 96195175A CN 96195175 A CN96195175 A CN 96195175A CN 1189934 A CN1189934 A CN 1189934A
Authority
CN
China
Prior art keywords
logic circuit
input
equipment
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96195175A
Other languages
English (en)
Other versions
CN1101083C (zh
Inventor
E·维克波尔格
V·卡普鲁仁科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1189934A publication Critical patent/CN1189934A/zh
Application granted granted Critical
Publication of CN1101083C publication Critical patent/CN1101083C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明涉及一个(分别地)包含信号输入设备和信号输出设备(1,2)和一些包含约瑟夫森结的SFQ电路的逻辑电路装置,其中载体设备用于携带数字信息。在输入/输出端对包含约瑟夫森结的SFQ电路抽样用于产生DC电压,将一个包含至少两个单磁通量量子的串用作携带信息的载体设备,而在至少两个约瑟夫森结之间的相位锁定被用于产生至少两个不同的动态状态,其中至少一个给出输出信号。

Description

一种涉及数字信息的装置和方法
技术领域
本发明涉及一种逻辑电路装置，它包括信号输入设备和信号输出设备以及包括约瑟夫森结的磁通量量子电路。其中磁通量量子是用于携带数字信息。
本发明还涉及一种用于处理数字信息包括许多逻辑器件的装置，例如一个或多个AND器件，OR器件，NOT器件的任意组合，每一器件都包括输入与输出设备，其中单个磁通量量子被用作数字信息载体。
此外，本发明还涉及一种用于稳定逻辑电路装置的方法，此逻辑电路装置包括许多将磁通量量子用作信息载体的逻辑器件。
技术背景
今天最常用的是基于半导体-晶体管的集成电路。在半导体逻辑电路中，数字信息用电平来表示，其中电平差由电子带隙来决定。但是，基于半导体逻辑电路的电路只有有限的工作频带，即它没有对于许多应用所希望的那样高，此外，功率损耗也没有有时希望的或需要的那样低。这意味着，对于许多应用，这些特性并不令人满意。
因此，在超导电子学中已作了相当多的研究，其中已发展了一种快单磁通量量子(RSFQ)电路系列。这是基于超导集成电路，并采用约瑟夫森结技术，由于约瑟夫森结的固有开关速度非常高，大约在几皮秒左右，因此已发现对于数字应用，快单磁通量量子(RSFQ)电路优于其它电路。此外，功率损耗很低，而且相对于用于相应设备的半导体晶体管，加工技术较为简单。
在由K.K.Likharev and V.K.Semenov所著，并发表在IEEE Transactionson Applied Superconductivity，Vol1，No 1，March 1991的“RSFQ逻辑/存储族：一种用于亚-太赫-时钟-频率数字系统的新型约瑟夫森结技术”中提出了一种快单磁通量量子(RSFQ)电路族，其中逻辑电路基于对单磁通量量子的处理，其中每一数字信息比特都由单磁通量量子或磁通量子表示。因此特别是在更高频，它容易产生比特误差，并且要求SFQ-to-DC转换器作为RSFQ芯片的输入/输出接口。这些转换器可达到将数字电压电平转换为SFQ脉冲的目的，反之亦然。电路是完全超导的，并且电路规模越大，RSFQ逻辑电路越要求更好的磁均屏敝，来屏蔽外界磁场。
在由S.M.Schwarzbek等人所著，并发表在IEEE Transactions on AppliedSuperconductivity，Vol.3 No1，March 1993的“SALL High TemperatureSuperconductor Digital LOGIC：Improvements and Analyses”中提出了另一种被称为串联阵列干涉仪逻辑电路的基于SQUID的体系，此逻辑电路与CMOS相似，但缺点是速度没有快到足够与最快(室温下)的半导体逻辑电路相竞争的水平。
此外，考虑到基于磁通量晶体管(SFFT)的逻辑电路双重于场效应晶体管(FET)逻辑电路，使得它很有吸引力，但它的固有速度相对于RSFQ逻辑电路较慢，此外它的功率损耗高出几个数量级。
此外，已经知道基于单磁通量量子(SFQ)的电路，其中将SFQ用作数字载体。然而，将电阻用于连接有源元件。这些设备的电路参数有非常小的取值范围。
上述RSFQ逻辑电路虽然速度相对较快，并且功率损耗相对较低，就速度和功率损耗而论，它与其它电路一样仍有许多地方需要改进。另外，基于这种逻辑电路的器件要求附加的设备，用以与例如半导体电路相接，这是由于数字电压电平必须被转换为SFQ脉冲，反之亦然。
发明综述
因此需要一个逻辑电路装置，通过它使得可以进行更高频率的操作。另外还需要一种功率损耗可以再进一步降低的逻辑电路装置。
此外，需要一种可以很容易地与例如逻辑半导体电路相接的逻辑电路装置，特别是不需要任何附加部件。
通常，需要一种快速，容易加工且低廉，并且易于与其它相同或不同类型的电路或电路装置相接的逻辑电路装置。
因此给出一种最初所提及的包含一些约瑟夫森结的逻辑电路装置，这些约瑟夫森结是这样配置的，使得在约瑟夫森结之间的相互相位锁定被用于给出一个输出信号，其中将一串单磁通量量子用作数字信息载体。采用便于与半导体电路相接的电压电平(如在半导体逻辑电路中)表示逻辑数字信息。在这里，由所采用的约瑟夫森结的Ic Rn-product所给出的超导配对能量来确定电压电平差，这些约瑟夫森结是并联或未锁上的，即过度衰减的，不象在半导体逻辑电路中，电压电平差是由电子禁带宽度所确定。这使得根据本发明的电路装置易于与半导体电路相接。特别是，为了提供一个操作速度更快的逻辑电路装置，可以将约瑟夫森结直接相连，也即不需要任何转换装置等。
特别是，可将电压供应设备提供给(连接到)电路装置，或具体说，电路结构的每一逻辑元件用以提供一个标准电压输出，此电压供应设备最好是超导的。根据各种优选的实施例，此逻辑电路元件可分别包含AND器件，OR器件和NOT器件，或它们的任何组合。最好使用超导信号输入/输出设备，更具体说，它们甚至可以是高温超导的。更优选的实施例将由附加权利要求给出。
此外，给出一种开始所提到的用于数字信息处理的装置。输入/输出设备包括超导体，在一个最优选实施例中为高温超导体，并且将电压供应设备连接到每一逻辑电路器件用于为每一电路或逻辑器件提供基本相同的电压，其中每一逻辑器件或电路包含许多约瑟夫森结，这些约瑟夫森结是这样配置的，使得通过在两个或更多的约瑟夫森结之间的磁通量量子的相位锁定给出输出信号，此类信号由此相位锁定所牵涉的具体的约瑟夫森结所给出。
这些约瑟夫森结是并联的，而一串磁通量子(至少两个)用作数字载体。采用在约瑟夫森结之间的相互相位锁定效应，这将在A.K.Jaine，K.K.Likharev，J.E.Lukens等人所著，发表在Phys.Report.，109，1984，pp309-426的“在约瑟夫森结阵列中的相互相位锁定”中进一步描述，此文献将作为参考文献。相互相位锁定固有地要求多于一个的SFQ脉冲，因此使用一串磁通量子，最少为两个磁通量子。实际上，每一约瑟夫森结可被看作一个频率振荡器，而当两个或更多的频率振荡器相互作用时，这导致一种相互相位锁定状态。将数字信息表示为一些不同动态状态(具体为两个)之一，这些状态作为所给出类型的信息的特征。如上所讨论的，为了使用相位锁定，要求多于一个的磁通量子。因此相位锁定代表一种复杂的动态状态，为了给出一种标准电压输出，采用，最佳(超导)电压供应设备。根据本发明，从而使用不同的动态状态来代表不同类型的数字信息。
最好地，本发明涉及一种包括很多任何所希望组合形式的逻辑器件的逻辑电路装置，具体说，它涉及大规模(LSI)或超大规模(VLSI)集成电路。
本发明实际上提供了一种全新的超导逻辑电路族，通过它基本上可以制造或构成任何逻辑器件或任何逻辑器件的组合。
本发明的一个优点是这些装置尤其易于与半导体电路相接，由于在这所有情况中，逻辑、数字信息都是用电压电平来表示。
本发明的另一个优点是它允许很高的最大工作频率，例如可以是200GHz左右或更大。
本发明的另一优点是每一个逻辑器件的功率损耗非常低，例如为10-6幅度量级。
另一优点是逻辑电路与例如RSFQ电路相比，对外部磁场较不敏感。因此根据本发明的逻辑电路装置与至今所知道的电路装置相比，更为简单，并只需要复杂度较低的磁屏蔽，这对于大规模电路或超大规模电路(分别为LSI和VLSI)特别有利。
附图简述
下面，本发明将参照附图以一种非限制的方式作进一步的描述。
图1是逻辑NOT器件的示意图，
图2显示的是关于NOT逻辑器件的模拟结果的曲形图，显示的是作为开关时间函数的输入与输出电压，
图3a显示的是作为时间函数的输入电压的模拟结果，
图3b显示的是对应于图3a中的输入电压的输出电压，
图4是OR/AND逻辑器件的等效电路的示意图。
发明详述
本发明所指的逻辑电路族包括那些可包括各种逻辑器件，例如所称的NOT，OR和AND逻辑器件，以及它们的任意组合的逻辑电路装置。这些逻辑器件或逻辑电路装置包括下文中被称作SFQ电路的单磁通量量子。在输入/输出端对它们进行抽样以产生DC电压。通常，考虑到上面所述的RSFQ的速度与低功率损耗，这些逻辑电路装置或逻辑器件还是有许多优点，此外，考虑到SFQ能量放大与噪声鉴别，至少在输入输出设备包含超导体的情况下，它们有约瑟夫森传输线的优点。对于相对较低频率的应用，除了约瑟夫森传输线，还可使用超导微带线，这将在下面进行描述。
对SFQ脉冲的足够多数量的抽样(此数量将在下面进一步讨论)使得装置鲁棒(robust)，即与半导体电压级逻辑电路相比，它们有较低的误码率(BER)，并且如上所述，它们也易于与半导体电路相接。逻辑电路的速度由需器件取样来获得(或转向)一个稳定电平的最少数量，例如2或3(n＝2-3)，的磁通量子所决定。而且由于信息是以电平的方式存储的，约瑟夫逊结的临界电流是可以减小的。有时在低的误码率和速度之间存在着矛盾，但对于约瑟夫逊结，或者在更具体的优选实例中的高温超导约瑟夫逊结，IcRn的值很高，为了提供较低的BER而使速度在一定程度上低一点则是无关紧要的。IcRn值或输出是临界电流乘上正常电阻率，即正常条件下的电阻率。逻辑器件或逻辑电路装置的工作频率大约是IcRnΦ0 -1/n或具体对于基于HTS的电路来讲，大约是200GHz或更大。例如，这比上面所提的SAIL逻辑电路的工作频率高很多，而最好使用直接连接的事实也有助于提供高速率，所谓的直接连接意味着在SFQ逻辑器件中，在约瑟夫森结之间没有使用转换器。这样便提供了一个基于单磁通量量子或磁通量子的取样的电平状态逻辑电路，这些磁通量子在SFQ电路的信号输入和输出设备之间被锁相。
图1描述了一个根据本发明的逻辑电路装置的等效电路，它包含一个“NOT”器件。NOT器件包括信号输入设备1与信号输出设备2。优选的，输入与输出设备1，2分别包括约瑟夫森传输线，虽然，对于相对较低频率，它们可以例如通过超导微带线互换。在一个最佳实施例中，约瑟夫森传输线包含高温超导材料，虽然这并不很必要。J1，J4分别表示连接到信号输入1与输出设备2的约瑟夫森结。一个分离的超导电压供应设备3将标准电压供应给约瑟夫森结J5，并使它产生作为基本特征的相应约瑟夫森频率。电压供应装置(连接到电压源)包含例如常规的超导连线，在其末端有一约瑟夫森结。实际上不需要复杂设计的事实是本发明更深一层的优点。构成干涉仪的有源电路设备包含a.o.约瑟夫森结J2，J3和阻止磁通量子由信号输出电压设备2穿透到信号输入电压设备2的电感L1。优选的，图中所示的所有约瑟夫森结都用DC电流进行偏置(以一种已知的方式)，不过图中未示出此DC电流。电感L1也用DC电流进行偏置。如果所需的频率特别高或是最高的可用频率，约瑟夫森结J1，J4可被看作输入/输出设备或具体是，约瑟夫森传输线(JTL)的延续，这实际上意味着它们可被简单地视为约瑟夫森传输线1，2的部分。
然而，通常根据本发明的NOT器件工作如下：偏置电流I3(它意指约瑟夫森结J3的偏置电流；通常相同的数字用于约瑟夫森结和它的偏置电流)大到足够在逻辑电路装置的输出端产生一个电压，此处，具体是NOT器件，在缺乏任何输入电压时对应于逻辑“0”。如上所述，电压供应装置3将标准电压提供给约瑟夫森结J5并使它产生上述的相应约瑟夫森频率。由连接在电压供应装置3与输出装置2之间的电阻R2提供在约瑟夫森结J5中的振荡与约瑟夫森结J2和J3中的振荡之间的相互相位锁定(如上所述“在约瑟夫森结阵列中的相互相位锁定”)。这在NOT器件的输出端被当作对应于逻辑“1”的标准电压采样或读取。电感L1阻止磁通量子如上所述的从输出到输入的穿透。
一个R1-L1连接间的输入电压(逻辑“1”)在由J2，J3和L1构成的干涉仪内产生一个相移，并在输出端将此相移转换为代表逻辑零“0”的零电压状态。其中的快速转换由从电感L1和电阻R1间的SFQ相互作用提供。
为了进一步描述，这里给出具有数值的电感电阻等的一个特定实施例。例子中的电阻R2阻值为10欧姆，电感L1和L2为3.9pH。如上所述，所有的约瑟夫森结被DC电流偏置，在例中采取如下值，I1＝0.2mA，I3＝0.462mA，I4＝0.2mA，并且电感L1的感抗被电流IL＝0.177MA所偏置。当然，这些例子只是作为举例说明，绝不应该理解为对本发明范围的限制。
图2，3A和3B显示了本发明中一个NOT器件的仿真结果。所使用的约瑟夫森结参数如下所示：对所有的结而言，Vc＝1mV，Rn＝4欧姆，Ic＝0.25mA，βc＝0。数字电压单元是0.375mV。图2显示实际只需2个磁通量子来进行转换，时延大致为10ps左右，大约对应于100GHz。在高温超导材料用在约瑟夫森结的情况下，Vc可能增至10mV左右，可以或多或少以因子10的比例减少时间量度，这意味着工作频率可增至1THz。在图2中，用短划线显示了输出电压，用连续线显示了输入电压。
显示了在输入/输出端的约瑟夫森结的瞬态电压。每一信号周期意味着一个磁通量子穿过约瑟夫森结。平均电压可以测量，并被用于存储数字信息。一个单磁通量量子流产生一个通过约瑟夫森结的平均电压。
图4显示了一个组合的OR与AND器件的等效电路。当然，这些器件是分别被提供的。在这种情况下，βc＝0其中 βc = 2 e h I c R n 2 C
βc是McCumber参数，Ic是结的临界电流，Rn是标准阻抗，C是容抗，e是电子的电荷，h是普朗克常数，Vc＝1mV(＝IcRn)。这种电路以一种类似于RSFQ电路的方式工作，在上面讨论的Likharev所著的参考文献中对RSFQ电路进行了描述。一个主要的差别是，在此情况中由于一个电压脉冲的最小周期是两个或更多磁通量子，因而一个磁通量子的损失(或增益)并不重要。根据结的临界电流或偏置电流的值(未在图中显示)，此处所示电路可用作OR器件或AND器件。此电路包含第一信号输入设备1a和第二信号输入设备1b。此外，它包含信号输出设备2。如上所述，参照NOT器件，这些输入与输出设备可包含一超导材料或部分包含一高温超导材料。优选的，它们包含约瑟夫森传输线JTL。此逻辑电路装置工作如下：如果在输入设备Ia或Ib的其中一个加载一电压(“1“)，相对应的磁通量子串可以开关约瑟夫森结J3，产生一个输出电压，它构成一个OR器件。如果另一方面，输入设备Ia、Ib都需要一个电压(“1”)来开关约瑟夫森结J3，那么它构成一个AND器件。
图4中未显示图1中相对应的电压供应设备。这些设备并不必要，然而另一方面，在此情况下通过电压供应设备提供一电压也可有助于增加器件的稳定性，而上面关于电压供应设备(3)的讨论在这里同样是恰当的。约瑟夫森结J1，J6被连接到第一与第二输入设备，同时约瑟夫森结J5被连接到输出设备。如果此装置用作OR器件，在第一输入端1a或第二输入端1b有一电压输入，相应的约瑟夫森结提供对约瑟夫森结J5的相位锁定。如果它用作AND器件，在第一与第二输入设备1a，1b上都有输入信号，约瑟夫森结J1，J6和J3提供对J5的相位锁定。
事实上，通过上述的器件(AND，OR，NOT)可以构成每一种逻辑器件电路。
根据本发明，一个逻辑电路装置或用于处理数字信息的装置可包含一个包含上述器件的各种组合的大规模电路。优选的，电路的所有部分工作在一个和同一频率下，如上所述，这可通过为每一个电路或逻辑器件提供一个标准电压的方法来实现。因此，使用本发明的逻辑电路族大大简化大规模电路的构造。
通过使用电压供应设备(超导体)和锁相技术，可使这样的大规模电路可以稳定工作。
在不背离发明范围的前提下，可以对本发明的一些其它方面作出改变。

Claims (32)

1.逻辑电路装置包含信号输入设备(1；1a，1b)与信号输出设备(2)和许多包含约瑟夫森结的单磁通量量子电路，其中将载体设备用于携带数字信息，其特征在于：在输入输出端对包含约瑟夫森结的单磁通量量子电路进行采样以产生DC电压，而其中一个包含至少两个单磁通量量子的单磁通量量子串被用作携带信息的载体设备，其中通过在至少两个约瑟夫森结之间的相位锁定，至少有两个不同动态状态可使用，其中至少一个给出输出信号。
2.根据权利要求1的逻辑电路装置，其特征在于：单磁通量量子电路的约瑟夫森结是这样配置的，使得至少两个动态状态可使用，而其中通过在不同单磁通量量子电路的约瑟夫森结之间的相位锁定给出/确定输出信号。
3.根据权利要求1，2的逻辑电路装置，其特征在于：输入数字信息以电压形式存储。
4.根据任何上述权利要求的逻辑电路装置，其特征在于：至少一个约瑟夫森结被配置，分别连接到每个输入/输出设备，在两个设备之间配置了一个包含许多约瑟夫森结的电路设备。
5.根据权利要求4的逻辑电路装置，其特征在于：电压供应设备(3)连接到有源电路设备上，此外另一个约瑟夫森结被连接到此设备(3)上。
6.根据任何上述权利要求的逻辑电路装置，其特征在于：输入/输出设备(1；1a，1b；2)包含超导体。
7.根据权利要求6的逻辑电路装置，其特征在于：上述超导体是高温超导体(HTS)。
8.根据权利要求6-7中任何一个的逻辑电路装置，其特征在于：输入/输出设备(1；1a，1b；2)包含约瑟夫森传输线(JTL)。
9.根据权利要求5的逻辑电路装置，其特征在于：电压供应设备(3)包含一根常规超导线。
10.根据权利要求6-8中任何一个的逻辑电路装置，其特征在于：输入/输出设备(1；1a，1 b；2)与/或电压供应设备(3)包含一微带线。
11.根据任何上述权利要求的逻辑电路装置，其特征在于：它至少包含一个OR器件。
12.根据权利要求1-10中任何一个的逻辑电路装置，其特征在于：它包含一个AND器件。
13.根据任何上述权利要求的逻辑电路装置，其特征在于：它包含一个可用作AND器件或OR器件的器件，其中由用于产生输出信号的请求决定它是否用作AND器件或OR器件。
14.根据权利要求11-13中任何一个的逻辑电路装置，其特征在于：它包含至少第一与第二信号输入设备(1a，1b)。
15.根据权利要求14的逻辑电路装置，其特征在于：为提供一个经过输出设备(2)的输出电压，要求一个由一串单磁通量量子所代表的，只在一个输入设备(1a，1b)上的电压输入来提供一个输出电压信号，这一串单磁通量量子可开关有源电路设备的约瑟夫森结(J3)，其中此装置用作OR器件。
16.根据权利要求14的逻辑电路装置，其特征在于：为了提供一个输出信号，要求在两个输入设备(1a，1b)上都有输入信号，其中此装置用作AND器件。
17.根据权利要求11-16中任何一个的逻辑电路装置，其特征在于：至少一个约瑟夫森结(J5)连接到其上的电压供应设备(3)被连接到至少由电路包含的许多逻辑器件(AND，OR，NOT)。
18.根据权利要求17的逻辑电路装置，其特征在于：经由第一输入设备(1a)或第二(1b)或者经由第一与第二输入设备(1a，1b)所加电压锁定通过输出设备的约瑟夫森结(J5)的量子机械相位差。
19.根据权利要求1-10中任何一个的逻辑电路装置，其特征在于：约瑟夫森结(J1，J4)被分别连接到输入与输出设备(1；2)，在输入与输出设备之间配置了一个包含至少一个约瑟夫森结的有源电路设备，并且一个电压供应设备(3)经一个电阻(R2)连接到其上，至少一个约瑟夫森结被连接到其上，其中此装置包含一个NOT器件。
20.根据权利要求19的逻辑电路装置，其特征在于：此电路设备包含一个高非线性设备(J2，J3，L1)，其中没有任何输入信号表示第一动态状态，提供一个输出电压的同时，在一输入电压由此代表第二动态状态的情况下，通过有源高非线性电路设备消除所有单磁通量量子。
21.根据权利要求20的逻辑电路装置，其特征在于：电路设备包含一个包含约瑟夫森结(J2，J3)与电感(L1)的干涉仪。
22.根据权利要求20-22中任何一个的逻辑电路装置，其特征在于：经过位于电压供应设备(3)与电路设备之间的电阻(R2)，为在连接到电压供应设备(3)的约瑟夫森结J5与电路设备的约瑟夫森结(J2，J3)之间的相互相位锁定提供了一组在输出设备上的标准电压。
23.根据权利要求22的逻辑电路装置，其特征在于：电路设备包括一个用于阻止单磁通量量子由输出设备(2)到输入设备(1)的穿透的电感(L1)。
24.根据权利要求22-23中任何一个的逻辑电路装置，其特征在于：一个通过第一电阻(R1)与干涉仪的电感(L1)的输入电压产生一个干涉仪(J2，J3，L1)的相移，并将它转换到给出逻辑零输出信号的零电压状态。
25.根据任何上述权利要求的逻辑电路装置，其特征在于：至少一些或最好所有的约瑟夫森结是并联的(过衰减的)。
26.根据任何上述权利要求的逻辑电路装置，其特征在于：至少一些约瑟夫森结是直接连接的，即没有任何转换器或类似器件。
27.用于处理数字信息的装置，它包含许多电路或例如一个或更多的AND与/或OR与/或NOT器件的逻辑器件，其中每一个都包括输入设备(1；1a，1b)和输出设备(2)，其特征在于：输入/输出设备包含超导体，其中一个超导电压供应设备被连接到每一器件，用于为每一电路或逻辑器件提供基本相同的电压，其中每个电路或逻辑器件还包括许多约瑟夫森结，这些约瑟夫森结是如此配置的，使得在约瑟夫森结之间的单磁通量量子的相位锁定情况提供/禁止逻辑器件/电路的输出信号。
28.根据权利要求26或27的装置，其特征在于：在不同约瑟夫森结之间的相位锁定提供不同的动态状态。
29.根据权利要求23-28中任何一个的逻辑电路装置，其特征在于：要求一串磁通量子用作数字信息载体。
30.根据权利要求26-29中任何一个的逻辑电路装置，其特征在于：数字信息被表示为电压电平，其中由所涉及的约瑟夫森结的IcRn-product给出电压电平差。
31.用于使包含许多逻辑器件的大规模数字逻辑电路稳定的方法，其中每一器件包含许多约瑟夫森结，此方法包含以下步骤：为每一逻辑器件提供一个基本相同的电压，并在每个相应器件的约瑟夫森结之间使用相位锁定以提供相应逻辑器件的适当输出信号。
32.根据权利要求31的方法，其特征在于：其中数字信息表示为电压电平，并且通过一个约瑟夫森结将输入电压转换为一个至少包含两个单磁通量量子的单磁通量量子串。
CN96195175A 1995-06-30 1996-06-20 一种涉及数字信息的装置和方法 Expired - Fee Related CN1101083C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9502407A SE512591C2 (sv) 1995-06-30 1995-06-30 Anordning och förfarande avseende digital information
SE95024071 1995-06-30

Publications (2)

Publication Number Publication Date
CN1189934A true CN1189934A (zh) 1998-08-05
CN1101083C CN1101083C (zh) 2003-02-05

Family

ID=20398829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96195175A Expired - Fee Related CN1101083C (zh) 1995-06-30 1996-06-20 一种涉及数字信息的装置和方法

Country Status (10)

Country Link
US (1) US6188236B1 (zh)
EP (1) EP0835555A1 (zh)
JP (1) JPH11508747A (zh)
KR (1) KR19990028555A (zh)
CN (1) CN1101083C (zh)
AU (1) AU6322796A (zh)
CA (1) CA2225803C (zh)
SE (1) SE512591C2 (zh)
TW (1) TW334646B (zh)
WO (1) WO1997002661A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478590A (zh) * 2016-07-24 2019-03-15 微软技术许可有限责任公司 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
CN113036030A (zh) * 2021-02-26 2021-06-25 合肥本源量子计算科技有限责任公司 一种超导电路制备方法及一种超导量子芯片

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19741483C2 (de) * 1997-09-19 2002-06-20 Univ Karlsruhe Inst Fuer Elekt Supraleitende Single-Flux-Quantum-Schnittstellen-Schaltung zur Umwandlung einer "Return-to-Zero"-Signaldarstellung in eine "Non-Return-to-Zero"-Signaldarstellung
US6549059B1 (en) * 2001-02-23 2003-04-15 Trw Inc. Underdamped Josephson transmission line
US6518786B2 (en) * 2001-06-15 2003-02-11 Trw Inc. Combinational logic using asynchronous single-flux quantum gates
SE519705C2 (sv) * 2001-08-22 2003-04-01 Ericsson Telefon Ab L M En avstämbar ferroelektrisk resonatoranordning
US7782077B2 (en) * 2007-01-18 2010-08-24 Northrop Grumman Systems Corporation Method and apparatus for ballistic single flux quantum logic
US7724020B2 (en) * 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US7893708B2 (en) * 2007-08-03 2011-02-22 Northrop Grumman Systems Corporation Quantum gate operations with a common coupled resonator
US7498832B2 (en) * 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
US7772871B2 (en) * 2008-04-28 2010-08-10 Northrop Grumman Corporation Method and apparatus for high density superconductor circuit
US7969178B2 (en) * 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
US7982646B2 (en) * 2008-07-31 2011-07-19 Northrop Grumman Systems Corporation Method and apparatus for matched quantum accurate feedback DACs
US7724083B2 (en) * 2008-08-05 2010-05-25 Northrop Grumman Systems Corporation Method and apparatus for Josephson distributed output amplifier
US7786748B1 (en) 2009-05-15 2010-08-31 Northrop Grumman Systems Corporation Method and apparatus for signal inversion in superconducting logic gates
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8022722B1 (en) 2010-06-04 2011-09-20 Northrop Grumman Systems Corporation Quantum logic gates utilizing resonator mediated coupling
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit
US10122350B2 (en) 2015-11-17 2018-11-06 Northrop Grumman Systems Corporation Josephson transmission line (JTL) system
US11211722B2 (en) 2017-03-09 2021-12-28 Microsoft Technology Licensing, Llc Superconductor interconnect system
US10122351B1 (en) 2017-07-25 2018-11-06 Northrop Grumman Systems Corporation Superconducting bi-directional current driver
US10491178B2 (en) 2017-10-31 2019-11-26 Northrop Grumman Systems Corporation Parametric amplifier system
US10122352B1 (en) 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system
US11411564B2 (en) 2020-12-10 2022-08-09 International Business Machines Corporation Rapid single flux quantum pulse multiplier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH559481A5 (zh) * 1973-12-13 1975-02-28 Ibm
US4117354A (en) * 1977-06-30 1978-09-26 International Business Machines Corporation Two-part current injection interferometer amplifiers and logic circuits
DE3367310D1 (en) * 1982-05-31 1986-12-04 Fujitsu Ltd Josephson logic circuit
JPS60199227A (ja) * 1984-03-24 1985-10-08 Tokyo Daigaku 超伝導回路
DE68906044T2 (de) * 1988-02-10 1993-11-04 Sharp Kk Supraleitende logische vorrichtung.
US5191236A (en) * 1990-07-16 1993-03-02 Hewlett-Packard Company System and circuits using josephson junctions
US5233244A (en) * 1991-03-25 1993-08-03 Fujitsu Limited Josephson logic gate having a plurality of input ports and a josephson logic circuit that uses such a josephson logic gate
EP0506346A3 (en) 1991-03-29 1992-11-04 Curtis Manufacturing Company, Inc. Monitor filter holder and system
US5114912A (en) * 1991-05-13 1992-05-19 The United States Of America As Represented By The Secretary Of Commerce Two-dimensional, Josephson-array, voltage-tunable, high-frequency oscillator
JP2688011B2 (ja) * 1994-12-16 1997-12-08 工業技術院長 非同期式超伝導論理回路構築用の単位回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478590A (zh) * 2016-07-24 2019-03-15 微软技术许可有限责任公司 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
CN109478590B (zh) * 2016-07-24 2022-09-23 微软技术许可有限责任公司 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
CN113036030A (zh) * 2021-02-26 2021-06-25 合肥本源量子计算科技有限责任公司 一种超导电路制备方法及一种超导量子芯片
CN113036030B (zh) * 2021-02-26 2022-04-12 合肥本源量子计算科技有限责任公司 一种超导电路制备方法及一种超导量子芯片

Also Published As

Publication number Publication date
SE9502407D0 (sv) 1995-06-30
AU6322796A (en) 1997-02-05
TW334646B (en) 1998-06-21
JPH11508747A (ja) 1999-07-27
SE512591C2 (sv) 2000-04-10
SE9502407L (sv) 1996-12-31
CA2225803A1 (en) 1997-01-23
KR19990028555A (ko) 1999-04-15
EP0835555A1 (en) 1998-04-15
CA2225803C (en) 2001-10-23
WO1997002661A1 (en) 1997-01-23
CN1101083C (zh) 2003-02-05
US6188236B1 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
CN1101083C (zh) 一种涉及数字信息的装置和方法
Polonsky et al. Transmission of single-flux-quantum pulses along superconducting microstrip lines
Hurrell et al. Analog-to-digital conversion with unlatched SQUID's
Zorin Cooper-pair qubit and Cooper-pair electrometer in one device
US4980580A (en) CMOS interconnection circuit
EP0350547A1 (en) Femtosecond three-terminal switch and vertical tunnel junction
Van Duzer Superconductor—semiconductor hybrid devices, circuits and systems
Kroger et al. Superconductor-semiconductor hybrid devices, circuits, and systems
Nordman Superconductive amplifying devices using fluxon dynamics
US4672244A (en) Josephson logic integrated circuit
Suzuki et al. Applications of synchronized switching in series-parallel-connected Josephson junctions
Reich et al. Digital SQUID sensor based on SFQ technique
Cochran et al. High speed terahertz devices via emerging hybrid GNRFET/josephson junction technologies
Saitoh et al. Characterization of HTS SFQ circuits using interface-engineered Josephson junctions
Glasser Circuit models and applications of the superconducting field-effect transistor
Johansson et al. Superconductive tunneling in junctions with resonant double barrier structures
Rogalla Superconducting electronics
Kotani et al. A 3.3-ps Josephson OR gate with niobium junctions
Harada et al. Quantum flux parametron
Van Duzer Superconductor digital electronics past, present, and future
Takeda et al. Study on the operation of a dual channel digital superconducting quantum interference device with direct‐current‐powered Josephson multiplexer readout
Higuchi et al. Design and operation of distributed double-SQUID amplifier for RSFQ circuits
Myoren et al. Proposal of a digital double relaxation oscillation SQUID
Sone et al. A 280-ps Josephson 4-bitx4-bit parallel multiplier
Beha MAIL-A new Josephson logic family

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1015565

Country of ref document: HK