JPS60199227A - 超伝導回路 - Google Patents

超伝導回路

Info

Publication number
JPS60199227A
JPS60199227A JP59056549A JP5654984A JPS60199227A JP S60199227 A JPS60199227 A JP S60199227A JP 59056549 A JP59056549 A JP 59056549A JP 5654984 A JP5654984 A JP 5654984A JP S60199227 A JPS60199227 A JP S60199227A
Authority
JP
Japan
Prior art keywords
current
josephson junction
junction
magnetic flux
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59056549A
Other languages
English (en)
Other versions
JPH0262967B2 (ja
Inventor
Takuo Sugano
菅野 卓雄
Yoichi Okabe
洋一 岡部
Hideji Miyake
秀治 三宅
Naoki Fukaya
深谷 直毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKYO DAIGAKU
Original Assignee
TOKYO DAIGAKU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKYO DAIGAKU filed Critical TOKYO DAIGAKU
Priority to JP59056549A priority Critical patent/JPS60199227A/ja
Priority to GB08503660A priority patent/GB2156620B/en
Priority to US06/701,488 priority patent/US4678945A/en
Publication of JPS60199227A publication Critical patent/JPS60199227A/ja
Publication of JPH0262967B2 publication Critical patent/JPH0262967B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/825Apparatus per se, device per se, or process of making or operating same
    • Y10S505/856Electrical transmission or interconnection system
    • Y10S505/857Nonlinear solid-state device system or circuit
    • Y10S505/858Digital logic

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ジョセフソン接合及び・インダクタを構成要
素とする超伝導回路の構成方法に関するものである。ジ
ョセフソン接合は超高速で消費電力が小さく、超高性能
の計算機の構成要素として注目されている。
ジョセフソン接合には大別して、トンネル型とブリッジ
型の2種類があるが、現在筒でに主にディジタル回路に
応用きれているのは、電流−電圧特性にヒステリシスを
有するトンネル型ジョセフソン接合で、超伝導状態と電
圧状態を2つの論理状態に対応させている。一方、ブリ
ッジ型ジョセフソン接合はトンネル型と異なり、接合容
量が無視できる程度に小さいためトンネル型ンヨセフソ
ン接合よりも高速に動作することが期待できるが電流−
電圧特性にヒステリ7スを有しないため、論理回路に応
用する場合には磁束量子を情報担体とする方式がとられ
る。
現在までに提案きれている、磁束量子を情報担体とする
磁束量子論理回路には、大別してl接合超伝導童子干渉
計を用いたものと2接合超伝導量子干渉計を用いたもの
の2通りがある0このうち後者の場合にはジョセフソン
接合が定常的に電圧状態に遷移してし1う、(・わゆる
ラッチアップが生じやすく正常に動作できる領域が小さ
くなる欠点がある。しかも、前記いずれの場合において
も信号伝送の一方向性をとるためKは3相以上の多相ク
ロックを必要とし、多相配線が必要となって論理回路の
製作プロセスが複雑になり、集積化した場合面積も大き
くなる問題点がある。そのうえ論理回路1段あたジの伝
達時間がクロックの周期によって決まるため、ジョセフ
ソン接合自体の超高速性を十分圧活用することができな
い0本発明の目的は、このような問題点を解決し、信号
を一方向に伝送するのに3相り07りを必要としない磁
束量子論理回路を考案し、かつ動作領域を十分広くする
ことKある0 このような目的を達成するため本発明の超伝導回路の構
成方法は、2つの1接合超伝導I子干渉組を超伝導配線
で接続した構造をとり、・(イアスミ流を非対称に印加
することにより伝送方向の一方向性をとっている。この
回路ではジョセフソン接合に並列にインダクタが加わっ
ているためジョセフソン接合が定常的に電圧状態になる
こと、すなわちラッチアノグを起こすことはないO筐だ
ジョセフソン接合はスイッチング時を除いて常に超伝導
状態にあるため回路における消費電力は非常に小さい。
本発明の超伝導回路の基本ゲートを第1図に示す。外側
のインダクタから成る超伝導ループ中の磁束の量子化条
件により、ジョセフソン接合とインダクタから成る3つ
のループ中の磁束量子の数の和は常圧零にならなければ
ならない。
以下第1図にもとづいてこのゲートの動作原理を詳細に
説明する。バイアス電流を印加していない場合およびバ
イアス電流のみを印加している場合には、3つのループ
のいずれにも磁束量子がなくこれを論理状態“θ″に対
応させる。入力電流が加わると、左側のジョセフソン接
合に流れる電流が接合の臨界電流値を越え、瞬間的にこ
のジョセフソン接合は電圧状態にスイッチし、フラクソ
イドの量子化条件を満足するようK、左のループには反
時計回りの周回電流が、真中のループには時計回りの周
回電流が発生する。この周回電流が流れることKよジ右
側のジョセフソン接合に流れる電流が接合の臨界電流値
を越え、このジぢセフソン接合が瞬間的に電圧状態にス
イッチし、時計回りの周回電流は右のループに伝搬され
る。以上ではわかりやすく説明するために周回電流につ
いて説明したが、反時計回り、時計回りの周回電流は各
々手前向き、向こう向きの磁束量子に対応しており、仁
のゲートでは前述した様な磁束量子の発生、伝搬が起き
る。この結果、左のループには手酌向きの磁束量子が、
右のループには向こう向きの磁束量子が存在しており、
この状態を論理状態″l″に対応させる。
フタで結合するか、あるいはこれを電流注入形に変換し
たものを用℃・ればよく、右のループに周回電流が流れ
ることにより、次段の左側のジョセフソン接合を流れる
電流を接合の臨界電流値よりも大きくすることができる
第2図は、第1図のゲートのしきい値特性を計算したも
のである。かっこ内の数字は各々、各ループ内の磁束量
子の数を表わしている。前述した論理状態“0″、“1
″は各々(0,0,0)モード(−1,o、 1)モー
ドに対応している。しきい値特性上で全平面にいずれか
のモードが対応しているのが本発明の特徴であり、これ
により第1図のゲートが定常的に電圧状態になることが
ないことを示している。また外側のインダクタより成る
ループ中の磁束の量子化条件により、かっこ内の3つの
数の和は常に零にならなけれはならず、これにより各モ
ードで他のモードと重なっていない領域が十分広くなっ
ている。
第2図中の斜線部の領域は動作領域を表わしてりるが、
この領域は第3図に示すようK、ジョセフソン接合をl
゛つ付加することによってさらに広くすることができる
。第3図のゲートの動作原理も第1図の場合と全く同様
であり、入力電流が加わることにより左端のループに反
時計回りの周回電流が、左から2番目のループに時計回
りの周回電流が発生し、時計回りの周回電流は右端のル
ープ1で伝搬される。第4図は第2図と同様K、第3図
のゲートのしきい値特性を示したものであり、この図の
斜線部分で示されている動作領域は、第2因の場合より
も婆らに広くなっている。このように1インダクタとジ
ョセフソン接合の臨界電流の積が小さいような、インダ
クタとジョセフソン接合を付は加えて動作領域を広くす
ることは本発明の特徴である。
以上の本発明の超伝導回路の構成方法を用いて構成した
超伝導回路の動作を計算機によってシミュ1 ゛レーションを行ない、正常に動作することを確認した
のでその結果を以下に詳細に示す。
シミュレーションにあたっては、ジョセフソン接合を通
常用いられている第5図に示すような等価回路で置き換
えた。本発明の超伝導回路では高速性に優れているブリ
ッジ型ジョセフソン接合を用いるので、第5図中の容量
の値は無視できる程度に小さいため、近似的に容量の値
を零にしているOこの近似は、動作シミュレーションを
行なう上で妥当な近似であり、これKより結果は実際の
場合とほとんど異ならない。
本発明の大きな特徴である、信号伝送の一方向性を確認
するために動作シミュレーションにあたっては、入力を
初段の入力側に加えた場合と、最終段の出力側圧加えた
場合の、2)Illlすの場合について考慮した。以上
の2通りの場合の動作シミュレーションの結果を各々、
第6uと第7図に示す。
L3 IO=B@O” 8l−IO1IB2= i 工
O” C= T IO+ IC′−2’0’■。Rn=
 2.6 mV、ここでΦ。は磁束量子で太ききは2.
1)68xio−” (wb)であり、■、は初段の入
力側に加える入力電流、Ic′は最終段の出力側圧加え
る入力電流である。
各図中でψ、1.ψ、2は各々、初段のゲートの左側、
右側のジョセフソン接合の両端の位相差を表わし同様に
ψ28.ψ2□は2段めのゲート、ψ、1.ψ3□は3
段めのゲートの各々、左側、右側のジョセフソン接合の
両端の位相差を表わす。ここで、左のループに磁束量子
が存在している場合には左側のジョセフソン接合の両端
の位相差が約2πだけ増加し、右のループに磁束量子が
存在している場合には右側のジョセフソン接合の両端の
位相差が約2πだけ増加する。したがって、第6図から
初段の入力側圧入力が加わった場合には、まず初段で前
述した動作原理に従って、磁束量子の発生・伝搬が起こ
り、これが次段に伝わt)2段め、3段めでも同様の磁
束量子の発生・伝搬が起こり、結局3段めの出力側のル
ープに磁束量子が伝搬する。筐た、第6図の動作シミュ
レーション結果からゲート1段あたりの伝達遅延時間は
2ピコ秒以下であり、ブリッジ型ジョセフソン接合を用
(・ることかでさ′:1 するために超高速にすることが可能であることがねかる
大きな入力を加えた場合の動作シミュレーションの結果
である。この場合には、最終段で磁束量子の発生が起こ
っているがこれは前段には伝搬していない。また入力と
してこれよりも小さな電流を加えた場合には最終段に磁
束量子の発生も起こらなかった。したがって、出力側に
かなり大きな電流が加わった場合にも信号は前段には伝
搬これないことがわかる。
また第3図に示した動作領域を広くしたゲートについて
も、3段を縦続に接続したものにつ(・て全< F16
1Cして計算機によるシミュレーションを行なった。こ
の場合にも初段の入力側圧入力を加えた場合には、初段
で磁束量子の発生・伝搬が起こりこれが次段に伝搬され
、最終段の出力側圧入力を加えた場合には、大きな電流
を加えて最終段に磁束量子の発生が起こっても前段には
伝搬これないことが確認された。
作の、計算機によるシミュレーションを行なった結果、
信号は入力側から出力側にのみ伝搬され、3相クロツク
を用いないで信号伝搬の一方向性がとれることが確認さ
れた。またこの超伝導回路の構成方法により、超高速の
論理回路の製作が可能であることが示された。
【図面の簡単な説明】
第1図は本発明の超伝導回路の構成方法による基本ゲー
トを示す図、第2図Vi第1図のゲートのしき(・値特
性を示す図、第3図は本発明の超伝導回路の構成方法に
より、ジョセフンン接合を付加して動作領域を広くした
ゲートを示す図、第4図は第3図のゲートのしきい値特
性を示す図、第5図は動作ンミュレーンヨンに用℃・た
ジョセフノン接合の等価回路を示す図、第6図は第1図
のゲートを3段縦続に、接続した回路について初段の入
力側に入力を加えた場合の動作シミュレーション結果、
第7図は第6図と同じ回路について最終段の出力側に入
力を加えた場合のシミュレーション結果である。 2・・・ジョセフノン接合、この接合の臨界電流aIo
。 ただしaは定数、3・・・インダクタ(L、)、4・・
・インダクタ(L、)、5・・・インダクタ(L3)、
 6・・バイアス[1(Illl)、7・・・バイアス
[1(Ill□)、8・・・ジョセフノン接合、9・・
・インダクタ、 10・・・超伝導電流、11・・・接
合の並列抵抗(Rn)、12・・接合の並列コンデンサ
(C) 特許出願人 菅 野 卓 雄 はが3名τ 第1図 第2図

Claims (1)

  1. 【特許請求の範囲】 1、ジョセフソン接合とインダクタを構成要素とし、磁
    束量子を情報担体とする超伝導回路において、3相クロ
    ツクを用いずに信号伝送の一方向性をとる回路の構成方
    法。 2、 ジョセフソン接合が定常的に電圧状態になること
    を防ぐためK、ジョセフソン接合と並列にインダクタを
    付加し、インダクタから成る超伝導ループ中の磁束の量
    子化条件を利用することKより、筐たけジョセフソン接
    合を付加することKよジ動作領域を広くする磁束量子論
    理回路の構成方法。
JP59056549A 1984-03-24 1984-03-24 超伝導回路 Granted JPS60199227A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59056549A JPS60199227A (ja) 1984-03-24 1984-03-24 超伝導回路
GB08503660A GB2156620B (en) 1984-03-24 1985-02-13 Unidirectional single-flux-quantum logic circuit
US06/701,488 US4678945A (en) 1984-03-24 1985-02-14 Unidirectional single-flux-quantum logic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59056549A JPS60199227A (ja) 1984-03-24 1984-03-24 超伝導回路

Publications (2)

Publication Number Publication Date
JPS60199227A true JPS60199227A (ja) 1985-10-08
JPH0262967B2 JPH0262967B2 (ja) 1990-12-27

Family

ID=13030174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59056549A Granted JPS60199227A (ja) 1984-03-24 1984-03-24 超伝導回路

Country Status (3)

Country Link
US (1) US4678945A (ja)
JP (1) JPS60199227A (ja)
GB (1) GB2156620B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290276A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd 超伝導装置
US5229962A (en) * 1991-06-13 1993-07-20 Yuh Perng Fei Buffered nondestructive-readout Josephson memory cell with three gates
US5334884A (en) * 1991-07-23 1994-08-02 International Business Machines Corporation Three junction squid mixer
SE512591C2 (sv) * 1995-06-30 2000-04-10 Ericsson Telefon Ab L M Anordning och förfarande avseende digital information
US7863892B2 (en) * 2005-10-07 2011-01-04 Florida State University Research Foundation Multiple SQUID magnetometer
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5649586A (en) * 1979-09-28 1981-05-06 Yoichi Okabe Logical element based on josephson junction

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117354A (en) * 1977-06-30 1978-09-26 International Business Machines Corporation Two-part current injection interferometer amplifiers and logic circuits
DE3008926A1 (de) * 1980-03-08 1981-10-01 Universität Karlsruhe Institut für Elektrotechnische Grundlagen der Informatik, 7500 Karlsruhe Asymmetrische interferometer mit josephson-kontakten gleicher magnetischer laenge

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5649586A (en) * 1979-09-28 1981-05-06 Yoichi Okabe Logical element based on josephson junction

Also Published As

Publication number Publication date
GB8503660D0 (en) 1985-03-13
GB2156620B (en) 1987-04-08
US4678945A (en) 1987-07-07
JPH0262967B2 (ja) 1990-12-27
GB2156620A (en) 1985-10-09

Similar Documents

Publication Publication Date Title
US6518786B2 (en) Combinational logic using asynchronous single-flux quantum gates
Likharev et al. RSFQ logic/memory family: A new Josephson-junction technology for sub-terahertz-clock-frequency digital systems
Balla et al. Low power dissipation MOS ternary logic family
US10153772B2 (en) Superconducting devices with enforced directionality
EP3577761B1 (en) Superconducting circuits based devices and methods
US10811587B2 (en) Josephson transmission line for superconducting devices
Krylov et al. Asynchronous dynamic single-flux quantum majority gates
US4506167A (en) High speed logic flip-flop latching arrangements including input and feedback pairs of transmission gates
Salameh et al. Superconductive logic using 2ϕ—Josephson junctions with half flux quantum pulses
JPS60199227A (ja) 超伝導回路
US7376691B2 (en) Arithmetic and logic unit using half adder
JPH0238018B2 (ja)
US20240039541A1 (en) SFQ-based Pulse-conserving Logic Gates
Fleischman et al. Evaluation of flux-based logic schemes for high-T/sub c/applications
US20230351234A1 (en) Effective synchronous gates for rapid single flux quantum logic
JPH0234018A (ja) フリップフロップ回路
Krylov et al. Rapid Single Flux Quantum (RSFQ) Circuits
Fulton et al. Josephson junction current-switched logic circuits
Krylov et al. Principals of Superconductive Circuits
Ichimiya et al. Josephson two-bit full adder utilizing wide margin functional gates
Krylov Design Methodologies for Single Flux Quantum VLSI Circuits
Krylov et al. Superconductive Circuits
Zhu et al. Analysis and experimental results of a CVTL buffer design
Fujimaki et al. Variable threshold logic with superconducting quantum interferometers
Mizugaki et al. Numerical simulation for digital applications of a coupled-SQUID gate with DC-biasing

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term