CN111868829A - 具有堆叠驱动器和差分变压器的超导存储器系统 - Google Patents

具有堆叠驱动器和差分变压器的超导存储器系统 Download PDF

Info

Publication number
CN111868829A
CN111868829A CN201880091271.9A CN201880091271A CN111868829A CN 111868829 A CN111868829 A CN 111868829A CN 201880091271 A CN201880091271 A CN 201880091271A CN 111868829 A CN111868829 A CN 111868829A
Authority
CN
China
Prior art keywords
word lines
state
coupled
memory
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880091271.9A
Other languages
English (en)
Inventor
H·Y·洛
Q·P·赫尔
R·M·布内特
D·L·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN111868829A publication Critical patent/CN111868829A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种包括存储器单元阵列的存储器系统可以包括字线的集合和耦合到存储器单元阵列中的存储器单元的返回字线的集合。存储器系统还可以包括耦合到存储器单元的位线的集合。每个存储器单元可以包括存储器存储元件，存储器存储元件包括读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中存储器存储元件还可以包括差分变压器，差分变压器与MJJ串联耦合，使得响应于施加到该位线的集合中的至少一个位线的位线电流和施加到该字线的集合中的至少一个字线的字线电流，差分变压器被配置为在至少一个读出SQUID中感应出通量。

Description

具有堆叠驱动器和差分变压器的超导存储器系统
背景技术
在诸如随机存取存储器等电子设备中使用的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路。但是，CMOS技术在器件尺寸方面已经达到其极限。另外，即使这些存储器不被访问，基于CMOS的存储器中的泄漏电流也会导致高功耗。
例如，数据中心中的服务器消耗越来越多的功率。功耗部分地是由于即使在CMOS电路不活动时仍然存在能量耗散而造成的功率损耗而导致的。这是因为，即使当这样的电路(诸如随机存取存储器)是不活动的并且不消耗任何动态功率时，但是由于需要保持CMOS晶体管的状态，这样的电路仍然消耗功率。另外，由于CMOS电路是使用DC电压供电的，因此即使在CMOS电路不活动时也会存在一定量的电流泄漏。因此，即使当这样的电路不执行诸如读取/写入等操作时，不仅由于需要保持CMOS晶体管的状态而且由于电流泄漏，也会浪费功率。
基于CMOS技术的存储器的一种替代方法是基于超导逻辑的存储器。
发明内容
在一个示例中，本公开涉及一种包括以行和列布置的存储器单元阵列的存储器系统。存储器系统还可以包括字线的集合，其中该字线的集合中的每个字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元。存储器系统还可以包括返回字线的集合，其中该返回字线的集合中的每个返回字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元。存储器系统还可以包括位线的集合，其中该位线的集合中的每个位线耦合到存储器单元阵列的至少一列中的第二多个存储器单元。每个存储器单元还可以包括至少一个存储器存储元件，包括至少一个读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中至少一个存储器存储元件还包括差分变压器，差分变压器与MJJ串联耦合，使得响应于施加到该位线的集合中的至少一个位线的位线电流和施加到该字线的集合中的至少一个字线的字线电流，差分变压器被配置为在至少一个读出SQUID中感应出通量，该字线的集合中的至少一个字线耦合到该返回字线的集合中的至少一个返回字线。
在另一方面，提供了一种存储器系统中的方法，存储器系统包括：以行和列布置的存储器单元阵列；字线的集合，其中该字线的集合中的每个字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元；返回字线的集合，其中该返回字线的集合中的每个返回字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元；位线的集合，其中该位线的集合中的每个位线耦合到存储器单元阵列的至少一列中的第二多个存储器单元，其中第一多个存储器单元中的每个存储器单元和第二多个存储器单元中的每个存储器单元包括至少一个存储器存储元件，至少一个存储器存储元件包括至少一个读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中至少一个存储器存储元件还包括与MJJ串联耦合的差分变压器。该方法可以包括：响应于施加到该位线的集合中的至少一个位线的位线电流和施加到该字线的集合中的至少一个字线的字线电流，执行读取操作，其中差分变压器被配置为在至少一个读出SQUID中感应出通量，该字线的集合中的至少一个字线耦合到该返回字线的集合中的至少一个返回字线。
在另一方面，本公开涉及一种存储器系统，该存储器系统包括以行和列布置的存储器单元阵列。存储器系统还可以包括字线的集合，其中该字线的集合中的每个字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元。存储器系统还可以包括返回字线的集合，其中该返回字线的集合中的每个返回字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元，并且其中该字线的集合中的每个字线和该返回字线的集合中的每个返回字线耦合到被配置为向存储器单元阵列的相应行提供电流的相应堆叠驱动器。存储器系统还可以包括位线的集合，其中该位线的集合中的每个位线耦合到存储器单元阵列的至少一列中的第二多个存储器单元。每个存储器单元还可以包括至少一个存储器存储元件，至少一个存储器存储元件包括至少一个读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中至少一个存储器存储元件还包括差分变压器，差分变压器与MJJ耦合，使得响应于施加到该位线的集合中的至少一个位线的位线电流和经由相应堆叠驱动器施加到耦合到该返回字线的集合中的至少一个返回字线的该字线的集合中的至少一个字线的字线电流，差分变压器被配置为在至少一个读出SQUID中感应出通量。
提供本“发明内容”以便以简化的形式介绍一些概念，这些概念将在下面的“具体实施方式”中进一步描述。本“发明内容”既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
附图说明
本公开通过示例的方式示出并且不受附图的限制，在附图中，相似的附图标记指示相似的元素。附图中的元素被示出以为了简单且清楚，而不一定按比例绘制。
图1示出了根据一个示例的存储器单元的图；
图2是示出根据一个示例的SQUID上的电流与在SQUID中感应出的通量之间的关系的图；
图3示出了根据一个示例的与存储器单元相对应的时序图；
图4示出了存储器单元的另一示例的图；
图5示出了根据一个示例的具有堆叠驱动器的存储器系统；
图6示出了根据一个示例的包括耦合到处理器的存储器的计算系统；以及
图7示出了根据一个示例的与存储器系统有关的方法的流程图。
具体实施方式
在本公开中描述的示例涉及基于超导逻辑的存储器系统，包括约瑟夫森磁性随机存取存储器(JMRAM)。某些示例涉及包括堆叠驱动器和差分变压器的超导存储器系统。其他示例涉及用于在存储器系统中使用的存储器单元。某些示例还涉及相互量子逻辑(RQL)兼容的JMRAM。与CMOS晶体管不同，RQL电路是使用基于约瑟夫森结的器件的超导体电路。示例性约瑟夫森结可以包括经由阻碍电流的区域耦合的两个超导体。阻碍电流的区域可以是超导体本身的物理变窄、金属区域或薄绝缘层。例如，超导体绝缘体超导体(SIS)类型的约瑟夫森结可以被实现为RQL电路的一部分。例如，超导体是在没有电场的情况下可以承载直流电(DC)的材料。这样的材料具有零电阻。例如，在低于Tc(例如，9.3K)的温度下，铌是超导的；但是，在高于Tc的温度下，它表现为具有电阻的普通金属。因此，在SIS类型的约瑟夫森结中，超导体可以是铌超导体，而绝缘体可以是Al2O3势垒。在SIS型结中，超导电子由量子力学波函数描述。两个超导体之间的超导电子波函数的相位的时间变化的相位差对应于两个超导体之间的电势差。在RQL电路中，在一个示例中，SIS型结可以是超导回路的一部分。当两个超导体之间的电势差在一个相变周期内相对于时间被积分时，通过回路的磁通量将以单个磁通量量子的整数倍发生变化。与单个磁通量量子相关联的电压脉冲称为单通量量子(SFQ)脉冲。例如，过度阻尼约瑟夫森结会产生个体单通量量子(SFQ)脉冲。在RQL电路中，每个约瑟夫森结可以是一个或多个超导回路的一部分。跨结的相位差可以通过施加到回路的磁通量来调节。
包括传输线的各种RQL电路可以通过根据需要通过电感器或其他组件耦合多个约瑟夫森结来形成。SFQ脉冲可以在至少一个时钟的控制下经由这些传输线传播。SFQ脉冲可以为正或负。例如，当正弦偏置电流被提供给结时，正脉冲和负脉冲都可以在相反的时钟相位期间在传输线上向右传播。由于不存在偏置电阻器，RQL电路可以有利地具有零静态功耗。另外，可以使用交流(AC)电源来给RQL电路供电。AC电源也可以充当RQL电路的稳定时钟参考信号。在一个示例中，可以使用一对正和负(互异)SFQ脉冲对数字数据进行编码。例如，可以将逻辑“1”位编码为在正弦时钟的正相和负相中生成的SFQ脉冲的互异对。逻辑“0”位可以通过在时钟周期内不存在正/负脉冲对来编码。正SFQ脉冲可以在时钟的正部分期间到达，而负脉冲可以在时钟的负部分期间到达。
示例性RQL电路的构建块可以包括各种类型的逻辑门。示例性逻辑门包括“与”门、“或”门、逻辑“A和非B”(AanB)门以及逻辑“与和或”(AndOr)门。“AanB”门可以具有两个输入和一个输出(Q)。除非输入脉冲B首先出现，否则输入脉冲A可以传播到输出Q。“AndOr”门可以具有两个输入和两个输出(Q1和Q2)。第一输入脉冲、输入脉冲A或输入脉冲B去往输出Q1，而第二输入脉冲去往输出Q2。这些门的逻辑行为可以基于前面提到的互异数据编码。例如，正脉冲改变感应回路的内部通量状态，但是尾随的负脉冲在每个时钟周期擦除内部状态，从而产生组合逻辑行为。
微波信号(例如，SFQ脉冲)可以用于控制存储器单元的状态。在读取/写入操作期间，字线和位线可以通过经由地址总线到达的SFQ脉冲而被选择性地激活。这些脉冲进而可以控制字线和位线驱动器，字线和位线驱动器可以向相关的存储器单元提供字线和位线电流。例如，这样的存储器单元可以使用超导量子干涉器件(SQUID)来读出。存储器单元可以包括SQUID和磁性约瑟夫森结(MJJ)器件，SQUID和MJJ器件可以被配置为使得在施加适当量的电流偏置和磁通量的情况下，存储器单元可以处于逻辑“1”状态或处于逻辑“0”状态。在一个示例中，如果存储器单元处于逻辑“1”状态，则在经由字线施加电流的情况下，SQUID可以转变为“电压状态”。耦合到存储器单元的感测放大器可以感测表示逻辑“1”状态的电压。逻辑“0”状态可以对应于“基本上零电压状态”，使得在逻辑“0”状态下，尽管经由字线施加电流，但是SQUID可以保持在“基本上零电压状态”。感测放大器可以感测这表示逻辑“0”状态。
存储器单元可以以行和列布置，使得每一行可以通过公共通量偏置(例如，读取字线信号)来激活，并且每个位线可以形成传输线，该传输线可以将处于电压状态的存储器单元的输出传播到在列的一端的感测放大器。列中的存储器单元可以被公共电流源串行偏置；例如通量泵。
图1示出了根据一个示例的存储器单元100的图。在一个示例中，如图1所示，存储器单元100可以包括存储器存储元件102，该存储器存储元件102包括至少一个磁性约瑟夫森结(MJJ)器件110以及至少两个约瑟夫森结112和114。在一个示例中，约瑟夫森结112和114中的每个可以是超导体绝缘体超导体(SIS)类型的约瑟夫森结。存储器存储元件102还可以包括差分变压器116。差分变压器116可以包括两个电感器122和124以及电感器126。在一个示例中，约瑟夫森结112和114可以形成读出超导量子干涉器件(SQUID)。在一个示例中，MJJ器件110可以是具有至少两个磁阻挡层(例如，铁磁阻挡)的超导体。在一个示例中，至少两个磁阻挡层(例如，铁磁阻挡)可以与基于单通量量子(SFQ)脉冲的电路兼容。在另一示例中，可以有两个磁阻挡层，其中一个磁阻挡层具有固定的磁性状态，而另一磁阻挡层具有双稳态的磁性状态。在一个示例中，MJJ器件110可以包括夹在自由磁性层与固定磁性层之间的非磁性层。在任何这些层之间可以有中间层。在一个示例中，自由磁性层可以具有非常软的磁性，以允许响应于小的磁场而切换磁化方向。自由磁性层可以包括掺杂有钒、锆、钼或铪中的至少一种的磁性合金。固定磁性层可以使用未掺杂的磁性合金来形成。在另一示例中，固定磁性层可以具有比自由磁性层低的掺杂量。固定磁性层的磁滞可以比自由磁性层的磁滞大。固定磁性层的厚度可以被选择以使得MJJ器件能够在“零状态”与“π状态”之间转变。例如，磁性层可以具有10埃至25埃的厚度。磁性合金可以是Ni-Fe合金、Ni-Co合金、Fe-Co合金或Co-Ni-Fe合金。在另一示例中，磁性层可以包括掺杂有锆(Zr)的Ni-Fe合金。在其他示例中，磁性层可以包括掺杂有钼或铪的Ni-Fe合金。非磁性层可以包括钒(V)、钼(Mo)、铜(Cu)、铝(Al)、钽(Ta)或铬(Cr)中的至少一种。作为本公开的一部分而描述的任何层可以使用诸如溅射等物理气相沉积(PVD)技术来形成。尽管描述了以某种方式布置的MJJ器件110的一定数目的层，但是可以存在不同地布置的更多或更少的层。
继续参考图1，存储器单元100可以耦合到字线和位线以执行各种存储器操作，包括例如读取和写入操作。例如，用于执行读取操作的读取字线(RWL1)可以耦合到存储器单元100。读取字线的返回(例如，返回读取字线RWL2)也可以经由差分变压器116耦合到存储器单元100。用于执行写入操作的写入字线(WWL)可以耦合到存储器单元100。写入字线可以磁耦合到MJJ 110。另外，用于执行读取操作的读取位线(RBL)可以耦合到存储器单元100。用于执行写入操作的写入位线(WBL)也可以耦合到存储器单元100。写入位线可以磁耦合到MJJ 110。在一个示例中，与MJJ 110的耦合可以使得可以通过施加局部写入字线电流和/或通过施加写入位线电流来改变MJJ的磁阻挡层的磁化。
在一个示例中，MJJ 110可以处于第一状态(例如，对应于至少一个磁阻挡层的第一磁化配置)和第二状态(例如，对应于至少一个磁阻挡层的第二磁化配置)，其中第一磁化配置可以基本上不同于第二磁化配置。在一个示例中，当至少两个磁阻挡层中的每个的磁化彼此相对时，MJJ 110可以处于一种状态。在一个示例中，该状态可以是MJJ 110的“零状态”。当至少两个磁阻挡层中的每个的磁化彼此支撑时，MJJ 110可以处于不同的状态。在一个示例中，该状态可以是“π状态”。在“π状态”下，MJJ 110可以向JJ 112和114施加通量，使得在施加字读取电流的情况下，由于由MJJ 110生成的通量和通过经由差分变压器116的字读取电流的耦合而在存储器存储元件102中感应的电流可以与在节点A处施加的位读取电流组合以触发约瑟夫森结112和114，从而将读出SQUID发送到电压状态。该电压可以沿着读取位线生成电流，该电流可以用作具有一定阻抗的传输线。该电流可以使用感测放大器来感测。在一个示例中，在写入操作期间，写入字线(WWL)和写入位线(WBL)可以从相应驱动器接收电流(稍后描述)。局部写入字线电流和局部写入位线电流可以改变与MJJ 110的至少一个磁阻挡层相关联的磁化。当磁场(由局部字线电流和局部位线电流产生)引起磁阻挡层的相应磁化彼此支撑时，MJJ 110可以处于“π状态”。相反，当该磁场(例如，由局部字线电流和局部位线电流产生)引起至少一个磁障的相应磁化彼此相对时，MJJ 110可以处于“零状态。”在一个示例中，“π状态”可以对应于存储器单元100的逻辑“1”状态，而“零状态”可以对应于存储器单元100的逻辑“0”状态。
继续参考图1，在读取操作期间，读取字线(RWL1)可以从相应字线驱动器接收电流，并且读取位线(RBL)可以从位线电流源接收电流。在一个示例中，读取字线(RWL1)可以耦合到电感器124，并且返回读取字线(RWL2)可以耦合到电感器122。在该示例中，电感器124可以用作相对于读取字线的差分变压器116的初级耦合，并且电感器122可以用作相对于返回读取字线的差分变压器116的初级耦合。如图1所示，读取字线(RWL1)和返回读取字线(RWL2)也可以经由电容元件130彼此耦合。在一个示例中，读取位线(RBL)可以经由节点A耦合到存储器存储元件102并且提供局部位线电流。一定量的局部位线电流可以流到每个约瑟夫森结(例如，约瑟夫森结112和约瑟夫森结114)。在一种状态(例如，π状态)下，MJJ110可以向由约瑟夫森结112和114以及电感器122和124形成的读出SQUID提供通量偏置。在读取操作期间，来自MJJ 110的这种通量偏置可以添加到由流过读取字线(RWL1)的电流和流过返回读取字线(RWL2)的电流生成的通量，使得读出SQUID转变为电压状态。与MJJ 110串联的差分变压器116可以有利地减少触发读出SQUID的状态所需要的通量的量。在该示例中，因为差分变压器116与MJJ 110串联，所以减小了来自差分变压器116的通量贡献的量。因此，减少了执行读取操作所需要的电流的量。在第二状态(例如，零状态)下，MJJ 110可以不向由约瑟夫森结112和114形成的读出SQUID提供任何通量偏置。在这种状态下，在该示例中，来自差分变压器116的通量贡献不足以触发读出SQUID进入电压状态。尽管图1示出了以某种方式布置的一定数目的组件，但是存储器单元100可以包括不同地布置的更多或更少的组件。例如，尽管图1示出了耦合到差分变压器116的差分读取字线和返回字线，但是可以不使用差分读取字线，并且代替差分变压器116，可以将单端变压器耦合到读取字线。
图2是示出根据该示例的SQUID两端的电流(纵轴)与在SQUID中感应的通量(横轴)之间的关系的图。最初，当电流低于水平虚线时，SQUID处于零电压状态210。一旦经由读取字线和读取位线施加电流，它将向SQUID中添加通量，并且一旦通量的量超过某个阈值(例如，垂直线)，则SQUID的状态转换为电压状态220。
图3示出了根据一个示例的与图1的存储器单元100相对应的时序图。在该示例中，为了简化对读取操作的说明，假定两个约瑟夫森结(112和114)的临界电流均为IC。在时间T0，在没有来自MJJ 110或读取字线的任何电流的情况下，DC电流(IRBL)被提供给读取位线(RBL)，该电流在两个支路(包括图1的约瑟夫森结112的支路和包括图1的约瑟夫森结114的另一支路)之间划分。因此，在该示例中，每个结使IC的一半从上到下(例如，从节点A到节点B)流过它；在这种情况下，两个结都没有足够的电流来触发。作为读取操作的一部分，一定量的电流(例如，IRWL1)被施加(时间T1)到读取字线(RWL1)，并且该电流(例如，IRWL2)也流过返回读取字线(RWL2)并且可能将三分之一的IC感应到SQUID中。由于这是循环电流，因此它将被添加到SQUID中的一个约瑟夫森结并且从SQUID中的另一约瑟夫森结中被减去。因此，在该示例中，通过一个结(例如，约瑟夫森结112)的电流的量将是IC的一半+IC的三分之一；而另一结(例如，约瑟夫森结114)中的电流的量将是IC的一半-IC的三分之一。但是，此时，每个结中的总电流量仍然未超过临界电流(IC)量。该状态对应于图2所示的“0”状态。在中间写入操作之后(时间T4)，假定MJJ 110处于π状态，并且如果MJJ 110被调节为也向SQUID中提供大约三分之一的IC电流，则通过结之一(例如，约瑟夫森结112)的电流的量将是IC的一半+IC的三分之一+IC的三分之一。如前所述，在该示例中，这是从读取位线流出的IC的一半、来自RWL1/RWL2电流脉冲的IC的三分之一以及由MJJ 110提供的IC的三分之一的结果。基本上等于或大于IC电流的量的这个量的电流将激活结，该结进而使SQUID进入电压状态(时间T6)，这将指示为逻辑“1”值的读数。
存储器存储元件102的输出电压、电流或任何其他参数的变化可以使用感测放大器来感测。在一个示例中，一旦被感测放大器放大，电流脉冲的存在或不存在就可以将存储器单元100的状态确定为逻辑“0”或逻辑“1”。例如，逻辑“1”状态可以对应于“电压状态”，其中耦合到存储器单元的感测放大器可以将电压感测为表示逻辑“1”状态。逻辑“0”状态可以对应于“基本上零电压状态”，使得感测放大器可以将其感测为表示逻辑“0”状态。在该示例中，存储器单元100的电压取决于经由读取字线(RWL1)和返回读取字线(RWL2)两者的电流的施加。图1所示的节点A和B可以被视为射频传输线的端子。存储器单元100的阻抗可以使用等式
Figure BDA0002682088430000101
基于从节点A到节点B的电感(L)以及通过存储器单元100的相对于地的电容(C)来确定。尽管图1示出了以某种方式布置的存储器单元100的一定数目的组件，但是可以存在更多或更少数目的不同地布置的组件。
图4示出了根据一个示例的存储器单元400的图。在一个示例中，如图4所示，存储器单元400可以包括存储器存储元件402，该存储器存储元件402包括至少一个磁性约瑟夫森结(MJJ)器件410以及至少两个约瑟夫森结412和414。在一个示例中，约瑟夫森结412和414中的每个可以是超导体-绝缘体-超导体(SIS)类型的约瑟夫森结。存储器存储元件402还可以包括差分变压器416。差分变压器416可以包括两个初级耦合422和424以及次级耦合426。在该示例中，存储器存储元件还可以包括另一变压器432。在一个示例中，约瑟夫森结412和414可以形成读出超导量子干涉器件(SQUID)。在一个示例中，MJJ器件410可以是具有与基于单通量量子(SFQ)脉冲的电路兼容的至少两个磁阻挡层(例如，铁磁阻挡)的超导体。在另一示例中，可以有两个磁阻挡层，其中一个磁阻挡层具有固定的磁性状态，而另一磁阻挡层具有双稳态的磁性状态。其他类型的材料(诸如铝)可以与铌一起用于超导体。
在一个示例中，MJJ器件410可以包括夹在自由磁性层与固定磁性层之间的非磁性层。在任何这些层之间可以有中间层。在一个示例中，自由磁性层可以具有非常软的磁性，以允许响应于小的磁场而切换磁化方向。自由磁性层可以包括掺杂有钒、锆、钼或铪中的至少一种的磁性合金。固定磁性层可以使用未掺杂的磁性合金来形成。在另一示例中，固定磁性层可以具有比自由磁性层低的掺杂量。固定磁性层的磁滞可以比自由磁性层的磁滞大。固定磁性层的厚度可以被选择以使得MJJ器件能够在“零状态”与“π状态”之间转变。例如，磁性层可以具有10埃至25埃的厚度。磁性合金可以是Ni-Fe合金、Ni-Co合金、Fe-Co合金或Co-Ni-Fe合金。在另一示例中，磁性层可以包括掺杂有锆(Zr)的Ni-Fe合金。在其他示例中，磁性层可以包括掺杂有钼或铪的Ni-Fe合金。非磁性层可以包括钒(V)、钼(Mo)、铜(Cu)、铝(Al)、钽(Ta)或铬(Cr)中的至少一种。作为本公开的一部分而描述的任何层可以使用诸如溅射等物理气相沉积(PVD)技术来形成。尽管描述了以某种方式布置的MJJ器件410的一定数目的层，但是可以存在不同地布置的更多或更少的层。
继续参考图4，存储器单元400可以耦合到字线和位线以执行各种存储器操作，包括例如读取和写入操作。例如，用于执行读取操作的读取字线(RWL1)可以耦合到存储器单元400。读取字线的返回(例如，返回读取字线RWL2)也可以经由差分变压器416耦合到存储器单元400。用于执行写入操作的写入字线(WWL)可以耦合到存储器单元400。此外，用于执行读取操作的读取位线(RBL)可以耦合到存储器单元400。用于执行写入操作的写入位线(WBL)也可以耦合到存储器单元400。写入位线可以磁耦合到MJJ 410。在一个示例中，与MJJ410的耦合可以使得可以通过局部写入字线电流的施加和/或通过局部写入位线电流的施加来改变MJJ 410的至少一个磁阻挡层的磁化。写入字线可以磁耦合到MJJ 410。在一个示例中，与MJJ 410的耦合可以使得可以通过局部写入字线电流的施加和/或通过写入位线电流的施加来改变MJJ的至少一个磁阻挡层的磁化。
在一个示例中，MJJ 410可以处于第一状态(例如，对应于至少一个磁阻挡层的第一磁化配置)和第二状态(例如，对应于至少一个磁阻挡层的第二磁化配置)，其中第一磁化配置可以基本上不同于与第二磁化配。在一个示例中，类似于图1的MJJ 110，当至少两个磁阻挡层中的每个的磁化彼此相对时，MJJ 410可以处于一种状态。在一个示例中，该状态可以是MJJ 410的“零状态”。当至少两个磁阻挡层中的每个的磁化彼此支撑时，MJJ 410可以处于不同的状态。在一个示例中，该状态可以是“π状态”。在“π状态”下，MJJ 410可以向JJ412和414施加通量，使得在施加字读取电流的情况下，由于由MJJ 410生成的通量和通过经由差分变压器416的字读取电流的耦合而在存储器存储元件402中感应的电流可以与位读取电流组合以将约瑟夫森结412和414触发到π状态，从而将读出SQUID发送到电压状态(例如，2.5毫伏状态)。该电压可以沿着读取位线生成电流，该电流可以用作具有一定阻抗的传输线。该电流可以使用感测放大器来感测。在一个示例中，在写入操作期间，写入字线(WWL)和写入位线(WBL)可以从相应驱动器接收电流(稍后描述)。局部写入字线电流和局部写入位线电流可以改变MJJ 410的至少一个磁阻挡层的磁化。当该磁场(例如，由局部字线电流和局部位线电流产生)引起磁阻挡层的相应磁化彼此支撑时，MJJ 410可以处于“π状态”。相反地，当该磁场(例如，由局部字线电流和局部位线电流产生)引起至少一个磁阻挡层的相应磁化彼此相对时，MJJ 410可以处于“零状态”。在一个示例中，“π状态”可以对应于存储器单元400的逻辑“1”状态，而“零状态”可以对应于存储器单元400的逻辑“0”状态。
继续参考图4，在读取操作期间，读取字线(RWL1)可以从相应的字线驱动器接收电流，并且读取位线(RBL)可以从位线电流源接收电流。在一个示例中，读取字线(RWL1)可以耦合到电感器424，并且返回读取字线(RWL2)可以耦合到电感器422。在该示例中，电感器424可以用作相对于读取字线的差分变压器432的初级耦合，并且电感器422可以用作相对于返回读取字线的差分变压器432的初级耦合。如图4所示，读取字线(RWL1)和返回读取字线(RWL2)也可以经由电容元件430彼此耦合。在一个示例中，读取位线(RBL)可以向存储器存储元件402提供局部位线电流。一定量的局部位线电流可以流到每个约瑟夫森结(例如，约瑟夫森结412和约瑟夫森结414)中的每一个。在一种状态(例如，π状态)下，MJJ 410可以向由约瑟夫森结412和414形成的读出SQUID提供通量偏置。在读取操作期间，来自MJJ 410的这种通量偏置可以添加到由流过读取字线(RWL1)的电流和流过返回读取字线(RWL2)的电流生成的通量，使得读出SQUID转变为电压状态。与具有与读出SQUID串联的差分变压器116的示例存储器单元100不同，示例存储器单元400包括在读出SQUID与差分变压器416之间的分流器。因此，与存储器单元100所需要的读取电流相比，该示例可能需要更多的读取电流来改变SQUID的状态。在第二状态(例如，零状态)下，MJJ 410可以不向由约瑟夫森结412和414形成的读出SQUID提供任何通量偏置。在这种状态下，在该示例中，来自差分变压器416的通量贡献不足以触发读出SQUID进入电压状态。
在该示例中，就与存储器单元400相关联的读取操作的定时而言，其类似于图3所示的与存储器单元100相关联的读取操作。为了简化对读取操作的说明，假定两个约瑟夫森结(412和414)的临界电流均为IC。在时间T0，在没有来自MJJ 410或读取字线的任何通量的情况下，DC电流(IRBL)被提供给读取位线(RBL)，该电流在两个支路(包括图4的约瑟夫森结412的支路和包括图4的约瑟夫森结414的另一支路)之间几乎均等地划分。因此，在该示例中，每个结使IC的一半从上到下流过它；在这种情况下，两个结都没有足够的电流来触发。作为读取操作的一部分，一定量的电流被施加(时间T1)到读取字线(RWL1)，并且该电流也流过返回读取字线(RWL2)并且可能将三分之一的IC感应到SQUID中。由于这是循环电流，因此它将被添加到SQUID中的一个约瑟夫森结并且从SQUID中的另一约瑟夫森结中被减去。因此，在该示例中，通过一个结(例如，约瑟夫森结412)的电流的量将是IC的一半+IC的三分之一；而另一结(例如，约瑟夫森结414)中的电流的量将是IC的一半-IC的三分之一。但是，此时，每个结中的总电流量仍然未超过临界电流(IC)量。该状态对应于图2所示的“0”状态。在中间写入操作之后(时间T4)，假定MJJ 410处于π状态，并且如果MJJ 410被调节为也向SQUID中提供大约三分之一的IC电流，则通过结之一(例如，约瑟夫森结412)的电流的量将是IC的一半+IC的三分之一+IC的三分之一。在该示例中，这是从读取位线流出的IC的三分之一、来自RWL1/RWL2电流脉冲的IC的三分之一以及由MJJ 410提供的IC的三分之一的结果。基本上等于或大于IC电流的量的这个量的电流将激活结，该结进而将使SQUID进入电压状态(时间T6)，这将指示为逻辑“1”值的读数。
与存储器存储元件102的情况一样，存储器存储元件402的输出电压、电流或任何其他参数的变化可以使用感测放大器来感测。在一个示例中，一旦被感测放大器检测到，电流脉冲的存在或不存在就可以将存储器单元400的状态确定为逻辑“0”或逻辑“1”。例如，逻辑“1”状态可以对应于“电压状态”，其中耦合到存储器单元的感测放大器可以将电压感测为表示逻辑“1”状态。逻辑“0”状态可以对应于“基本上零电压状态”，使得感测放大器可以将其感测为表示逻辑“0”状态。在该示例中，存储器单元400的电压取决于经由读取字线(RWL1)和返回读取字线(RWL2)两者的电流的施加。尽管图4示出了以某种方式布置的存储器单元400的一定数目的组件，但是可以存在更多或更少数目的不同地布置的组件。例如，尽管图4示出了耦合到差分变压器416的差分读取字线和返回字线，但是可以不使用差分读取字线，并且代替差分变压器416，可以将单端变压器耦合到读取字线。
图5示出了根据一个示例的具有堆叠驱动器的存储器系统500的一部分。存储器系统500可以包括组织成存储器单元阵列510的存储器单元。存储器单元阵列510可以包括X列和Y行(例如，X和Y中的每个是大于至少16的整数)。例如，最右边的列可以包括存储器单元M11 522、M12 524和M1Y 526。最右边的列左侧的列可以包括存储器单元M21 528、M22 530和M2Y532。最左边的列可以包括存储器单元MX1 534、MX2 536和MXY538。顶行可以包括存储器单元MX1 534、M21 528和M11 522。从顶部开始的第二行可以包括存储器单元MX2 536、M22 530和M12524。最底部的行可以包括存储器单元MXY 538、M2Y 532和M1Y 526。每一列可以接收读取位线电流和写入位线电流。每个存储器单元可以是存储器单元100或存储器单元400。因此，在该示例中，每个存储器单元可以耦合到读取字线(例如，用于顶行中的存储器单元的RWL1)以执行读取操作。读取字线的返回(例如，顶行中的存储器单元的返回读取字线RWL2)也可以被耦合。存储器系统还可以包括堆叠驱动器552、554和556。堆叠驱动器552可以包括可切换电压源，可切换电压源可以经由来自行译码器的控制信号来控制。类似地，堆叠驱动器554可以包括可切换电压源，并且堆叠驱动器556可以包括可切换电压源。每个可切换电压源还可以类似地基于从行译码器接收的控制信号来控制。耦合到存储器单元的感测放大器(例如，感测放大器520)可以将电压感测为表示逻辑“1”状态。逻辑“0”状态可以对应于“基本上零电压状态”，使得在逻辑“0”状态下，尽管经由字线施加电流，但是读出SQUID可以保持在“基本上零电压状态”。感测放大器(例如，感测放大器520)可以将其感测为表示逻辑“0”状态。
读取字线和返回读取字线的差分性质可以有利地允许驱动器被堆叠。这可以导致关于用于布线用于输送读取电流的导体所需要的芯片布局方面的节省。在示例存储器系统500中，读取字线和对应返回读取字线彼此耦合，并且变压器的信号和返回部分都耦合到读取字线变压器，从而降低了读取字线驱动器的电流需求。信号与返回线之间的电容器(例如，电容器130或电容器430)可以减小传输线对于正确阻抗的必要电容。驱动器可以被配置为可以用作电流控制电压源的SQUID。例如，当SQUID打开时，存储器单元将被由SQUID产生的电流读取。因此，在示例存储器系统500中，差分读取字线和对应返回读取字线可以有利地允许使用堆叠读取字线驱动器。尽管图5示出了以某种方式布置的存储器系统500的一定数目的组件，但是可以存在更多或更少数目的不同地布置的组件。例如，尽管图5示出了针对读取字线和对应返回读取字线中的每一个的一个堆叠驱动器，但是堆叠驱动器可以由读取字线和对应返回读取字线中的多于一个共享。此外，每个读出SQUID还可以耦合到多个读取字线驱动器和读取字线。另外，虽然堆叠驱动器被示出为布置在每一行的左侧，但是它们可以放置在另一侧。类似地，位线电流源和感测放大器可以不同地布置。另外，像读取字线和返回读取字线一样，写入字线和对应返回写入字线以及写入位线和对应返回写入位线也可以是差分的。这还可以允许堆叠对应的驱动器或电流源，这进而可以有利地进一步节省关于布线用于输送电流的导体所需要的芯片布局。最后，尽管图5示出了读取位线：RBLX，但是这可能不是必需的，因为DC电流可以从耦合到感测放大器的节点来提供。
图6示出了根据一个示例的包括耦合到存储器620的处理器610的计算系统600。处理器610可以以如先前以及关于图7进一步说明的方式在存储器620上执行读取或写入操作。另外，处理器610和存储器620可以与其他基于超导逻辑的器件一起使用。通常，在低温环境中运行并且需要存储指令或数据的任何超导器件都可以包括存储器620。此外，处理器610不需要处于低温环境中；相反，它可以在非低温下运行。在该示例中，存储器620可以处于单独的低温环境中，并且可以以可以维持低温环境的方式经由连接器耦合到处理器610。存储器620可以用作数据中心中的存储部的一部分以用于传递基于云的服务，诸如软件即服务、平台即服务或其他服务。存储器系统620可以包括以行和列布置的存储器单元阵列602。在一个示例中，阵列602可以是存储器单元阵列，例如，约瑟夫森磁性随机存取(JMRAM)存储器单元。存储器系统620还可以包括可以被配置为译码行控制/地址信号的行译码器618。行译码器618还可以耦合到字线驱动器622。字线驱动器622可以包括用于向与为任何读取或写入操作而选择的字线相关联的存储器单元的子集或全部存储器单元提供字线读取/写入电流的电路系统。字线驱动器622可以经由字线624提供这样的电流。字线624可以包括读取字线、返回读取字线和写入字线。换言之，可以使用不同的字线来向为读取或写入操作而选择的存储器单元提供电流。在一个示例中，字线驱动器622可以以如图5所示的堆叠配置来配置。
存储器系统620还可以包括可以被配置为从处理器610接收控制信号或其他信号的总线接口630。总线接口630还可以耦合到位线驱动器632。位线驱动器632可以包括用于向为任何读取或写入操作而选择的位线相关联的存储器单元的子集或所有存储器单元提供位线读取电流的电路系统。位线驱动器632可以经由位线634提供这样的电流。位线634可以包括读取位线和写入位线两者。换言之，可以使用不同的位线来向为读取或写入操作而选择的存储器单元提供电流。通过使用行和列地址，可以使用地址访问任何存储器单元。每个位线(例如，位线634)还可以耦合到感测放大器604，感测放大器604用于感测位线以确定存储器单元阵列602中的每个存储器单元的逻辑状态。
存储器单元阵列602与感测放大器604之间的耦合可以包括射频(RF)传输线。每一列中的存储器单元可以由公共电流源(例如，通量泵)串行地电流偏置。如前所述，位线634可以用于将该电流耦合到列中的每个存储器单元。尽管图6示出了以某种方式布置的计算系统600的一定数目的组件，但是可以存在更多或更少数目的不同地布置的组件。
根据一个示例，图7示出了与与存储器系统500和计算系统600相关联的方法700相对应的流程图。步骤710可以包括对地址进行译码以选择用于执行读取操作的行和列。如前所述，列译码器可以在从处理器或另一设备接收到地址时执行该步骤。
步骤720可以包括向与被选择用于执行读取操作的列相对应的读取位线施加位线电流。如前所述，位线驱动器可以用于提供位线电流。位线驱动器可以被配置为向位线(例如，图5的所选择的位线的图1、图4的RBL)提供DC电流。
步骤730可以包括生成字读取电流，并且经由耦合以接收字读取电流的堆叠驱动器之一向与被选择用于执行读取操作的行相对应的所选择的读取字线和相关联的返回读取字线施加字线电流。如图5所示，堆叠驱动器可以用作读取字线的电流源，并且所施加的电流可以经由电容器耦合到返回读取字线。
步骤740可以包括响应于施加到读取字线和返回字线的位线电流和字线电流而执行读取操作。尽管图7示出了以特定顺序执行的步骤，但是这些步骤中的至少一个可以以不同顺序执行。另外，可以执行更少或更多的步骤。
总之，本公开涉及一种包括以行和列布置的存储器单元阵列的存储器系统。存储器系统还可以包括字线的集合，其中该字线的集合中的每个字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元。存储器系统还可以包括返回字线的集合，其中该返回字线的集合中的每个返回字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元。存储器系统还可以包括位线的集合，其中该位线的集合中的每个位线耦合到存储器单元阵列的至少一列中的第二多个存储器单元。每个存储器单元还可以包括至少一个存储器存储元件，包括至少一个读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中至少一个存储器存储元件还包括差分变压器，差分变压器与MJJ串联耦合使得响应于施加到该位线的集合中的至少一个位线的位线电流和施加到该字线的集合中的至少一个字线的字线电流，差分变压器被配置为在至少一个SQUID中感应出通量，该字线的集合中的至少一个字线耦合到该返回字线的集合中的至少一个返回字线。
读出SQUID可以包括第一约瑟夫森结(JJ)和第二约瑟夫森结(JJ)，并且差分变压器可以包括耦合到该字线的集合中的至少一个字线的第一初级耦合和耦合到该返回字线的集合中的至少一个返回字线的第二初级耦合。
存储器存储元件可以被配置为基于位线电流的至少一部分、由来自字线电流的感应通量生成的电流的至少一部分、以及由MJJ提供给第一JJ或第二JJ中的至少一者的电流的至少一部分的组合而满足或超过第一JJ或第二JJ中的至少一者的临界电流阈值。在读取操作之前，至少一个存储器存储元件可以处于第一状态或第二状态，并且其中第一状态可以对应于逻辑一状态并且第二状态可以对应于逻辑零状态。
该字线的集合中的至少一个字线经由至少一个电容元件可以耦合到该返回字线的集合中的至少一个返回字线。该字线的集合中的至少一个字线和该返回字线的集合中的至少一个返回字线可以连接在被配置为提供字线电流的堆叠驱动器两端。
MJJ可以包括至少一个磁阻挡层，并且其中第一状态包括与至少一个磁阻挡层的第一磁化配置相对应的第一磁化状态，并且第二状态包括与至少一个磁阻挡层的第二磁化配置相对应的第二磁化状态，其中第一磁化配置不同于第二磁化配置。
在另一方面，提供了一种存储器系统中的方法，存储器系统包括：以行和列布置的存储器单元阵列；字线的集合，其中该字线的集合中的每个字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元；返回字线的集合，其中该返回字线的集合中的每个返回字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元；位线的集合，其中该位线的集合中的每个位线耦合到存储器单元阵列的至少一列中的第二多个存储器单元，其中第一多个存储器单元中的每个存储器单元和第二多个存储器单元中的每个存储器单元包括至少一个存储器存储元件，至少一个存储器存储元件包括至少一个读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中至少一个存储器存储元件还包括与MJJ串联耦合的差分变压器。该方法可以包括：响应于施加到该位线的集合中的至少一个位线的位线电流和施加到该字线的集合中的至少一个字线的字线电流，执行读取操作，其中差分变压器被配置为在至少一个读出SQUID中感应出通量，该字线的集合中的至少一个字线耦合到该返回字线的集合中的至少一个返回字线。
该方法的附加方面可以包括与关于上述存储器系统的上述特征相似的特征。
在另一方面，本公开涉及一种存储器系统，该存储器系统包括以行和列布置的存储器单元阵列。存储器系统还可以包括字线的集合，其中该字线的集合中的每个字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元。存储器系统还可以包括返回字线的集合，其中该返回字线的集合中的每个返回字线耦合到存储器单元阵列的至少一行中的第一多个存储器单元，并且其中该字线的集合中的每个字线和该返回字线的集合中的每个返回字线都耦合到被配置为向存储器单元阵列的相应行提供电流的相应堆叠驱动器。存储器系统还可以包括位线的集合，其中该位线的集合中的每个位线都耦合到存储器单元阵列的至少一列中的第二多个存储器单元。每个存储器单元还可以包括至少一个存储器存储元件，至少一个存储器存储元件包括至少一个读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中至少一个存储器存储元件还包括差分变压器，差分变压器与MJJ耦合使得响应于施加到该位线的集合中的至少一个位线的位线电流和经由相应堆叠驱动器施加到该字线的集合中的至少一个字线的字线电流，差分变压器被配置为在至少一个读出SQUID中感应出通量，该字线的集合中的至少一个字线耦合到该返回字线的集合中的至少一个返回字线。
读出SQUID可以包括第一约瑟夫森结(JJ)和第二约瑟夫森结(JJ)，并且差分变压器可以包括耦合到该字线的集合中的至少一个字线的第一初级耦合和耦合到该返回字线的集合中的至少一个返回字线的第二初级耦合。
存储器存储元件可以被配置为基于位线电流的至少一部分、由来自字线电流的感应通量生成的电流的至少一部分、以及由MJJ提供给第一JJ或第二JJ中的至少一者的电流的至少一部分的组合而满足或超过第一JJ或第二JJ中的至少一者的临界电流阈值。在读取操作之前，至少一个存储器存储元件可以处于第一状态或第二状态，并且其中第一状态可以对应于逻辑一状态并且第二状态可以对应于逻辑零状态。
该字线的集合中的至少一个字线可以经由至少一个电容元件耦合到该返回字线的集合中的至少一个返回字线。该字线的集合中的至少一个字线可以经由至少一个电容元件耦合到该返回字线的集合中的至少一个返回字线。
MJJ可以包括至少一个磁阻挡层，并且其中第一状态包括与至少一个磁阻挡层的第一磁化配置相对应的第一磁化状态，并且第二状态包括与至少一个磁阻挡层的第二磁化配置相对应的第二磁化状态，并且其中第一磁化配置不同于第二磁化配置。
应当理解，本文中描述的方法、模块和组件仅仅是示例性的。替代地或另外地，本文中描述的功能可以至少部分由一个或多个硬件逻辑组件执行。例如而非限制，可以使用的说明性类型的硬件逻辑组件包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、系统级芯片系统(SOC)、复杂可编程逻辑器件(CPLD)等。在抽象但仍然明确的意义上，用于实现相同功能的组件的任何布置有效地“关联”从而实现期望功能。因此，本文中被组合以实现特定功能的任何两个组件可以被视为彼此“关联”从而实现期望功能，而与架构或中间组件无关。同样，如此关联的任何两个组件也可以视为彼此“可操作地连接”或“耦合”以实现期望功能。
与本公开中描述的示例相关联的功能还可以包括存储在非暂态介质中的指令。如本文中使用的，术语“非暂态介质”是指存储引起诸如处理器710等机器以特定方式操作的数据和/或指令的任何介质。示例性非暂态介质包括非易失性介质和/或易失性介质。非易失性介质包括例如硬盘、固态驱动器、磁盘或磁带、光盘或磁带、闪存、EPROM、NVRAM、PRAM或其他这样的介质、或者这样的介质的网络版本。易失性介质包括例如动态存储器，诸如DRAM、SRAM、高速缓存或其他这样的介质。非暂态介质与传输介质不同，但是可以与传输介质结合使用。传输介质用于向机器或从机器传输数据和/或指令。示例性传输介质包括同轴电缆、光缆、铜线和无线介质，诸如无线电波。
此外，本领域技术人员将认识到，上述操作的功能之间的边界仅是说明性的。多个操作的功能可以组合为单个操作，和/或单个操作的功能可以分布在其他操作中。此外，替代实施例可以包括特定操作的多个实例，并且操作的顺序在各种其他实施例中可以改变。
尽管本公开提供了特定示例，但是在不脱离如所附权利要求书中阐述的本公开的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应当被认为是说明性的而不是限制性的，并且所有这样的修改旨在被包括在本公开的范围内。本文中针对特定示例描述的任何益处、优点或问题的解决方案均不应当被解释为任何或所有权利要求的关键、必需或必要特征或要素。
此外，本文中使用的术语“一个(a)”或“一个(an)”被定义为一个或多个。同样，在权利要求中使用诸如“至少一个”和“一个或多个”等介绍性短语不应当被解释为暗示通过不定冠词“一个(a)”或“一个(an)”引入另一权利要求要素将包含这样引入的权利要求要素的任何特定权利要求限制为仅包含一个这样的要素的发明，即使同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，诸如“一个(a)”或“一个(an)”。定冠词的使用也是如此。
除非另有说明，否则诸如“第一”和“第二”等术语用于任意地区分这样的术语所描述的元素。因此，这些术语不一定旨在指示这样的元素的时间或其他优先顺序。

Claims (14)

1.一种存储器系统，包括：
以行和列布置的存储器单元阵列；
字线的集合，其中所述字线的集合中的每个字线耦合到所述存储器单元阵列的至少一行中的第一多个存储器单元；
返回字线的集合，其中所述返回字线的集合中的每个返回字线耦合到所述存储器单元阵列的所述至少一行中的所述第一多个存储器单元；以及
位线的集合，其中所述位线的集合中的每个位线耦合到所述存储器单元阵列的至少一列中的第二多个存储器单元，其中所述第一多个存储器单元中的每个存储器单元和所述第二多个存储器单元中的每个存储器单元包括：
至少一个存储器存储元件，包括至少一个读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中所述至少一个存储器存储元件还包括差分变压器，所述差分变压器与所述MJJ串联耦合，使得响应于施加到所述位线的集合中的至少一个位线的位线电流和施加到所述字线的集合中的至少一个字线的字线电流，所述差分变压器被配置为在所述至少一个读出SQUID中感应出通量，所述字线的集合中的所述至少一个字线耦合到所述返回字线的集合中的至少一个返回字线。
2.根据权利要求1所述的存储器系统，其中所述至少一个读出SQUID包括第一约瑟夫森结(JJ)和第二约瑟夫森结(JJ)，并且其中所述差分变压器包括耦合到所述字线的集合中的所述至少一个字线的第一初级耦合和耦合到所述返回字线的集合中的所述至少一个返回字线的第二初级耦合。
3.根据权利要求2所述的存储器系统，其中所述存储器存储元件被配置为基于所述位线电流的至少一部分、由来自所述字线电流的感应通量生成的电流的至少一部分、以及由所述MJJ提供给所述第一JJ或所述第二JJ中的至少一者的电流的至少一部分的组合而满足或超过所述第一JJ或所述第二JJ中的所述至少一者的临界电流阈值。
4.根据权利要求3所述的存储器系统，其中在所述读取操作之前，所述至少一个存储器存储元件处于第一状态或第二状态，并且其中所述第一状态对应于逻辑一状态，并且所述第二状态对应于逻辑零状态。
5.根据权利要求1所述的存储器系统，其中所述字线的集合中的所述至少一个字线经由至少一个电容元件耦合到所述返回字线的集合中的所述至少一个返回字线。
6.根据权利要求1所述的存储器系统，其中所述字线的集合中的所述至少一个字线和所述返回字线的集合中的所述至少一个返回字线连接在被配置为提供所述字线电流的堆叠驱动器两端。
7.根据权利要求1所述的存储器系统，其中所述MJJ包括至少一个磁阻挡层，并且其中所述第一状态包括与所述至少一个磁阻挡层的第一磁化配置相对应的第一磁化状态，并且所述第二状态包括与所述至少一个磁阻挡层的第二磁化配置相对应的第二磁化状态，并且其中所述第一磁化配置不同于所述第二磁化配置。
8.一种存储器系统中的方法，所述存储器系统包括：
以行和列布置的存储器单元阵列，
字线的集合，其中所述字线的集合中的每个字线耦合到所述存储器单元阵列的至少一行中的第一多个存储器单元，
返回字线的集合，其中所述返回字线的集合中的每个返回字线耦合到所述存储器单元阵列的所述至少一行中的所述第一多个存储器单元，
位线的集合，其中所述位线的集合中的每个位线耦合到所述存储器单元阵列的至少一列中的第二多个存储器单元，其中所述第一多个存储器单元中的每个存储器单元和所述第二多个存储器单元中的每个存储器单元包括至少一个存储器存储元件，所述至少一个存储器存储元件包括至少一个读出超导量子干涉器件(SQUID)和磁性约瑟夫森结(MJJ)，并且其中所述至少一个存储器存储元件还包括与所述MJJ串联耦合的差分变压器，所述方法包括：
响应于施加到所述位线的集合中的至少一个位线的位线电流和施加到所述字线的集合中的至少一个字线的字线电流，执行读取操作，其中所述差分变压器被配置为在所述至少一个读出SQUID中感应出通量，所述字线的集合中的所述至少一个字线耦合到所述返回字线的集合中的至少一个返回字线。
9.根据权利要求8所述的方法，其中所述至少一个读出SQUID包括第一约瑟夫森结(JJ)和第二约瑟夫森结(JJ)，并且其中所述差分变压器包括耦合到所述字线的集合中的所述至少一个字线的第一初级耦合和耦合到所述返回字线的集合中的所述至少一个返回字线的第二初级耦合。
10.根据权利要求8所述的方法，其中所述读取操作还包括通过提供所述位线电流的至少一部分、由来自所述字线电流的感应通量生成的电流的至少一部分、以及由所述MJJ提供给所述第一JJ或所述第二JJ中的至少一者的电流的至少一部分的组合来满足或超过所述第一JJ或所述第二JJ中的所述至少一者的临界电流阈值。
11.根据权利要求8所述的方法，其中在所述读取操作之前，所述至少一个存储器存储元件处于第一状态或第二状态，并且其中所述第一状态对应于逻辑一状态，并且所述第二状态对应于逻辑零状态。
12.根据权利要求8所述的方法，其中所述字线的集合中的所述至少一个字线经由至少一个电容元件耦合到所述返回字线的集合中的所述至少一个返回字线。
13.根据权利要求8所述的方法，其中所述字线的集合中的所述至少一个字线和所述返回字线的集合中的所述至少一个返回字线连接在被配置为提供所述字线电流的堆叠驱动器两端。
14.根据权利要求8所述的方法，其中所述MJJ包括至少一个磁阻挡层，并且其中所述第一状态包括与所述至少一个磁阻挡层的第一磁化配置相对应的第一磁化状态，并且所述第二状态包括与所述至少一个磁阻挡层的第二磁化配置相对应的第二磁化状态，并且其中所述第一磁化配置基本上不同于所述第二磁化配置。
CN201880091271.9A 2018-03-16 2018-12-01 具有堆叠驱动器和差分变压器的超导存储器系统 Pending CN111868829A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/923,940 US10204677B1 (en) 2018-03-16 2018-03-16 Superconducting memory system with stacked drivers and differential transformers
US15/923,940 2018-03-16
PCT/US2018/063508 WO2019177672A1 (en) 2018-03-16 2018-12-01 Superconducting memory system with stacked drivers and differential transformers

Publications (1)

Publication Number Publication Date
CN111868829A true CN111868829A (zh) 2020-10-30

Family

ID=64746654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880091271.9A Pending CN111868829A (zh) 2018-03-16 2018-12-01 具有堆叠驱动器和差分变压器的超导存储器系统

Country Status (4)

Country Link
US (1) US10204677B1 (zh)
EP (1) EP3766069B1 (zh)
CN (1) CN111868829A (zh)
WO (1) WO2019177672A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546621B2 (en) * 2018-06-20 2020-01-28 Microsoft Technology Licensing, Llc Magnetic josephson junction driven flux-biased superconductor memory cell and methods
US10777263B1 (en) 2019-04-23 2020-09-15 Northrop Grumman Systems Corporation Josephson memory and logic circuits using quasi-long-junction interconnect
CN110739010B (zh) * 2019-10-21 2021-05-11 中国科学院上海微系统与信息技术研究所 低温存储单元及存储器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
US9443576B1 (en) * 2015-11-09 2016-09-13 Microsoft Technology Licensing, Llc Josephson magnetic random access memory with an inductive-shunt
US9520181B1 (en) * 2015-09-15 2016-12-13 Northrop Grumman Systems Corporation Superconducting phase-controlled hysteretic magnetic Josephson junction JMRAM memory cell
US9613699B1 (en) * 2016-04-22 2017-04-04 Microsoft Technology Licensing, Llc Memory system with a content addressable superconducting memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013916B2 (en) 2012-05-31 2015-04-21 Northrop Grumman Systems Corporation Josephson magnetic memory cell system
US9208861B2 (en) 2013-10-01 2015-12-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9384827B1 (en) 2015-03-05 2016-07-05 Northrop Grumman Systems Corporation Timing control in a quantum memory system
US9281057B1 (en) 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
US9520181B1 (en) * 2015-09-15 2016-12-13 Northrop Grumman Systems Corporation Superconducting phase-controlled hysteretic magnetic Josephson junction JMRAM memory cell
US9443576B1 (en) * 2015-11-09 2016-09-13 Microsoft Technology Licensing, Llc Josephson magnetic random access memory with an inductive-shunt
US9613699B1 (en) * 2016-04-22 2017-04-04 Microsoft Technology Licensing, Llc Memory system with a content addressable superconducting memory

Also Published As

Publication number Publication date
EP3766069A1 (en) 2021-01-20
EP3766069B1 (en) 2022-07-27
WO2019177672A1 (en) 2019-09-19
US10204677B1 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
CN109478590B (zh) 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
US10923646B2 (en) Superconducting switch having a persistent and a non-persistent state
CN108352180B (zh) 具有电感分流器的约瑟夫森磁性随机存取存储器
CN112313746B (zh) 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法
US10650884B2 (en) Superconducting memory with josephson phase-based torque
JP7015964B2 (ja) 量子化ループメモリセルシステム
EP3766069B1 (en) Superconducting memory system with stacked drivers and differential transformers
US10541024B2 (en) Memory system with signals on read lines not phase-aligned with Josephson transmission line (JTL) elements included in the write lines
Brown et al. 1-Mb memory chip using giant magnetoresistive memory cells
Gupta et al. A low-power robust easily cascaded PentaMTJ-based combinational and sequential circuits
CN113474839B (zh) 使用磁约瑟夫森结器件作为π反相器
US20230136455A1 (en) Read and write enhancements for arrays of superconducting magnetic memory cells
Sugibayashi et al. BEYOND MRAM: NONVOLATILE LOGIC-IN-MEMORY VLSI

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination