CN111244259A - 一种约瑟夫森结及超导量子干涉器件的制备方法 - Google Patents

一种约瑟夫森结及超导量子干涉器件的制备方法 Download PDF

Info

Publication number
CN111244259A
CN111244259A CN202010066840.3A CN202010066840A CN111244259A CN 111244259 A CN111244259 A CN 111244259A CN 202010066840 A CN202010066840 A CN 202010066840A CN 111244259 A CN111244259 A CN 111244259A
Authority
CN
China
Prior art keywords
layer
josephson junction
thin film
etching
superconducting thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010066840.3A
Other languages
English (en)
Other versions
CN111244259B (zh
Inventor
伍文涛
梁恬恬
张国峰
应利良
王永良
高波
彭炜
王镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010066840.3A priority Critical patent/CN111244259B/zh
Publication of CN111244259A publication Critical patent/CN111244259A/zh
Application granted granted Critical
Publication of CN111244259B publication Critical patent/CN111244259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group 4, e.g. Ti, Zr, Hf
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0241—Manufacture or treatment of devices comprising nitrides or carbonitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Abstract

本申请提供一种约瑟夫森结及超导量子干涉器件的制备方法，该约瑟夫森结的制备方法包括以下步骤：获取衬底；在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层；采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1‑1微米。本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区，能够实现亚微米约瑟夫森结的制备。

Description

一种约瑟夫森结及超导量子干涉器件的制备方法
技术领域
本申请涉及超导量子器件微纳制备技术领域，特别涉及一种约瑟夫森结及超导量子干涉器件的制备方法。
背景技术
超导量子干涉器件(Superconducting Quantum Interference Devices，SQUIDs)被认为是迄今为止最灵敏的磁通传感器，可以用作磁场以及其他可以转化为磁通的物理量探测，例如可作为磁强计、梯度计、电压和电流计等。SQUID自1960年代问世以来，经半个世纪发展，已经广泛应用于生物磁测量、地球物理探测、无损检测、天文观测以及放大电路系统等各种应用和研究领域。
约瑟夫森结(Josephson结)作为SQUID最核心组成单元，其尺寸和制备工艺直接决定了SQUID器件的工作性能。为提升SQUID性能和工作稳定性，配合不同应用领域需求，SQUID相关制备技术不断的发展和改善。基于现有制备技术，不断优化减小josephson结尺寸一直是基于josephson结器件或电路发展趋势之一。较小josephson结尺寸可以带来以下四个方面优点：在相同回滞参数βc＝2πIcR2C/φ0值下，较小josephson结尺寸对应较小结电容C，这样可以实现较大回滞电阻R，有利于增加磁通调制深度Vpp，提高磁通转换系数Vφ，有效抑制后端放大器噪声，提高探测灵敏度；SQUID器件本征能量分辨率ε＝16kBT(LC)0.5与josephson结电容成正相关，减小josephson面积，有利于较小结电容，从而改善SQUID本征噪声性能；较小josephson结尺寸，也有利于避免电磁干扰，确保SQUID器件稳定工作；4，对于由josephson结构成的超导集成电路，减小josephson结尺寸，有利于提高josephson结集成度，这对于高性能超导集成电路至关重要。
现有制备josephson结的技术中因为都是直接对方形结区进行曝光，结尺寸会受到曝光机点曝光精度限制，且有些工艺中绝缘层在结区开孔时为了避免对准误差导致开孔偏出结区带来的漏电流，开孔尺寸一般比结区小0.5-1μm，进一步限制了josephson结尺寸的缩减，很难将结尺寸缩小到亚微米量级。
发明内容
本申请要解决是现有技术中约瑟夫森结的尺寸较大的技术问题。
为解决上述技术问题，本申请实施例一方面公开了一种约瑟夫森结的制备方法，包括以下步骤：
获取衬底；
在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层；
采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；
采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；
第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1-1微米。
进一步地，第一超导薄膜层、绝缘层和第二超导薄膜层构成的结构包括Nb/Al-AlOx/Nb结构、NbN/Al-AlOx/NbN结构或NbN/AlN/NbN结构中的任意一种。
进一步地，刻蚀技术包括反应离子腐蚀技术、离子束刻蚀技术、剥离技术或化学刻蚀技术中的任意一种。
本申请实施例另一方面公开一种超导量子干涉器件的制备方法，包括以下步骤：
获取衬底；
于衬底上制备金属电阻层；
于金属电阻层上制备第一绝缘层，采用曝光显影结合刻蚀技术在绝缘层上制备形成过孔；
于第一绝缘层上依次制备第一超导薄膜层、第二绝缘层和第二超导薄膜层，形成约瑟夫森结；采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；
采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1-1微米。
采用曝光显影结合刻蚀技术对第二绝缘层进行刻蚀处理；
采用曝光显影结合刻蚀技术对第一超导薄膜层进行刻蚀处理，形成垫圈和引线结构；
于第二超导薄膜层上沉积第三绝缘层，采用化学机械抛光工艺对第三绝缘层进行处理，引出约瑟夫森结的顶电极；
采用刻蚀技术在第三绝缘层上制备形成过孔，过孔用于连接金属电阻层；
于第三绝缘层上沉积第三超导薄膜层，对第三超导薄膜层进行刻蚀处理制备形成输入线圈、反馈线圈、配线层和引线管脚。
进一步地，第一超导薄膜层、第二绝缘层和第二超导薄膜层构成的结构包括Nb/Al-AlOx/Nb结构、NbN/Al-AlOx/NbN结构或NbN/AlN/NbN结构中的任意一种。
进一步地，刻蚀技术包括反应离子腐蚀技术、离子束刻蚀技术、剥离技术或化学刻蚀技术中的任意一种。
进一步地，衬底包括Si/SiO2衬底、MgO3衬底或Al2O3衬底中的任意一种。
进一步地，金属电阻层包括Mo层、TiPd层或TiAuPd层中的任意一种。
进一步地，第一绝缘层包括SiO2层、SiO层或MgO层中的任意一种；
第三绝缘层包括SiO2层、SiO层或MgO层中的任意一种。
进一步地，采用化学机械抛光工艺对第三绝缘层进行处理，引出约瑟夫森结的顶电极；具体包括：
采用化学机械抛光工艺对第三绝缘层进行处理直接引出约瑟夫森结的顶电极；
或；
通过化学机械抛光工艺将第三绝缘层的上表面处理平整；通过刻蚀技术开孔引出约瑟夫森结的顶电极。
采用上述技术方案，本申请具有如下有益效果：
本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区，能够实现亚微米约瑟夫森结的制备。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一种约瑟夫森结的制备方法的流程示意图；
图2为本申请实施例一种约瑟夫森结的第一区域和第二区域重叠部分的示意图；
图3为本申请实施例一种超导量子干涉器件的制备方法的流程示意图；
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请实施例的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
请参见图1，图1为本申请实施例一种约瑟夫森结的制备方法，包括以下步骤：
S101:获取衬底；
S102:在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层；形成初始的约瑟夫森结，第一超导薄膜层、绝缘层和第二超导薄膜层构成的约瑟夫森结的结构可以为Nb/Al-AlOx/Nb结构、NbN/Al-AlOx/NbN结构或NbN/AlN/NbN结构中的任意一种，也可以为本领域中其他三层膜结构，实现不同超导材料约瑟夫森结。
S103:采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；
S104:采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1-1微米；从而实现亚微米约瑟夫森结的制备。
本申请实施例中，刻蚀技术可以为反应离子腐蚀技术、离子束刻蚀技术、剥离技术或化学刻蚀技术中的任意一种。
本申请实施例中，可以采用i-Line(365nm)扫描步进式曝光机进行曝光显影，该扫描步进式曝光机具有极高对准精度，本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区，能够实现亚微米约瑟夫森结的制备。
下面对二次曝光显影结合刻蚀技术制备亚微米级约瑟夫森结的具体方法进行举例说明：
采用扫描步进式曝光机曝光显影结合反应离子腐蚀技术刻蚀第二超导薄膜层，形成5um×5um左右第一约瑟夫森结区，利用中间的绝缘层作为保护层，过刻第二超导薄膜层，避免由于未刻透增大约瑟夫森结的面积。
继续采用扫描步进式曝光机第二次曝光显影，此次曝光显影与第一次刻蚀形成的5um×5um的第一约瑟夫森结区部分产生重叠，重叠部分即被光刻胶保护的结区，如图2中第一区域和第二区域重叠的方框所示。再通过反应离子腐蚀技术刻蚀第二超导薄膜层，于两次刻蚀重叠部分形成第二约瑟夫森结区，可以实现面积极限约0.1um×0.1um的josephson结。我们可以通过手动调整衬底位置以及校准片的方式，不断提高曝光精度，使得两次曝光形成的结区面积在亚微米或百纳米量级。
本申请实施例另一方面公开一种超导量子干涉器件的制备方法，图1是本申请实施例提供的一种超导量子干涉器件的制备方法的流程示意图，本说明书提供了如实施例或流程图的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤顺序中的一种方式，不代表唯一的顺序。图1中所示的超导量子干涉器件的制备方法包括以下步骤：
S301:获取衬底；本申请实施例中，衬底可以为Si/SiO2衬底、MgO3衬底或Al2O3衬底中的任意一种。
S302:于衬底上制备金属电阻层；本申请实施例中，金属电阻层可以为Mo层、TiPd层或TiAuPd层中的任意一种。
S303:于金属电阻层上制备第一绝缘层，采用曝光显影结合刻蚀技术在绝缘层上制备形成过孔；本申请实施例中，第一绝缘层可以为SiO2层、SiO层或MgO层中的任意一种；
S304:于第一绝缘层上依次制备第一超导薄膜层、第二绝缘层和第二超导薄膜层，形成约瑟夫森结；
S305:采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；本申请实施例中，第一绝缘层可以为SiO2层、SiO层或MgO层中的任意一种；本申请实施例中，第一绝缘层可以为SiO2层、SiO层或MgO层中的任意一种；
S306:采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1-1微米。
本申请实施例中，第一超导薄膜层、绝缘层和第二超导薄膜层构成的约瑟夫森结的结构可以为Nb/Al-AlOx/Nb结构、NbN/Al-AlOx/NbN结构或NbN/AlN/NbN结构中的任意一种，也可以为本领域中其他三层膜结构，实现不同超导材料约瑟夫森结。
S307:采用曝光显影结合刻蚀技术对第二绝缘层进行刻蚀处理；
采用曝光显影结合刻蚀技术对第一超导薄膜层进行刻蚀处理，形成垫圈和引线结构；
S308:于第二超导薄膜层上沉积第三绝缘层，采用化学机械抛光工艺对第三绝缘层进行处理，引出约瑟夫森结的顶电极；
本申请实施例中，第三绝缘层包括SiO2层、SiO层或MgO层中的任意一种。
本申请实施例中，采用化学机械抛光工艺对第三绝缘层进行处理，引出约瑟夫森结的顶电极；具体包括：
采用化学机械抛光工艺对第三绝缘层进行处理直接引出约瑟夫森结的顶电极；
或；
通过化学机械抛光工艺将第三绝缘层的上表面处理平整；通过刻蚀技术开孔引出约瑟夫森结的顶电极。
采用刻蚀技术在第三绝缘层上制备形成过孔，过孔用于连接金属电阻层；
S309:于第三绝缘层上沉积第三超导薄膜层，对第三超导薄膜层进行刻蚀处理制备形成输入线圈、反馈线圈、配线层和引线管脚。
本申请实施例中，可以根据实际需要在器件中相应位置引入超导Nb薄膜引线层。
本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区，实现亚微米约瑟夫森结的制备，结合化学机械抛光工艺(CMP)引出顶电极技术，实现亚微米约瑟夫森结超导量子干涉器件的制备。
本申请实施例提出的约瑟夫森结的制备方法，不仅限于制备超导量子干涉器件，同样可应用于超导单磁通量子电路、约瑟夫森结开关或纳米超导量子干涉器件等含约瑟夫森结的超导量子器件或电路。
以上仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种约瑟夫森结的制备方法，其特征在于，包括以下步骤：
获取衬底；
在所述衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层；
采用曝光显影结合刻蚀技术对所述第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；
采用曝光显影结合刻蚀技术对所述第二超导薄膜层的第二区域进行刻蚀处理，于所述第一区域和所述第二区域的重叠部分形成第二约瑟夫森结区；
所述第二约瑟夫森结区的尺寸能够通过调整所述衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1-1微米。
2.根据权利要求1所述的约瑟夫森结的制备方法，其特征在于，所述第一超导薄膜层、所述绝缘层和所述第二超导薄膜层构成的结构包括Nb/Al-AlOx/Nb结构、NbN/Al-AlOx/NbN结构或NbN/AlN/NbN结构中的任意一种。
3.根据权利要求1所述的约瑟夫森结的制备方法，其特征在于，所述刻蚀技术包括反应离子腐蚀技术、离子束刻蚀技术、剥离技术或化学刻蚀技术中的任意一种。
4.一种超导量子干涉器件的制备方法，其特征在于，包括以下步骤：
获取衬底；
于所述衬底上制备金属电阻层；
于所述金属电阻层上制备第一绝缘层，采用曝光显影结合刻蚀技术在所述绝缘层上制备形成过孔；
于所述第一绝缘层上依次制备第一超导薄膜层、第二绝缘层和第二超导薄膜层，形成约瑟夫森结；采用曝光显影结合刻蚀技术对所述第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；
采用曝光显影结合刻蚀技术对所述第二超导薄膜层的第二区域进行刻蚀处理，于所述第一区域和所述第二区域的重叠部分形成第二约瑟夫森结区；所述第二约瑟夫森结区的尺寸能够通过调整所述衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1-1微米。
采用曝光显影结合刻蚀技术对所述第二绝缘层进行刻蚀处理；
采用曝光显影结合刻蚀技术对所述第一超导薄膜层进行刻蚀处理，形成垫圈和引线结构；
于所述第二超导薄膜层上沉积第三绝缘层，采用化学机械抛光工艺对所述第三绝缘层进行处理，引出所述约瑟夫森结的顶电极；
采用刻蚀技术在所述第三绝缘层上制备形成过孔，所述过孔用于连接所述金属电阻层；
于所述第三绝缘层上沉积第三超导薄膜层，对所述第三超导薄膜层进行刻蚀处理制备形成输入线圈、反馈线圈、配线层和引线管脚。
5.根据权利要求4所述的超导量子干涉器件的制备方法，其特征在于，所述第一超导薄膜层、所述第二绝缘层和所述第二超导薄膜层构成的结构包括Nb/Al-AlOx/Nb结构、NbN/Al-AlOx/NbN结构或NbN/AlN/NbN结构中的任意一种。
6.根据权利要求4所述的超导量子干涉器件的制备方法，其特征在于，所述刻蚀技术包括反应离子腐蚀技术、离子束刻蚀技术、剥离技术或化学刻蚀技术中的任意一种。
7.根据权利要求4所述的超导量子干涉器件的制备方法，其特征在于，所述衬底包括Si/SiO2衬底、MgO3衬底或Al2O3衬底中的任意一种。
8.根据权利要求4所述的超导量子干涉器件的制备方法，其特征在于，所述金属电阻层包括Mo层、TiPd层或TiAuPd层中的任意一种。
9.根据权利要求4所述的超导量子干涉器件的制备方法，其特征在于，
所述第一绝缘层包括SiO2层、SiO层或MgO层中的任意一种；
所述第三绝缘层包括SiO2层、SiO层或MgO层中的任意一种。
10.根据权利要求4所述的超导量子干涉器件的制备方法，其特征在于，所述采用化学机械抛光工艺对所述第三绝缘层进行处理，引出约瑟夫森结的顶电极；具体包括：
采用化学机械抛光工艺对所述第三绝缘层进行处理直接引出所述约瑟夫森结的顶电极；
或；
通过化学机械抛光工艺将所述第三绝缘层的上表面处理平整；通过刻蚀技术开孔引出所述约瑟夫森结的顶电极。
CN202010066840.3A 2020-01-20 2020-01-20 一种约瑟夫森结及超导量子干涉器件的制备方法 Active CN111244259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010066840.3A CN111244259B (zh) 2020-01-20 2020-01-20 一种约瑟夫森结及超导量子干涉器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010066840.3A CN111244259B (zh) 2020-01-20 2020-01-20 一种约瑟夫森结及超导量子干涉器件的制备方法

Publications (2)

Publication Number Publication Date
CN111244259A true CN111244259A (zh) 2020-06-05
CN111244259B CN111244259B (zh) 2023-07-25

Family

ID=70874880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010066840.3A Active CN111244259B (zh) 2020-01-20 2020-01-20 一种约瑟夫森结及超导量子干涉器件的制备方法

Country Status (1)

Country Link
CN (1) CN111244259B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112068047A (zh) * 2020-09-14 2020-12-11 中国科学院上海微系统与信息技术研究所 一种改善超导量子器件emc性能的器件结构与制备方法
CN113257989A (zh) * 2020-10-29 2021-08-13 阿里巴巴集团控股有限公司 约瑟夫森结的制备方法、装置、设备以及超导器件
CN113437209A (zh) * 2021-07-02 2021-09-24 中国科学院上海微系统与信息技术研究所 亚微米堆栈结构约瑟夫森结器件及其制备方法
CN115666211A (zh) * 2022-10-24 2023-01-31 合肥本源量子计算科技有限责任公司 超导量子干涉仪及其制备方法
CN117082962A (zh) * 2023-02-17 2023-11-17 合肥国家实验室 超导单磁通量子电路器件及其制备方法和应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012407A1 (en) * 2001-12-18 2004-01-22 Amin Mohammad H. S. Multi-junction phase qubit
EP1884791A1 (en) * 2006-07-31 2008-02-06 Hitachi Ltd. Superconducting quantum interference device
US8301214B1 (en) * 2010-01-08 2012-10-30 Hypres, Inc. System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
WO2014012981A1 (fr) * 2012-07-17 2014-01-23 Thales Oscillateur comportant des jonctions josephson avec des électrodes supraconductrices à haute température, détecteur hétérodyne comprenant un tel oscillateur, et procédé de fabrication d'un tel oscillateur
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
CN105428517A (zh) * 2015-11-06 2016-03-23 中国科学院上海微系统与信息技术研究所 一种双通道超导连接及其制备方法
WO2018106215A1 (en) * 2016-12-06 2018-06-14 Intel Corporation Quantum circuit components with planar josephson junctions
JP2018125358A (ja) * 2017-01-30 2018-08-09 富士通株式会社 磁気検出素子、これを用いた磁気測定装置、及び磁気検出素子の作製方法
CN108539004A (zh) * 2018-04-25 2018-09-14 中国科学院上海微系统与信息技术研究所 亚微米约瑟夫森隧道结及其制备方法
US10243132B1 (en) * 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012407A1 (en) * 2001-12-18 2004-01-22 Amin Mohammad H. S. Multi-junction phase qubit
EP1884791A1 (en) * 2006-07-31 2008-02-06 Hitachi Ltd. Superconducting quantum interference device
US8301214B1 (en) * 2010-01-08 2012-10-30 Hypres, Inc. System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
WO2014012981A1 (fr) * 2012-07-17 2014-01-23 Thales Oscillateur comportant des jonctions josephson avec des électrodes supraconductrices à haute température, détecteur hétérodyne comprenant un tel oscillateur, et procédé de fabrication d'un tel oscillateur
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
CN105428517A (zh) * 2015-11-06 2016-03-23 中国科学院上海微系统与信息技术研究所 一种双通道超导连接及其制备方法
WO2018106215A1 (en) * 2016-12-06 2018-06-14 Intel Corporation Quantum circuit components with planar josephson junctions
JP2018125358A (ja) * 2017-01-30 2018-08-09 富士通株式会社 磁気検出素子、これを用いた磁気測定装置、及び磁気検出素子の作製方法
US10243132B1 (en) * 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
CN108539004A (zh) * 2018-04-25 2018-09-14 中国科学院上海微系统与信息技术研究所 亚微米约瑟夫森隧道结及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHANG GUOFENG: "《Sub-micro josephson junctions fabricated and its applications"》" *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112068047A (zh) * 2020-09-14 2020-12-11 中国科学院上海微系统与信息技术研究所 一种改善超导量子器件emc性能的器件结构与制备方法
CN112068047B (zh) * 2020-09-14 2021-11-16 中国科学院上海微系统与信息技术研究所 一种改善超导量子器件emc性能的器件结构与制备方法
CN113257989A (zh) * 2020-10-29 2021-08-13 阿里巴巴集团控股有限公司 约瑟夫森结的制备方法、装置、设备以及超导器件
US11917928B2 (en) 2020-10-29 2024-02-27 Alibaba Group Holding Limited Method for preparing a Josephson junction, apparatus, and device, and superconducting device
CN113437209A (zh) * 2021-07-02 2021-09-24 中国科学院上海微系统与信息技术研究所 亚微米堆栈结构约瑟夫森结器件及其制备方法
CN115666211A (zh) * 2022-10-24 2023-01-31 合肥本源量子计算科技有限责任公司 超导量子干涉仪及其制备方法
CN115666211B (zh) * 2022-10-24 2024-04-05 本源量子计算科技（合肥）股份有限公司 超导量子干涉仪及其制备方法
CN117082962A (zh) * 2023-02-17 2023-11-17 合肥国家实验室 超导单磁通量子电路器件及其制备方法和应用

Also Published As

Publication number Publication date
CN111244259B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
CN111244259A (zh) 一种约瑟夫森结及超导量子干涉器件的制备方法
EP3124989B1 (en) A monolithic three-axis magnetic field sensor and manufacturing method therefor
EP3133412B1 (en) A monolithic three-axis linear magnetic sensor and manufacturing method thereof
CN106816525B (zh) 氮化铌squid器件、制备方法及参数后处理方法
US9557392B2 (en) Integrated magnetometer and its manufacturing process
CN110462857B (zh) 用于制造超导集成电路的系统和方法
US7633132B2 (en) Magnetic sensor and manufacturing method therefor
CN109560189B (zh) 一种磁通超导探测器及制备方法以及探测方法
CN112670401B (zh) 约瑟夫森结及其超导器件与制备方法
JP3093135B2 (ja) 平面ソレノイド及び平面ソレノイドを用いたｓｑｕｉｄ磁力計
WO2003083499A2 (en) Spin dependent tunneling devices having reduced topological coupling
CN108539004A (zh) 亚微米约瑟夫森隧道结及其制备方法
CN110462836A (zh) 作为用于芯片间精确分离的挡块的柱
JP3494921B2 (ja) 磁電変換素子及びその製造方法
Pan et al. Improving spatial resolution of scanning SQUID microscopy with an on-chip design
CN107275472A (zh) 高温超导薄膜纳米桥结制备方法
CN101192645A (zh) 一种金属多层膜霍尔器件及其制备方法
CN107229021A (zh) 三维磁场测量组件及制备方法
CN111463342B (zh) 一种纳米超导量子干涉器件及其制备方法
CN112038479B (zh) 电感可调的超导量子器件及其制备方法
CN116847720A (zh) 十字交叉型高温三维霍尔传感器及其制备方法
WO2000017863A1 (en) Magnetoresistive devices, giant magnetoresistive devices and methods for making same
US20050078501A1 (en) Method and arrangement for compensation of a magnetic bias field in a storage layer of a magnetoresistive memory cell
CN115835767A (zh) 约瑟夫森结及超导电子器件的制备方法
CN104483637B (zh) 提高第三轴感应能力的磁传感器及其制备工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant