CN117082962A - 超导单磁通量子电路器件及其制备方法和应用 - Google Patents

超导单磁通量子电路器件及其制备方法和应用 Download PDF

Info

Publication number
CN117082962A
CN117082962A CN202310619862.1A CN202310619862A CN117082962A CN 117082962 A CN117082962 A CN 117082962A CN 202310619862 A CN202310619862 A CN 202310619862A CN 117082962 A CN117082962 A CN 117082962A
Authority
CN
China
Prior art keywords
layer
circuit device
quantum circuit
flux quantum
superconducting single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310619862.1A
Other languages
English (en)
Inventor
王仕建
高鹤
李劲劲
钟青
王雪深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei National Laboratory
National Institute of Metrology
Original Assignee
Hefei National Laboratory
National Institute of Metrology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei National Laboratory, National Institute of Metrology filed Critical Hefei National Laboratory
Publication of CN117082962A publication Critical patent/CN117082962A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本申请涉及一种超导单磁通量子电路器件及其制备方法和应用。该制备方法包括:提供一衬底,在衬底的表面上依次制备第一Nb层、铝‑氧化铝混合层和第二Nb层;在第二Nb层的表面进行涂胶、光刻定义结区,对结区以外的第二Nb层进行刻蚀;将刻蚀后的产品进行第一阳极氧化,在第一Nb层的表面的结区以外的区域形成依次层叠的第一Nb2O5层、Al2O3层和第二Nb2O5层;对第二Nb2O5层和Al2O3层进行刻蚀;将刻蚀后的产品进行第二阳极氧化;依次于第二阳极氧化后的产品上制备二氧化硅层、Nb导线层及电阻层。该制备方法中能够制备约瑟夫结电流的一致性和结区质量的一致性较高的超导单磁通量子电路器件。

Description

超导单磁通量子电路器件及其制备方法和应用
技术领域
本申请涉及超导单磁通量子技术领域,特别是涉及一种超导单磁通量子电路器件及其制备方法和应用。
背景技术
超导单磁通量子(SFQ)电路因响应时间快,功耗低,是量子计算机的重要组成部分。在超导单磁通量子电路中,约瑟夫森结是其核心成分。为满足高集成度量子计算机对超导单磁通量子电路器件的需求,需要超导单磁通量子电路器件中约瑟夫森结具有较好的稳定性及电流的一致性。
常见的超导单磁通量子电路器件的制备工艺包括MIT-LL工艺、HYPRES工艺和AIST工艺等。MIT-LL工艺在制备结方面,首先光刻刻蚀定义结区,之后进行阳极氧化,通过定义底电极层(Be),再采用Cl2/Ar刻蚀方法;HYPRES工艺及AIST工艺近似,首先光刻刻蚀定义结区,接着进行阳极氧化,再进行光刻,用Ar粒子束刻(IBE)蚀掉Al2O3和Nb2O5,之后再进行光刻及刻蚀Be层。在这些传统的超导单磁通量子(SFQ)电路器件的制备方法中,在刻蚀的过程中再沉积容易造成漏电流问题,导致约瑟夫结电流的一致性、稳定性以及结区质量的一致性较低。
发明内容
基于此,有必要提供一种超导单磁通量子电路器件及其制备方法和应用。该超导单磁通量子电路器件的制备方法能够制备约瑟夫结电流的一致性和结区质量的一致性较高的超导单磁通量子电路器件。
第一方面,本申请提供一种超导单磁通量子电路器件的制备方法,包括:
提供一衬底,在所述衬底的表面上依次制备第一Nb层、铝-氧化铝混合层和第二Nb层;
在所述第二Nb层的表面定义结区,对所述结区以外的所述第二Nb层进行刻蚀;
将刻蚀后的产品进行第一阳极氧化,在所述第一Nb层的表面的所述结区以外的区域形成依次层叠的第一Nb2O5层、Al2O3层和第二Nb2O5层;
对所述第二Nb2O5层和所述Al2O3层进行刻蚀;
将刻蚀后的产品进行第二阳极氧化;
依次于第二阳极氧化后的产品上制备二氧化硅层、Nb导线层及电阻层。
在一些实施例中,所述第一Nb层的厚度为50nm~400nm。
在一些实施例中,所述第一Nb层的表面应力≤100MPa。
在一些实施例中,所述第一Nb层的粗糙度≤5nm。
在一些实施例中,所述铝-氧化铝混合层的厚度为2nm~20nm。
在一些实施例中,所述第二Nb层的厚度为30nm~400nm。
在一些实施例中,所述第二Nb层的表面应力≤100MPa。
在一些实施例中,所述第二Nb层的粗糙度≤5nm。
在一些实施例中,所述第一阳极氧化的氧化电压为5V~50V。
在一些实施例中,所述第二阳极氧化的氧化电压为5V~50V。
在一些实施例中,所述二氧化硅层的制备包括:
在产品的表面进行涂胶、光刻定义底电极区域,所述底电极区域位于所述结区的外围;
对所述底电极区域以外的所述第一Nb2O5层及所述第一Nb层进行刻蚀;
于刻蚀后的产品的表面进行二氧化硅沉积。
在一些实施例中,所述二氧化硅层的厚度≥所述第一Nb层、所述铝-氧化铝混合层和所述第二Nb层三者的总厚度。
在一些实施例中,所述二氧化硅沉积的沉积温度为20℃~60℃。
在一些实施例中,所述Nb导线层的制备包括:
于所述二氧化硅层上进行涂胶、光刻,在所述二氧化硅层上形成通孔光刻胶,所述通孔光刻胶对结区通孔和底电极通孔的位置进行标记,所述结区通孔位于所述结区,所述底电极通孔位于所述底电极区域中且与所述结区错开;
对所述结区通孔内的所述二氧化硅层及所述底电极通孔内的所述二氧化硅层和所述第一Nb2O5层进行刻蚀;
去胶后于产品的表面沉积Nb导线层。
在一些实施例中,所述电阻层的制备包括:
于所述Nb导线层进行刻蚀,得到导线搭接区域和电阻预沉积区域,所述电阻预沉积区域与所述结区通孔和所述底电极通孔均错开。
在一些实施例中,所述电阻层的厚度≥1nm。
第二方面,本申请提供一种超导单磁通量子电路器件,通过上述任一所述的超导单磁通量子电路器件的制备方法制备得到。
第三方面,本申请提供一种量子计算机,包括上述所述的超导单磁通量子电路器件。
上述超导单磁通量子电路器件的制备方法包括两次阳极氧化以及两次阳极氧化之间的对氧化层进行刻蚀的步骤。该制备方法中的第二次阳极氧化的步骤能够修复了刻蚀过程中再沉积造成的漏电流问题,提高约瑟夫结电流的一致性,保障结区质量的一致性,能够制备约瑟夫结电流的一致性和结区质量的一致性较高的超导单磁通量子电路器件。
附图说明
图1为本申请一实施例提供的超导单磁通量子电路器件的制备方法流程示意图;
图2为本申请实施例1提供的超导单磁通量子电路器件的制备方法中第一Nb层、铝-氧化铝混合层和第二Nb层的示意图;
图3为本申请实施例1提供的超导单磁通量子电路器件的制备方法中光刻胶定义结区的示意图;
图4为本申请实施例1提供的超导单磁通量子电路器件的制备方法中对第一Nb层进行刻蚀的示意图;
图5为本申请实施例1提供的超导单磁通量子电路器件的制备方法中第一阳极氧化的示意图;
图6为本申请实施例1提供的超导单磁通量子电路器件的制备方法中对Al2O3层和第二Nb2O5层进行刻蚀的示意图;
图7为本申请实施例1提供的超导单磁通量子电路器件的制备方法中第二阳极氧化的示意图;
图8为本申请实施例1提供的超导单磁通量子电路器件的制备方法中去结区光刻胶的示意图;
图9为本申请实施例1提供的超导单磁通量子电路器件的制备方法中定义底电极区域的示意图;
图10为本申请实施例1提供的超导单磁通量子电路器件的制备方法中第一Nb层刻蚀的示意图;
图11为本申请实施例1提供的超导单磁通量子电路器件的制备方法中去底电极光刻胶的示意图;
图12为本申请实施例1提供的超导单磁通量子电路器件的制备方法中沉积二氧化硅层的示意图;
图13为本申请实施例1提供的超导单磁通量子电路器件的制备方法中涂胶光刻定义结区通孔和底电极通孔的示意图;
图14为本申请实施例1提供的超导单磁通量子电路器件的制备方法中结区通孔和底电极通孔刻蚀的示意图;
图15为本申请实施例1提供的超导单磁通量子电路器件的制备方法中去通孔光刻胶的示意图;
图16为本申请实施例1提供的超导单磁通量子电路器件的制备方法中沉积Nb导线层的示意图;
图17为本申请实施例1提供的超导单磁通量子电路器件的制备方法中导线层光刻的示意图;
图18为本申请实施例1提供的超导单磁通量子电路器件的制备方法中导线层刻蚀的示意图;
图19为本申请实施例1提供的超导单磁通量子电路器件的制备方法中去导线层光刻胶的示意图;
图20为本申请实施例1提供的超导单磁通量子电路器件的制备方法中电阻层光刻的示意图;
图21为本申请实施例1提供的超导单磁通量子电路器件的制备方法中电阻层沉积的示意图;
图22为本申请实施例1提供的超导单磁通量子电路器件的制备方法中去电阻层光刻胶的示意图。
附图标记说明
1、衬底;2、第一Nb层;3、铝-氧化铝混合层;4、第二Nb层;5、结区光刻胶;601、第一Nb2O5层;602、Al2O3层;603、第二Nb2O5层;7、底电极光刻胶;8、二氧化硅层;9、通孔光刻胶;10、底电极通孔;11、结区通孔;12、Nb导线层;13、导线层光刻胶;14、电阻层光刻胶;15、电阻层。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似改进,因此本申请不受下面公开的具体实施例的限制。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本申请一实施例提供了一种超导单磁通量子电路器件的制备方法,包括:
提供一衬底,在衬底的表面上依次制备第一Nb层、铝-氧化铝混合层和第二Nb层;
在第二Nb层的表面进行涂胶、光刻定义结区,对结区以外的第二Nb层进行刻蚀;
将刻蚀后的产品进行第一阳极氧化,在第一Nb层的表面的结区以外的区域形成依次层叠的第一Nb2O5层、Al2O3层和第二Nb2O5层;
对第二Nb2O5层和Al2O3层进行刻蚀;
将刻蚀后的产品进行第二阳极氧化;
依次于第二阳极氧化后的产品上制备二氧化硅层、Nb导线层及电阻层。上述超导单磁通量子电路器件的制备方法包括两次阳极氧化以及两次阳极氧化之间的对氧化层进行刻蚀的步骤。该制备方法中的第二次阳极氧化的步骤能够修复了刻蚀过程中再沉积造成的漏电流问题,提高约瑟夫结电流的一致性,保障结区质量的一致性,能够制备约瑟夫结电流的一致性和结区质量的一致性较高的超导单磁通量子电路器件。同时,该方法能够缩短超导单磁通量子电路器件的制备周期。
第一阳极氧化时,将产品作为阳极氧化的正极,铝-氧化铝混合层被全部氧化为氧化铝,得到Al2O3层。第一Nb层被氧化,得到第一Nb2O5层,同时Nb2O5会溢出至Al2O3层的上表面,形成第二Nb2O5层。
第二阳极氧化时,结区两侧边的Al2O3和Nb2O5的厚度会增加。
在一些实施例中,第一Nb层的厚度为50nm~400nm。可选地,第一Nb层的厚度为100nm~400nm。进一步可选地,第一Nb层的厚度为100nm、150nm、200nm、250nm、300nm、350nm或400nm。
在一些实施例中,第一Nb层的表面应力≤100MPa。可选地,第一Nb层的表面应力为-100MPa~100MPa。进一步可选地,第一Nb层的表面应力为-100MPa、-80MPa、-60MPa、-40MPa、-20MPa、0MPa、20MPa、40MPa、60MPa、80MPa或100MPa。
在一些实施例中,第一Nb层的粗糙度b≤5nm。可选地,第一Nb层的粗糙度b为b≤5nm、b≤4nm、b≤3nm、b≤2nm或b≤1nm。
在一些实施例中,铝-氧化铝混合层的厚度为2nm~20nm。可选地,铝-氧化铝混合层的厚度为2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm、5.5nm、6nm、6.5nm、7nm、7.5nm、8nm、8.5nm、9nm、9.5nm、10nm、11nm、12nm、13nm、14nm、15nm、16nm、17nm、18nm、19nm或20nm。
在一些实施例中,第二Nb层的厚度为30nm~400nm。可选地,第二Nb层的厚度为30nm、50nm、70nm、100nm、120nm、150nm、180nm、200nm、220nm、250nm、280nm、300nm、320nm、350nm、380nm或400nm。
在一些实施例中,第二Nb层的表面应力≤100MPa。可选地,第二Nb层的表面应力为-100MPa~100MPa。进一步可选地,第一Nb层的表面应力为-100MPa、-80MPa、-60MPa、-40MPa、-20MPa、0MPa、20MPa、40MPa、60MPa、80MPa或100MPa。
在一些实施例中,第二Nb层的粗糙度e≤5nm。可选地,第二Nb层的粗糙度e为e≤5nm、e≤4nm、e≤3nm、e≤2nm或e≤1nm。
在一些实施例中,第一阳极氧化的氧化电压为5V~50V。可选地,第一阳极氧化的氧化电压为5V、7.5V、10V、12.5V、15V、20V、22.5V、25V、27.5V、30V、32.5V、35V、37.5V、40V、42.5V、45V、47.5V或50V。
在一些实施例中,第二阳极氧化的氧化电压为5V~50V。可选地,第二阳极氧化的氧化电压为5V、7.5V、10V、12.5V、15V、20V、22.5V、25V、27.5V、30V、32.5V、35V、37.5V、40V、42.5V、45V、47.5V或50V。
在一些实施例中,第一Nb层通过沉积制备。
在一些实施例中,铝-氧化铝混合层通过沉积及氧气氧化制备。沉积铝并通过氧气氧化将部分铝氧化为氧化铝,得到铝-氧化铝混合层。
在一些实施例中,第二Nb层通过沉积制备。
在一些实施例中,在第二Nb层的表面进行涂胶、光刻采用正胶光刻,结区光刻胶的宽度为0.5μm~10μm。可选地,结区光刻胶的宽度为0.5μm、1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm或10μm。
在一些实施例中,对结区以外的第二Nb层进行刻蚀采用反应离子刻蚀和电感耦合等离子体刻蚀进行刻蚀。反应离子刻蚀和电感耦合等离子体刻蚀的刻蚀气体包括六氟化硫和四氟化碳中的至少一种,刻蚀气体包括还包括氧气。刻蚀气体的流量为5sccm~100sccm。可选地,刻蚀气体的流量为5sccm、10sccm、15sccm、20sccm、25sccm、30sccm、35sccm、40sccm、45sccm、50sccm、55sccm、60sccm、65sccm、70sccm、75sccm、80sccm、85sccm、90sccm、95sccm或100sccm。在一些实施例中,反应离子刻蚀的功率为5W~100W。可选地,反应离子刻蚀的功率为5W、10W、15W、20W、25W、30W、35W、40W、45W、50W、55W、60W、65W、70W、75W、80W、85W、90W、95W或100W。在一些实施例中,电感耦合等离子体刻蚀的为30W~300W。可选地,电感耦合等离子体刻蚀的功率P2为30W、50W、70W、80W、100W、120W、150W、170W、200W、220W、250W、280W或300W。
在一些实施例中,第一阳极氧化的电解液为五硼酸铵、乙二醇与去离子水混合物。
在一些实施例中,第一阳极氧化的负极为铝。
在一些实施例中,对Al2O3层和第二Nb2O5层进行刻蚀采用粒子束刻蚀进行刻蚀。
在一些实施例中,粒子束刻蚀的刻蚀电压为200V~400V。可选地,粒子束刻蚀的刻蚀电压为200V、220V、240V、260V、280V、300V、320V、340V、360V、380V或400V。
在一些实施例中,第二阳极氧化的电解液为五硼酸铵、乙二醇与去离子水混合物。
在一些实施例中,第二阳极氧化的负极为铝。
在一些实施例中,第二阳极氧化后还包括对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除结区光刻胶,并进行烘干。
在一些实施例中,二氧化硅层的制备包括:
在产品的表面进行涂胶、光刻定义底电极区域,底电极区域位于结区的外围;
对底电极区域以外的第一Nb2O5层及第一Nb层进行刻蚀;
于刻蚀后的产品的表面进行二氧化硅沉积。
在一些实施例中,在产品的表面进行涂胶、光刻,得到涂有底电极光刻胶的底电极区域采用正胶光刻,底电极光刻胶的宽度为0.5μm~5μm。可选地,底电极光刻胶的宽度为0.5μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm或5μm。
在一些实施例中,在一些实施例中,对底电极区域以外的第一Nb2O5层及第一Nb层进行刻蚀采用反应离子刻蚀和电感耦合等离子体刻蚀进行刻蚀。反应离子刻蚀和电感耦合等离子体刻蚀的刻蚀气体包括六氟化硫和四氟化碳中的至少一种,刻蚀气体还包括氧气。刻蚀气体的流量为5sccm~100sccm。可选地,刻蚀气体的流量为5sccm、10sccm、15sccm、20sccm、25sccm、30sccm、35sccm、40sccm、45sccm、50sccm、55sccm、60sccm、65sccm、70sccm、75sccm、80sccm、85sccm、90sccm、95sccm或100sccm。反应离子刻蚀的功率为5W~100W。可选地,反应离子刻蚀的功率为5W、10W、15W、20W、25W、30W、35W、40W、45W、50W、55W、60W、65W、70W、75W、80W、85W、90W、95W或100W。电感耦合等离子体刻蚀的功率为30W~300W。可选地,电感耦合等离子体刻蚀的功率为30W、50W、70W、100W、120W、150W、180W、200W、220W、250W、280W或300W。
在一些实施例中,二氧化硅层的厚度≥第一Nb层、铝-氧化铝混合层和第二Nb层三者的总厚度。
在一些实施例中,进行二氧化硅沉积之前还包括对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除底电极光刻胶,并进行烘干。
在一些实施例中,二氧化硅沉积的沉积温度为20℃~60℃。可选地,二氧化硅沉积的沉积温度为20℃、25℃、30℃、35℃、40℃、45℃、50℃、55℃或60℃。
在一些实施例中,使用等离子增强化学气象沉积进行二氧化硅层的沉积。
在一些实施例中,沉积气体为硅烷、氩气、氮气和氧气。
在一些实施例中,Nb导线层的制备包括:
于二氧化硅层上进行涂胶、光刻,在二氧化硅层上形成通孔光刻胶,通孔光刻胶对结区通孔和底电极通孔的位置进行标记,结区通孔位于结区,底电极通孔位于底电极区域中且与结区错开;
对结区通孔内的二氧化硅层及底电极通孔内的二氧化硅层和第一Nb2O5层进行刻蚀;
去胶后于产品的表面进行Nb导线层的沉积。
在一些实施例中,二氧化硅层的刻蚀采用反应离子刻蚀和电感耦合等离子体刻蚀进行刻蚀。
在一些实施例中,第一Nb2O5层的刻蚀采用反应离子刻蚀和电感耦合等离子体刻蚀进行刻蚀。
在一些实施例中,对结区通孔内的二氧化硅层及底电极通孔内的二氧化硅层和第一Nb2O5层进行刻蚀后还包括对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除通孔光刻胶,并进行烘干。
在一些实施例中,电阻层的制备包括:
于Nb导线层进行刻蚀,得到导线搭接区域和电阻预沉积区域,电阻预沉积区域与结区通孔和底电极通孔均错开。导线搭接区域用于搭接电阻和导线。
在一些实施例中,电阻层的厚度≥1nm。可以根据器件的具体需求设计所需的电阻层厚度。可选地,电阻层的厚度为1nm、2nm、3nm、5nm、10nm、20nm、30nm、50nm、100nm或200nm。
在一些实施例中,刻蚀Nb导线层后还包括对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除导线层光刻胶,并进行烘干。
在一些实施例中,于电阻预沉积区域沉积电阻层之前还包括,在产品表面进行涂胶、光刻,在Nb导线层表面形成电阻光刻胶。
在一些实施例中,电阻层包括Ti和PdAu。
在其中一个实施例中,Ti的厚度≥1nm。可选地,Ti的厚度为1nm、2nm、3nm、5nm、10nm、20nm、30nm、50nm、100nm或200nm。
在一些实施例中,于电阻预沉积区域沉积电阻层之后还包括对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除电阻层光刻胶,并进行烘干。
在一些实施例中,参照图1,超导单磁通量子电路器件的制备方法,包括以下步骤:
S1:提供一衬底,在衬底的表面上依次制备第一Nb层、铝-氧化铝混合层和第二Nb层;
S2:在第二Nb层的表面进行涂胶、光刻,得到涂有结区光刻胶的结区,对结区以外的第二Nb层进行刻蚀;
S3:将刻蚀后的产品作为阳极氧化的正极进行第一阳极氧化,在第一Nb层的表面的结区以外的区域形成依次层叠的第一Nb2O5层、Al2O3层和第二Nb2O5层;
S4:采用粒子束刻蚀对Al2O3层和第二Nb2O5层进行刻蚀;
S5:将刻蚀后的产品作为阳极氧化的正极进行第二阳极氧化;
S6:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除结区光刻胶,并进行烘干;
S7:在产品的表面进行涂胶、光刻,得到涂有底电极光刻胶的底电极区域,底电极区域位于结区的外围;
S8:对底电极区域以外的第一Nb2O5层及第一Nb层进行刻蚀;
S9:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除底电极光刻胶,并进行烘干;
S10:于产品的表面进行二氧化硅沉积;
S11:于二氧化硅层上进行涂胶、光刻,在二氧化硅层上形成通孔光刻胶,通孔光刻胶对结区通孔和底电极通孔的位置进行标记,结区通孔位于结区,底电极通孔位于底电极区域中且与结区错开;
S12:对结区通孔内的二氧化硅层及底电极通孔内的二氧化硅层和第一Nb2O5层进行刻蚀;
S13:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除通孔光刻胶,并进行烘干;
S14:于产品的表面进行Nb导线层的沉积;
S15:在产品表面进行涂胶、光刻,在Nb导线层表面形成导线层光刻胶,定义电阻区域;
S16:于Nb导线层进行刻蚀,得到导线搭接区域和电阻预沉积区域,电阻预沉积区域与结区通孔和底电极通孔均错开;于电阻层预沉积区域沉积电阻层;
S17:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除导线层光刻胶,并进行烘干;
S18:在产品的表面进行涂胶、光刻,在Nb导线层表面形成电阻层光刻胶;
S19:在产品表面进行电阻层沉积;
S20:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除电阻层光刻胶,并进行烘干。
在其中一个实施例中,超导单磁通量子电路器件的制备方法,为以下步骤:
S1:提供一衬底,在衬底的表面上依次制备第一Nb层、铝-氧化铝混合层和第二Nb层;
S2:在第二Nb层的表面进行涂胶、光刻,得到涂有结区光刻胶的结区,对结区以外的第二Nb层进行刻蚀;
S3:将刻蚀后的产品作为阳极氧化的正极进行第一阳极氧化,在第一Nb层的表面的结区以外的区域形成依次层叠的第一Nb2O5层、Al2O3层和第二Nb2O5层;
S4:采用粒子束刻蚀对Al2O3层和第二Nb2O5层进行刻蚀;
S5:将刻蚀后的产品作为阳极氧化的正极进行第二阳极氧化;
S6:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除结区光刻胶,并进行烘干;
S7:在产品的表面进行涂胶、光刻,得到涂有底电极光刻胶的底电极区域,底电极区域位于结区的外围;
S8:对底电极区域以外的第一Nb2O5层及第一Nb层进行刻蚀;
S9:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除底电极光刻胶,并进行烘干;
S10:于产品的表面进行二氧化硅沉积;
S11:于二氧化硅层上进行涂胶、光刻,在二氧化硅层上形成通孔光刻胶,通孔光刻胶对结区通孔和底电极通孔的位置进行标记,结区通孔位于结区,底电极通孔位于底电极区域中且与结区外错开;
S12:对结区通孔内的二氧化硅层及底电极通孔内的二氧化硅层和第一Nb2O5层进行刻蚀;
S13:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除通孔光刻胶,并进行烘干;
S14:于产品的表面进行Nb导线层的沉积;
S15:在产品表面进行涂胶、光刻,在Nb导线层表面形成导线层光刻胶,定义电阻区域;
S16:于Nb导线层进行刻蚀,得到导线搭接区域和电阻预沉积区域,电阻预沉积区域与结区通孔和底电极通孔均错开;于电阻层预沉积区域沉积电阻层;
S17:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除导线层光刻胶,并进行烘干;
S18:在产品的表面进行涂胶、光刻,在Nb导线层表面形成电阻层光刻胶;
S19:在产品表面进行电阻层沉积;
S20:对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除电阻层光刻胶,并进行烘干。
本申请又一实施例提供一种超导单磁通量子电路器件,通过上述任一的超导单磁通量子电路器件的制备方法制备得到。
本申请又一实施例提供一种量子计算机,包括上述的超导单磁通量子电路器件。
以下为具体实施例
实施例1
参照图2~22,实施例1中超导单磁通量子电路器件的制备方法包括以下步骤:
(1)提供一表面具有氧化硅的硅片衬底1,在衬底1的表面上依次制备第一Nb层2、铝-氧化铝混合层3和第二Nb层4;第一Nb层2的厚度≥50nm,第一Nb层2的表面应力≤100MPa,第一Nb层2的粗糙度≤5nm,铝-氧化铝混合层3的厚度为2nm~20nm,第二Nb层4的厚度≥30nm,第二Nb层4的表面应力≤100MPa,第二Nb层4的粗糙度≤5nm。
(2)在第二Nb层4的表面进行涂胶、光刻,得到涂有结区光刻胶5的结区。
(3)对结区以外的第二Nb层4采用反应离子刻蚀和电感耦合等离子体刻蚀进行刻蚀。
(4)将刻蚀后的产品作为阳极氧化的正极进行第一阳极氧化,在第一Nb层2的表面的结区以外的区域形成依次层叠的第一Nb2O5层601、Al2O3层602和第二Nb2O5层603;第一阳极氧化的电解液为五硼酸铵、乙二醇与去离子水混合物,第一阳极氧化的负极为铝,第一阳极氧化的氧化电压为5V~50V。
(5)采用粒子束刻蚀对Al2O3层602和第二Nb2O5层603进行刻蚀。
(6)将刻蚀后的产品作为阳极氧化的正极进行第二阳极氧化,第二阳极氧化的电解液为五硼酸铵、乙二醇与去离子水混合物,第二阳极氧化的负极为铝,第二阳极氧化的氧化电压为5V~50V。
(7)对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除结区光刻胶5,并进行烘干。
(8)在产品的表面进行涂胶、光刻,得到涂有底电极光刻胶7的底电极区域,底电极区域位于结区的外围。
(9)对底电极区域以外的第一Nb2O5层601及第一Nb层2采用反应离子刻蚀和电感耦合等离子体刻蚀进行刻蚀。
(10)对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除底电极光刻胶7,并进行烘干。
(11)于产品的表面使用等离子增强化学气象沉积进行二氧化硅沉积,二氧化硅沉积的沉积温度为20℃~60℃。
(12)于二氧化硅层8上进行涂胶、光刻,在二氧化硅层8上形成通孔光刻胶9,通孔光刻胶9对结区通孔11和底电极通孔10的位置进行标记,结区通孔11位于结区,底电极通孔10位于底电极区域中且与结区错开。
(13)对结区通孔11内的二氧化硅层及底电极通孔10内的二氧化硅层和第一Nb2O5层采用反应离子刻蚀和电感耦合等离子体刻蚀进行刻蚀。
(14)对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除通孔光刻胶9,并进行烘干。
(15)于产品的表面进行Nb导线层12的沉积,Nb导线层12的厚度大于或等于第一Nb层2、铝-氧化铝混合层3和第二Nb层4的总厚度。
(16)在产品表面进行涂胶、光刻,在Nb导线层12表面形成导线层光刻胶,定义电阻区域。
(17)于Nb导线层12进行刻蚀,得到导线搭接区域和电阻预沉积区域,电阻预沉积区域与结区通孔11和底电极通孔10均错开;于电阻层预沉积区域沉积电阻层。
(18)对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除导线层光刻胶13,并进行烘干。
(19)在产品的表面进行涂胶、光刻,在Nb导线层12表面形成电阻层光刻胶14。
(20)在产品表面进行Ti+PdAu电阻层15沉积。
(21)对产品依次使用丙酮、异丙醇和去离子水超声清洗去胶,去除电阻层光刻胶14,并进行烘干。
实施例1中超导单磁通量子电路器件的制备方法能够缩短超导单磁通量子电路器件的制备周期。进一步地,该制备方法中的第二次阳极氧化的步骤能够修复了刻蚀过程中再沉积造成的漏电流问题,提高约瑟夫结电流的一致性,保障结区质量的一致性。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准,说明书及附图可以用于解释权利要求的内容。

Claims (10)

1.一种超导单磁通量子电路器件的制备方法,其特征在于,包括:
提供一衬底,在所述衬底的表面上依次制备第一Nb层、铝-氧化铝混合层和第二Nb层;
在所述第二Nb层的表面定义结区,对所述结区以外的所述第二Nb层进行刻蚀;
将刻蚀后的产品进行第一阳极氧化,在所述第一Nb层的表面的所述结区以外的区域形成依次层叠的第一Nb2O5层、Al2O3层和第二Nb2O5层;
对所述第二Nb2O5层和所述Al2O3层进行刻蚀;
将刻蚀后的产品进行第二阳极氧化;
依次于第二阳极氧化后的产品上制备二氧化硅层、Nb导线层及电阻层。
2.根据权利要求1所述的超导单磁通量子电路器件的制备方法,其特征在于,所述第一Nb层的厚度为50nm~400nm;和/或,所述第一Nb层的表面应力≤100MPa;和/或,所述第一Nb层的粗糙度≤5nm;
和/或,所述铝-氧化铝混合层的厚度为2nm~20nm;
和/或,所述第二Nb层的厚度为30nm~400nm;和/或,所述第二Nb层的表面应力≤100MPa;和/或,所述第二Nb层的粗糙度≤5nm。
3.根据权利要求1所述的超导单磁通量子电路器件的制备方法,其特征在于,所述第一阳极氧化的氧化电压为5V~50V;和/或,所述第二阳极氧化的氧化电压为5V~50V。
4.根据权利要求1~3任一所述的超导单磁通量子电路器件的制备方法,其特征在于,所述二氧化硅层的制备包括:
在产品的表面进行涂胶、光刻定义底电极区域,所述底电极区域位于所述结区的外围;
对所述底电极区域以外的所述第一Nb2O5层及所述第一Nb层进行刻蚀;
于刻蚀后的产品的表面进行二氧化硅沉积。
5.根据权利要求4所述的超导单磁通量子电路器件的制备方法,其特征在于,所述二氧化硅层的厚度≥所述第一Nb层、所述铝-氧化铝混合层和所述第二Nb层三者的总厚度;
和/或,所述二氧化硅沉积的沉积温度为20℃~60℃。
6.根据权利要求4所述的超导单磁通量子电路器件的制备方法,其特征在于,所述Nb导线层的制备包括:
于所述二氧化硅层上进行涂胶、光刻,在所述二氧化硅层上形成通孔光刻胶,所述通孔光刻胶对结区通孔和底电极通孔的位置进行标记,所述结区通孔位于所述结区,所述底电极通孔位于所述底电极区域中且与所述结区错开;
对所述结区通孔内的所述二氧化硅层及所述底电极通孔内的所述二氧化硅层和所述第一Nb2O5层进行刻蚀;
去胶后于产品的表面沉积Nb导线层。
7.根据权利要求6所述的超导单磁通量子电路器件的制备方法,其特征在于,所述电阻层的制备包括:
于所述Nb导线层进行刻蚀,得到导线搭接区域和电阻预沉积区域,所述电阻预沉积区域与所述结区通孔和所述底电极通孔均错开。
8.根据权利要求7所述的超导单磁通量子电路器件的制备方法,其特征在于,所述电阻层的厚度≥1nm。
9.一种超导单磁通量子电路器件,其特征在于,通过权利要求1~8任一所述的超导单磁通量子电路器件的制备方法制备得到。
10.一种量子计算机,其特征在于,包括权利要求9所述的超导单磁通量子电路器件。
CN202310619862.1A 2023-02-17 2023-05-25 超导单磁通量子电路器件及其制备方法和应用 Pending CN117082962A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310132785 2023-02-17
CN2023101327857 2023-02-17

Publications (1)

Publication Number Publication Date
CN117082962A true CN117082962A (zh) 2023-11-17

Family

ID=88708631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310619862.1A Pending CN117082962A (zh) 2023-02-17 2023-05-25 超导单磁通量子电路器件及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN117082962A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211354A (ja) * 1991-03-25 1993-08-20 Nec Corp 超伝導集積回路の製造方法
US20170179193A1 (en) * 2006-09-20 2017-06-22 Hypres, Inc. Double-masking technique for increasing fabrication yield in superconducting electronics
CN111244259A (zh) * 2020-01-20 2020-06-05 中国科学院上海微系统与信息技术研究所 一种约瑟夫森结及超导量子干涉器件的制备方法
CN114628571A (zh) * 2022-03-11 2022-06-14 中国科学院物理研究所 一种超导约瑟夫森结及其制备方法
CN115411172A (zh) * 2022-09-28 2022-11-29 合肥国家实验室 一种约瑟夫森结器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211354A (ja) * 1991-03-25 1993-08-20 Nec Corp 超伝導集積回路の製造方法
US20170179193A1 (en) * 2006-09-20 2017-06-22 Hypres, Inc. Double-masking technique for increasing fabrication yield in superconducting electronics
US10109673B2 (en) * 2006-09-20 2018-10-23 Hypres, Inc. Double-masking technique for increasing fabrication yield in superconducting electronics
CN111244259A (zh) * 2020-01-20 2020-06-05 中国科学院上海微系统与信息技术研究所 一种约瑟夫森结及超导量子干涉器件的制备方法
CN114628571A (zh) * 2022-03-11 2022-06-14 中国科学院物理研究所 一种超导约瑟夫森结及其制备方法
CN115411172A (zh) * 2022-09-28 2022-11-29 合肥国家实验室 一种约瑟夫森结器件及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
李炳宗等编: "《硅基集成芯片制造工艺原理》", vol. 1, 31 March 2022, 复旦大学出版社, pages: 726 - 727 *
甄汉生著: "《等离子体加工技术》", vol. 1, 31 October 1990, 清华大学出版社, pages: 136 - 137 *
田丽、任明远等编: "《微电子工艺原理与技术》", vol. 1, 31 August 2021, 哈尔滨工业大学出版社, pages: 315 *

Similar Documents

Publication Publication Date Title
US7615385B2 (en) Double-masking technique for increasing fabrication yield in superconducting electronics
JP2002008920A (ja) パワーアプリケーションのためのマイクロ磁気素子を備えるデバイス、およびデバイスの形成方法
TW201236054A (en) Semiconductor device manufacturing method
CN109119330A (zh) 一种半导体器件的形成方法
CN107039395B (zh) 一种集成螺线管型双层磁膜电感及其制备方法
CN106158595B (zh) 半导体器件的形成方法
CN109728096B (zh) 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法
CN108389955A (zh) 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法
CN117241659B (zh) 超导单磁通量子电路器件及其制备方法和应用
CN117082962A (zh) 超导单磁通量子电路器件及其制备方法和应用
CN102154650B (zh) 一种双极型集成电路制作过程中的厚铝刻蚀方法
CN104766798A (zh) 改善SiC/SiO2界面粗糙度的方法
CN108231992B (zh) 一种含铌膜的超导量子芯片刻蚀方法
CN105977147A (zh) 一种用于纳米栅制备的无损伤自终止刻蚀方法
CN117119876A (zh) 约瑟夫森结的制备方法、约瑟夫森结及其应用
JPH11158663A (ja) 白金食刻方法
CN111933523B (zh) 一种用于化合物半导体器件的t型栅制作方法
TW558794B (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
JP2006278456A (ja) トンネル接合素子のエッチング加工方法
JPH0955316A (ja) 平面型磁気素子およびその製造方法
JPH07288247A (ja) 酸化シリコン膜のドライエッチング方法
CN108766882A (zh) 等离子体硅刻蚀方法以及半导体器件
CN108914078B (zh) 性能改进的氮化锌系复合薄膜的制备方法
RU2489768C1 (ru) Способ получения пористого слоя оксида алюминия на изолирующей подложке
CN102315117B (zh) 一种Mo基/TaN金属栅叠层结构的刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100029 No. 18 East North Third Ring Road, Chaoyang District, Beijing

Applicant after: NATIONAL INSTITUTE OF METROLOGY

Applicant after: Hefei National Laboratory

Address before: No. 5099 Wangjiang West Road, Hefei City, Anhui Province, 230088

Applicant before: Hefei National Laboratory

Applicant before: NATIONAL INSTITUTE OF METROLOGY